KR20200073027A - 새로운 2단자 구조의 시냅스 소자 - Google Patents

새로운 2단자 구조의 시냅스 소자 Download PDF

Info

Publication number
KR20200073027A
KR20200073027A KR1020180161269A KR20180161269A KR20200073027A KR 20200073027 A KR20200073027 A KR 20200073027A KR 1020180161269 A KR1020180161269 A KR 1020180161269A KR 20180161269 A KR20180161269 A KR 20180161269A KR 20200073027 A KR20200073027 A KR 20200073027A
Authority
KR
South Korea
Prior art keywords
active layer
ions
terminal
conductivity
storage layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020180161269A
Other languages
English (en)
Other versions
KR102198361B1 (ko
Inventor
이대석
이철준
Original Assignee
광운대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광운대학교 산학협력단 filed Critical 광운대학교 산학협력단
Priority to KR1020180161269A priority Critical patent/KR102198361B1/ko
Publication of KR20200073027A publication Critical patent/KR20200073027A/ko
Application granted granted Critical
Publication of KR102198361B1 publication Critical patent/KR102198361B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L45/08—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • H01L45/122—
    • H01L45/1266—
    • H01L45/146—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Semiconductor Memories (AREA)

Abstract

새로운 2단자 구조의 시냅스(synapse) 소자가 개시된다.2단자 구조의 시냅스 소자는 상부 전극, 활성층 및 저장층, 하부 전극을 포함하며, 활성층(active layer)의 도펀트 이온들의 농도에 따른 전도도 변화특성과 활성층으로부터 추출된 도펀트 이온들을 저장할 수 있는 저장층(storage layer)을 사용한 2단자 구조의 synapse 소자를 개발하였다. 활성 층의 전도도는 시냅스 소자의 상부 전극에 (+)/(-) 전계 인가에 따라 활성층의 이온 농도에 의해 변화되며, 활성층 내의 전도도가 증가하거나 감소된다. 시냅스 소자는
Figure pat00025
활성층으로부터 이동된 Li ion들을 a-Si 저장층에 저장됨으로써, 외부 전계를 제거하더라도
Figure pat00026
활성층 내로 Li ion들의 재이동이 발생되지 않는다. 그 결과, 2단자 구조의 시냅스 소자는 조절된 전도도의 비-휘발성 메모리 특성을 갖는다. 활성층의 이온들의 농도에 따른 전도도 변화특성과 외부 전계 인가에 따라 활성층으로부터 추출된 도펀트 이온들을 저장할 수 있는 저장층을 사용한 2단자 구조의 synapse 소자는 하드웨어 기반의 뉴로모픽 시스템(neuromorphic system), Multi-level memory 소자로 사용된다.

Description

새로운 2단자 구조의 시냅스 소자{New two-terminal synapse device}
본 발명은 2단자 구조의 시냅스(synapse: Systems of Neuromorphic Adaptive Plastic Scalable Electronics) 소자에 관한 것으로, 보다 상세하게는 2단자 구조의 시냅스(synapse) 소자는 상부 전극, 활성층 및 저장층, 하부 전극을 포함하며, 활성 층(active layer)의 이온의 농도(concentration of ions)에 따른 전도도(conductivity) 변화특성과 외부 전계 인가에 따라 활성층으로부터 추출된 도펀트 이온들을 저장할 수 있는 저장층(storage layer capable of storing extracted ions)을 사용한 2단자 구조의 synapse 소자에 관한 것이다.
SyNAPSE(Systems of neuromorphic adaptive plastic scalable electronics) 프로젝트는 2008년도부터 미국의 HRL 연구소, IBM 연구소, HP 연구소와 스탠포드 대학교, 코넬 대학교, 컬럼비아 대학교, 위스컨신 대학교, 캘리포니아 대학교, 미시건 대학교, 보스턴 대학교 등 대학들의 전기공학, 재료공학, 물리학, 의학, 신경과학 분야 연구원들이 참여하는 연구 프로젝트다.
생체 시스템의 시냅스(synapse)는 neuron-synapse in biological systems에서 뉴런(neuron)으로부터 전달된 신호를 처리하는 과정에서 synaptic weight의 변화를 감지하고 이를 통해 학습 및 기억기능을 발휘하게 된다. 전기적 신호에 의해 시냅스(synapse)로부터 presynaptic 뉴런(presynaptic neuron)으로 Ca2+ 또는 Na+ 등의 ion이 이동하여, 뉴런 내의 신호 전달 물질인 neurotransmitter가 시냅스를 통해 postsynaptic 뉴런으로 이동할 수 있도록 하여 신호를 처리한다. 이 과정에서 시냅스 내의 이온 분포가 변하고, 또한 postsynaptic 뉴런에서 neurotransmitter의 receptor 농도가 변하면서 synaptic weight가 변하는 학습 및 기억기능을 갖게 된다. 이러한 synaptic weight의 변화는 저항의 변화에 따라 정보를 저장하는 저항변이 메모리 소자(resistive random access memory, ReRAM)와 대응되는 특성이라고 할 수 있다.
도 1은 기존 뉴로모픽 시스템 응용을 위한 시냅스 소자의 개략단면도이다.
뉴로모픽 시스템(neuromorphic system) 응용을 위한 시냅스 소자는 기판(100), 제1 전극(200), 터널링 베리어층(300), 저항변화층(400) 및 제2 전극(500)을 포함할 수 있다.
기판(100)은 지지기판 역할을 할 수 있는 물질이면 어느 것이나 가능할 것이다. 예를 들면, 기판(100)은 실리콘 기판일 수 있다. 이러한 기판(100)은 경우에 따라 생략할 수 있다.
제1 전극(200)은 기판 상에 위치한다. 상기 제1 전극(200)은 Pt 또는 W를 포함할 수 있다. 이러한 제1 전극(200)은 스퍼터링법, RF 스퍼터링법, RF 마그네트론 스퍼터링법, 펄스 레이저 증착법, 화학 기상 증착법, 플라즈마 강화 화학 기상 증착법, 원자층 증착법 또는 분자선 에피택시 증착법을 이용하여 형성할 수 있다.
터널링 베리어층(300)은 제1 전극 상에 위치한다. 상기 터널링베리어층(300)은 전자 이동의 장벽층 역할을 함으로써 비선형 특성을 구현하는 것을 특징으로 한다.
터널링 베리어층(300)은 금속산화물 또는 금속-절연체 전이 물질을 포함할 수 있다.
금속산화물은 TiOx, TixOy, HfOx, HfxOy, AlOx, AlxOy, TaOx, TaxOy, VOx, VxOy, NbxOy, NbOx, FexOy, FeOx, WxOy, 또는 WOx을 포함할 수 있다. 이때의 X 및 Y는 0 보다 큰 실수이다. 한편, 후술하는 저항변화층(400)과 터널링 베리어층(300)의 물질로 동일한 물질을 사용할 경우, 저항변화층(400)의 물질보다 터널링 베리어층(300)의 물질의 산소의 조성을 더 크게 설정하는 것이 바람직하다.
또한, 터널링 베리어층(300)은 산소의 조성이 다른 적어도 2개의 금속산화물층으로 이루어질 수 있다. 예컨대, 상기 터널링 베리어층(300)은 Ti0x층 및 상기 Ti0x층 상에 위치하는 TiOy층을 포함하고, 여기서 y > x인 것일 수 있다. 이와 같은 터널링 베리어층(300)을 멀티층으로 형성함으로써 아래에서 상세하게 설명되는 바와 같이 매우 높은 비선형성을 얻을 수 있다.
터널링 베리어층으로 채용된 티타늄산화막(TiOx)은 TaOx나 AlOx에 비해 더 높은 비선형값을 가지는데, 이는 밴드 구조로 설명될 수 있다. 본 발명에서는 이러한 티타늄산화막(TiOx)에 대한 두께와 산소분포를 제어함으로써 밴드갭 엔지니어링을 시행하였다. 티타늄산화막의 최적 두께는 1/2Vread 영역에서 전류를 효과적으로 줄일 수 있고, 산소 분포는 신뢰성 있는 비선형 거동을 나타내도록 티타늄산화막의 터널장벽 특성을 조절할 수 있기 때문이다. 산소 어닐링은 티타늄산화막(TiOx)의 표면으로부터 벌크 영역까지 산화시켜서 절연성의 초박막 TiOy를 생성하였다. 이는 선택 소자 없이 고집적도의 시냅스 소자를 제공할 수 있다.
최근, 많은 양의 데이터를 효율적으로 처리하기 위해, 저전력 소모, 오류 허용 오차 및 병렬 데이터 처리[1]에 의해 컴퓨팅 시스템이 크게 향상되었기 때문에, 뉴로모픽 컴퓨팅 시스템(neuromorphic computing system)은 메모리 및 컴퓨팅 장치뿐만 아니라 극도의 병렬 컴퓨팅(extremely parallel computing)이 Phon-Neumann 컴퓨팅 시스템 보다 매력적이다.
뉴로모픽(neuromorphic) 시스템의 성능은 뉴로모픽 시스템(neuromorphic system)의 핵심 부분 인 시냅스 디바이스(synapse device)에 크게 의존한다.
이 때문에, 저항 랜덤 액세스 메모리(resistive random access memory), 강유전체 랜덤 액세스 메모리(ferroelectric random access memory) 등이 제안되어 왔다. 그러나, 최적화 된 기술은 아직 발견되지 않았고, 연구자들은 새로운 개념으로 시냅스 장치를 만들려고 시도해 왔다.
최근, 방대한 정보와 비정형 정보들을 우수히 처리하기 위해 hardware 기반의 brain-inspired neuromorphic system이 하나의 차세대 방안으로 각광받고 있다. 이러한 시스템을 hardware로 구축하기 위해 핵심적인 구성 요소 중 하나인 synapse(Systems of Neuromorphic Adaptive Plastic Scalable Electronics) 소자가 요구되며, synapse 소자의 특성은 다양한 전도도(conductivity)를 조절할 수 있어야 한다.
synapse 소자는 일반적으로 비-휘발성 메모리 소자(non-volatile memory device)를 사용함으로써 제작될 수 있다. 비-휘발성 메모리 소자는 큰 부류로 3단자 소자와 2단자 소자로 구분되지만 그 중 2단자 소자의 경우 간단한 공정, 우수한 집적도와 같은 장점을 갖기 때문에 synapse 소자로서 각광받고 있다. 현재까지 synapse 소자를 위해 다양한 메커니즘을 갖는 2단자 소자들이 연구되어 왔고, 그 예로는 상변이 메모리(PRAM), 저항변이 메모리(RRAM), 강유전체 메모리(FeRAM) 등이 있다.
상변이 메모리(PRAM)은 Phase-change RAM의 약자로써, 플래시 메모리와 D램의 장점을 결합한 RAM이며, 기존 실리콘 대신 비휘발성 상(phase) 변화 물질을 사용하여 데이터를 저장하는 비휘발성 메모리 반도체 이다.
저항변이 메모리(RRAM)는 Resistive Random Access Memory의 약자로써, 부도체 물질에 충분히 높은 전압을 가하면 전류가 흐르는 통로가 생성되어 저항이 낮아지는 현상을 사용한다. 일단 통로가 생성되면, 전압을 가하여 쉽게 없애거나 다시 생성할 수 있다. 페로브스카이트(perovskite) 또는 전이금속 산화물, 칼코게나이드 등의 재료를 사용한 RRAM이 개발되고 있다.
강유전체 메모리(FeRAM)는 Ferroelectric Random Access Memory DRAM의 대용량 데이터 저장기능과 SRAM의 고속동작 기능, 전원이 꺼져도 기록된 데이터가 지워지지 않는 플래시메모리 반도체의 장점을 고루 갖춘 차세대 반도체이다. 강유전체 물질은 낮은 전기적 충격에도 민감하게 반응하는 특성이 있다. FeRAM은 이처럼 전기충격에 민감한 물질을 사용해 제조되기 때문에 데이터를 저장하는 cell 하나에 D램, S램, 플래시 메모리의 기능을 한꺼번에 제공하며, 정보를 기록하고 제거하는 속도가 기존의 플래시 메모리나 EEP롬보다 1000배 이상 빠르다.
그러나, synapse 소자와 이에 대한 연구가 활발히 진행됨에도 불구하고 각 메커니즘들이 갖는 한계에 의해 주로 급격한 전도도 변화에 기인하여 최적화된 synapse 소자가 제공되지 않고 있다. 따라서, 새로운 구조와 메커니즘을 갖는 synapse 소자에 대한 연구가 요구된다.
특허 등록번호 10-1588980 (등록일자 2016년 01월 20일), "뉴로모픽 시스템 응용을 위한 시냅스 소자 및 그 제조방법", 포항공과대학교 산학협력단
[1] Kuzum, D, et al (2013) "Synaptic electronics: materials, devices and applications" Nanotechnology 24(38):382001. [2] Mai, V H, et al (2015) "Memristive and neuromorphic behavior in a LixCoO2 nanobattery" Scientific reports 5:7761
상기한 기존 문제점을 해결하기 위한 본 발명의 목적은 2단자 구조의 시냅스(synapse) 소자는 상부 전극, 활성층 및 저장층, 하부 전극으로 구성되며, 활성 층(active layer)의 이온의 농도(concentration of ions)에 따른 전도도(conductivity) 변화특성과 외부 전계 인가에 따라 활성층으로부터 추출된 도펀트 이온들을 저장할 수 있는 저장층(storage layer capable of storing extracted ions)을 사용한 2단자 구조의 시냅스(synapse) 소자를 제공한다.
본 발명의 목적을 달성하기 위해, 새로운 2단자 구조의 시냅스 소자는 (+) 또는 (-) 외부 전계를 인가받는 상부 전극; 하부 전극과 상기 상부 전극에 (+) 또는 (-) 외부 전계의 인가에 따라 도펀트 이온들(dopant ions)이 저장층으로 이동되며, 도펀트 이온들의 농도에 따라 시냅스 소자의 전도도가 증가 또는 감소하는 활성층; 상기 상부 전극에 (+) 외부 전계의 인가에 따라 활성층으로부터 이동된 도펀트 이온들을 저장하며, 상기 상부 전극에 (-) 외부 전계의 인가에 따라 저장층에서 빠져나와 도펀트 이온들이 상기 활성층으로 이동되며, 이동된 도펀트 이온들을 안정적으로 저장함으로써 비활성 메모리 특성을 갖도록 해주는 물질로 구성된 저장층; 및 하부 전극을 포함하는 2단자 구조의 시냅스 소자를 제공하며,
상기 저장층의 상기 비활성 메모리 특성을 갖도록 해주는 물질은 a-Si 또는 graphene이 사용된다.
본 발명의 상부 전극, 활성층과 저항층, 하부 전극을 구비하는 새로운 2단자 구조의 시냅스(synapse) 소자는 상부 전극, 활성층 및 저장층, 하부 전극으로 구성되며, 활성 층(active layer)의 이온의 농도(concentration of ions)에 따른 전도도(conductivity) 변화특성과 외부 전계 인가에 따라 활성층으로부터 추출된 도펀트 이온들을 저장할 수 있는 저장층(storage layer capable of storing extracted ions)을 사용한 2단자 구조의 synapse 소자 제공한다.
새로운 구조와 메커니즘을 갖는 2단자 구조의 시냅스 소자는 프로토타입 임에도 불구하고 매우 점진적이고 선형적인 전도도 변화와 같은 우수한 synaptic 특성을 보였다. 이러한 우수한 특성은 하드웨어 기반 뉴로모픽 시스템(neuromorphic system)의 성능 개선에 기여할 수 있다. 또한, 제안된 시냅스 소자의 활성층(active layer)에 포함된 dopant ion이 Li 이외에 다른 다양한 이온(Cu, Ag 등)을 적용할 수 있으므로 사용된 물질의 범위 또한 다양할 것으로 예측된다.
활성 층(layer)의 이온의 농도에 따른 전도도 변화특성과 추출된 이온을 저장할 수 있는 저장층을 사용한 2단자 구조의 synapse 소자는 하드웨어 기반의 뉴로모픽 시스템(neuromorphic system), 멀티-레벨 메모리(Multi-level memory) 소자로 사용된다. 인공지능 기반의 IoT system, 패턴 인식 시스템(pattern recognition system)에 응용이 가능하다.
도 1은 기존 뉴로모픽 시스템 응용을 위한 시냅스 소자의 개략단면도이다.
도 2는 (좌) 제작된 2단자 구조의 synapse 소자의 구조: 하부 전극/저장층/활성층/상부 전극을 포함하는 2단자 구조의 synapse 소자, Ti/ LiCoO2 (active layer)/ a-Si (storage layer)/Ni (우) 제작된 본 발명의 2단자 구조의 시냅스 소자의 메커니즘을 보인 그림이다.
도 3은 제작된 2단자 구조의 synapse 소자의 양전압 인가 (potentiation process)와 음전압 인가 (depression process)에 따른 전도도 변화 거동을 보인 도면이다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 발명의 구성 및 동작을 상세하게 설명한다.
본 발명은 상부 전극, 활성층(active layer)과 저항층(storage layer), 하부 전극을 구비하는 새로운 2 단자 구조의 시냅스 소자(two-terminal synapse device)를 제안하였다.
새로운 2단자 구조의 시냅스(synapse) 소자는 상부 전극, 활성층 및 저장층, 하부 전극을 포함한다. 본 연구는 활성 층(active layer)의 도펀트 이온들의 농도(concentration of ions)에 따른 전도도 변화특성과 외부 전계 인가에 따라 활성층으로부터 추출된 도펀트 이온들을 저장할 수 있는 저장층(layer capable of storing extracted ions)을 사용한 2단자 구조의 synapse 소자를 개발하였다.
활성 층(active layer)의 전도도(conductivity)는 시냅스 소자의 상부 전극에 (+)/(-) 전계 인가에 따라 활성층의 이온 농도(ion concentration)에 의해 변화되며, 활성층 내의 전도도(conductivity)가 증가하거나 감소된다.
본 발명의 새로운 2단자 구조의 synapse 소자는 활성층(active layer)과 저장층(storage layer)의 핵심적인 두 layer가 요구되는 것이 특징이다.
첫째로, 2단자 구조의 시냅스 소자의 활성층(active layer)은 상부전극과 하부전극에 외부 전계의 인가에 의해 dopant 역할을 하는 도펀트 이온(dopant ions)들의 농도에 따라 전도도(conductivity)가 증가/감소하여 달라지는 층(layer)으로써, 시냅스 소자의 전도도를 조절하기 위해 활성층이 사용된다.
이때 활성층(active layer)은 dopant 역할을 하면서도 시냅스 소자의 상부전극과 하부전극에 외부 전계의 인가에 따라 다른 layer[상부전극에 (+)전계가 인가되면 dopant ions이 활성층->저장층으로 이동; 또는 상부전극에 (-)전계가 인가되면 dopant ion들이 저장층->활성층으로 이동]로 이동이 가능한 도펀트 이온(dopant ions: Li, Cu, Ag, Mg 등)을 함유해야 한다.
2단자 구조의 시냅스 소자의 상부 전극에 (+) 전계가 인가되면 외부 전계에 의해 이동된 dopant ion들을 받아들이고 활성층(active layer)으로부터 저장층(storage layer)으로 dopant ion들이 이동하여 저장층에 저장하며, 활성층의 전도도가 증가한다.
활성층의 도펀트 이온들이 시냅스 소자의 하부 전극과 상부 전극에 인가된 (+), (-) 외부 전계에 의해 다른 층(layer)으로 이동시 활성층(active layer) 내에서 도펀트 이온들(dopant ions)의 농도가 감소하여 활성층(active layer)의 전도도가 변화되며(전도도의 증가 또는 감소) 이를 통해 synapse 소자의 전도도를 조절할 수 있다.
둘째로, 2단자 구조의 시냅스 소자의 저항층(storage layer)은 상부 전극에 (+) 전계가 인가되면 외부 전계에 의해 활성층으로부터 저장층으로 도펀트 이온(dopant ion)들이 이동하여 이동된 도펀트 이온(dopant ion)들을 받아들이는 저장층에 저장하며, 활성층의 전도도가 증가한다.
이때, 활성층으로부터 추출된 도펀트 이온(dopant ion)들을 저장층에 저장함으로써, 외부전계가 없을 시, 저장층으로부터 활성층(active layer)으로의 재이동을 막을 수 있으며 이로 인해 시냅스 소자가 갖는 전도도의 비-휘발성 메모리(non-volatile memory) 특성을 갖게 된다.
활성층과 저장층의 두 layer를 갖는 구조로부터, 2단자 구조의 시냅스 소자의 하부 전극과 상부전극에 인가되는 (다른 극성을 갖는) (+), 또는 (-) 외부 전계에 따라 2단자 구조의 시냅스 소자의 전도도를 증가 또는 감소시킬 수 있는 가역적 동작특성을 얻을 수 있다.
예를들면, 시냅스 소자의 하부 전극과 상부 전극에 양 전계(양의 bias)를 인가할 때, 활성층 내 도펀트 이온(dopant ion)들이 저장층으로 이동의 결과로 synapse 소자의 전도도가 증가한다.
반대로, 시냅스 소자의 하부 전극과 상부 전극에 음의 전계(음의 bias)를 인가할 때, 저장층 내에 저장된 도펀트 이온(dopant ion)들이 빠져나와 저장층으로부터 다시 활성층으로 도펀트 이온들이 주입되면서 전도도가 감소되어, 다시 시냅스 소자의 전도도를 원상태로 조절할 수 있다.
도 2는 (좌) 제작된 2단자 구조의 synapse 소자의 구조: 하부 전극/저장층/활성층/상부 전극을 포함하는 2단자 구조의 synapse 소자, Ti/
Figure pat00001
(active layer)/ a-Si (storage layer)/Ni (우) 제작된 본 발명의 2단자 구조의 시냅스 소자의 메커니즘을 보인 그림이다.
실시예에서는, 본 발명의 새로운 2단자 구조의 시냅스 소자는 (+) 또는 (-) 외부 전계를 인가받는 상부 전극; 저항층 위에 형성되며, 하부 전극과 상기 상부전극에 (+) 또는 (-) 외부 전계의 인가에 따라 도펀트 이온들(dopant ions)이 저장층으로 이동되며, 도펀트 이온들의 농도에 따라 시냅스 소자의 전도도가 증가 또는 감소하는 활성층(active layer); 상기 하부 전극 위에 형성되며, 상기 상부 전극에 (+) 외부 전계의 인가에 따라 활성층으로부터 이동된 도펀트 이온들(dopant ions)을 저장하며, 상기 상부 전극에 (-) 외부 전계의 인가에 따라 저장층에서 빠져나와 도펀트 이온들이 상기 활성층으로 이동되며, 이동된 도펀트 이온들을 안정적으로 저장함으로써 비활성 메모리(non-volatile memory) 특성을 갖도록 해주는 물질(a-Si, graphene 등)로 구성된 저장층(storage layer); 및 하부 전극을 포함한다.
상기 저장층의 상기 비활성 메모리 특성을 갖도록 해주는 물질은 a-Si 또는 graphene이 사용된다.
2단자 구조의 시냅스 소자는 상기 상부 전극에 (+) 외부 전계의 인가 시에 상기 활성층으로부터 상기 저장층으로 이동된 도펀트 이온들(dopant ions)이 저장되며 활성층의 전도도가 증가하며, 상기 상부 전극에 (-) 외부 전계의 인가 시에 상기 저장층으로부터 도펀트 이온들이 빠져나와 상기 활성층으로 다시 이동되어 활성층의 전도도가 감소하는 것을 특징으로 한다.
상부 전극은 50 nm 두께로 형성되며, Li를 사용하였다.
활성층은
Figure pat00002
active layer로써, 40 nm 두께로 형성되며, 리튬 코발트 산화물 인
Figure pat00003
를 사용하였다.
저장층은 40 nm 두께로 형성되며, a-Si를 사용하였다.
하부 전극은 100 nm 두께로 형성되며, Ti를 사용하였다.
또한, 상부 전극 및 하부 전극은 다양한 물질 (Pt, Au, TiN, Ir, Pd, 등) 을 사용할 수도 있다.
상기 도펀트 이온(dopant ions)은 2단자 구조의 시냅스 소자의 하부 전극과 상부 전극에 인가된 외부 전계에 의해 활성층으로부터 저장층으로/저장층으로부터 활성층으로 이동이 가능한 Li, Cu, Ag, Mg를 함유하는 금속 산화물을 사용한다.
제안된 2단자 구조의 synapse 소자는 리튬코발트 산화물
Figure pat00004
을 활성층(active layer)으로 사용하였으며, amorphous Si을 저장층(storage layer)으로 사용하였다.
제작된 2단자 구조의 synapse 소자의 상세한 구조는 도 2(좌)에 나타나 있다. 이전의 연구들에 따르면,
Figure pat00005
활성층 내의 Li ion은 도펀트 이온(dopant ion)의 역할을 하며, Li ion의 농도가 감소하면
Figure pat00006
활성층 내 vacancy[dorpant ion들(Li ions)이 저장층으로 이동하여 생긴 자리]가 형성되므로
Figure pat00007
활성층 내의 전도도가 증가한다. a-Si은 Li ion들을 저장할 수 있는 물질로 널리 알려져 있으며, 추출된 Li ion들을 a-Si 저장층에 저장함으로써, 시냅스 소자가 활성층에서 조절된 전도도의 비-휘발성 메모리 특성을 얻을 수 있다.
따라서, 2단자 구조의 시냅스 소자의 전도도를 증가시키기 위해서는 도 2(우)의 동작방식과 같이 상부전극에 (+) 양전계(양의 bias)를 인가한다. 2단자 구조의 시냅스 소자의 하부전극과 상부전극에 인가된 (+) 양전계는
Figure pat00008
활성층 내의 Li를 이온화시키고 양전하를 갖는 Li ion들을
Figure pat00009
활성층으로부터 a-Si 저장층의 방향으로 이동시킬 수 있다. 이 결과
Figure pat00010
활성층 내에 vacancy(Li ions, 즉 dorpant ion들이 이동하여 생긴 자리)가 형성되므로 전도도가 증가한다. a-Si은 Li을 저장할 수 있는 물질로 널리 알려져 있으며 추출된 Li을 저장함으로써 조절된 전도도의 비-휘발성 메모리 특성을 얻을 수 있다.
2단자 구조의 synapse 소자는, 리튬코발트 산화물
Figure pat00011
는 활성층(active layer)으로 사용하였으며, amorphous Si은 저장층(storage layer)으로 사용하였다.
제작된 2단자 구조의 synapse 소자의 구조는 도 2(좌)에 상세하게 나타나 있다. 이전의 연구들에 따르면
Figure pat00012
내의 Li ion들은 도펀트 이온(dopant ion)의 역할을 하며, Li ion의 농도가 감소하면
Figure pat00013
활성층 내 vacancy(Li ions, 즉 dorpant ion들이 이동하여 생긴 자리)가 형성되어 활성층 내의 전도도가 증가하며, 이는 시냅스 소자 전체의 전도도의 증가를 야기한다.
Figure pat00014
활성층으로부터 이동된 Li ion들을 a-Si 저장층에 저장됨으로써, 외부 전계를 제거하더라도
Figure pat00015
활성층 내로 Li ion들의 재이동이 발생되지 않는다. 그 결과, 2단자 구조의 시냅스 소자는 조절된 전도도의 비-휘발성 메모리 특성을 기대할 수 있다.
반대로, 2단자 구조의 시냅스 소자의 상부 전극에 역 전계를(음의 bias) 인가해주면, a-Si 저장층 내 저장된 Li가 이온화되어 a-Si 저장층으로부터 빠져나온 Li ion들이
Figure pat00016
활성층(active layer) 내로 다시 주입되게 된다. 그 결과로, 활성층 내의 vacancy들이 채워짐으로써 시냅스 소자의 전도도가 다시 감소하게 된다.
도 3은 제작된 새로운 2단자 구조의 시냅스 소자의 상부 전극과 하부 전극에 양전압 인가 (potentiation process)와 음전압 인가(depression process)에 따른 전도도 변화 거동을 보인 그림이다.
제안된 2단자 구조를 갖는 시냅스 소자의 특성을 평가하기 위해 하부전극과 상부전극에 양전압 및 음전압 인가에 따른 시냅스 소자의 전도도 반응을 평가하였다.
첫째로, 양전압 pulse(8V)을 인가하고, 이로인해 변화하는 전도도를 감지하기 위해 read voltage (3v)를 인가하여 전도도 변화를 감지하였다(도 3). 양전압 pulse를 총 50번 인가한 경우, 전도도(conductivity)는 점진적으로 매우 선형적인 전도도 변화를 관찰하였다. 하드웨어 기반의 뉴로모픽 시스템(neuromorphic system)의 관점에서, 이러한 동일한 크기의 pulse 하에서의 선형적인 전도도 변화는 매우 바람직한 특성 중 하나이다(구성 circuit의 단순화 및 system performance 증가).
따라서, 제안된 2단자 구조의 시냅스 소자는 메커니즘의 우수한 synaptic 특성을 보여준다. 다시 시냅스 소자의 전도도를 감소시키기 위해 50번의 음전압 pulse를 인가하였으며, 결과적으로, 점진적인 전도도의 감소를 관찰하였다.
본 발명의 새로운 구조와 메커니즘을 갖는 2단자 구조의 시냅스 소자는 프로토-타입 임에도 불구하고 매우 점진적이고 선형적인 전도도 변화와 같은 우수한 synaptic 특성을 보여준다. 이러한 우수한 특성은 하드웨어 기반의 뉴로모픽 시스템(neuromorphic system)의 성능개선에 기여할 수 있다. 또한, 제안한 것과 같이, 시냅스 소자의 활성층(active layer)에 포함된 dopant ion이 다른 다양한 이온(Cu, Ag 등)을 적용할 수 있으므로, 사용하는 물질의 범위 또한 다양할 것으로 예측된다.
활성층(active layer)의 이온들의 농도에 따른 전도도 변화특성과 추출된 이온을 저장할 수 있는 저장층(storage layer)을 사용한 2단자 구조의 synapse 소자는 하드웨어 기반의 뉴로모픽 시스템(neuromorphic system), 멀티-레벨 메모리(Multi-level memory) 소자로 사용된다. 인공지능 기반의 IoT system, 패턴 인식 시스템(pattern recognition system)에 응용이 가능하다.
이상에서 설명한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진자가 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 또는 변형하여 실시할 수 있음을 이해할 수 있을 것이다.

Claims (11)

  1. (+) 또는 (-) 외부 전계를 인가받는 상부 전극;
    하부 전극과 상기 상부 전극에 (+) 또는 (-) 외부 전계의 인가에 따라 도펀트 이온들(dopant ions)이 저장층으로 이동되며, 도펀트 이온들의 농도에 따라 시냅스 소자의 전도도가 증가/감소하는 활성층;
    상기 상부 전극에 (+) 외부 전계의 인가에 따라 활성층으로부터 이동된 도펀트 이온들을 저장하며, 상기 상부 전극에 (-) 외부 전계의 인가에 따라 저장층에서 빠져나와 도펀트 이온들이 상기 활성층으로 이동되며, 이동된 도펀트 이온들을 안정적으로 저장함으로써 비활성 메모리 특성을 갖도록 해주는 물질로 구성된 저장층; 및
    하부 전극을 포함하는 2단자 구조의 시냅스 소자를 제공하며,
    상기 저장층의 상기 비활성 메모리 특성을 갖도록 해주는 물질은 a-Si 또는 graphene이 사용되는, 새로운 2단자 구조의 시냅스 소자.
  2. 제1항에 있어서,
    상기 상부 전극은 50 nm 두께로 형성되며 Li를 사용하였으며, 상기 하부 전극은 100 nm 두께로 형성되며 Ti를 사용하는, 새로운 2단자 구조의 synapse 소자.
  3. 제1항에 있어서,
    상기 상부 전극 및 상기 하부 전극은 Pt, Au, TiN, Ir, Pd 중 어느 하나의 물질을 사용하는, 새로운 2단자 구조의 시냅스 소자.
  4. 제1항에 있어서,
    상기 활성층은 40 nm 두께로 형성되며, 리튬 코발트 산화물 인
    Figure pat00017
    를 사용하는, 새로운 2단자 구조의 시냅스 소자.
  5. 제1항에 있어서,
    상기 저장층은 40 nm 두께로 형성되며, a-Si를 사용하는, 새로운 2단자 구조의 시냅스 소자.
  6. 제1항에 있어서,
    상기 도펀트 이온(dopant ions)은 2단자 구조의 시냅스 소자의 하부 전극과 상부 전극에 인가된 외부 전계에 의해 활성층으로부터 저장층으로/저장층으로부터 활성층으로 이동이 가능한 Li, Cu, Ag, Mg를 함유하는 금속 산화물을 사용하는, 새로운 2단자 구조의 시냅스 소자.
  7. 제1항에 있어서,
    상기 상부전극에 (+) 외부 전계의 인가 시에 상기 활성층으로부터 상기 저장층으로 이동된 도펀트 이온들(dopant ions)이 저장되며 상기 활성층의 전도도가 증가하며, 상기 상부 전극에 (-) 외부 전계의 인가 시에 상기 저장층으로부터 도펀트 이온들이 빠져나와 상기 활성층으로 다시 이동되어 상기 활성층의 전도도가 감소하는, 새로운 2단자 구조의 시냅스 소자.
  8. 제1항에 있어서,
    2단자 구조의 시냅스 소자는
    Figure pat00018
    활성층(active layer)과 amorphous Si 저장층(storage layer)을 사용하였으며,
    상기 2단자 구조의 시냅스 소자의 전도도를 증가시키기 위해 상기 상부전극에 (+) 양전계 (양의 bias)를 인가하며, 상기 시냅스 소자의 상기 상부전극에 인가된 (+) 양전계는
    Figure pat00019
    활성층 내의 Li를 이온화시키고 양전하를 갖는 Li ion들을
    Figure pat00020
    활성층으로부터 a-Si 저장층의 방향으로 이동시키며, 이 결과
    Figure pat00021
    활성층 내에 vacancy[dorpant ion들(Li ions)이 이동하여 생긴 자리]가 형성되므로 전도도가 증가하며, a-Si은 Li을 저장할 수 있는 물질로 널리 알려져 있으며 추출된 Li을 저장함으로써 조절된 전도도의 비-휘발성 메모리 특성을 얻을 수 있는, 새로운 2단자 구조의 시냅스 소자.
  9. 제8항에 있어서,
    상기 2단자 구조의 시냅스 소자의
    Figure pat00022
    활성층 내의 Li ion들은 도펀트 이온(dopant ion)의 역할을 하며, Li ion의 농도가 감소하면
    Figure pat00023
    활성층 내 vacancy[dorpant ion들(Li ions)이 이동하여 생긴 자리]가 형성되므로 활성층 내의 전도도가 증가하며, a-Si은 Li ion들을 저장할 수 있는 물질로써, 추출된 Li ion들을 a-Si 저장층에 저장하여, 시냅스 소자가 조절된 전도도의 비-휘발성 메모리 특성을 갖는, 새로운 2단자 구조의 시냅스 소자.
  10. 제8항에 있어서,
    상기 2단자 구조의 시냅스 소자의 상부 전극에 역 전계를(음의 bias) 인가하면, a-Si 저장층 내 저장된 Li가 이온화되어 a-Si 저장층으로부터 빠져나온 Li ion들이
    Figure pat00024
    활성층 내로 다시 주입되게 되며, 그 결과, 활성층 내의 vacancy들이 채워짐으로써 시냅스 소자의 전도도가 다시 감소하게 되는, 새로운 2단자 구조의 시냅스 소자.
  11. 제7항에 있어서,
    상기 활성층(active layer)의 이온들의 농도에 따른 전도도 변화특성과 추출된 이온을 저장할 수 있는 저장층(storage layer)을 사용한 2단자 구조의 시냅스 소자는 하드웨어 기반의 뉴로모픽 시스템, 멀티-레벨 메모리 소자로 사용되는, 새로운 2단자 구조의 시냅스 소자.
KR1020180161269A 2018-12-13 2018-12-13 새로운 2단자 구조의 시냅스 소자 Active KR102198361B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180161269A KR102198361B1 (ko) 2018-12-13 2018-12-13 새로운 2단자 구조의 시냅스 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180161269A KR102198361B1 (ko) 2018-12-13 2018-12-13 새로운 2단자 구조의 시냅스 소자

Publications (2)

Publication Number Publication Date
KR20200073027A true KR20200073027A (ko) 2020-06-23
KR102198361B1 KR102198361B1 (ko) 2021-01-04

Family

ID=71138431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180161269A Active KR102198361B1 (ko) 2018-12-13 2018-12-13 새로운 2단자 구조의 시냅스 소자

Country Status (1)

Country Link
KR (1) KR102198361B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114497373A (zh) * 2021-12-15 2022-05-13 西北工业大学 一种基于多羰基半导体钠离子存储的两端突触器件及其制备方法
KR20240082302A (ko) * 2021-10-14 2024-06-10 성균관대학교산학협력단 맥신 시냅스 장치
US12284923B2 (en) 2021-03-05 2025-04-22 Kyungpook National University Industry-Academic Cooperation Foundation Three terminal neuromorphic synaptic device and method for manufacturing the same
US12566244B1 (en) * 2020-07-13 2026-03-03 Hrl Laboratories, Llc System and method for real-time radar range-doppler map learning

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110116005A (ko) * 2008-12-23 2011-10-24 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 멤리스티브 디바이스와 그 제조 방법 및 사용 방법
US8467227B1 (en) * 2010-11-04 2013-06-18 Crossbar, Inc. Hetero resistive switching material layer in RRAM device and method
JP2015146373A (ja) * 2014-02-03 2015-08-13 国立研究開発法人物質・材料研究機構 ニューロン動作素子
US9112145B1 (en) * 2013-01-31 2015-08-18 Crossbar, Inc. Rectified switching of two-terminal memory via real time filament formation
KR101588980B1 (ko) 2014-12-04 2016-01-27 포항공과대학교 산학협력단 뉴로모픽 시스템 응용을 위한 시냅스 소자 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110116005A (ko) * 2008-12-23 2011-10-24 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 멤리스티브 디바이스와 그 제조 방법 및 사용 방법
US8467227B1 (en) * 2010-11-04 2013-06-18 Crossbar, Inc. Hetero resistive switching material layer in RRAM device and method
US9112145B1 (en) * 2013-01-31 2015-08-18 Crossbar, Inc. Rectified switching of two-terminal memory via real time filament formation
JP2015146373A (ja) * 2014-02-03 2015-08-13 国立研究開発法人物質・材料研究機構 ニューロン動作素子
KR101588980B1 (ko) 2014-12-04 2016-01-27 포항공과대학교 산학협력단 뉴로모픽 시스템 응용을 위한 시냅스 소자 및 그 제조방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Kuzum, D, et al (2013) "Synaptic electronics: materials, devices and applications" Nanotechnology 24(38):382001.
Mai, V H, et al (2015) "Memristive and neuromorphic behavior in a LixCoO2 nanobattery" Scientific reports 5:7761

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12566244B1 (en) * 2020-07-13 2026-03-03 Hrl Laboratories, Llc System and method for real-time radar range-doppler map learning
US12284923B2 (en) 2021-03-05 2025-04-22 Kyungpook National University Industry-Academic Cooperation Foundation Three terminal neuromorphic synaptic device and method for manufacturing the same
KR20240082302A (ko) * 2021-10-14 2024-06-10 성균관대학교산학협력단 맥신 시냅스 장치
CN114497373A (zh) * 2021-12-15 2022-05-13 西北工业大学 一种基于多羰基半导体钠离子存储的两端突触器件及其制备方法

Also Published As

Publication number Publication date
KR102198361B1 (ko) 2021-01-04

Similar Documents

Publication Publication Date Title
Khan et al. Resistive switching properties in memristors for optoelectronic synaptic memristors: deposition techniques, key performance parameters, and applications
Zahoor et al. Resistive random access memory: introduction to device mechanism, materials and application to neuromorphic computing
Dittmann et al. Redox-based memristive devices for new computing paradigm
Moon et al. RRAM-based synapse devices for neuromorphic systems
Stathopoulos et al. Multibit memory operation of metal-oxide bi-layer memristors
Byun et al. Recent advances in synaptic nonvolatile memory devices and compensating architectural and algorithmic methods toward fully integrated neuromorphic chips
Yang et al. Memristive devices in computing system: Promises and challenges
Lee et al. Strategic development of memristors for neuromorphic systems: low‐power and reconfigurable operation
KR100790861B1 (ko) 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법
Nikam et al. Exploring the cutting‐edge frontiers of electrochemical random access memories (ECRAMs) for neuromorphic computing: revolutionary advances in material‐to‐device engineering
KR102198361B1 (ko) 새로운 2단자 구조의 시냅스 소자
KR20180057384A (ko) 뉴로모픽 시스템 응용을 위한 시냅스 장치, 이의 제조방법 및 이를 포함한 시냅스 회로 소자
Waser et al. Introduction to nanoionic elements for information technology
EP3841580A1 (en) Optically switchable memory
US20260082824A1 (en) Resistive random-access memory devices with engineered electronic defects and methods for making the same
Kumar et al. Electroforming-free Y2O3 memristive crossbar array with low variability
US20220367802A1 (en) Resistive random-access memory devices with multi-component electrodes
Kumar et al. Ultrahigh‐speed in‐memory electronics enabled by proximity‐oxidation‐evolved metal oxide redox transistors
Pyo et al. Non-volatile and volatile switching behaviors determined by first reset in Ag/TaOx/TiN device for neuromorphic system
Nimmala et al. Radiation response of HfO x-based resistive random access memory (RRAM) devices
Ma et al. Van der Waals engineering of one-transistor-one-ferroelectric-memristor architecture for an energy-efficient neuromorphic array
Yoo et al. Interface-Type Ionic Memristor for Energy-Efficient Neuromorphic Hardware
Jeon et al. Effect of ITO electrode on conductance quantization and multi-level cells in TiN/SiOx/ITO devices
Nam et al. Solution-based manufacturing of 2D materials for memristive device applications
Ju et al. Temporal multibit operation of dynamic memristor for reservoir computing

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20181213

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200330

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20201124

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20201228

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20201228

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20230921

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee