KR20200073264A - 실리콘 블럭의 품질 판정 방법, 실리콘 블럭의 품질 판정 프로그램 및 실리콘 단결정의 제조 방법 - Google Patents

Abstract

초크랄스키법에 의해 인상된 실리콘 단결정으로부터 잘려져나온 복수 개의 실리콘 블럭의 품질을 판정하는 실리콘 블럭의 품질 판정 방법은, 복수 개의 실리콘 블럭의 각각의 단부로부터 잘려져나온 샘플 웨이퍼의 품질 평가 결과를 취득하는 과정(S2)과, 실리콘 단결정의 인상 실적 데이터를 취득하는 과정(S3)과, 각각의 샘플 웨이퍼의 품질 평가 결과에 따라 각각의 실리콘 블럭에 있어서의 인상 관리 마진을 설정하는 과정(S6, S7)과, 취득된 인상 실적 데이터와 설정된 인상 관리 마진을 대조 확인하고, 각각의 실리콘 블럭의 품질을 판정하는 과정(S8, S9)을 실시한다.

Description

실리콘 블럭의 품질 판정 방법, 실리콘 블럭의 품질 판정 프로그램 및 실리콘 단결정의 제조 방법

본 발명은 실리콘 블럭의 품질 판정 방법, 실리콘 블럭의 품질 판정 프로그램 및 실리콘 단결정의 제조 방법에 관한 것이다.

종래 실리콘 웨이퍼 등의 반도체 웨이퍼를 제조하는 경우, 예를 들면, 초크랄스키법에 의해 인상된 실리콘 단결정의 잉곳의 외주 연삭을 수행한 후 제품으로서 사용 불가능한 탑과 테일 부분을 잘라낸다. 그 후, 와이어 소(wire saw) 등의 절단 장치에 의해 실리콘 단결정의 잉곳을 복수 개의 실리콘 블럭으로 절단한다.

이 때, 실리콘 블럭의 단부로부터 샘플 웨이퍼를 잘라내고, 저항률, 산소 농도, OSF(Oxidation Induced Stacking Fault ring), Void(보이드, 공동) 결함, L/DL 결함(Large Dislocation Loop) 등의 Grown-in 결함 등을 평가함으로써 실리콘 블럭의 품질 평가를 수행하고 있다.

그런데, 최근 웨이퍼 전체면에 있어서 Grown-in 결함이 없는, 혹은 매우 저밀도의 Grown-in 결함밖에 없는 웨이퍼의 요구가 강해졌으며, 그에 따라, Grown-in 결함이 없는, 혹은 매우 저밀도의 Grown-in 결함밖에 없는 실리콘 단결정의 요구가 강해졌다.

이러한 실리콘 단결정을 인상하는 방법으로는, 예를 들면, 인상 장치의 로(爐) 내 온도 분포를 개량하고, 인상 속도를 조정하면서 실리콘 단결정의 인상을 수행하는 방법이 있다.

그러나, 인상 속도의 관리 마진이 매우 좁기 때문에, 실리콘 블럭 단부의 결정 품질이 합격이라고 해도 블럭 중간부에서 인상 속도가 변동되면 실리콘 블럭 중에 Grown-in 결함이 발생해 버리는 경우가 있어, 다음 공정에 있어서 불량을 발생시킨다는 문제가 있다.

여기서, 불량 중 L/DL 결함의 검출 결과에 기초한 불량을 L/DL 불량, Void 결함의 검출 결과에 기초한 불량을 Void 불량이라고 한다.

특허문헌 1에는 실리콘 단결정의 잉곳의 성장축을 따라 인상 데이터를 컴퓨터에 불러들이고, 인상 데이터와 목표값 간의 차이가 소정의 값 이상이 된 경우에는 소정의 위치 이상이 된 위치에서 실리콘 단결정의 잉곳을 절단하고, Grown-in 결함이 없는 실리콘 블럭을 얻는 기술이 개시되어 있다.

일본 특허 공개 2007-99556호 공보

그러나, 특허문헌 1에 개시된 기술에서는 인상 데이터와 목표값 간의 차이가 소정의 값이 되도록 관리하고 있기 때문에, 실제의 샘플 웨이퍼의 품질 평가 결과와 반드시 일치하지 않는다. 따라서, 다음 공정에 있어서 불량품이라고 판정된 실리콘 블럭을 제외하고 실리콘 블럭을 절단하여 품질의 재평가를 수행하는 경우, 어느 부분에서 불량이 발생했는지 알 수가 없으므로 품질 확인 빈도가 증가해 버린다는 과제가 있다.

본 발명의 목적은, 다음 공정에 있어서의 품질 확인 빈도를 저감할 수 있는 실리콘 블럭의 품질 판정 방법, 실리콘 블럭의 품질 판정 프로그램 및 실리콘 단결정의 제조 방법을 제공하는 것에 있다.

본 발명의 실리콘 블럭의 품질 판정 방법은, 초크랄스키법에 의해 인상된 실리콘 단결정으로부터 잘려져나온 복수 개의 실리콘 블럭의 품질을 판정하는 실리콘 블럭의 품질 판정 방법으로서, 복수 개의 실리콘 블럭의 각각의 단부로부터 잘려져나온 샘플 웨이퍼의 품질 평가 결과를 취득하는 과정과, 상기 실리콘 단결정의 인상 실적 데이터를 취득하는 과정과, 각각의 샘플 웨이퍼의 품질 평가 결과에 따라 각각의 실리콘 블럭에 있어서의 인상 관리 마진을 설정하는 과정과, 취득된 상기 인상 실적 데이터와 설정된 인상 관리 마진을 대조 확인하고, 각각의 실리콘 블럭의 품질을 판정하는 과정을 실시하는 것을 특징으로 한다.

여기서, 샘플 웨이퍼의 품질 평가란 Grown-in 결함이 존재하지 않는 실리콘 단결정의 Pv 영역, Pv 영역및 Pi 영역이 혼재하는 영역 및 Pi 영역에 있어서의 품질 평가를 말한다.

인상 관리 마진은 인상의 목표값에 대하여 허용할 수 있는 실적값의 범위를 의미하며, 샘플 웨이퍼의 품질 평가 결과에 따라 설정된다.

본 발명에 따르면, 샘플 웨이퍼의 품질 평가 결과에 따라 각각의 실리콘 블럭에 있어서의 인상 관리 마진을 설정하고, 실리콘 블럭마다의 인상 관리 마진과 인상 실적 데이터를 대조 확인하고 있다. 이 때문에, 인상 관리 마진을 벗어나는 인상 실적 데이터를 높은 정밀도로 판정할 수 있고, 다음 공정에 있어서의 품질 확인 빈도를 저감할 수 있다.

본 발명에서는, 상기 인상 관리 마진을 설정하는 과정 이전에 상기 샘플 웨이퍼의 품질 평가 결과 중에 L/DL(Large Dislocation Loop) 불량을 나타내는 결과가 취득되면, 해당 결과를 나타내는 실리콘 블럭을 제외하는 과정을 실시하는 것이 바람직하다.

본 발명에 따르면, 샘플 웨이퍼가 L/DL 불량을 나타내고 있으면 해당 샘플 웨이퍼를 잘라낸 실리콘 블럭은 모두가 L/DL 불량이 되어 있을 가능성이 높으므로, 미리 불량품을 제외하여 다음 공정에 있어서의 품질 확인 빈도를 보다 저감할 수 있다.

본 발명에서는, 상기 인상 관리 마진을 설정하는 과정 이전에 상기 샘플 웨이퍼의 품질 평가 결과 중에 Void 불량을 나타내는 결과가 취득되면, 해당 결과를 나타내는 실리콘 블럭을 제외하는 과정을 실시하는 것이 바람직하다.

본 발명에 따르면, L/DL 불량의 경우와 동일하게, Void 불량이 되어 있는 실리콘 블럭을 제외하여 다음 공정에 있어서의 품질 확인 빈도를 보다 저감할 수 있다.

본 발명의 실리콘 블럭의 품질 판정 프로그램은, 전술한 실리콘 블럭의 품질 판정 방법을 컴퓨터에 실행시키는 것을 특징으로 한다.

본 발명에 따르면, 컴퓨터에 실행시킴으로써 자동화를 촉진할 수 있기 때문에 품질 관리의 공정 자체의 부담을 저감할 수 있다.

본 발명의 실리콘 단결정의 제조 방법은, 전술한 실리콘 블럭의 품질 판정 프로그램을 컴퓨터에 실행시키고, 실리콘 단결정의 인상 시에 있어서의 인상 관리 마진을 산출하는 공정과, 산출된 인상 관리 마진에 기초하여 상기 실리콘 단결정의 인상을 제어하는 것을 특징으로 한다.

본 발명에 따르면, 실리콘 블럭마다 설정된 인상 관리 마진에 기초하여 실리콘 단결정의 인상을 제어함으로써 품질 불합격이 되는 실리콘 블럭이 발생하는 것을 방지하여 불합격품의 발생을 적게 할 수 있다.

도 1은 본 발명의 실시 형태에 따른 실리콘 단결정의 인상 장치를 나타내는 모식도.
도 2는 상기 실시 형태에 있어서의 실리콘 단결정의 품질 판정 방법을 나타내는 흐름도.
도 3은 상기 실시 형태에 있어서의 관리 마진을 설명하기 위한 모식도.
도 4는 상기 실시 형태에 있어서의 관리 마진을 설명하기 위한 모식도.
도 5는 실시 예에 있어서의 품질 판정 결과를 나타내는 그래프.
도 6은 실시 예에 있어서의 품질 판정 결과를 나타내는 그래프.

［１］ 실리콘 단결정의 인상 장치(1)의 구조

도 1에는 본 발명의 실시 형태에 따른 실리콘 단결정(10)의 제조 방법을 적용할 수 있는 실리콘 단결정의 인상 장치(1)의 구조의 일례를 나타내는 모식도가 도시되어 있다. 인상 장치(1)는 초크랄스키법에 의해 실리콘 단결정(10)를 인상하는 장치로서, 외곽을 구성하는 챔버(2)와, 챔버(2)의 중심부에 배치되는 도가니(3)를 구비한다.

도가니(3)는 내측의 석영 도가니(3A)와, 외측의 흑연 도가니(3B)로 구성되는 이중 구조로서, 회전 및 승하강이 가능한 지지축(4)의 상단부에 고정되어 있다.

도가니(3)의 외측에는 도가니(3)를 에워싸는 저항 가열식의 히터(5A, 5B)가 마련되고, 그 외측에는 챔버(2)의 내면을 따라 단열재(6)가 마련되어 있다.

도가니(3)의 상방에는 지지축(4)과 동축 상에서 반대 방향 또는 동일 방향으로 소정의 속도로 회전하는 와이어 등의 인상축(7)이 마련되어 있다. 이 인상축(7)의 하단에는 종결정(種結晶, 8)이 부착되어 있다.

챔버(2) 내에는 통 형상의 열 차폐체(12)가 배치되어 있다.

열 차폐체(12)는 육성 중인 실리콘 단결정(10)에 대하여 도가니(3) 내의 실리콘 융액(9)이나 히터(5A, 5B)나 도가니(3)의 측벽으로부터의 고온의 복사 열을 차단함과 아울러, 결정 성장 계면인 고액(固液) 계면의 근방에 대해서는 외부로의 열의 확산을 억제하고, 단결정 중심부 및 단결정 외주부의 인상축 방향의 온도 구배(句配)를 제어하는 역할을 담당한다.

열 차폐체(12)는 실리콘 융액(9)으로부터의 증발부를 로 상방으로부터 도입한 불활성 가스에 의해 로 바깥으로 배기하는 정류통(整流筒)으로서의 기능도 있다.

챔버(2)의 상부에는 아르곤 가스(이하, Ar 가스라고 칭함) 등의 불활성 가스를 챔버(2) 내에 도입하는 가스 도입구(13)가 마련되어 있다. 챔버(2)의 하부에는 도시하지 않은 진공 펌프의 구동에 의해 챔버(2) 내의 기체를 흡인하여 배출하는 배기구(14)가 마련되어 있다.

가스 도입구(13)로부터 챔버(2) 내로 도입된 불활성 가스는 육성 중인 실리콘 단결정(10)과 열 차폐체(12) 사이를 하강하고, 열 차폐체(12)의 하단과 실리콘 융액(9)의 액면 사이의 틈새를 거친 후, 열 차폐체(12)의 외측, 나아가 도가니(3)의 외측을 향해 흐르고, 그 후에 도가니(3)의 외측을 하강하고, 배기구(14)로부터 배출된다.

이러한 인상 장치(1)를 이용하여 실리콘 단결정(10)을 제조할 때, 챔버(2) 안을 감압 하의 불활성 가스 분위기로 유지한 상태에서 도가니(3)에 충전한 다결정 실리콘 등의 고형 원료를 히터(5A, 5B)의 가열에 의해 용융시키고, 실리콘 융액(9)을 형성한다. 도가니(3) 내에 실리콘 융액(9)이 형성되면, 인상축(7)을 하강시켜 종결정(8)을 실리콘 융액(9)에 침지하고, 도가니(3) 및 인상축(7)을 소정의 방향으로 회전시키면서 인상축(7)을 서서히 인상하고, 이에 따라 종결정(8)에 연결된 실리콘 단결정(10)을 육성한다.

［２］ 실리콘 단결정(10) 내에 생성되는 결정 결함

초크랄스키법에 의해 인상된 실리콘 단결정(10) 중에는 결정 성장 중에 형성되는 결정 결함(Grown-in 결함)이 존재해 있는 것이 알려져 있다.

통상, 실리콘 단결정(10)에는 진성(眞性)의 점 결함인 Vacancy 및 Interstitial Si가 있다.

이들 진성의 점 결함의 포화 농도는 온도의 함수이며, 결정 육성 중의 급격한 온도의 저하에 따라 점 결함의 과포화 상태가 발생한다.

과포화가 된 점 결함은 대소멸(對消滅)이나 외방 확산·비탈길 확산 등에 의해 과포화 상태를 완화하는 방향으로 진행된다. 일반적으로는 이 과포화 상태를 완전히 해소할 수 있는 것은 아니고, 최종적으로는 Vacancy(베이컨시, 공공, 빈격자점)나 Interstitial Si(인터스티셜 Si, 격자간 Si)의 어느 한 쪽이 우세한 과포화의 점 결함으로서 남는다.

결정 성장 속도가 빠르면 Vacancy가 과포화 상태가 되기 쉽고, 반대로 결정 성장 속도가 느리면 Interstitial Si가 과포화 상태가 되기 쉬운 것이 알려져 있다.

이 과포화 상태의 농도가 어느 일정 이상이 되면 이들이 응집되고, 결정 성장 중에 결정 결함(Grown-in 결함)을 형성한다.

Vacancy가 우세한 영역(V 영역)의 경우의 Grown-in 결함으로는 OSF 핵이나 Void 결함이 알려져 있다. OSF 핵은 결정으로부터 잘려져 나온 샘플을 습식(wet) 산소 분위기 중에서 1100℃ 정도의 고온에서 열처리하면, 표면으로부터 Interstitial Si가 주입되고, OSF 핵의 주변에서 적층 결함(SF)이 성장하고, 이 샘플을 선택 에칭액 내에서 요동시키면서 선택 에칭하였을 때 적층 결함으로서 관찰되는 결함이다.

산화 처리에 의해 적층 결함이 성장되기 때문에 OSF(Oxygen induced Stacking Fault)라고 불리고 있다.

Void 결함은 Vacancy가 모여서 생긴 공동(空洞) 형태의 결함으로서, 내부의 벽에 내벽 산화막이라고 불리는 산화막이 형성되어 있는 것이 알려져 있다. 이 결함은 검출되는 방법에 따라 몇 가지의 호칭이 존재한다.

레이저 광선을 웨이퍼 표면에 조사하고, 그 반사광·산란광 등을 검출하는 파티클 카운터에 의해 관찰된 경우에는 COP(Crystal Originated Pattern Defect)라고 불린다.

선택 에칭액 내에서 샘플을 요동시키지 않고 비교적 장시간 방치한 후에 흐름 문양으로서 관찰된 경우에는 FPD(Flow Pattern Defect)라고 불린다.

적외 레이저 광선을 웨이퍼의 표면으로부터 입사시키고, 그 산란광을 검출하는 적외 산란 토모그래프에 의해 관찰된 경우에는 LSTD(Laser Scattering Tomography Defect)라고 불린다. 이들은 검출 방법이 서로 다르지만 모두 Void 결함이라고 생각되고 있다.

DSOD(Direct Surface Oxide Defect)도 Void 결함의 하나이다. DSOD는 미소한 Void 결함으로서, OSF 영역에 존재한다. 미소한 Void 결함이기 때문에 선택 에칭 등으로는 관측할 수 없다.

DSOD 평가는 웨이퍼에 산화막을 성장시키고, 거기에 Cu 데코레이션을 수행함으로써 결함을 검출한다.

한편으로, Interstitial Si가 우세한 경우, Interstitial Si가 응집된 결정 결함이 형성된다. 이것의 정체는 명확하지는 않지만 전위(轉位) 루프 등이라고 생각되고 있으며, 거대한 것은 전위 루프 클러스터로서 TEM(Transmission Electron Microscopy)에 의해 관찰된다.

이 Interstitial Si의 Grown-in 결함은 FPD와 동일한 에칭 방법, 즉 선택 에칭액 내에서 샘플을 요동시키지 않고 비교적 장시간 방치함으로써 조개껍질 형태의 큰 피트로서 관찰된다. 이는 LEP(Large Etch Pit)라고 불리고 있다.

이들 전위 루프, 전위 루프 클러스터 및 LEP를 총칭하여 L/DL(Large Dislocation Loop)이라고 부른다.

［３］ 실리콘 블럭의 품질 판정 방법

본 실시 형태의 실리콘 블럭의 품질 판정 방법을 도 2에 나타낸 흐름도에 기초하여 설명하기로 한다. 본 실시 형태에 있어서의 실리콘 블럭의 품질 판정 프로그램은 실리콘 블럭의 품질 판정 프로그램을 컴퓨터에 설치함으로써 실행할 수 있다.

인상 장치(1)에 의해 실리콘 단결정(10)을 제조하면(과정 S1), 실리콘 단결정(10)의 외주 연삭을 수행한 후, 와이어 소 등으로 복수 개의 실리콘 블럭(10A, 10B, 10C)으로 절단한다(도 4 참조, 3개의 블럭으로 분할하는 경우를 예시하였으나, 4개 이상의 블럭으로 하여도 무방하고, 2개 이하의 블럭으로 하여도 무방함). 그 때, 동시에 실리콘 블럭(10A, 10B, 10C)의 각각의 양단으로부터 샘플 웨이퍼(SW1, SW2, SW3, SW4)를 잘라내고, 각각의 샘플 웨이퍼(SW1, SW2, SW3, SW4)에 대한 품질 평가를 수행한다. 덧붙여, 샘플 웨이퍼(SW2)는 실리콘 블럭(10A)과 실리콘 블럭(10B)의 공통 샘플, 샘플 웨이퍼(SW3)는 실리콘 블럭(10B)과 실리콘 블럭(10C)의 공통 샘플이다.

품질 평가가 종료되면, 각각의 샘플 웨이퍼(SW1, SW2, SW3, SW4)의 품질 평가 결과를 컴퓨터에 불러들인다(과정 S2).

또한, 실리콘 단결정(10)의 인상 시의 제조 실적 데이터도 컴퓨터에 불러들인다(과정 S3).

컴퓨터는 품질 평가 결과 중에 L/DL 불량 또는 Void 불량을 나타내는 샘플 웨이퍼(SW1, SW2, SW3, SW4)가 존재하는지 여부를 판정한다(과정 S4). L/DL 불량의 판정은, 샘플 웨이퍼(SW1, SW2, SW3, SW4)에 한 곳이라도 L/DL이 발생했으면 L/DL 불량이라고 판정한다. Void 불량인지 여부의 판정은, 샘플 웨이퍼(SW1, SW2, SW3, SW4)에서 검출된 Void 결함이 소정의 수, 예를 들면, 100개/장 이상 있는 경우를 불량이라고 판정한다. L/DL 불량 또는 Void 불량의 어느 것도 없는 경우에는 과정 S6으로 진행한다.

L/DL 불량 또는 Void 불량을 나타내는 샘플 웨이퍼(SW1, SW2, SW3, SW4)가 존재하는 경우, 해당 샘플 웨이퍼(SW1, SW2, SW3, SW4)를 잘라낸 실리콘 블럭(10A, 10B, 10C)을 다음 공정으로 보낼 실리콘 블럭으로부터 제외한다(과정 S5).

컴퓨터에서는 품질 평가 결과로부터 목표 품질 취득 가능한 인상 관리 마진을 산출한다(과정 S6). 여기서, 샘플 웨이퍼(SW1, SW2, SW3, SW4)의 품질은, 도 3에 나타낸 바와 같이, 인상 속도에 따라 변화한다. 구체적으로는, 인상 속도가 빠른 경우, 공공(空孔)의 응집체인 Void가 발생한다. 한편, 인상 속도가 느린 경우, 격자간 실리콘 원자가 과잉이 되고, 격자간 실리콘의 응집체인 L/DL가 발생한다.

본 실시 형태에 있어서의 인상 속도는 인상 속도를 이동 평균화한 것으로서, 도 3의 오른쪽 도면의 결함 분포와 가장 높은 상관성을 갖는 이동 평균 속도라고 칭한다. 예를 들면, 50분 내지 200분간의 범위 내의 시간적 이동 평균 속도를 채용할 수 있다. 반대로 말하면, 50분 내지 200분의 범위 내에서 상관성이 가장 높은 시간적 이동 평균 속도가 일반적으로 존재한다.

본 실시 형태에서는 인상 속도를 관리 마진의 지표로 삼고 있으나, 이에 한정되지 않으며, 실리콘 단결정(10)의 직동(直胴) 지름을 검출하고, 이것을 일정하게 제어하는 경우에 본 발명을 적용할 수도 있다.

Void가 발생하는 영역과 L/DL이 발생하는 영역 사이에는 Pv 영역, Pi 영역이라는 2개의 무결함 영역이 존재한다.

Pv 영역이란 as-grown(성장된 그대로의) 상태에서 산소 석출핵을 포함하고 있으며, 저온과 고온(예를 들면, 800℃와 1000℃)의 2단계의 열처리를 실시한 경우에 산소 석출물이 발생하기 쉬운 영역이다. Pi 영역이란 as-grown 상태에서 거의 산속 석출핵을 포함하고 있지 않으며, 열처리를 실시받아도 산소 석출물이 잘 발생하지 않는 영역이다.

Pv 영역 혹은 Pi 영역의 영역 판정에 있어서, 열처리 후의 산소 석출물의 석출 상태를 평가하기 때문에 Pv 영역 혹은 Pi 영역의 판정 결과는 산소 농도의 영향을 받는다. 그 결과, 후술하는 무결함 마진 및 새 관리선은 산소 농도의 영향을 받게 된다.

무결함 영역이란 OSF 영역이 지배하는 결정 성장 속도와 L/DL 영역이 지배하는 결정 성장 속도 사이의 결정 성장 속도로 형성되고, 공공(空孔) 우세 영역(Pv 영역)과 격자간 실리콘 우세 영역(Pi 영역)으로 구성된다.

무결함 영역의 결정 성장 속도로 인상된 무결함 결정은 COP나 전위 클러스터라는 Grown-in 결함이 없는 혹은 매우 적은 양질의 실리콘 단결정이라고 할 수 있다. 따라서, 무결함 영역에 있어서의 결정 성장 속도에 의해 실리콘 단결정의 인상 제어를 수행하는 것은 실리콘 단결정의 품질을 확보하는 데 중요하다.

본 실시 형태에서는, 도 3에 나타낸 바와 같이, Void가 발생하는 영역과 L/DL이 발생하는 영역 사이에 채취된 샘플 웨이퍼(SW1, SW2, SW3, SW4)의 Pv 영역, Pi 영역, 즉 무결함 영역의 존재에 따라 인상 관리 마진이 될 인상 속도 마진이 설정된다.

도 3의 경우, 무결함 영역이 될 인상 속도 마진은 무결함 영역의 중앙의 인상 속도(이상적인 인상 속도의 목표값)의 5%가 된다.

구체적으로는, 샘플 웨이퍼(SW1, SW2, SW3, SW4)의 결함 분포 평가를 수행하고, 이들 웨이퍼면 내의 Pv 영역 및 Pi 영역이 이루는 패턴과, 도 3의 좌측에 도시하는 결함 분포와 인상 속도의 관계를 대조 확인함으로써 실제의 인상 속도의 무결함 영역 상한(OSF 영역과 Pv 영역의 경계)의 인상 속도에 대한 마진(이하, 상측 무결함 마진이라고 칭함) 및 실제의 인상 속도의 무결함 영역 하한(Pi 영역과 L/DL 영역의 경계)의 인상 속도에 대한 마진(이하, 하측 무결함 마진이라고 칭함)을 파악할 수 있다.

즉, 실제의 인상 속도가 무결함 영역 상한(OSF 영역과 Pv 영역의 경계)에 가까운 경우에는 상측 무결함 마진을 작게 설정하고, 하측 무결함 마진을 크게 설정한다. 한편, 무결함 영역의 하한(Pi 영역과 L/DL 영역의 경계)에 가까운 경우에는 상측 무결함 마진을 크게 설정하고, 하측 무결함 마진을 작게 설정한다.

예를 들면, 본 실시 형태에서는, Pv 영역만의 샘플 웨이퍼(SW1)의 경우, 상측 무결함 마진은 인상 속도의 목표값에 대하여 0.5%, 하측 무결함 마진은 인상 속도의 목표값에 대하여 4.5%가 설정되어 있다.

마찬가지로, 샘플 웨이퍼(SW2)의 경우, 상측 무결함 마진이 2.5%, 하측 무결함 마진이 2.5%로 설정되고, 샘플 웨이퍼(SW3)의 경우, 상측 무결함 마진이 3%, 하측 무결함 마진이 2%로 설정되고, 샘플 웨이퍼(SW4)의 경우, 상측 무결함 마진이 4.8%, 하측 무결함 마진이 0.2%로 설정되어 있다.

샘플 웨이퍼(SW1, SW2, SW3, SW4)가 소정의 수 이상의 Void가 발생한 경우, L/DL이 발생한 경우에는 발생한 실리콘 블럭(10A, 10B, 10C)을 인상 관리 마진을 설정하지 않고 불량품으로서 제외한다.

다음, 도 2로 돌아가서 인상 관리 마진에 기초하여 새 관리선을 설정한다 (과정 S7). 구체적으로는, 실리콘 블럭 양단의 샘플 웨이퍼의 결함 분포 평가 결과로부터 실제의 인상 속도에 있어서의 상측 무결함 마진 및 하측 무결함 마진을 파악한다. 다음, 무결함 영역의 중앙에 대응하는 인상 속도(이상적인 속도의 목표값)를 파악한다.

실리콘 블럭의 내부에 대해서는, 실리콘 블럭 양단의 무결함 영역 상한끼리를 연결한 선이 상측의 새 관리선으로서 설정되고, 실리콘 블럭 양단의 무결함 영역 하한끼리를 연결한 선이 하측의 새 관리선으로서 설정된다. 도 4(B)에서는 직선으로 상한의 새 관리선, 하한의 새 관리선을 설정하고 있으나, 반드시 이에 한정되는 것은 아니다.

다음, 도 2로 돌아가서, 컴퓨터에서는 인상 실적 데이터와 인상 관리 마진의 대조 확인을 수행한다(과정 S8).

종래의 인상 속도의 관리선은, 도 4(A)에 나타낸 바와 같이, 인상 속도의 목표값에 대하여 Void측 영역, L/DL측 영역에 균등하게 설정되며, 이 종래 관리선을 인상 속도 실적값이 넘어선 경우에 해당 실리콘 블럭(10A, 10B, 10C)을 불량품으로 판정하였다.

이에 대해, 본 실시 형태의 인상 속도의 새 관리선은, 도 4(B)에 나타낸 바와 같이, 얻어진 샘플 웨이퍼(SW1, SW2, SW3, SW4)의 평가 결과에 따라 인상 속도의 관리선을 변경하기로 했다.

이 결과, 도 4(B)에 나타낸 바와 같이, 종래의 관리선에서는 양품으로서 판정되던 실리콘 블럭(10B)이 본 실시 형태의 인상 속도의 새 관리선에서는 불량 위험 있음으로 판정된다(과정 S9).

불량 리스크 있음으로 판정된 경우, 실리콘 블럭(10B)을 제외하고, 다음 공정에서는 제외된 실리콘 블럭(10B)을 복수 개의 웨이퍼로 분할하고 재평가를 실시한다(과정 S10). 덧붙여, 불량 리스크 있음으로 판정된 실리콘 블럭(10B)은 그대로 폐기할 수도 있다.

불량 리스크 없음으로 판정된 경우, 실리콘 블럭(10B)을 다음 공정으로 배출한다.

컴퓨터에 의한 실리콘 블럭(10A, 10B, 10C)의 품질 판정 방법이 종료되면, 다음의 실리콘 단결정(10)의 인상 시에는 산출된 인상 속도의 새 관리선에 기초하여 실리콘 단결정(10)의 인상 제어를 수행한다.

［４］ 실시 형태의 작용 및 효과

이와 같이 본 실시 형태에 따르면, 인상 속도의 관리 새 선이 품질 평가를 수행한 샘플 웨이퍼(SW1, SW2, SW3, SW4)에 따라 산출된다. 따라서, 종래 불량이 아니라고 판정되던 실리콘 블럭(10B)이라 하더라도 불량 리스크 있음으로 판정되기 때문에, 다음 공정으로 불량의 실리콘 블럭(10B)을 보낼 가능성을 저감하고, 다음 공정에 있어서의 품질 확인 빈도를 저감할 수 있다.

인상 속도의 관리 새 선의 산출 이전에 L/DL 판정 및 Void 판정을 수행함으로써 명백하게 불량인 실리콘 블럭(10A, 10B, 10C)을 사전에 배출할 수 있기 때문에, 미리 불량품을 제외하여 다음 공정에 있어서의 품질 확인 빈도를 보다 저감할 수 있다.

도 2에 도시되는 일련의 흐름도에 따른 실리콘 블럭의 품질 판정 방법을 컴퓨터 상의 프로그램으로서 실행함으로써 자동화를 촉진할 수 있기 때문에, 품질 관리의 공정 자체의 부담을 저감할 수 있다.

실리콘 블럭(10A, 10B, 10C)마다 설정된 인상 속도의 새 관리선에 기초하여 실리콘 단결정(10)의 인상을 제어함으로써 품질 불합격이 될 실리콘 블럭(10A, 10B, 10C)이 발생하는 것을 방지하여 불합격품의 발생을 적게 할 수 있다.

(실시 예)

다음, 본 발명의 실시 예에 대하여 설명하기로 한다. 덧붙여, 본 발명은 실시 예에 한정되는 것은 아니다.

배출된 실리콘 블럭(10B)에 대하여 복수 개의 웨이퍼로 분할하여 각각의 웨이퍼의 평가를 실시하였더니, 도 5에 나타낸 바와 같은 결과가 얻어졌다.

종래 관리선에 의해 관리하는 경우, 인상 실적이 Void 측에서 피크를 취하는 경우와 L/DL 측에서 피크를 취하는 경우에 있어서 품질 평가를 수행하고, 양품, 불량품의 판정을 수행하였다.

한편, 새 관리선에 의해 관리하는 경우, 인상 실적이 새 관리선을 넘어서는 A1 영역 및 A2 영역의 웨이퍼(W1)에 있어서의 양품, 불량품의 판정을 수행하였다.

A1 영역의 웨이퍼(W1)의 Void의 맵에서는 웨이퍼(W1)의 주위에 링 형태로 Void가 발생한 것이 확인되었다.

A2 영역의 웨이퍼(W1)의 Void의 맵에서는 웨이퍼(W2)의 중앙과 주위에 링 형태로 Void가 발생한 것이 확인되었다.

다른 부분의 판정을 수행하였더니, 도 6에 나타낸 바와 같이, A3 영역에 있어서 L/DL이 발생하고, A4 영역 및 A5 영역에서는 Void가 발생하였다.

실리콘 블럭(10B)의 품질 평가의 결과를 표 1에 나타내었다. 종래법의 경우, 인상 실적의 피크를 취하는 웨이퍼의 모든 품질을 평가하지 않으면 불량의 부분을 추출할 수 없었다.

한편, 실시 예의 경우, 인상 실적이 새 관리선을 넘어서는 A1 영역부터 A5 영역의 웨이퍼에 대하여 수행하기로만 했다. 결과를 표 1에 나타내었다.

	펑가 내용	샘플 장수	불량 발생 수
종래법	Void 발생	609	18
	L/DL 발생	200	4
실시 예	Void 발생	286	18
	L/DL 발생	90	4

종래법에 있어서는 809장의 샘플의 품질 평가를 수행하였고, 22장의 불량품을 발견하였다.

한편, 실시 예에 있어서는 376장의 샘플의 품질 평가를 수행하였고, 종래법과 동일한 22장의 불량품을 발견하였다.

이 결과로부터, 본 실시 예의 새 관리선에 의한 품질 판정 방법을 수행함으로써 배출한 실리콘 블럭(10B)에 있어서, 다시 품질 평가를 수행할 웨이퍼의 장수를 대폭으로 삭감할 수 있고, 다음 공정에 있어서의 품질 평가 빈도를 저감할 수 있다는 것을 확인할 수 있었다.

1…인상 장치, 2…챔버, 3…도가니, 3A…석영 도가니, 3B…흑연 도가니, 4…지지축, 5A…히터, 5B…히터, 6…단열재, 7…인상축, 8…종결정, 9…실리콘 융액, 10…실리콘 단결정, 10A…실리콘 블럭, 10B…실리콘 블럭, 10C…실리콘 블럭, 12…열 차폐체, 13…가스 도입구, 14…배기구, SW1…샘플 웨이퍼, SW2…샘플 웨이퍼, SW3…샘플 웨이퍼, SW4…샘플 웨이퍼, W1…웨이퍼.

Claims (5)

1. 초크랄스키법에 의해 인상된 실리콘 단결정으로부터 잘려져나온 복수 개의 실리콘 블럭의 품질을 판정하는 실리콘 블럭의 품질 판정 방법으로서,
   복수 개의 실리콘 블럭의 각각의 단부로부터 잘려져나온 샘플 웨이퍼의 품질 평가 결과를 취득하는 과정과,
   상기 실리콘 단결정의 인상 실적 데이터를 취득하는 과정과,
   각각의 샘플 웨이퍼의 품질 평가 결과에 따라 각각의 실리콘 블럭에 있어서의 인상 관리 마진을 설정하는 과정과,
   취득된 상기 인상 실적 데이터와 설정된 인상 관리 마진을 대조 확인하고, 각각의 실리콘 블럭의 품질을 판정하는 과정을 실시하는 것을 특징으로 하는 실리콘 블럭의 품질 판정 방법.
2. 청구항 1에 기재된 실리콘 블럭의 품질 판정 방법에 있어서,
   상기 관리 마진을 설정하는 과정 이전에 상기 샘플 웨이퍼의 품질 평가 결과 중에 L/DL(Large Dislocation Loop) 불량을 나타내는 결과가 취득되면, 해당 결과를 나타내는 실리콘 블럭을 제외하는 과정을 실시하는 것을 특징으로 하는 실리콘 블럭의 품질 판정 방법.
3. 청구항 1 또는 청구항 2에 기재된 실리콘 블럭의 품질 판정 방법에 있어서,
   상기 관리 마진을 설정하는 과정 이전에 상기 샘플 웨이퍼의 품질 평가 결과 중에 Void 불량을 나타내는 결과가 취득되면, 해당 결과를 나타내는 실리콘 블럭을 제외하는 과정을 실시하는 것을 특징으로 하는 실리콘 블럭의 품질 판정 방법.
4. 청구항 1 내지 청구항 3 중 어느 한 항에 기재된 실리콘 블럭의 품질 판정 방법을 컴퓨터에 실행시키는 것을 특징으로 하는 실리콘 블럭의 품질 판정 프로그램.
5. 청구항 4에 기재된 실리콘 블럭의 품질 판정 프로그램을 컴퓨터에 실행시키고, 실리콘 단결정의 인상 시에 있어서의 인상 관리 마진을 설정하는 공정과,
   설정된 인상 관리 마진에 기초하여 상기 실리콘 단결정의 인상을 제어하는 공정을 실시하는 것을 특징으로 하는 실리콘 단결정의 제조 방법.

Images