KR20200074033A - 플라즈마 처리 방법 및 플라즈마 처리 장치 - Google Patents

플라즈마 처리 방법 및 플라즈마 처리 장치 Download PDF

Info

Publication number
KR20200074033A
KR20200074033A KR1020190165756A KR20190165756A KR20200074033A KR 20200074033 A KR20200074033 A KR 20200074033A KR 1020190165756 A KR1020190165756 A KR 1020190165756A KR 20190165756 A KR20190165756 A KR 20190165756A KR 20200074033 A KR20200074033 A KR 20200074033A
Authority
KR
South Korea
Prior art keywords
pattern
film
plasma processing
plasma
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020190165756A
Other languages
English (en)
Other versions
KR102807402B1 (ko
Inventor
요시히데 기하라
도루 히사마츠
겐스케 다니구치
요시나리 하타자키
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20200074033A publication Critical patent/KR20200074033A/ko
Application granted granted Critical
Publication of KR102807402B1 publication Critical patent/KR102807402B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H01L21/3065—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • H10P50/244—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials comprising alternated and repeated etching and passivation steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01L21/02274—
    • H01L21/31116—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H10P76/4085—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by the processes involved to create the masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/68—Organic materials, e.g. photoresists
    • H10P14/683—Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC
    • H10P14/687—Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC the materials being fluorocarbon compounds, e.g. (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/286—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)

Abstract

본 발명은 기판 상에 형성되는 패턴의 정밀한 치수 제어를 실현하는 것을 목적으로 한다.
플라즈마 처리 장치가 실행하는 플라즈마 처리 방법은, 기판 상에 형성된 소밀을 갖는 패턴 상에 제1 막을 형성하는 제1 공정과, 제1 막을 스퍼터링 또는 에칭하는 제2 공정을 포함한다.

Description

플라즈마 처리 방법 및 플라즈마 처리 장치{PLASMA PROCESSING METHOD AND PLASMA PROCESSING APPARATUS}
이하의 개시는, 플라즈마 처리 방법 및 플라즈마 처리 장치에 관한 것이다.
반도체 장치의 미세화가 진행되어, 극단 자외광(EUV) 리소그래피 등의 기술이 개발됨에 따라, 반도체 기판 상에 형성된 마스크 등의 패턴 치수의 정밀한 제어가 요구되고 있다.
예컨대, 에칭 패턴의 CD(Critical Dimension)의 슈링크비(shrink ratio)를 제어하기 위해서, 에칭 대상막 상에 형성된 마스크를, 에칭 전에 트리트먼트 가스에 의해 트리트먼트하는 기술이 제안되어 있다(특허문헌 1).
[특허문헌 1] 일본 특허 공개 제2015-115410호 공보
본 개시는 기판 상에 형성되는 패턴 치수를 정밀하게 제어할 수 있는 기술을 제공한다.
본 개시의 일 양태에 의한 플라즈마 처리 장치가 실행하는 플라즈마 처리 방법은, 기판 상에 형성된 소밀(疎密)을 갖는 패턴 상에 제1 막을 형성하는 제1 공정과, 제1 막을 스퍼터링 또는 에칭하는 제2 공정을 포함한다.
본 개시에 의하면, 기판 상에 형성되는 패턴 치수를 정밀하게 제어할 수 있다.
도 1은 일 실시형태에 따른 플라즈마 처리 장치의 구성의 일례를 도시한 도면이다.
도 2는 일 실시형태에 따른 플라즈마 처리의 대략적인 흐름의 일례를 도시한 플로우차트이다.
도 3a는 마스크 패턴이 형성된 웨이퍼의 개략 단면도이다.
도 3b는 일 실시형태에 따른 성막 처리 후의 웨이퍼의 개략 단면도이다.
도 3c는 일 실시형태에 따른 스퍼터링 또는 에칭 후의 웨이퍼의 개략 단면도이다.
도 4는 일 실시형태에 따른 X>Y CD 제어에 있어서의 장직경(Y) 및 단직경(X)의 변화에 대해 설명하기 위한 도면이다.
도 5는 일 실시형태에 따른 X>Y CD 제어에 있어서의 장직경(Y) 및 단직경(X)의 변화에 대해 설명하기 위한 다른 도면이다.
도 6은 일 실시형태에 따른 플라즈마 처리의 추가 공정의 일례에 대해 설명하는 위한 도면이다.
도 7은 일 실시형태에 따른 처리 조건 결정 처리의 흐름의 일례를 도시한 플로우차트이다.
도 8은 X-Y 패턴의 일례에 대해 설명하기 위한 도면이다.
도 9a는 X-Y 패턴의 치수 제어예 1에 대해 설명하기 위한 도면이다.
도 9b는 X-Y 패턴의 치수 제어예 2에 대해 설명하기 위한 도면이다.
도 9c는 X-Y 패턴의 치수 제어예 3에 대해 설명하기 위한 도면이다.
도 10은 X-Y 패턴의 치수 제어에 대해 설명하기 위한 그래프이다.
이하에, 개시하는 실시형태에 대해, 도면에 기초하여 상세히 설명한다. 한편, 본 실시형태는 한정적인 것이 아니다. 또한, 각 실시형태는, 처리 내용을 모순시키지 않는 범위에서 적절히 조합하는 것이 가능하다. 한편, 각 도면에 있어서 동일 또는 상당하는 부분에 대해서는 동일한 부호를 붙인다.
반도체 장치가 미세화되면, 원하는 패턴 형성까지 복수 회의 처리가 실행된다. 그리고, 각 처리에서 형성되는 층 사이에 패턴의 어긋남이 발생하는 경우가 있다. 패턴 간의 어긋남을 해소하기 위해서, 반도체 장치 상에 형성되는 패턴의 치수를 제어하는 것이 요구된다.
마스크의 패턴으로서는 타원 형상 등, 장직경과 단직경을 갖는 패턴이 있다. 이러한 패턴이 형성되어 있는 경우, 에칭 공정에 있어서 로딩 효과에 의해 장직경의 치수가 변화하기 쉽다. 그래서, 장직경과 단직경을 독립적으로 제어하는 것이 요망된다.
(X-Y CD 제어에 대해)
먼저, X-Y CD 제어에 대해 설명한다. 크리티컬·디멘션(CD)이란 반도체 기판 상의 패턴의 치수를 가리키는 용어이다. CD는, 반도체 장치의 특성을 나타내는 파라미터로서 이용되고, 원하는 CD가 달성되지 않는 경우에는 반도체 장치의 성능에 영향을 준다. 이 때문에, 플라즈마 처리는, 원하는 CD를 달성하는 것이 요구된다.
반도체 장치의 제조에 있어서 형성되는 패턴에는 여러 가지 형상이 있다. 예컨대 전술한 바와 같이, 패턴의 하나로서, 2축 방향으로 상이한 길이를 갖는 타원 등의 패턴이 존재한다. 타원 형상의 구멍 등, 상면에서 보아 직교하는 2방향(X 방향: 단직경, Y 방향: 장직경)에 있어서의 치수에 차이가 있는 패턴을, 이하 X-Y 패턴이라고 부른다. 또한, X-Y 패턴의 CD를 제어하는 것을 X-Y CD 제어라고 부른다. X-Y CD 제어에는, X>Y 슈링크, X<Y 슈링크, X=Y 슈링크 등이 있다. X>Y 슈링크에서는, 단변(X)의 개구 치수의 변화량(ΔX)이 장변(Y)의 개구 치수의 변화량(ΔY)보다 커지도록 X-Y 패턴의 개구 치수를 작게(슈링크) 한다. X<Y 슈링크에서는, ΔY가 ΔX보다 커지도록 X-Y 패턴의 개구 치수를 작게 한다. X=Y 슈링크에서는, ΔX와 ΔY가 같아지도록 X-Y 패턴의 개구 치수를 작게 한다.
도 8은 X-Y 패턴의 일례에 대해 설명하기 위한 도면이다. 도 8은 기판 상에 형성된 X-Y 패턴을 갖는 마스크의 일례의 부분 상면도이다. 도 8에 도시된 기판에는, 상면에서 보아 대략 직사각형 형상(타원 형상)의 개구부가 복수 정렬된 상태로 형성되어 있다. 복수의 개구부는 대략 동일한 치수를 갖는다.
도 8과 같이 형성된 X-Y 패턴의 마스크의 실제의 치수와 설계 치수에 어긋남이 있는 경우, 그대로 마스크를 통해 에칭하면, 에칭 후의 형상에 어긋남이 전사된다. 이 때문에, 에칭하기 전에, X-Y CD 제어 즉 X-Y 패턴의 치수를 제어한다.
도 9a는 X-Y 패턴의 치수 제어예 1에 대해 설명하기 위한 도면이다. 도 9b는 X-Y 패턴의 치수 제어예 2에 대해 설명하기 위한 도면이다. 도 9c는 X-Y 패턴의 치수 제어예 3에 대해 설명하기 위한 도면이다. 도 9a의 예는, 단변(X)의 개구 치수를 유지하면서, 장변(Y)의 개구 치수를 작게 하는 제어예(X<Y 슈링크: X변보다 Y변의 감소량이 커지도록 개구부를 작게 함)이다. 도 9a의 예에서는, X-Y 패턴이 형성된 후, Y변이 짧아지도록 기판 상에 성막(成膜)한다. 한편, 도 9b의 예는, 단변(X)의 개구 치수를 작게 하면서, 장변(Y)의 개구 치수를 유지하는 제어예(X>Y 슈링크: Y변보다 X변의 감소량이 커지도록 개구부를 작게 함)이다. 도 9b의 예에서는, X-Y 패턴이 형성된 후, X변이 짧아지도록 기판 상에 성막한다. 또한, 도 9c의 예는, 단변(X)의 개구 치수와 장변(Y)의 개구 치수를 같은 정도 감소시키는 제어예(X=Y 슈링크)이다. 도 9c의 예에서는, X-Y 패턴이 형성된 후, Y변과 X변이 같은 정도 짧아지도록 기판 상에 성막한다.
도 10은 X-Y 패턴의 치수 제어에 대해 설명하기 위한 그래프이다. 도 10 중, 좌측 위의 영역 「X<Y 슈링크」[도 10, (1)]는, 예컨대, 화학 기상 성장(Chemical Vapor Deposition: CVD)의 로딩 효과를 이용하여 실현할 수 있다. 또한, 중앙을 우측으로 올라가게 신장하는 직선 「X=Y 슈링크」[도 10, (2)]는 예컨대, 원자층 퇴적(Atomic Layer Deposition: ALD)을 이용하여 실현할 수 있다. 이하에 설명하는 일 실시형태에 따른 플라즈마 처리 방법은, 우측 아래의 「X>Y 슈링크」[도 10, (3)]를 실현한다.
(일 실시형태에 따른 플라즈마 처리 장치의 구성)
먼저, 일 실시형태에 따른 플라즈마 처리 장치(1)에 대해, 도 1을 참조하여 설명한다. 도 1은 일 실시형태에 따른 플라즈마 처리 장치(1)의 구성의 일례를 도시한 도면이다. 본 실시형태에 따른 플라즈마 처리 장치(1)는, 반도체 웨이퍼의 에칭, 성막, 스퍼터링 등을 플라즈마를 이용하여 실행한다. 본 실시형태에 따른 플라즈마 처리 장치(1)는, 챔버(10) 내에 배치대(20)와 가스 샤워 헤드(30)를 대향 배치한 평행 평판형의 플라즈마 처리 장치(용량 결합형 플라즈마 처리 장치)이다. 배치대(20)는 하부 전극으로서도 기능하고, 가스 샤워 헤드(30)는 상부 전극으로서도 기능한다.
플라즈마 처리 장치(1)는, 예컨대 표면이 알루마이트 처리(양극 산화 처리)된 알루미늄으로 이루어지는 원통형의 챔버(10)를 갖고 있다. 챔버(10)는, 전기적으로 접지되어 있다. 챔버(10)의 바닥부에는, 반도체 웨이퍼(이하, 간단히 「웨이퍼(W)」라고 함)를 배치하기 위한 배치대(20)가 설치되어 있다. 웨이퍼(W)는, 기판의 일례이다. 배치대(20)는, 웨이퍼(W)를 정전 흡착력에 의해 유지하는 정전 척(21)과, 정전 척(21)을 지지하는 베이스(22)를 갖는다.
베이스(22)는, 알루미늄(Al)이나 티탄(Ti), 탄화규소(SiC) 등으로 형성되어 있다.
베이스(22)의 상면에는, 웨이퍼를 정전 흡착하기 위한 정전 척(21)이 설치되어 있다. 정전 척(21)은, 절연체(21a) 사이에 척 전극(21b)을 끼워 넣은 구조로 되어 있다. 척 전극(21b)에는 직류 전압원(23)이 접속되고, 직류 전압원(23)으로부터 척 전극(21b)에 직류 전압(HV)이 인가됨으로써, 쿨롱력에 의해 웨이퍼(W)가 정전 척(21)에 흡착된다. 정전 척(21)의 상면에는, 웨이퍼(W)를 유지하기 위한 유지면과, 유지면보다 높이가 낮은 부분인 주연부(周緣部)가 형성되어 있다. 정전 척(21)의 유지면에, 웨이퍼(W)가 배치된다.
정전 척(21)의 주연부에는, 정전 척(21)의 유지면에 배치된 웨이퍼(W)를 둘러싸도록 에지 링(24)이 배치되어 있다. 에지 링(24)은, 예컨대 실리콘이나 석영으로 형성되어 있다. 에지 링(24)은, 플라즈마 처리의 면내 균일성을 높이도록 기능한다.
또한, 배치대(20)[베이스(22)]의 내부에는, 냉매 유로(26a)가 형성되어 있다. 냉매 유로(26a)에는, 냉매 입구 배관(26b) 및 냉매 출구 배관(26c)이 접속되어 있다. 칠러(27)로부터 출력된 예컨대 냉각수나 브라인 등의 냉각 매체(이하, 「냉매」라고도 함)는, 냉매 입구 배관(26b), 냉매 유로(26a) 및 냉매 출구 배관(26c)을 통류하여 순환한다. 냉매에 의해, 배치대(20)는 발열(拔熱)되어, 냉각된다.
전열 가스 공급원(28)은, 헬륨 가스(He)나 아르곤 가스(Ar) 등의 전열 가스를 가스 공급 라인(28a)에 통과시켜 정전 척(21) 상의 웨이퍼(W)의 이면에 공급한다. 이러한 구성에 의해, 정전 척(21)은, 냉매 유로(26a)에 순환시키는 냉매와, 웨이퍼(W)의 이면에 공급하는 전열 가스에 의해 온도 제어된다. 이 결과, 웨이퍼(W)를 미리 정해진 온도로 제어할 수 있다. 전열 가스 공급원(28) 및 가스 공급 라인(28a)은, 웨이퍼(W)의 이면에 전열 가스를 공급하는 전열 가스 공급 기구의 일례이다.
배치대(20)에는, 2주파 중첩 전력을 공급하는 전력 공급 장치(29)가 접속되어 있다. 전력 공급 장치(29)는, 제1 주파수의 제1 고주파 전력(플라즈마 생기(生起)용 고주파 전력)을 공급하는 제1 고주파 전원(29a)과, 제1 주파수보다 낮은 제2 주파수의 제2 고주파 전력(바이어스 전압 발생용 고주파 전력)을 공급하는 제2 고주파 전원(29b)을 갖는다. 제1 고주파 전원(29a)은, 제1 정합기(29c)를 통해 배치대(20)에 전기적으로 접속된다. 제2 고주파 전원(29b)은, 제2 정합기(29d)를 통해 배치대(20)에 전기적으로 접속된다. 제1 고주파 전원(29a)은, 예컨대, 40 ㎒의 제1 고주파 전력을 배치대(20)에 인가한다. 제2 고주파 전원(29b)은, 예컨대, 400 ㎑의 제2 고주파 전력을 배치대(20)에 인가한다. 한편, 본 실시형태에서는, 제1 고주파 전력은 배치대(20)에 인가되지만, 가스 샤워 헤드(30)에 인가되어도 좋다.
제1 정합기(29c)는, 제1 고주파 전원(29a)의 내부(또는 출력) 임피던스에 부하 임피던스를 정합시킨다. 제2 정합기(29d)는, 제2 고주파 전원(29b)의 내부(또는 출력) 임피던스에 부하 임피던스를 정합시킨다. 제1 정합기(29c)는, 챔버(10) 내에 플라즈마가 생성되어 있을 때에 제1 고주파 전원(29a)의 내부 임피던스와 부하 임피던스가 외관상 일치하도록 기능한다. 제2 정합기(29d)는, 챔버(10) 내에 플라즈마가 생성되어 있을 때에 제2 고주파 전원(29b)의 내부 임피던스와 부하 임피던스가 외관상 일치하도록 기능한다.
가스 샤워 헤드(30)는, 그 주연부를 피복하는 실드 링(31)을 통해 챔버(10)의 천장부의 개구를 폐색하도록 부착되어 있다. 가스 샤워 헤드(30)는, 도 1에 도시된 바와 같이 전기적으로 접지해도 좋다.
가스 샤워 헤드(30)에는, 가스를 도입하는 가스 도입구(32)가 형성되어 있다. 가스 샤워 헤드(30)의 내부에는 가스 도입구(32)로부터 분기된 센터부의 확산실(32a) 및 에지부의 확산실(32b)이 형성되어 있다. 가스 공급원(33)으로부터 출력된 가스는, 가스 도입구(32)를 통해 확산실(32a, 32b)에 공급되고, 확산실(32a, 32b)에서 확산되어 다수의 가스 공급 구멍(34)으로부터 배치대(20)를 향해 도입된다.
챔버(10)의 바닥면에는 배기구(40)가 형성되어 있고, 배기구(40)에 접속된 배기 장치(41)에 의해 챔버(10) 내가 배기된다. 이에 의해, 챔버(10) 내를 미리 정해진 진공도로 유지할 수 있다. 챔버(10)의 측벽에는 게이트 밸브(G)가 설치되어 있다. 게이트 밸브(G)는, 챔버(10)로부터 웨이퍼(W)의 반입 및 반출을 행할 때에 반입 반출구를 개폐한다.
플라즈마 처리 장치(1)에는, 장치 전체의 동작을 제어하는 제어부(50)가 설치되어 있다. 제어부(50)는, CPU(Central Processing Unit)(51), ROM(Read Only Memory)(52) 및 RAM(Random Access Memory)(53)을 갖고 있다. CPU(51)는, 이들의 기억 영역에 저장된 각종 레시피에 따라, 후술되는 플라즈마 처리 등의 원하는 처리를 실행한다. 레시피에는 프로세스 조건에 대한 장치의 제어 정보인 프로세스 시간, 압력(가스의 배기), 고주파 전력이나 전압, 각종 가스 유량, 챔버 내 온도[상부 전극 온도, 챔버의 측벽 온도, 웨이퍼(W) 온도(정전 척 온도) 등], 칠러(27)로부터 출력되는 냉매의 온도 등이 기재되어 있다. 한편, 이들 프로그램이나 처리 조건을 나타내는 레시피는, 하드 디스크나 반도체 메모리에 기억되어도 좋다. 또한, 레시피는, CD(Compact Disc)-ROM, DVD(Digital Versatile Disc) 등의 가반성(可搬性)의 컴퓨터에 의해 판독 가능한 기억 매체에 수용된 상태로 미리 정해진 위치에 세트되고, 판독되도록 해도 좋다.
예컨대, 제어부(50)는, 후술하는 플라즈마 처리 방법을 행하도록 플라즈마 처리 장치(1)의 각부를 제어한다.
(일 실시형태에 따른 플라즈마 처리 방법)
도 2는 일 실시형태에 따른 플라즈마 처리의 대략적인 흐름의 일례를 도시한 플로우차트이다. 도 3a는 마스크 패턴이 형성된 웨이퍼의 개략 단면도이다. 도 3b는 일 실시형태에 따른 성막 처리 후의 웨이퍼의 개략 단면도이다. 도 3c는 일 실시형태에 따른 스퍼터링 또는 에칭 후의 웨이퍼의 개략 단면도이다.
먼저, 처리 대상인 웨이퍼(W)를 제공한다(단계 S21, 도 3a 참조). 웨이퍼(W) 상에는 에칭의 대상이 되는 하지막(101)이 형성된다. 또한, 하지막(101) 위에는 EUV 리소그래피 또는 ArF 리소그래피 등에 의해 포토레지스트의 마스크 패턴(103)이 형성된다. 마스크 패턴(103)은, 상기 X-Y 패턴을 포함한다. 또한, 마스크 패턴(103)에 대해 코팅(105)이 실시된다. 코팅(105)은, 실리콘을 포함해도 좋다. 마스크 패턴(103)의 내성을 높이는 보호막인 코팅(105)은 생략해도 좋다.
다음으로, 플라즈마 처리 장치(1)의 제어부(50)는, 플라즈마 처리 장치(1)의 각부를 제어하여 웨이퍼(W)에 대해 성막 처리를 실행한다(단계 S22, 도 3b). 성막 처리에 의해, 웨이퍼(W)의 마스크 패턴(103) 상에 제1 막(107)이 형성된다. 단계 S22의 성막 처리는 예컨대, 플루오로카본(CxFy)계의 처리 가스를 이용하여 CVD에 의해 실행한다. 제1 막(107)을 형성하는 단계 S22의 성막 처리를 이하, 제1 공정이라고도 부른다.
다음으로, 제어부(50)는, 단계 S22에 있어서 형성된 제1 막(107)에 대해 스퍼터링(또는 에칭)한다(단계 S23, 도 3c). 예컨대, 제어부(50)는, 플라즈마를 생성하여 RF 바이어스 전압을 배치대(20)(하부 전극)에 인가하고, 제1 막(107)을 향해 아르곤(Ar) 가스 등의 희가스의 이온을 충돌시킨다. 제1 막(107)으로부터 튕겨 나온 입자(예컨대 CxFy의 원자 또는 분자)는, 다시 주위의 패턴에 부착되어 퇴적된다. 이때, 제1 막(107)으로부터 튕겨 나온 성막 재료의 입자는, 단변(X)에 있어서는 구멍 밖으로 배출되기 어려워 단변(X)의 측벽에 부착되는 양이 많아진다. 한편, 장변(Y)에 있어서는 스퍼터링에 의해 생성된 성막 재료가 구멍으로부터 밖으로 배출되기 쉽기 때문에 장변(Y)의 측벽에 부착되는 입자는 단변(X)보다 적어진다. 이 때문에, 단계 S22의 성막 및 단계 S23의 스퍼터링(또는 에칭)의 조합은, X>Y 슈링크를 실현한다. 단계 S23의 스퍼터링(에칭)을 이하, 제2 공정이라고도 부른다.
다음으로, 제어부(50)는, 마스크 패턴(103)의 슈링크량(ΔX, ΔY)이 미리 정해진 양에 도달했는지의 여부를 판정한다(단계 S24). 제어부(50)는 예컨대, 단계 S22 및 단계 S23의 실행 횟수가 미리 정해진 수에 도달한 경우에, 슈링크량이 미리 정해진 양에 도달했다고 판정한다. 슈링크량이 미리 정해진 양에 도달하고 있지 않다고 판정한 경우(단계 S24, No), 제어부(50)는, 단계 S22로 되돌아가서, 성막과 스퍼터링을 반복한다. 한편, 슈링크량이 미리 정해진 양에 도달했다고 판정한 경우(단계 S24, Yes), 제어부(50)는, 마스크 패턴(103) 아래에 형성되어 있는 하지막(101)의 에칭을 실행한다(단계 S25). 이에 의해, 패턴이 하지막(101)에 형성된다. 이것으로 일 실시형태에 따른 플라즈마 처리는 종료된다. 한편, 단계 S24에 있어서, 마스크 패턴(103)의 슈링크량이 미리 정해진 양에 도달했는지의 여부를 판정하는 것을 대신하여, 또는 이에 더하여, 단계 S22에 있어서의 성막 후의 마스크 패턴(103)의 CD값을 측정해도 좋다. CD값의 측정은, 성막 후에 광학적인 수법을 이용하여 실행할 수 있다. 그리고 CD값이 미리 정해진 값이 되었는지의 여부에 따라, 슈링크량이 미리 정해진 양에 도달했다고 판정해도 좋다.
(일 실시형태에 따른 X>Y 슈링크 효과)
도 4는 일 실시형태에 따른 X>Y CD 제어에 있어서의 장직경(Y) 및 단직경(X)의 변화에 대해 설명하기 위한 도면이다. 도 5는 일 실시형태에 따른 X>Y CD 제어에 있어서의 장직경(Y) 및 단직경(X)의 변화에 대해 설명하기 위한 다른 도면이다.
도 4의 예에서는, X-Y 패턴을 갖는 웨이퍼(W)에 대해, 팔불화시클로부탄(Octafluorocyclobutane)(C4F8)과 아르곤(Ar)을 이용하여 CVD한 후, 아르곤 가스를 이용하여 스퍼터링하였다. 도 4에 도시된 바와 같이, CVD 동안에는, 단직경(X변), 장직경(Y변) 모두 막이 형성되어 슈링크한다[도 4의 (1)]. 또한, CVD 동안에는, 로딩 효과에 의해, 단직경측보다 장직경측 쪽이 슈링크량이 약간 많다. 그 후, 스퍼터링하면, X>Y 슈링크로 이행한다[도 4의 (2)]. 이 처리에 의하면, ΔY를 억제하면서 ΔX를 증가시켜 단직경(X변)을 슈링크시킬 수 있다. 이와 같이, 실시형태에 따른 처리는, 단직경측에 선택적으로 성막 재료를 부착시켜 단직경 방향의 CD를 슈링크시킬 수 있다.
도 5의 예에서는, 일산화탄소(CO)와 아르곤으로 CVD한 후, 아르곤 가스로 스퍼터링하였다. 도 5의 예에서도, CVD 동안에는 단직경, 장직경 모두 막이 형성되어 슈링크가 진행된다[도 5의 (1)]. 그 후, 스퍼터링에 의해, X>Y 슈링크로 이행하여[도 5의 (2)], 장직경측은 슈링크하지 않고 단직경측만 슈링크하고 있다. 즉, 스퍼터링에 의해, 장직경측을 트리밍하면서 단직경측의 슈링크를 유지한다. ΔY를 독립적으로 억제할 수 있다. 이 처리에서는, (1)에서 성막된 카본계의 박막이 스퍼터링에 있어서는 보호막으로서 기능함으로써, ΔX의 슈링크량이 억제되고 있다. 한편, 장직경측에서는 스퍼터링의 로딩 효과에 의해 트리밍이 실현되고 있다. 이와 같이, 성막과 스퍼터링을 조합함으로써, X-Y 패턴의 X>Y 슈링크를 실현할 수 있다.
(추가 공정)
한편, 상기 플라즈마 처리 방법에 있어서, 제1 공정(성막 공정)과 제2 공정(스퍼터링 또는 에칭)을 사이클릭으로 행하는 경우, 가스 전환 타이밍에 있어서 진공화 공정이나 퍼지(가스 교환) 공정 등의 추가 공정을 포함해도 좋다. 추가 공정은 예컨대, 제1 공정에 있어서 이용되는 가스와 제2 공정에 있어서 이용되는 가스가 챔버 중에서 섞이지 않도록 하기 위한 공정이다. 도 6은 일 실시형태에 따른 플라즈마 처리의 추가 공정의 일례에 대해 설명하기 위한 도면이다.
도 6의 예에서는, 플라즈마 처리 방법은, 성막 공정(S22-1)으로부터 스퍼터링(S23-1)으로 이행할 때, 및 스퍼터링(S23-1)으로부터 성막 공정(S22-2)으로 이행할 때에, 추가 공정을 포함한다. 추가 공정은, 예컨대, 성막 가스 및 스퍼터 가스의 공급, 제1 고주파 전력(RF1, 도 1의 29a 참조) 및 제2 고주파 전력(RF2, 도 1의 29b 참조)의 인가가 정지하고 있을 때에 행한다.
한편, 상기 실시형태에 있어서, 웨이퍼(W) 상에는 하지막(101)과, 마스크 패턴(103)과, 코팅(105)이 형성되는 것으로서 설명하였다.
하지막(101)은 예컨대, 질화티탄(TiN), 산화실리콘, 폴리실리콘, 유기막, 반사 방지막(일례로서 Si-ARC) 등을 포함해도 좋다. 예컨대, 질화티탄막을 스퍼터링에 의해 웨이퍼(W) 상에 퇴적한다. 다음으로 산화실리콘막을 테트라에톡시실란(TEOS) 등을 원료로 한 플라즈마 CVD에 의해 퇴적한다. 다음으로, 폴리실리콘막을 플라즈마 CVD에 의해 퇴적한다. 그리고, 유기막을 스핀 온 재료를 이용하여 형성한다. 또한, 유기막 상에, 반사 방지막을 형성한다.
또한, 반사 방지막 위에, 마스크 패턴(103)이 형성된다. 예컨대, EUV 리소그래피를 이용하여 반사 방지막 상에 포토레지스트막의 마스크 패턴(103)을 형성한다.
단, 상기 실시형태에 있어서 에칭의 대상으로 하는 하지막(101)은, 상기 구성에 한정되지 않고, 실리콘 함유막이어도 좋다. 실리콘 함유막으로서 예컨대, 산화실리콘, 질화실리콘, 폴리실리콘, 금속 규화물, 단결정 실리콘을 이용할 수 있다. 또한, 웨이퍼(W) 상에는, 도전성막, 절연막, 반사 방지막, 확산막 등의 다른 재료막이 포함되어도 좋다.
(중회귀식을 이용한 처리 조건의 결정)
본 실시형태에 있어서는 또한, 원하는 슈링크량에 맞춰 성막 처리(단계 S22) 및 스퍼터링(단계 S23)의 처리 조건을 결정한다. 예컨대, 일 실시형태에 따른 플라즈마 처리 장치(1)는, 중회귀 분석에 의해 원하는 슈링크의 달성에 영향을 주는 설명 변수를 결정하고, 중회귀 곡선을 설정한다. 그리고, 플라즈마 처리 장치(1)는, 설정한 중회귀 곡선을 이용하여 각 처리의 처리 조건을 결정하고, 결정한 처리 조건으로 성막 처리 및 스퍼터링을 실행한다.
일 실시형태에 있어서는, 마스크 패턴(103)의 X>Y 제어를 위한 중회귀 곡선으로서 이하의 식 (1)을 이용한다.
ΔX=aα+bβ+c …(1)
식 (1) 중, ΔX는, 단직경(X)의 슈링크량, aα는, 성막 처리(단계 S22)의 프로세스 조건을 나타내고, 예컨대, 처리 시간, bβ는, 스퍼터링(단계 S23)의 프로세스 조건을 나타내며, 예컨대, 처리 시간, c는 절편(切片)이다.
한편, 식 (1)은, 목적 변수를 ΔX, ΔY, ΔY-ΔX, X/Y의 비율 등으로 하고, 설명 변수를 각 처리의 처리 조건으로 하여 중회귀 분석을 실행함으로써 도출하였다. 설명 변수로서, 예컨대, 성막 처리 및 스퍼터링에 있어서의 처리 가스 유량, 처리 시간, 인가 전압값을 이용하였다. 이 결과, CD의 슈링크량에 주는 영향이 큰 변수로서, 성막 처리 및 스퍼터링 각각의 처리 시간을 특정하였다.
도 7은 일 실시형태에 따른 처리 조건 결정 처리의 흐름의 일례를 도시한 플로우차트이다. 먼저, 웨이퍼(W) 상에 형성된 마스크 패턴(103)에 대해 원하는 슈링크량(예컨대 ΔX)을 설정한다(단계 S61). 예컨대, 도 2의 단계 S21에 있어서 웨이퍼(W) 상에 마스크 패턴(103)이 형성된 후의 예컨대 광을 이용한 검사에 기초하여 원하는 슈링크량을 결정한다. 슈링크량은, 과거의 데이터에 기초하여 미리 설정되어도 좋고, 처리하는 웨이퍼마다 결정해도 좋다.
다음으로, 단계 S61에서 설정한 슈링크량을, 상기 중회귀 곡선의 식 (1)에 대입한다. 그리고, 식 (1)에 기초하여 성막 처리(단계 S22, 제1 공정) 및 스퍼터링(단계 S23, 제2 공정)의 처리 조건을 결정한다(단계 S62). 식 (1)에 있어서는, aα항 및 bβ항은 각각, 성막 처리의 처리 시간 및 스퍼터링의 처리 시간이기 때문에, 여기서는, 각 처리의 처리 시간을 결정한다. 이것으로, 처리 조건 결정 처리가 종료된다.
중회귀 곡선은, 과거에 처리한 웨이퍼(W)의 데이터에 기초하여 미리 산출해서 제어부(50)에 기억해 둔다. 또한, 플라즈마 처리 장치(1)가 처리한 웨이퍼(W)의 데이터를 제어부(50)에 저장해 두고, 정기적으로 중회귀 분석을 재실행하여 중회귀 곡선을 갱신하는 것으로 해도 좋다. 또한, 플라즈마 처리 장치(1)는, 처리 중의 웨이퍼(W)의 데이터 예컨대 CD를 리얼타임으로 취득하여, 상기 웨이퍼(W)에 대해 실행하는 처리의 처리 조건을 보정해도 좋다.
또한, 플라즈마 처리 장치(1)는, 성막 처리(단계 S22) 및 스퍼터링(단계 S23)의 처리 조건뿐만이 아니라, 에칭(단계 S25)의 처리 조건도 중회귀 곡선을 이용하여 결정해도 좋다. 예컨대, 식 (1)을 대신하여, 에칭의 처리 조건을 설명 변수로 하는 중회귀 곡선을 산출한다. 그리고, 플라즈마 처리 장치(1)는, 산출한 중회귀 곡선을 이용하여 에칭의 처리 조건을 결정한다.
또한, 상기 식 (1)은, ΔX에 기초하여 각 처리 시간을 결정하는 중회귀 곡선으로 하였으나, ΔY, ΔX-ΔY 등을 목적 변수로 하여 중회귀 곡선을 설정해도 좋다.
(일 실시형태의 효과)
상기 실시형태에 따른 플라즈마 처리 방법은, 제1 공정과, 제2 공정을 포함한다. 제1 공정에 있어서, 플라즈마 처리 장치는, 기판 상에 형성된 소밀을 갖는 패턴 상에 제1 막을 형성한다. 제2 공정에 있어서, 플라즈마 처리 장치는, 제1 막을 스퍼터링 또는 에칭한다. 실시형태에 따른 플라즈마 처리 방법은, 예컨대 제1 공정에서 형성된 제1 막을 제2 공정에 의해 주위의 패턴에 부착시킴으로써, X>Y 슈링크를 실현할 수 있다.
또한, 실시형태에 따른 플라즈마 처리 방법에 의하면, 플라즈마 처리 장치는, 제1 공정과 제2 공정을 미리 정해진 횟수 반복 실행한다. 이 때문에, 플라즈마 처리 장치는, 제1 공정 및 제2 공정을 1회 실행해도 원하는 슈링크량이 달성되지 않는 경우라도, 각 공정을 2회 이상 반복함으로써 원하는 슈링크량을 달성할 수 있다.
또한, 실시형태에 따른 플라즈마 처리 방법은, 제1 공정과 제2 공정 사이에, 진공화 공정 또는 가스 교환 공정을 더 포함한다. 이 때문에, 실시형태에 따른 플라즈마 처리 방법은, 제1 공정에 있어서 이용되는 가스와 제2 공정에 있어서 이용되는 가스가 챔버 중에서 섞이지 않도록 할 수 있다.
또한, 실시형태에 따른 플라즈마 처리 방법에 의하면, 제1 공정에 이용되는 가스는, C, H, F, O, S 또는 N을 포함한다. 예컨대, 제1 공정에 이용되는 가스는, CxHy, CxFy, CxOy, CxHyFz, CxHyOz, CxHyNz, CxHySz, CwHxFyOz, CwHxNyOz, CwHxSyOz로 구성되는 가스 및 액체 시료를 포함한다. 또한, 제2 공정에 이용되는 가스는, 희가스, 불활성 가스 또는 이들을 혼합한 가스이다.
또한, 실시형태에 따른 플라즈마 처리 방법은, 패턴을, 극단 자외광(EUV) 또는 ArF 리소그래피에 의해 형성하는 공정을 더 포함한다. EUV 리소그래피 등에 의해 미세한 패턴이 형성된 경우라도, 실시형태에 따른 플라즈마 처리 방법에 의하면, X>Y 슈링크를 용이하게 실현할 수 있다.
또한, 실시형태에 따른 플라즈마 처리 방법에 있어서, 제1 공정과 제2 공정의 조합은, 패턴이 포함하는, 패턴이 조밀하게 배치되는 부분의 배치 간격을, 패턴이 성기게 배치되는 부분의 배치 간격보다 큰 변동량으로 감소시킨다. 즉, 실시형태에 따른 플라즈마 처리 방법은, X>Y 슈링크를 실현한다. 또한, 실시형태에 따른 플라즈마 처리 방법은, 패턴의 형상을 불문하고, 패턴이 조밀하게 배치되는 부분의 배치 간격을, 패턴이 성기게 배치되는 부분의 배치 간격보다 큰 변동량으로 감소시킨다. 이 때문에, 실시형태에 의하면, 라인 앤드 스페이스나, 패턴 러프니스 등, 다양한 패턴의 불규칙성(irregularity)을 제어할 수 있다.
또한, 실시형태에 따른 플라즈마 처리 방법은, 변동량을 목적 변수로 하고, 제1 공정 및 제2 공정의 처리 조건을 설명 변수로 하는 중회귀 곡선에 기초하여, 제1 공정 및 제2 공정의 처리 조건을 결정하는 결정 공정을 더 포함한다. 또한, 실시형태에 따른 플라즈마 처리 방법에 있어서 결정 공정은, 제1 공정 및 제2 공정의 처리 시간을 결정한다. 이 때문에, 실시형태에 의하면, 목적으로 하는 슈링크량에 맞춰 각 공정의 조건을 결정할 수 있고, 효율적으로 치수를 제어할 수 있다.
또한, 실시형태에 따른 플라즈마 처리 방법은, 패턴을 통해 에칭하는 공정을 더 포함한다. 이 때문에, 실시형태에 의하면, 플라즈마 처리 장치는, X-Y CD 제어가 실행된 후의 마스크를 이용하여 에칭할 수 있고, 높은 정밀도로 반도체 장치를 제조할 수 있다.
또한, 실시형태에 따른 플라즈마 처리 방법은 또한, 에칭의 처리 조건을 중회귀 곡선에 기초하여 결정하는 제2 결정 공정을 포함한다. 이 때문에, 실시형태에 의하면, 제1 공정, 제2 공정뿐만이 아니라, 에칭 공정의 처리 조건도, 중회귀 분석에 기초하여 효율적으로 결정할 수 있다.
또한, 실시형태에 따른 플라즈마 처리 방법은, 성김 영역과 조밀 영역을 갖는 패턴을 구비하는 기판을 제공하는 공정과, 패턴 상에 제1 막을 형성하는 성막 공정을 포함한다. 또한, 실시형태에 따른 플라즈마 처리 방법은 또한, 제1 막을 스퍼터하고, 패턴의 측벽에 스퍼터된 입자를 재부착시킴으로써 조밀 영역의 CD 감소량을 성김 영역의 CD 감소량보다 크게 하는 공정을 포함한다. 이 때문에, 실시형태에 의하면 성막과 스퍼터링의 조합에 의해, X>Y 슈링크를 실현할 수 있다.
(변형예)
한편, 상기 실시형태에 있어서는, X-Y 패턴으로서 크기가 대략 동일한 타원 형상의 구멍이 복수 형성되는 패턴을 이용하여 설명하였다. 단, 이것에 한정되지 않고, 본 실시형태는, 타원 형상 이외의 소밀을 갖는 패턴에 적용할 수 있다. 소밀을 갖는 패턴이란 예컨대, 설계상 동일 사이즈의 패턴이 성기게 형성되는 부분과, 조밀하게 형성되는 부분을 갖는 패턴이다. 상기 타원 형상의 구멍을 복수 갖는 X-Y 패턴의 경우, 타원의 단직경 방향이 조밀하게 형성되는 부분이고, 장직경 방향이 성기게 형성되는 부분이다. 본 실시형태의 플라즈마 처리 방법은, 예컨대 라인 앤드 스페이스(L/S)의 치수 제어, 러프니스 개선 등에 적용할 수 있다.
또한, 중회귀 분석은 기계 학습을 이용하여 실행해도 좋다. 예컨대, 웨이퍼(W)의 CD값, 목적으로 하는 ΔX, ΔY, 처리 조건(처리 가스, 인가 전압 등)을 입력하면, 각 공정(성막, 스퍼터링, 에칭)의 처리 시간이 출력되도록 기계 학습을 실행한다. 또한, 플라즈마 처리 장치의 소모에 따라 적용하는 중회귀 곡선을 변경할 수 있도록 해도 좋다. 또한, 중회귀 분석에 있어서는 상기 이외의 파라미터를 설명 변수로서 채용해도 좋다. 예컨대, 성막하는 막의 재료 가스, 스퍼터링에 있어서의 도즈량 등을 설명 변수로 해도 좋다.
한편, 상기 실시형태는 일례로서, 플라즈마원으로서 용량 결합형 플라즈마(CCP: Capacitively Coupled Plasma)를 이용한 플라즈마 처리 장치(1)를 설명하였다. 단, 개시하는 기술은 이것에 한정되지 않고, 유도 결합형 플라즈마(ICP: Inductively Coupled Plasma)나, 마이크로파 플라즈마 등, 임의의 플라즈마원을 이용한 플라즈마 처리 장치를 채용할 수 있다.
또한, 마스크 패턴(103) 상에 실시하는 실리콘(Si)계의 코팅(105)은 예컨대, 직류 스퍼터링(Direct Current Sputtering), Direct Current Superposition(DCS) 등을 이용하여 실행할 수 있다. DCS는 예컨대, 미국 특허 출원 공개 제2018/0151333호 명세서의 도 4A 및 도 4B 등에 기재된 수법에 의해 실행할 수 있다.
또한, 플라즈마 처리 장치의 형상 및 기능에 따라, 도 2의 각 처리는 하나의 플라즈마 처리 장치의 챔버 내에서 실행할 수도 있고, 챔버 사이에서 웨이퍼(W)를 반입 및 반출하여 실행할 수도 있다. 본 실시형태에서는, 성막 처리(단계 S22), 스퍼터링(단계 S23), 에칭(단계 S25)은, 동일한 플라즈마 처리 장치(1)의 챔버(10) 내에서 실행한다. 또한, 웨이퍼(W) 상에 코팅(105)을 실시하는 처리 등도 동일한 챔버(10) 내에서 실행하도록 플라즈마 처리 장치(1)를 구성해도 좋다.
또한, 상기 설명 중, 도 2의 성막 처리(단계 S22)에 있어서 이용하는 처리 가스는 플루오로카본(CxFy)계의 가스로 하였다. 단, 이것에 한하지 않고, 처리 가스는 카본을 포함하는 가스이고, 단계 S23의 스퍼터링에 의해 패턴 표면으로부터 방출되어 패턴에 재부착, 퇴적되는 재료를 포함하고 있으면 된다. 예컨대, C, H, F, O, S 또는 N을 포함하는 처리 가스를 성막 처리에 있어서 사용할 수 있다. 예컨대, CxHy, CxFy, CxOy, CxHyFz, CxHyOz, CxHyNz, CxHySz, CwHxFyOz, CwHxNyOz, CwHxSyOz로 구성되는 가스 및 액체 시료를 성막 처리에 있어서 사용할 수 있다.
또한, 상기 실시형태에 따른 플라즈마 처리에 있어서, 단계 S25 후에 또한 성막 그 외의 처리를 실행해도 좋다.
이번에 개시된 실시형태는 모든 점에서 예시이며 제한적인 것이 아니라고 생각되어야 한다. 상기한 실시형태는, 첨부된 청구의 범위 및 그 취지를 일탈하지 않고, 여러 가지 형태로 생략, 치환, 변경되어도 좋다.

Claims (16)

  1. 기판 상에 형성된 소밀(疎密)을 갖는 패턴 상에 제1 막을 형성하는 제1 공정과,
    상기 제1 막을 스퍼터링 또는 에칭하는 제2 공정
    을 포함하는, 플라즈마 처리 방법.
  2. 제1항에 있어서, 상기 제1 공정과 상기 제2 공정을 미리 정해진 횟수 반복 실행하는, 플라즈마 처리 방법.
  3. 제1항 또는 제2항에 있어서, 상기 제1 공정과 상기 제2 공정 사이에, 진공화 공정 또는 가스 교환 공정을 더 포함하는, 플라즈마 처리 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 공정에 이용되는 가스는, C, H, F, O, S 또는 N을 포함하는 것인, 플라즈마 처리 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제2 공정에 이용되는 가스는, 희가스, 불활성 가스 또는 이들을 혼합한 가스인 것인, 플라즈마 처리 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 패턴을, 극단 자외광(EUV) 리소그래피 또는 ArF 리소그래피에 의해 형성하는 공정을 더 포함하는, 플라즈마 처리 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 제1 공정과 상기 제2 공정의 조합은, 상기 패턴이 포함하는, 패턴이 조밀하게 배치되는 부분의 배치 간격을, 패턴이 성기게 배치되는 부분의 배치 간격보다 큰 변동량으로 감소시키는 것인, 플라즈마 처리 방법.
  8. 제7항에 있어서, 상기 변동량을 목적 변수로 하고, 상기 제1 공정 및 상기 제2 공정의 처리 조건을 설명 변수로 하는 중회귀 곡선에 기초하여, 상기 제1 공정 및 상기 제2 공정의 처리 조건을 결정하는 결정 공정을 더 포함하는 플라즈마 처리 방법.
  9. 제8항에 있어서, 상기 결정 공정은, 상기 제1 공정 및 상기 제2 공정의 처리 시간을 결정하는 것인, 플라즈마 처리 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 패턴을 통해 에칭하는 공정을 더 포함하는, 플라즈마 처리 방법.
  11. 제10항에 있어서, 상기 에칭의 처리 조건을 중회귀 곡선에 기초하여 결정하는 제2 결정 공정을 더 포함하는, 플라즈마 처리 방법.
  12. 성김 영역과 조밀 영역을 갖는 패턴을 구비하는 기판을 제공하는 공정과,
    플라즈마 CVD에 의해 상기 패턴 상에 제1 막을 형성하는 성막(成膜) 공정과,
    상기 제1 막을 스퍼터하고, 상기 패턴의 측벽에 스퍼터된 입자를 재부착시킴으로써 상기 조밀 영역의 CD 감소량을 상기 성김 영역의 CD 감소량보다 크게 하는 공정
    을 포함하는, 플라즈마 처리 방법.
  13. 제12항에 있어서, 상기 제1 막은 카본을 포함하는 것인, 플라즈마 처리 방법.
  14. 제13항에 있어서, 상기 제1 막을 형성하는 것은 플루오로카본를 플라즈마로 형성하는 것을 포함하고, 상기 제1 막을 스퍼터하는 것은 희가스 또는 불활성 가스를 플라즈마로 형성하는 것을 포함하는 것인, 플라즈마 처리 방법.
  15. 제12항에 있어서,
    상기 패턴의 CD 감소량이 미리 결정된 양에 도달할 때까지, 상기 제1 막을 형성하는 것, 상기 제1 막을 스퍼터하는 것, 및 상기 스퍼터된 입자를 재부착하는 것을 반복하는 공정을 더 포함하는, 플라즈마 처리 방법.
  16. 처리 공간을 제공하는 챔버와,
    상기 챔버의 내부에 설치되고, 기판이 배치되는 배치대와,
    상기 챔버의 내부에 처리 가스를 공급하기 위한 가스 공급부와,
    상기 챔버 내에 있어서, 기판 상에 형성된 소밀을 갖는 패턴 상에 제1 막을 형성하는 제1 공정과, 상기 제1 막을 스퍼터링 또는 에칭하는 제2 공정을 실행하는 제어부
    를 구비하는, 플라즈마 처리 장치.
KR1020190165756A 2018-12-14 2019-12-12 플라즈마 처리 방법 및 플라즈마 처리 장치 Active KR102807402B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018234742A JP7229750B2 (ja) 2018-12-14 2018-12-14 プラズマ処理方法およびプラズマ処理装置
JPJP-P-2018-234742 2018-12-14

Publications (2)

Publication Number Publication Date
KR20200074033A true KR20200074033A (ko) 2020-06-24
KR102807402B1 KR102807402B1 (ko) 2025-05-13

Family

ID=71072896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190165756A Active KR102807402B1 (ko) 2018-12-14 2019-12-12 플라즈마 처리 방법 및 플라즈마 처리 장치

Country Status (5)

Country Link
US (2) US11094551B2 (ko)
JP (2) JP7229750B2 (ko)
KR (1) KR102807402B1 (ko)
CN (1) CN111326395B (ko)
TW (1) TWI822918B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117577524A (zh) * 2020-09-18 2024-02-20 东京毅力科创株式会社 蚀刻方法和等离子体处理装置
US12218015B2 (en) * 2021-04-16 2025-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Interferometer systems and methods for real time etch process compensation control

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070085441A (ko) * 2004-10-27 2007-08-27 램 리써치 코포레이션 수소 유량 램핑으로 포토레지스트 플라즈마를 조절하는단계를 포함하는 에칭 방법
JP2012227282A (ja) * 2011-04-18 2012-11-15 Hitachi Ltd 加工装置および加工条件算出方法
JP2015115410A (ja) 2013-12-10 2015-06-22 東京エレクトロン株式会社 エッチング方法
KR20160124670A (ko) * 2015-04-20 2016-10-28 도쿄엘렉트론가부시키가이샤 유기막을 에칭하는 방법
KR20170054247A (ko) * 2015-10-31 2017-05-17 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨 열산 발생제 및 포토레지스트 패턴 트리밍 조성물 및 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI229905B (en) * 2003-11-13 2005-03-21 Nanya Technology Corp Method for controlling critical dimension by utilizing resist sidewall protection
JP2007214299A (ja) * 2006-02-09 2007-08-23 Tokyo Electron Ltd エッチング方法
JP2007294905A (ja) * 2006-03-30 2007-11-08 Hitachi High-Technologies Corp 半導体製造方法およびエッチングシステム
US7700444B2 (en) * 2006-10-26 2010-04-20 Yijian Chen Post-lithography misalignment correction with shadow effect for multiple patterning
JP5108489B2 (ja) * 2007-01-16 2012-12-26 株式会社日立ハイテクノロジーズ プラズマ処理方法
US7838426B2 (en) * 2007-08-20 2010-11-23 Lam Research Corporation Mask trimming
JP5102653B2 (ja) * 2008-02-29 2012-12-19 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP5200687B2 (ja) * 2008-06-18 2013-06-05 富士通セミコンダクター株式会社 半導体装置の製造方法
US8435419B2 (en) * 2010-06-14 2013-05-07 Applied Materials, Inc. Methods of processing substrates having metal materials
JP2013243271A (ja) * 2012-05-22 2013-12-05 Hitachi High-Technologies Corp ドライエッチング方法
US9165783B2 (en) * 2012-11-01 2015-10-20 Applied Materials, Inc. Method of patterning a low-k dielectric film
JP6095528B2 (ja) * 2013-09-04 2017-03-15 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP6817692B2 (ja) * 2015-08-27 2021-01-20 東京エレクトロン株式会社 プラズマ処理方法
EP3182459A1 (en) * 2015-12-15 2017-06-21 IMEC vzw Method of producing a pre-patterned structure for growing vertical nanostructures
JP6606476B2 (ja) * 2016-08-02 2019-11-13 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6820730B2 (ja) * 2016-12-02 2021-01-27 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
US10796912B2 (en) * 2017-05-16 2020-10-06 Lam Research Corporation Eliminating yield impact of stochastics in lithography
US10727058B2 (en) * 2018-08-20 2020-07-28 Applied Materials, Inc. Methods for forming and etching structures for patterning processes

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070085441A (ko) * 2004-10-27 2007-08-27 램 리써치 코포레이션 수소 유량 램핑으로 포토레지스트 플라즈마를 조절하는단계를 포함하는 에칭 방법
JP2012227282A (ja) * 2011-04-18 2012-11-15 Hitachi Ltd 加工装置および加工条件算出方法
JP2015115410A (ja) 2013-12-10 2015-06-22 東京エレクトロン株式会社 エッチング方法
KR20160124670A (ko) * 2015-04-20 2016-10-28 도쿄엘렉트론가부시키가이샤 유기막을 에칭하는 방법
KR20170054247A (ko) * 2015-10-31 2017-05-17 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨 열산 발생제 및 포토레지스트 패턴 트리밍 조성물 및 방법

Also Published As

Publication number Publication date
TW202032662A (zh) 2020-09-01
JP2020096142A (ja) 2020-06-18
US20200194274A1 (en) 2020-06-18
CN111326395B (zh) 2024-08-09
JP2023053351A (ja) 2023-04-12
US20210320011A1 (en) 2021-10-14
TWI822918B (zh) 2023-11-21
KR102807402B1 (ko) 2025-05-13
JP7229750B2 (ja) 2023-02-28
CN111326395A (zh) 2020-06-23
JP7418632B2 (ja) 2024-01-19
US11094551B2 (en) 2021-08-17
US11557485B2 (en) 2023-01-17

Similar Documents

Publication Publication Date Title
US11658036B2 (en) Apparatus for processing substrate
US9911607B2 (en) Method of processing target object
US9859126B2 (en) Method for processing target object
US9607811B2 (en) Workpiece processing method
JP2017098478A (ja) エッチング方法
US8216485B2 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
US11462412B2 (en) Etching method
US11133192B2 (en) Workpiece processing method
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
US10269578B2 (en) Etching method
TW201403705A (zh) 半導體裝置之製造方法及電腦記錄媒體
KR20230129345A (ko) 플라즈마 처리 장치 및 에칭 방법
JP7418632B2 (ja) プラズマ処理装置
KR20200062031A (ko) 에칭 방법 및 기판 처리 장치
KR102472335B1 (ko) 성막 방법
US20100267243A1 (en) Plasma processing method and apparatus
US11955316B2 (en) Substrate processing method, method for manufacturing semiconducor device, and plasma processing apparatus
KR102632154B1 (ko) 피처리체를 처리하는 방법
KR20200052226A (ko) 피처리체의 처리 방법 및 플라즈마 처리 장치
TWI759348B (zh) 被處理體之處理方法
US7883631B2 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000