KR20200076600A - 적재대 및 적재대의 제작 방법 - Google Patents

적재대 및 적재대의 제작 방법 Download PDF

Info

Publication number
KR20200076600A
KR20200076600A KR1020190164545A KR20190164545A KR20200076600A KR 20200076600 A KR20200076600 A KR 20200076600A KR 1020190164545 A KR1020190164545 A KR 1020190164545A KR 20190164545 A KR20190164545 A KR 20190164545A KR 20200076600 A KR20200076600 A KR 20200076600A
Authority
KR
South Korea
Prior art keywords
layer
layers
heating
ceiling
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020190164545A
Other languages
English (en)
Other versions
KR102273513B1 (ko
Inventor
시게루 가사이
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20200076600A publication Critical patent/KR20200076600A/ko
Application granted granted Critical
Publication of KR102273513B1 publication Critical patent/KR102273513B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B1/00—Details of electric heating devices
    • H05B1/02—Automatic switching arrangements specially adapted to apparatus ; Control of heating devices
    • H05B1/0227—Applications
    • H05B1/023—Industrial applications
    • H05B1/0233—Industrial applications for semiconductors manufacturing
    • H01L21/67098—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0431—Apparatus for thermal treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/144—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers using layers with different mechanical or chemical conditions or properties, e.g. layers with different thermal shrinkage, layers under tension during bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/02—Physical, chemical or physicochemical properties
    • B32B7/027—Thermal properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • H01L21/67248—
    • H01L21/6875—
    • H01L21/68785—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0431—Apparatus for thermal treatment
    • H10P72/0432—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/06—Apparatus for monitoring, sorting, marking, testing or measuring
    • H10P72/0602—Temperature monitoring
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/72—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/76—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches
    • H10P72/7604—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support
    • H10P72/7614—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/76—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches
    • H10P72/7604—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support
    • H10P72/7616—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating, a hardness or a material
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/76—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches
    • H10P72/7604—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support
    • H10P72/7624—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Auxiliary Devices For And Details Of Packaging Control (AREA)

Abstract

고속으로 가열 가능하며 또한 저비용으로 제작 가능한 적재대를 제공한다.
피처리체가 적재되는 적재대이며, 표면에 상기 피처리체가 적재되는 천장층과, 상기 천장층의 이면측에 마련되고, 해당 천장층을 가열하는 가열층을 포함하는 복수의 층이 적층되어 이루어지고, 상기 복수의 층은 각각 실리콘 단결정 기판 또는 실리콘 다결정 기판에 의해 구성되고, 상기 복수의 층은 각각 적층 방향으로 인접하는 다른 층과, 상기 실리콘 단결정 기판 또는 상기 실리콘 다결정 기판에 형성된 산화막을 통하여 서로 접합되어 있다.

Description

적재대 및 적재대의 제작 방법{MOUNTING TABLE, AND METHOD OF MANUFACTURING THE MOUNTING TABLE}
본 개시는, 적재대 및 적재대의 제작 방법에 관한 것이다.
특허문헌 1에는, 웨이퍼를 적재하고 또한 온도 조절 가능한 웨이퍼 척이 개시되어 있다. 이 웨이퍼 척은, 웨이퍼가 흡착 고정되는, 세라믹스에 의해 형성되는 톱 플레이트와, 톱 플레이트와 일체화된 냉각 재킷 및 면 히터를 포함하는 온도 조절체와, 온도 조절체와 단열 링을 통하여 일체화된 단열 플레이트를 구비한다.
일본 특허 공개 제2008-66692호 공보
본 개시에 이와 같은 기술은, 고속으로 가열 가능하며 또한 저비용으로 제작 가능한 적재대를 제공한다.
본 개시의 일 형태는, 피처리체가 적재되는 적재대이며, 표면에 상기 피처리체가 적재되는 천장층과, 상기 천장층의 이면측에 마련되고, 해당 천장층을 가열하는 가열층을 포함하는 복수의 층이 적층되어 이루어지고, 상기 복수의 층은 각각 실리콘 단결정 기판 또는 실리콘 다결정 기판에 의해 구성되고, 상기 복수의 층은 각각 적층 방향으로 인접하는 다른 층과, 상기 실리콘 단결정 기판 또는 상기 실리콘 다결정 기판에 형성된 산화막을 통하여 서로 접합되어 있다.
본 개시에 의하면, 고속으로 가열 가능하며 또한 저비용으로 제작 가능한 적재대를 제공할 수 있다.
도 1은 본 실시 형태에 관한 검사 장치의 구성의 개략을 나타내는 사시도이다.
도 2는 본 실시 형태에 관한 검사 장치의 구성의 개략을 나타내는 정면도이다.
도 3은 도 2의 스테이지 구성을 개략적으로 나타내는 단면도이다.
도 4는 도 2의 스테이지를 층별로 분할하여 나타내는 단면도이다.
도 5는 도 3의 가열층의 구성을 개략적으로 나타내는 평면도이다.
도 6은 가열층의 외측 분할체의 다른 예를 나타내는 평면도이다.
반도체 제조 프로세스에서는, 소정의 회로 패턴을 갖는 다수의 전자 디바이스가 반도체 웨이퍼(이하, 「웨이퍼」라고 함) 상에 형성된다. 형성된 전자 디바이스는, 전기적 특성 등의 검사가 행해져, 양품과 불량품으로 선별된다. 전자 디바이스의 검사는, 예를 들어 각 전자 디바이스가 분할되기 전의 웨이퍼 상태에서, 검사 장치를 이용하여 행하여진다.
또한, 근년의 검사 장치에서는, 고온이나 저온에서의 전자 디바이스의 전기적 특성 검사를 행할 수 있도록, 웨이퍼가 적재되는 적재대에, 가열 수단이나 냉각 수단이 마련되어 있는 경우도 있다.
특허문헌 1에는, 상술한 바와 같은 적재대로서, 웨이퍼가 흡착 고정되는, 세라믹스를 포함하는 톱 플레이트와, 톱 플레이트와 일체화된 면 히터를 구비하는 것이 개시되어 있다.
그러나, 세라믹스는 고가이기 때문에, 비용면에서 개선의 여지가 있다.
또한, 톱 플레이트를 저렴한 금속 재료로부터 형성하는 경우도 있다. 그 경우, 면 히터에 사용되고 있는 금속 발열체와 톱 플레이트를 전기적으로 절연하기 위하여, 상기 금속 발열체의 주위에 마이카 등을 포함하는 전기적 절연부가 필요해진다. 마이카 등은, 톱 플레이트 등의 인접하는 부재와 열 팽창률이 크게 상이하므로, 이 열 팽창률의 차를 보충하기 위해서 두껍게 할 필요가 있다. 그 때문에, 마이카 등을 사용하면 전기적 절연부의 열 용량이 증대된다. 또한, 상술한 전기적 절연부에 실리콘 수지를 사용하는 것을 생각할 수 있지만, 실리콘 수지는 내열성이 낮기 때문에, 면 히터의 파워 밀도가 제한된다. 즉, 톱 플레이트를 금속 재료로 형성하면, 면 히터에 대한 전기적 절연부의 열 용량이나 내열성의 관계로, 적재대를 사용한 고속 가열을 행할 수 없다.
그래서, 본 개시에 관한 기술은, 고속으로 가열 가능하며 또한 저비용으로 제작 가능한 적재대를 제공한다.
이하, 본 실시 형태에 관한 적재대 및 적재대의 제작 방법에 대해, 도면을 참조하면서 설명한다. 또한, 본 명세서 및 도면에 있어서, 실질적으로 동일한 기능 구성을 갖는 요소에 대해서는, 동일한 번호를 부여함으로써 중복 설명을 생략한다.
먼저, 본 실시 형태에 관한 적재대가 적용되는 검사 장치의 구성에 대해 설명한다. 도 1 및 도 2는 각각 본 실시 형태에 관한 적재대를 갖는 검사 장치(1)의 구성의 개략을 나타내는 사시도 및 정면도이다. 도 2에서는, 도 1의 검사 장치(1)의 후술하는 수용실과 로더가 내장된 구성 요소를 나타내기 때문에, 그 일부가 단면으로 나타나고 있다.
검사 장치(1)는, 피처리체로서의 웨이퍼 W에 형성된 복수의 전자 디바이스(도시되지 않음) 각각의 전기적 특성의 검사를 행한다. 이 검사 장치(1)는, 도 1 및 도 2에 도시한 바와 같이, 검사 시에 웨이퍼 W를 수용하는 수용실(2)과, 수용실(2)에 인접하여 배치되는 로더(3)와, 수용실(2)의 상방을 덮도록 배치되는 테스터(4)를 구비한다.
수용실(2)은, 내부가 공동의 하우징이며, 검사 대상의 웨이퍼 W가 적재되는 적재대로서의 스테이지(10)를 갖는다. 스테이지(10)는, 해당 스테이지(10)에 대한 웨이퍼 W의 위치가 어긋나지 않도록 웨이퍼 W를 흡착 보유 지지한다. 또한, 스테이지(10)는, 수평 방향 및 연직 방향으로 이동 가능하게 구성되어 있고, 이 구성에 의해, 후술하는 프로브 카드(11)와 웨이퍼 W의 상대 위치를 조정하여 웨이퍼 W의 표면 전극을 프로브 카드(11)의 프로브(11a)와 접촉시킬 수 있다.
수용실(2)에 있어서의 해당 스테이지(10)의 상방에는, 해당 스테이지(10)에 대향하도록 프로브 카드(11)가 배치된다. 프로브 카드(11)는, 웨이퍼 W에 마련된 전자 디바이스의 전극 등에 전기적으로 접촉되는 프로브(11a)를 갖는다.
또한, 프로브 카드(11)는, 인터페이스(12)를 통하여 테스터(4)에 접속되어 있다. 각 프로브(11a)는, 전기적 특성 검사 시에 웨이퍼 W의 각 전자 디바이스의 전극에 접촉하여, 테스터(4)로부터의 전력을 인터페이스(12)를 통하여 전자 디바이스로 공급하고, 또한, 전자 디바이스로부터의 신호를 인터페이스(12)를 통하여 테스터(4)로 전달한다.
로더(3)는, 반송 용기인 FOUP(도시되지 않음)에 수용되어 있는 웨이퍼 W를 취출하여 수용실(2)의 스테이지(10)로 반송한다. 또한, 로더(3)는, 전자 디바이스의 전기적 특성 검사가 종료된 웨이퍼 W를 스테이지(10)로부터 수취하여, FOUP로 수용한다.
또한, 로더(3)는, 검사 대상의 전자 디바이스의 온도 제어 등의 각종 제어를 행하는 제어부(13)를 갖는다. 베이스 유닛이라고도 칭해지는 제어부(13)는, 배선(14)을 통하여 스테이지(10)에 접속되고, 웨이퍼 W의 전자 디바이스의 온도나 스테이지(10)의 후술하는 천장층(110)의 온도에 기초하여, 후술하는 가열층(130)에 인가하는 전압이나 후술하는 덮개층(140) 및 홈층(150)을 포함하는 냉각층으로의 냉각 매체의 유량을 제어한다. 또한, 제어부(13)는 수용실(2)에 마련되어도 된다.
테스터(4)는, 전자 디바이스가 탑재되는 마더보드의 회로 구성의 일부를 재현하는 테스트 보드(도시되지 않음)를 갖는다. 테스트 보드는, 전자 디바이스로부터의 신호에 기초하여, 해당 전자 디바이스의 양부를 판단하는 테스터 컴퓨터(15)에 접속된다. 테스터(4)에서는, 상기 테스트 보드를 교체함으로써, 복수종의 마더보드의 회로 구성을 재현할 수 있다.
또한, 검사 장치(1)는, 유저에 적합하게 정보를 표시하거나 유저가 지시를 입력하거나 하기 위한 유저 인터페이스부(16)를 구비한다. 유저 인터페이스부(16)는, 예를 들어 터치 패널이나 키보드 등의 입력부와 액정 디스플레이 등의 표시부를 포함한다.
상술한 각 구성 요소를 갖는 검사 장치(1)에서는, 전자 디바이스의 전기적 특성의 검사 시, 테스터 컴퓨터(15)가, 전자 디바이스와 각 프로브(11a)를 통하여 접속된 테스트 보드에 데이터를 송신한다. 그리고, 테스터 컴퓨터(15)가, 송신된 데이터가 해당 테스트 보드에 의해 올바르게 처리되었는지 여부를 해당 테스트 보드로부터의 전기 신호에 기초하여 판정한다.
다음에, 스테이지(10)의 구성에 대해 도 3 내지 도 5를 사용하여 설명한다. 도 3은 스테이지(10)의 구성을 개략적으로 나타내는 단면도이다. 도 4는, 스테이지(10)를 구성하는 각 층을 나타내기 위하여 스테이지(10)를 층별로 분할하여 나타내는 단면도이다. 도 5는 후술하는 가열층의 구성을 개략적으로 나타내는 평면도이다.
스테이지(10)는, 도 3 및 도 4에 도시한 바와 같이, 가열층(130) 등을 포함하는 복수의 층이 적층되어 이루어진다. 스테이지(10)는, 해당 스테이지(10)를 수평 방향 및 연직 방향으로 이동시키는 이동 기구(도시되지 않음) 상에 열절연부(20)를 통하여 적재된다. 열절연부(20)는, 예를 들어 수지나 그래파이트, 열전도율이 낮은 세라믹 등을 포함한다.
스테이지(10)의 상기 복수의 층을 이루는 각 층은, 도면의 예에서는, 상방부터 순서대로, 천장층(110), 전자 실드층(120), 가열층(130), 덮개층(140), 홈층(150)이다. 이하에 설명하는 바와 같이, 상기 복수의 층은 각각 실리콘(Si) 단결정 기판에 의해 구성되어 있다.
천장층(110)은, 표면에 웨이퍼 W가 적재되는 층이다. 이 천장층(110)은, Si 단결정 기판에 의해 구성되어, 산화막으로서의 Si 산화막(111)이 이면에 형성되어 있다.
전자 실드층(120)은, 천장층(110)과 가열층(130) 사이에 마련되고, 가열층(130)에서 생긴 전자파가 스테이지(10)의 천장층(110)측으로부터 외부로 방사되는 것을 억제하는 층이다. 이 전자 실드층(120)은, 고농도로 불순물이 첨가되어 도전율이 높은 Si 단결정 기판에 의해 구성되고, 그 표면과 이면에 Si 산화막(121, 122)이 형성되고 측면에 전극(123)이 형성되어 있다. 전자 실드층(120)은, 전극(123)을 통하여 접지 전위 또는 출력 임피던스가 낮은 전위로 접속된다.
가열층(130)은, 천장층(110)을 가열하는 층이며, 천장층(110)의 이면측에 마련되고, 보다 구체적으로는, 전자 실드층(120)의 바로 아래 위치에 마련되어 있다. 이 가열층(130)은, 고농도로 불순물이 첨가되어 도전율이 높은 Si 단결정 기판에 의해 구성되고, 그 이면과 표면의 양면에 Si 산화막(131, 132)이 형성되고, 측면에 전극(133)이 형성되어 있다. 보다 구체적으로는, 가열층(130)은, 도 5에 도시된 바와 같이, 평면으로 볼 때(즉 적층 방향으로 보았을 때), 복수의 분할체(130a 내지 130d)로 분할되어 있고, 이들 분할체(130a 내지 130d)가 개별로 제어 가능하게 구성되어 있다. 그리고, 각 분할체(130a 내지 130d)가, 고농도로 불순물이 첨가되어 도전율이 높은 Si 단결정 기판에 의해 구성되고, 그 표면과 이면의 양면에 Si 산화막(131, 132)이 형성되고, 측면에 전극(133)이 형성되어 있다.
또한, 복수의 분할체(130a 내지 130d)는, 중심에 위치하는 분할체(130a)와, 그 분할체(130a)의 외측을 둘러싸는 분할체(130b 내지 130d)(이하, 「외측 분할체(130b 내지 130d)」라고 하는 경우가 있음)를 포함한다.
중심 분할체(130a)는, 평면으로 볼 때 원형으로 형성되고, 서로 대향하는 측면에 전극(133)이 형성되어 있다.
외측 분할체(130b 내지 130d)는, 평면으로 볼 때 원호 환형으로 형성되고, 직경 방향의 양측면에 전극(133)이 형성되어 있다.
분할체(130a 내지 130d)에 형성되어 있는 전극(133) 중 신호 전위가 될 전극(133)에는 각각 외부로부터 전선 L1이 접속되어 있다.
또한, 분할체(130a 내지 130d)에 형성되어 있는 전극(133) 중 접지 전위가 되는 하나의 전극(133)에는 외부로부터 전선 L2가 접속되고, 접지 전위가 되는 다른 전극(133)은, 상기 하나의 전극(133)과 직접적 또는 간접적으로 전선 L3을 통하여 접속되어 있다.
도 3 및 도 4의 설명으로 돌아간다.
덮개층(140)과 홈층(150)은, 냉각층으로서 기능하는 것이다. 냉각층이란, 천장층(110)의 이면측에 마련되고, 냉각 매체에 의해 해당 천장층(110)을 냉각하는 층이다.
홈층(150)은, 스테이지(10)에 있어서의 적층 방향의 한 방향(도 3의 상측 방향)으로 개구되는 홈(151)을 갖는 층이다. 이 홈층(150)은, Si 단결정 기판에 의해 구성되고, 덮개층(140)측의 면에 Si 산화막(152)이 형성됨과 함께, 상술한 홈(151)이 형성되어 있다.
덮개층(140)은, 홈층(150)의 홈(151)의 개구부를 덮도록 홈층(150)에 대해 마련되고, 홈(151)와 함께 냉각 매체로서의 냉각수의 유로를 형성하는 층이다. 본 실시 형태에 있어서, 덮개층(140)은, 가열층(130)에서 생긴 전자파가 스테이지(10)의 이면측(천장층(110)과 반대측)으로부터 외부로 방사되는 것을 억제하는 전자 실드층을 겸한다. 상기 전자파가 스테이지(10)의 이면측으로부터 방사되면, 검사 장치(1)의 수용실(2) 내에서 반사하여 웨이퍼 W에 도달해 전기적 특성 검사에 영향을 미치는 경우가 있다. 상기 전자 실드층은 이것을 방지하기 위한 것이다.
상술한 덮개층(140)은, 고농도로 불순물이 첨가되어 도전율이 높은 Si 단결정 기판에 의해 구성되고, 그 표면과 이면에 Si 산화막(141, 142)이 형성되고 측면에 전극(143)이 형성되어 있다. 덮개층(140)은, 전극(143)을 통하여 접지 전위 또는 출력 임피던스가 낮은 전위로 접속된다.
계속해서, 스테이지(10)의 제작 방법에 대해 설명한다.
스테이지(10)의 제작 방법은, Si 단결정 기판의 양면 또는 편면에 Si 산화막을 형성하고, 가열층(130)을 포함하는 복수의 층 각각을 제작하는 각 층 제작 공정과, 상기 복수의 층에 있어서의 적층 방향으로 서로 인접하는 층을, 상기 Si 산화막을 통하여 접합하는 접합 공정을 포함한다. 이하, 상술한 각 층 제작 공정과 접합 공정을 구체적으로 설명한다.
상술한 각 층 제작 공정은, (A) 천장층 제작 공정, (B) 전자 실드층 제작 공정, (C) 가열층 제작 공정, (D) 덮개층 제작 공정 및 (E) 홈층 제작 공정을 포함한다. 또한, 각 공정에서 사용되는 Si 단결정 기판의 직경은 예를 들어 300㎜이며, 각 층의 두께는 0.5㎜ 내지 10㎜이다. 또한, 각 공정에서 형성되는 Si 산화막의 두께는 예를 들어 1㎛ 내지 10㎛이다. 또한, 이하의 설명에서는, 가열층의 제작 공정 등에서 사용되는 각 전극은 금속막인 것으로 한다.
(A) 천장층의 제작 공정
이 공정에서는, Si 잉곳을 잘라내어 형성되는 Si 단결정 기판의, 천장층(110)의 이면에, 열산화 처리에 의해 Si 산화막(111)이 형성되고, 천장층(110)이 제작된다.
(B) 전자 실드층 제작 공정
이 공정에서는, 고농도로 불순물이 첨가된 Si 잉곳을 잘라내어 형성되는 Si 단결정 기판의 표면과 이면에, 열산화 처리에 의해 Si 산화막(121, 122)이 형성된다. 그와 함께, 상기 Si 단결정 기판의 측면에, 메탈라이즈 처리에 의해 전극(123)이 형성된다. 이에 의해, 전자 실드층(120)이 제작된다.
(C) 가열층 제작 공정
이 공정에서는, 고농도로 불순물이 첨가된 Si 잉곳을 잘라내어 형성되는 Si 단결정 기판이, 가열층(130)의 분할체(130a 내지 130d)의 형상으로 추가로 잘라 내어진다. 잘라 내어진 분할체(130a 내지 130d)의 각각의 표면과 이면에, 열산화 처리에 의해 Si 산화막(131, 132)이 형성됨과 함께, 각각의 측면에, 메탈라이즈 처리에 의해 전극(133)이 형성된다. 이에 의해, 가열층(130)의 분할체(130a 내지 130d)가 제작된다. 또한, 이 공정에서는, 분할체(130a 내지 130d)에 대해, 전선 L1 내지 L3이 접속된다.
(D) 덮개층 제작 공정
이 공정에서는, 고농도로 불순물이 첨가된 Si 잉곳을 잘라내어 형성되는 Si 단결정 기판의 표면과 이면에, 열산화 처리에 의해 Si 산화막(141, 142)이 형성된다. 그와 함께, 상기 Si 단결정 기판의 측면에, 메탈라이즈 처리에 의해 전극(143)이 형성된다. 이에 의해, 덮개층(140)이 제작된다.
(E) 홈층 제작 공정
이 공정에서는, Si 잉곳을 잘라내어 형성되는 Si 단결정 기판의, 덮개층(140)의 이면에 대향하는 면에, 에칭 처리 또는 기계 가공에 의해 홈(151)이 형성된다. 또한, Si 단결정 기판의, 덮개층(140)의 이면에 대향하는 면에, 열산화 처리에 의해 Si 산화막(152)이 형성된다. 이에 의해, 홈층(150)이 제작된다.
또한, 접합 공정에서의 접합이 적절하게 행하여지기 위해서는, Si 산화막의 접합면에는 평탄성이 요구되기 때문에, 상술한 열산화 처리가 에칭 처리 후에 행하여지면 된다. 또한, 열산화 처리가 에칭 처리 전에 행해지는 경우는, 에칭 처리 후에 Si 산화막(152)의 평탄화 처리가 행하여진다.
접합 공정에서는, Si 산화막(111) 및 Si 산화막(121)을 통한 천장층(110)과 전자 실드층(120)의 접합, Si 산화막(122) 및 Si 산화막(131)을 통한 전자 실드층(120)과 가열층(130)의 접합, Si 산화막(132) 및 Si 산화막(141)을 통한 가열층(130)과 덮개층(140)의 접합, Si 산화막(142) 및 Si 산화막(152)을 통한 덮개층(140)과 홈층(150)의 접합이 행하여진다. 또한, 각 층의 Si 산화막은, 전술한 바와 같이, 반도체 제조 프로세스에 사용되는 열산화 처리에 의해 형성되거나, 에칭 처리 후에 평탄화 처리가 행해지고 있다. 그 때문에, 각 층의 Si 산화막의 접합면은, 평균 조도(Ra)가 1㎚ 레벨, 최대 조도 Rmax가 10㎚ 정도로, 높은 평탄성을 갖는다.
층간의 Si 산화막을 통한 접합에는, 예를 들어 플라즈마 활성화 저온 접합이 사용된다. 이 플라즈마 활성화 저온 접합에서는, 상온 하에서의 플라즈마 처리에 의해 Si 산화막의 접합면을 활성화시킨 후, 층간의 Si 산화막끼리를 밀착시킨다. 그 후, 1000℃ 미만의 저온(예를 들어 200℃)으로 열처리함으로써, Si 산화막을 통하여 층간이 접합된다.
또한, 플라즈마 활성화 저온 접합 대신에 이온 빔 등을 사용하여 접합면을 활성화시키는 상온 접합을 행하게 해도 된다.
또한, 상술한 플라즈마 활성화 저온 접합이나 상온 접합을 행하기 위해서 충분한 평탄도를 Si 산화막의 접합면이 갖고 있지 않는 경우는, Si 산화막의 접합면의 평탄화 처리를 사전에 행하게 해도 된다.
이상과 같이, 본 실시 형태에서는, 스테이지(10)가, 천장층(110)과 가열층(130)을 포함하는 복수의 층이 적층되어 이루어진다. 그리고, 상기 복수의 층은 각각 Si 단결정 기판에 의해 구성되고, 또한, 적층 방향으로 인접하는 다른 층과, Si 단결정 기판에 형성된 Si 산화막을 통하여 서로 접합되어 있다. 또한, Si 단결정 기판은, 반도체 산업의 응용 분야가 크기 때문에 저렴하게 입수할 수 있다. 따라서, 본 실시 형태에 따르면, 저비용으로 스테이지(10)를 제작할 수 있다.
또한, 가열층(130)에 대한 전기적 절연부로서 기능하는 Si 산화막(131, 122)과, 가열층(130)이나 전자 실드층(120)을 구성하는 Si 단결정 기판 사이에서, 열 팽창률에 차가 없다. 그 때문에, 상기 전기적 절연부로서의 Si 산화막(131, 122)을 얇게 할 수 있어, 상기 전기적 절연부의 열 용량을 억제할 수 있다. 또한, 가열층(130)의 파워 밀도가, 해당 가열층(130)에 대한 전기적 절연부의 내열성에 율속되는 바, Si는, 용융 온도가 약1300℃이며 내열성이 높다. 그 때문에, 전기적 절연부에 Si 산화막(131, 122)을 사용함으로써 가열층(130)의 파워 밀도를 크게 할 수 있다. 따라서, 스테이지(10)를 사용하여 웨이퍼 W를 고속으로 가열할 수 있다.
또한, Si 산화막은, 8MV/㎝ 이상의 절연성이 있기 때문에, Si 산화막에 의한 전기적 절연부를 얇게 해도, 높은 절연내력을 얻을 수 있다.
또한, 전기적 절연부로서의 Si 산화막(131, 122)은 상술한 바와 같이 얇게 할 수 있기 때문에, 해당 전기적 절연부로서의 Si 산화막(131, 122)에 의해 열전도가 방해되는 것을 방지할 수 있다.
또한, 본 실시 형태에서는, 천장층(110)이 Si 단결정 기판에 의해 구성되어 있으므로, 그 웨이퍼 탑재면(표면)을 평탄하게 할 수 있다. 따라서, 웨이퍼 W와 천장층(110) 사이의 열저항을 저감시킬 수 있기 때문에, 스테이지(10)를 사용한 웨이퍼 W의 흡열, 가열을 고속으로 행할 수 있다. 또한, 상술한 바와 같이 평탄하기 때문에, 스테이지(10) 상의 웨이퍼 W의 복수의 전자 디바이스와 프로브 카드(11)의 프로브(11a)를 일괄 접촉시키는 경우에, 전자 디바이스와 프로브(11a)의 접촉 상태를 면 내에서 균일하게 할 수 있다.
또한, 천장층(110)의 웨이퍼 W 탑재면의 평탄성을 향상시키기 위하여, 상기 탑재면을 열산화 처리하여, Si 산화막을 형성하도록 해도 된다.
또한, Si는 영율이 300GPa로 높기 때문에 얇아도 강성이 얻어지므로, 해당 Si 단결정 기판을 사용한 천장층(110)은 얇게 할 수 있다. 따라서, 천장층(110)을 얇게 하여 천장층(110)의 열 용량을 억제할 수 있기 때문에, 스테이지(10)를 사용한 웨이퍼 W의 가열 및 냉각을 고속으로 행할 수 있다.
또한, Si는 열전도율이 180W/m·k로 높기 때문에, 천장층(110)에 Si 단결정 기판을 사용함으로써 스테이지(10)를 사용한 웨이퍼 W의 가열 및 냉각을 면 내에서 균일하게 또한 고속으로 행할 수 있다.
또한, Si는 체적비열이 1.58×10-6J/㎥로, 알루미늄(2.43×10-6J/㎥)이나 구리(3.4×10-6J/㎥)와 비교해도 낮기 때문에, 천장층(110)에 Si 단결정 기판을 사용함으로써 천장층(110)의 열 용량을 억제할 수 있다. 그 때문에, 스테이지(10)를 사용한 웨이퍼 W의 가열 및 냉각을 고속으로 행할 수 있다.
또한, 본 실시 형태에서는, 가열층(130)이, 적층 방향에서 보았을 때 복수의 분할체(130a 내지 130d)로 분할되어 있고, 이들 복수의 분할체(130a 내지 130d)는 개별로 제어 가능하게 구성되어 있다. 종래의 메탈 히터에서도 마찬가지의 구성을 할 수 있지만, 본 실시 형태에서는, 히터 두께(가열층(130)의 두께), 히터(가열층(130))으로부터 웨이퍼 W까지의 거리(두께)를 훨씬 얇게 할 수 있다. 따라서, 메탈 히터에 비하여, 히터(가열층(130))에 의한 웨이퍼 W의 가열이 면 내에서 균일해지도록 간편하게 고정밀도로 제어할 수 있다.
또한, 가열층(130)에 사용되는 Si 단결정 기판의 불순물 농도를 조정함으로써, 가열층(130)의 파워 밀도를 조정할 수 있다.
또한, 본 실시 형태에서는, 전자 실드층(120)을 마련하고 있기 때문에, 가열층(130)에서 생긴 전자파가 천장층(110)을 투과하여, 천장층(110) 상의 웨이퍼 W에 형성된 전자 디바이스의 전기적 특성 검사에 영향을 미치는 것을 방지할 수 있다.
또한, 본 실시 형태에서는, 전자 실드층(120)과 천장층(110)은 별도로 마련되어 있었지만, 천장층(110)을, 고농도로 불순물이 첨가되어 도전율이 높은 Si 단결정 기판에 의해 구성하고, 천장층(110)이 전자 실드층(120)을 겸하게 해도 된다. 이에 의해, 가열층(130)에서 생긴 전자파가 스테이지(10)의 표면(웨이퍼 탑재면)측으로부터 출사되는 것을 방지하면서, 스테이지(10) 전체의 열 용량을 억제할 수 있다.
또한, 본 실시 형태에서는, 덮개층(140)이 전자 실드층을 겸하고 있기 때문에, 가열층(130)에서 생긴 전자파가 스테이지(10)의 이면측으로부터 출사되는 것을 방지하면서, 스테이지(10) 전체의 열 용량을 억제할 수 있다.
본 실시 형태에서는, 스테이지(10)의 각 층이 Si 단결정 기판에 의해 구성되고, 층간의 접합은 Si 산화막으로 행해지고 있어, 스테이지(10)를 구성하는 각 부의 열 팽창률에 차가 없다. 그 때문에, 스테이지(10)에는 거의 열 응력이 생기지 않는다.
또한, 본 실시 형태에서는, 천장층(110)이 Si 단결정 기판에 의해 구성되기 때문에, 웨이퍼 W가 Si 기판으로 구성되는 경우에는, 천장층(110)과 웨이퍼 W에서 열 팽창률에 차가 없다. 그 때문에, 전기적 특성 검사시 등에, 웨이퍼 W가 열 팽창이나 열수축했을 때에, 웨이퍼 W와 천장층(110)이 마찰되어 흠집 등이 생기는 일이 없다.
이상의 설명에서는, 전극이 금속막이며, 메탈라이즈 처리에 의해 형성하고 있었다. 이것 대신에, 가열층(130) 등을 구성하는 고농도로 불순물이 첨가된 Si 단결정 기판의 전극 형성면에 대해, 추가로 고농도로 불순물을 첨가하고, 이에 의해 전극을 형성하도록 해도 된다. 또한, 가열층(130) 등의 전극은 측면에 형성되어 있었지만, 표면이나 이면에 형성해도 된다. 이 경우는, 고농도 불순물 첨가 처리에 의해 형성되는 전극을 사용하는 것이 바람직하다. 또한 이 경우, 전극 상의 Si 산화막이 형성된다.
도 6은, 가열층의 외측 분할체의 다른 예를 나타내는 평면도이다.
도 5의 가열층(130)의 외측 분할체(130b 내지 130d)에서는 직경 방향의 측면에 전극(133)이 형성되어 있었다. 그에 비해, 도 6의 외측 분할체(200)는, 주위 방향의 측면에 전극(201)이 형성되어 있다. 또한, 도 6의 외측 분할체(200)의 직경 방향 내측의 측부에는 슬릿(202)이 형성되어 있다. 따라서, 외측 분할체(200) 내에 있어서 전류가 대략 균일하게 흐르기 때문에, 해당 외측 분할체(200)을 균일하게 가열할 수 있다.
이상의 설명에서는, 스테이지(10)는 검사 장치(1)에 탑재되어 있었지만, 스테이지(10)는 다른 피처리체 처리 장치에 사용할 수 있다. 또한, 피처리체 장치란, 웨이퍼 등의 피처리체에 대해 검사 처리 등의 소정의 처리를 행하는 장치이다.
또한, 이상의 설명에서는, 스테이지(10)를 구성하는 각 층은, Si 단결정 기판에 의해 구성되어 있었지만, Si 다결정 기판에 의해 구성되어도 된다.
스테이지(10)를 구성하는 각 층은, 사파이어나 알루미나, 실리콘 카바이드, 다이아몬드의 단결정 기판 또는 다결정 기판 등, 산화물이 형성되는 것에 의해 구성되어도 된다.
금회 개시된 실시 형태는 모든 점에서 예시이며, 제한적인 것은 아니라고 생각되어야 한다. 상기한 실시 형태는, 첨부의 청구범위 및 그의 주지를 일탈하지 않고, 다양한 형태로 생략, 치환, 변경되어도 된다.
또한, 이하와 같은 구성도 본 개시의 기술적 범위에 속한다.
(1) 피처리체가 적재되는 적재대이며,
표면에 상기 피처리체가 적재되는 천장층과, 상기 천장층의 이면측에 마련되고, 해당 천장층을 가열하는 가열층을 포함하는 복수의 층이 적층되어 이루어지고,
상기 복수의 층은 각각 실리콘 단결정 기판 또는 실리콘 다결정 기판에 의해 구성되고,
상기 복수의 층은 각각 적층 방향으로 인접하는 다른 층과, 상기 실리콘 단결정 기판 또는 상기 실리콘 다결정 기판에 형성된 산화막을 통하여 서로 접합되어 있는, 적재대.
상기 (1)에 의하면, 적재대의 각 층을, 저렴하게 입수 가능한 실리콘 단결정 기판 또는 Si 실리콘 다결정 기판에 의해 구성하고 있기 때문에, 저비용으로 적재대를 제작할 수 있다. 또한, 가열층에 대한 전기적 절연부로서 기능하는 산화막과, 가열층을 구성하는 실리콘 단결정 기판 또는 실리콘 다결정 기판 사이에서, 열 팽창률에 차가 없다. 그 때문에, 상기 전기적 절연부로서의 산화막을 얇게 할 수 있어, 상기 전기적 절연부의 열 용량을 억제할 수 있다. 또한, 전기적 절연부에 산화막을 사용함으로써 가열층의 파워 밀도를 크게 할 수 있다. 따라서, 적재대를 사용하여 피처리체를 고속으로 가열할 수 있다.
(2) 상기 복수의 층은, 상기 천장층의 이면측에 마련되고, 해당 천장층을 냉각하는 냉각층을 포함하는, 상기 (1)에 기재된 적재대.
(3) 상기 냉각층은,
상기 적층 방향으로 개구하는 홈을 갖는 홈층과,
상기 홈층의 상기 홈의 개구부를 덮도록 해당 홈층에 대해 마련되고, 상기 홈과 함께 냉각 매체의 유로를 형성하는 덮개층을 포함하는, 상기 (2)에 기재된 적재대.
(4) 상기 가열층은, 해당 가열층으로의 전력 공급용 전극이 측면에 형성되어 있는, 상기 (1) 내지 (3) 중 어느 하나에 기재된 적재대.
(5) 상기 복수의 층은, 상기 천장층과 상기 가열층 사이에 마련되고, 상기 가열층에서 생기는 전자파의 해당 적재대의 외부로의 방사를 억제하는 제1 전자 실드층을 포함하는, 상기 (1) 내지 (4) 중 어느 하나에 기재된 적재대.
(6) 상기 천장층은, 불순물이 첨가된 상기 실리콘 단결정 기판 또는 상기 실리콘 다결정 기판에 의해 구성되고, 상기 가열층에서 생기는 전자파의 해당 적재대의 외부로의 방사를 억제하는 전자 실드층을 겸하는, 상기 (1) 내지 (4) 중 어느 하나에 기재된 적재대.
상기 (6)에 의하면, 가열층에서 생긴 전자파가, 천장층의 표면측 즉 피처리체의 탑재면측으로부터 출사되는 것을 방지하면서, 적재대 전체의 열 용량을 억제할 수 있다.
(7) 상기 복수의 층은, 상기 가열층의 이면측에 마련된, 제2 전자 실드층을 포함하는, 상기 (5) 또는 (6)에 기재된 적재대.
상기 (7)에 의하면, 가열층에서 생긴 전자파가, 적재대의 이면측으로부터 출사되는 것을 방지하면서, 적재대 전체의 열 용량을 억제할 수 있다.
(8) 상기 가열층은, 적층 방향에서 보았을 때 복수의 분할체로 분할되어 있고, 상기 복수의 분할체는 개별로 제어 가능하게 구성되어 있는, 상기 (1) 내지 (7) 중 어느 하나에 기재된 적재대.
(9) 피처리체가 적재되는 적재대의 제작 방법이며,
상기 적재대는,
표면에 상기 피처리체가 적재되는 천장층과, 상기 천장층의 이면측에 마련되고, 해당 천장층을 가열하는 가열층을 포함하는 복수의 층이 적층되어 이루어지고,
해당 제작 방법은,
실리콘 단결정 기판 또는 실리콘 다결정 기판의 적어도 하나의 면에 적어도 하나의 산화막을 형성하여, 상기 복수의 층의 각각을 제작하는 각 층 제작 공정과,
상기 복수의 층에 있어서의 적층 방향으로 서로 인접하는 층을, 상기 적어도 하나의 산화막을 통하여, 서로 접합하는 접합 공정을 포함하는, 적재대의 제작 방법.

Claims (9)

  1. 피처리체가 적재되는 적재대이며,
    표면에 상기 피처리체가 적재되는 천장층과, 상기 천장층의 이면측에 마련되고, 해당 천장층을 가열하는 가열층을 포함하는 복수의 층이 적층되어 이루어지고,
    상기 복수의 층은 각각 실리콘 단결정 기판 또는 실리콘 다결정 기판에 의해 구성되고,
    상기 복수의 층은 각각 적층 방향으로 인접하는 다른 층과, 상기 실리콘 단결정 기판 또는 상기 실리콘 다결정 기판에 형성된 산화막을 통하여 서로 접합되어 있는, 적재대.
  2. 제1항에 있어서,
    상기 복수의 층은, 상기 천장층의 이면측에 마련되고, 해당 천장층을 냉각하는 냉각층을 포함하는, 적재대.
  3. 제2항에 있어서,
    상기 냉각층은,
    상기 적층 방향으로 개구하는 홈을 갖는 홈층과,
    상기 홈층의 상기 홈의 개구부를 덮도록 해당 홈층에 대해 마련되고, 상기 홈과 함께 냉각 매체의 유로를 형성하는 덮개층을 포함하는, 적재대.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 가열층은, 해당 가열층으로의 전력 공급용 전극이 측면에 형성되어 있는, 적재대.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 복수의 층은, 상기 천장층과 상기 가열층 사이에 마련되고, 상기 가열층에서 생기는 전자파의 해당 적재대의 외부로의 방사를 억제하는 제1 전자 실드층을 포함하는, 적재대.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 천장층은, 불순물이 첨가된 상기 실리콘 단결정 기판 또는 상기 실리콘 다결정 기판에 의해 구성되고, 상기 가열층에서 생기는 전자파의 해당 적재대의 외부로의 방사를 억제하는 전자 실드층을 겸하는, 적재대.
  7. 제5항 또는 제6항에 있어서,
    상기 복수의 층은, 상기 가열층의 이면측에 마련된, 제2 전자 실드층을 포함하는, 적재대.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 가열층은, 적층 방향에서 보았을 때 복수의 분할체로 분할되어 있고, 상기 복수의 분할체는 개별로 제어 가능하게 구성되어 있는, 적재대.
  9. 피처리체가 적재되는 적재대의 제작 방법이며,
    상기 적재대는,
    표면에 상기 피처리체가 적재되는 천장층과, 상기 천장층의 이면측에 마련되고, 해당 천장층을 가열하는 가열층을 포함하는 복수의 층이 적층되어 이루어지고,
    해당 제작 방법은,
    실리콘 단결정 기판 또는 실리콘 다결정 기판의 적어도 하나의 면에 적어도 하나의 산화막을 형성하여, 상기 복수의 층의 각각을 제작하는 각 층 제작 공정과,
    상기 복수의 층에 있어서의 적층 방향으로 서로 인접하는 층을, 상기 적어도 하나의 산화막을 통하여, 서로 접합하는 접합 공정을 포함하는, 적재대의 제작 방법.
KR1020190164545A 2018-12-19 2019-12-11 적재대 및 적재대의 제작 방법 Active KR102273513B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2018-237352 2018-12-19
JP2018237352A JP7213080B2 (ja) 2018-12-19 2018-12-19 載置台

Publications (2)

Publication Number Publication Date
KR20200076600A true KR20200076600A (ko) 2020-06-29
KR102273513B1 KR102273513B1 (ko) 2021-07-05

Family

ID=68917688

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190164545A Active KR102273513B1 (ko) 2018-12-19 2019-12-11 적재대 및 적재대의 제작 방법

Country Status (5)

Country Link
US (1) US11425791B2 (ko)
EP (1) EP3671819B1 (ko)
JP (1) JP7213080B2 (ko)
KR (1) KR102273513B1 (ko)
TW (1) TWI816949B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053774A (zh) * 2019-12-27 2021-06-29 迪科特测试科技(苏州)有限公司 探测装置
JP7449799B2 (ja) * 2020-07-09 2024-03-14 東京エレクトロン株式会社 載置台の温度調整方法及び検査装置
WO2024125915A1 (en) * 2022-12-13 2024-06-20 Asml Netherlands B.V. A clamp and a method for manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335709A (ja) * 2006-06-16 2007-12-27 Dainippon Screen Mfg Co Ltd 基板処理装置
JP2008066692A (ja) 2006-03-13 2008-03-21 Tokyo Electron Ltd 載置装置
KR20110102635A (ko) * 2010-03-11 2011-09-19 (주)티티에스 서셉터 및 이를 구비하는 기판 처리 장치
KR101322633B1 (ko) * 2012-01-18 2013-10-29 한국생산기술연구원 접착홈이 형성된 알루미늄 방열층을 포함하는 양극산화알루미늄 및 그 제조방법
KR20160106747A (ko) * 2014-01-13 2016-09-12 어플라이드 머티어리얼스, 인코포레이티드 확산 접합 플라즈마 저항성 화학 기상 증착(cvd) 챔버 히터

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335513A (ja) * 1994-06-09 1995-12-22 Nippondenso Co Ltd 半導体基板の製造方法
JP2728237B2 (ja) * 1995-03-27 1998-03-18 株式会社日立製作所 静電容量式加速度センサ
JP3474406B2 (ja) * 1997-09-30 2003-12-08 信越化学工業株式会社 シリコン製発熱体及びこれを用いた半導体製造装置
US6583638B2 (en) * 1999-01-26 2003-06-24 Trio-Tech International Temperature-controlled semiconductor wafer chuck system
JP3976994B2 (ja) 2000-08-11 2007-09-19 信越化学工業株式会社 シリコンヒータ
JP3694454B2 (ja) 2000-10-31 2005-09-14 信越化学工業株式会社 シリコンヒーター
JP2002151487A (ja) 2000-11-14 2002-05-24 Tokyo Electron Ltd 基板処理装置
JP2003007686A (ja) 2001-06-26 2003-01-10 Shin Etsu Chem Co Ltd シリコン製ヒータおよびこれを用いた半導体製造装置
JP4539035B2 (ja) 2003-06-05 2010-09-08 住友電気工業株式会社 半導体あるいは液晶製造装置用保持体およびそれを搭載した半導体あるいは液晶製造装置
US8284538B2 (en) * 2006-08-10 2012-10-09 Tokyo Electron Limited Electrostatic chuck device
JP4965287B2 (ja) * 2007-03-14 2012-07-04 東京エレクトロン株式会社 載置台
JP5969488B2 (ja) * 2011-10-05 2016-08-17 京セラ株式会社 試料保持具
US8809747B2 (en) * 2012-04-13 2014-08-19 Lam Research Corporation Current peak spreading schemes for multiplexed heated array
US9224626B2 (en) * 2012-07-03 2015-12-29 Watlow Electric Manufacturing Company Composite substrate for layered heaters
TWM503654U (zh) * 2014-10-21 2015-06-21 Leading Prec Inc 層疊式靜電吸附盤及其半導體設備
JP6653535B2 (ja) 2015-08-07 2020-02-26 日本発條株式会社 ヒータユニット

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066692A (ja) 2006-03-13 2008-03-21 Tokyo Electron Ltd 載置装置
JP2007335709A (ja) * 2006-06-16 2007-12-27 Dainippon Screen Mfg Co Ltd 基板処理装置
KR20110102635A (ko) * 2010-03-11 2011-09-19 (주)티티에스 서셉터 및 이를 구비하는 기판 처리 장치
KR101322633B1 (ko) * 2012-01-18 2013-10-29 한국생산기술연구원 접착홈이 형성된 알루미늄 방열층을 포함하는 양극산화알루미늄 및 그 제조방법
KR20160106747A (ko) * 2014-01-13 2016-09-12 어플라이드 머티어리얼스, 인코포레이티드 확산 접합 플라즈마 저항성 화학 기상 증착(cvd) 챔버 히터

Also Published As

Publication number Publication date
US11425791B2 (en) 2022-08-23
JP2020098889A (ja) 2020-06-25
JP7213080B2 (ja) 2023-01-26
US20200205233A1 (en) 2020-06-25
EP3671819A1 (en) 2020-06-24
KR102273513B1 (ko) 2021-07-05
TWI816949B (zh) 2023-10-01
TW202101552A (zh) 2021-01-01
EP3671819B1 (en) 2022-07-06

Similar Documents

Publication Publication Date Title
JP7238780B2 (ja) 静電チャック装置
US11302556B2 (en) Apparatus for spatial and temporal control of temperature on a substrate
KR101929278B1 (ko) 정전 척
JP7376623B2 (ja) ウエハ処理システム向けの熱管理のシステム及び方法
US6969830B2 (en) Wafer chuck having thermal plate with interleaved heating and cooling elements
TWI780597B (zh) 具有獨立隔離的加熱器區域的晶圓載體
KR102273513B1 (ko) 적재대 및 적재대의 제작 방법
TWI508240B (zh) Laminated wiring board
JP2010045170A (ja) 試料載置電極
KR20220003599A (ko) 탑재대 및 탑재대의 제작 방법
JP5552826B2 (ja) 基板貼り合せ装置、積層半導体装置製造方法及び積層半導体装置
JP6760242B2 (ja) ヒータモジュール
KR20210114481A (ko) 히터의 온도 제어 방법, 히터 및 탑재대
JP2010021171A (ja) 半導体装置の製造方法およびそれに用いる半導体製造装置
US12444590B2 (en) Plasma sensor module
KR20230138930A (ko) 세라믹 기판, 세라믹 기판의 제조 방법, 정전 척, 기판 고정 장치, 및 반도체 장치용 패키지
KR20000005564A (ko) 고체 온도 제어 기판 지지대

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000