KR20200076725A - 플렉서블 시트 상에 막을 제조하는 방법 - Google Patents

플렉서블 시트 상에 막을 제조하는 방법 Download PDF

Info

Publication number
KR20200076725A
KR20200076725A KR1020207015331A KR20207015331A KR20200076725A KR 20200076725 A KR20200076725 A KR 20200076725A KR 1020207015331 A KR1020207015331 A KR 1020207015331A KR 20207015331 A KR20207015331 A KR 20207015331A KR 20200076725 A KR20200076725 A KR 20200076725A
Authority
KR
South Korea
Prior art keywords
film
donor substrate
flexible sheet
manufacturing
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020207015331A
Other languages
English (en)
Other versions
KR102523181B1 (ko
Inventor
브루노 기셀랑
장-마크 베토우
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20200076725A publication Critical patent/KR20200076725A/ko
Application granted granted Critical
Publication of KR102523181B1 publication Critical patent/KR102523181B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L21/76254—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H10P90/1916—Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H01L41/312—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/24—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement by concurrent transfer of multiple parts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은 플렉서블 시트(20) 상에 특히 단결정질 막(12)을 제조하는 방법으로서,
- 도너 기판(10)을 제공하는 단계,
- 상기 막(12)을 한정하도록 상기 도너 기판(10) 내에 취화 영역(embrittlement zone)(11)을 형성하는 단계,
- 상기 막(12)의 표면 상에 퇴적에 의해 플렉서블 시트(20)를 형성하는 단계,
- 상기 플렉서블 시트(20) 상으로 상기 막(12)을 전사하도록 상기 취화 영역(11)을 따라 상기 도너 기판(10)을 분리하는(detaching) 단계를 포함하는 것을 특징으로 한다.

Description

플렉서블 시트 상에 막을 제조하는 방법
본 발명은 플렉서블 시트 상에 특히 단결정질인 막을 제조하기 위한 방법에 관한 것이다.
플렉서블 시트 상에 특히 단결정질인 막의 제조는 쉬운 것이 아니다.
실제로, 관심의 대상인 플렉서블 시트들은 일반적으로 우수한 결정 품질의 막의 성장에 적합한 시드 표면을 갖지 않는다.
더욱이, 플렉서블 시트 상에 막을 본딩하는 기술들은 또한, 접촉하는 표면들이 직접적인 본딩을 가능하게 하도록 충분히 매끄럽지 않을 수 있으므로, 구현하기 어렵다. 반면에, 시트의 유연성은 막과 맞대는(against) 우수한 어플리케이션을 형성하기 어렵게 한다.
더욱이, 다수의 접착제들은 어플리케이션들의 관점에서 이들의 높은 강성에 의해 적합하지 않을 것이다. 이러한 접착제들은 또한 단결정질 막을 성형하기 위하여 필수적인 열처리들과의 적합성 관점에서 적절하지 않은 것으로 판명될 수 있다.
따라서 본 발명의 목표는 리시빙 시트에 대한 전사되는 막의 우수한 기계적 강도를 보장하는 한편 플렉서블 시트 상에 특히 단결정질인 박막을 제조하는 방법을 고안하는 것이다.
이러한 점에서, 본 발명은 플렉서블 시트 상에 특히 단결정질인 막을 제조하는 방법을 제안하며, 이는,
- 도너 기판을 제공하는 단계 ,
- 상기 막을 한정하도록 상기 도너 기판 내에 취화 영역(embrittlement zone)을 형성하는 단계,
- 상기 막의 표면 상에 퇴적에 의해 플렉서블 시트를 형성하는 단계,
- 상기 플렉서블 시트 상으로 상기 막을 전사하도록 상기 취화 영역을 따라 상기 도너 기판을 분리하는(detaching) 단계를 포함하는 것을 특징으로 한다.
"플렉서블"은 본 문맥에서 외부적인 기계적 스트레스들의 인가 동안에 탄성 변형을 허용하도록 충분히 낮은 강성을 의미하는 것으로 여겨진다. 전형적으로, 타겟 어플리케이션들에 대하여, 상기 강성은 106 GPa·μm3 이하이다.
타겟 어플리케이션들에 따라, 타겟 물체가 열화 없이 변형되는 것이 가능하거나 가능할 필요가 있으므로, 예를 들어 그 상부에 사람 신체의 일부분의 이동들을 뒤따를 필요가 있는 칩 카드 또는 대신에 패치와 같이, 특정한 유연성이 추구될 수 있다. 또한 예를 들어, 병들, 실린더형 수신부들(cylindrical recipients), 윈드스크린들 등과 같이 또한 물체가 고정되었지만 곡면의 기하학을 갖는 표면 상에 영구적인 방식으로 인가되도록 의도되기 때문에, 특정한 유연성이 추구될 수 있다.
일 실시예에 따르면, 상기 취화 영역의 형성은 상기 도너 기판 내의 이온 종들의 주입(implantation)에 의해 수행된다.
상기 주입된 이온 종들은 유리하게는 수소 및/또는 헬륨일 수 있다.
일 실시예에 따르면, 상기 도너 기판의 분리는 열 처리에 의해 유발된다.
특히 유리한 방식에서, 상기 막은 반도체 물질들, 압전 물질들, 자성 물질들 및 기능성 산화물들로부터 선택되는 물질로 형성된다.
상기 막의 두께는 일반적으로 100 nm 내지 10 μm, 바람직하게는 100 nm 내지 1 μm로 구성된다.
유리하게는, 상기 플렉서블 시트는 금속들, 유리들 및 세라믹들로부터 선택되는 물질로 형성된다.
상기 플렉서블 시트의 두께는 일반적으로 1 내지 50 μm로 구성된다.
상기 플렉서블 시트의 퇴적은 물리적 기상 퇴적법, 화학적 기상 퇴적법, 전기화학 퇴적법, 스핀 코팅법, 래커링, 및 스프레이법 중 하나에 의해 실행될 수 있다.
바람직하게는 상기 플렉서블 시트는 100 GPa·μm3 내지 106 GPa·μm3으로 구성되는 강성(rigidity, R)을 가지며, 상기 강성은 수식,
Figure pct00001
에 의해 정의되고, E는 상기 시트의 물질의 영스 모듈러스이고, H는 상기 시트의 두께이며, ν는 포아송 계수(Poisson coefficient)이다.
상기 방법은 상기 플렉서블 시트의 형성 이전에, 상기 막의 표면 상에 퇴적에 의해 중간층의 형성을 포함할 수 있다.
일 실시예에 따르면, 상기 중간층은 상기 플렉서블 시트의 상기 막에 대한 접착을 증가시키도록 구성될 수 있다.
선택적으로, 상기 중간층은 상기 막과의 전기적 접촉을 형성할 수 있다.
더욱이, 상기 방법은 상기 도너 기판의 분리 이후에, 상기 지지부에 반대되는 상기 전사된 막의 표면 상에 추가적인 막의 퇴적을 포함할 수 있다.
유리하게는, 상기 분리의 종료점에서 상기 도너 기판의 레지듀가 새로운 막의 실행을 위하여 재활용된다.
상기 도너 기판이 상기 취화 영역의 형성 이전에 얻어지는 비평탄한 표면을 갖는 경우에, 상기 재활용 이전에 상기 도너 기판의 상기 레지듀에, 물질의 제거가 실질적으로 없거나 또는 상기 레지듀의 토폴로지를 따르는 제거와 연관된 표면의 재생의 작업이 가해진다.
일 실시예에 따르면, 상기 도너 기판은 웨이퍼의 표면 상에 놓인 복수의 패드들을 포함하고, 각각의 패드는 전사할 개별적인 막을 한정하는 취화 영역을 포함하고, 상기 플렉서블 시트가 상기 패드들의 표면 상에 퇴적된다.
본 발명의 다른 특징들 및 이점들은 첨부된 도면을 참조하여 다음의 상세한 설명으로부터 명백해질 것이다.
- 도 1a는 도너 기판의 개략적인 단면도이다.
- 도 1b는 도 1a의 도너 기판 내의 취화 영역의 형성을 개략적으로 도시한다.
- 도 1c는 도 1b의 도너 기판 상에 플렉서블 리시빙 시트의 퇴적을 개략적으로 도시한다.
- 도 1d는 취화 영역을 따라 도너 기판의 분리로부터 유발된 구조물을 개략적으로 도시한다.
- 도 1e는 분리의 종료점에서 전사된 막 상의 추가적인 막의 퇴적을 도시한다.
- 도 2a는 도너 기판 내의 취화 영역의 형성을 개략적으로 도시한다.
- 도 2b는 도 2a의 도너 기판 상에 중간층의 퇴적을 개략적으로 도시한다.
- 도 2c는 도 2b의 중간층 상에 플렉서블 리시빙 시트의 퇴적을 개략적으로 도시한다.
- 도 2d는 취화 영역을 따라 도너 기판의 분리로부터 유발된 구조물을 개략적으로 도시한다.
- 도 3a는 곡면을 포함하는 도너 기판의 개략적 단면도이다.
- 도 3b는 도 3a의 도너 기판의 표면 상에 산화물 층의 형성을 개략적으로 도시한다.
- 도 3c는 도 3b의 기판 내에 취화 영역의 형성을 개략적으로 도시한다.
- 도 3d는 도 3c의 도너 기판 상에 플렉서블 시트의 퇴적을 개략적으로 도시한다.
- 도 3e는 취화 영역을 따라 도너 기판의 분리로부터 유발된 구조물을 개략적으로 도시한다.
- 도 4a 내지 도 4d는 본 발명의 다른 실시예에 따른, 전사할 막의 표면의 비평탄 모폴로지의 형성을 포함하는, 방법의 단계들을 개략적으로 도시한다.
- 도 5a 내지 도 5c는 본 발명의 다른 실시예에 따른 방법의 단계들을 개략적으로 도시한다.
도면의 가독성을 위해, 다른 구성요소들이 반드시 일정한 비율로 표현되는 것은 아니다. 하나의 도면으로부터 다음 도면까지 존재하는 참조 부호들은 동일한 구성요소들을 나타낸다.
일반적으로 본 발명은 박막을 한정하기 위하여 미리 취화된 도너 기판 상에 퇴적에 의해 플렉서블 시트의 형성을 제공한다. 상기 박막은 도너 기판의 분리에 의해 상기 플렉서블 시트 상으로 이후 전사된다. 상기 시트는 단일 물질로, 또는 상기 도너 기판 상에 연속적으로 퇴적된 적어도 2개의 다른 물질들의 스택으로 구성될 수 있다.
도 1a는 박막을 형성하도록 의도된 물질로 구성된 적어도 하나의 표피 부분을 포함하는 도너 기판(10)을 도시한다. 상기 도너 기판이 벌크 기판의 형태로 표현되지만, 그 표피 부분이 상기 박막을 형성하도록 의도되는 물질로 구성되는, 다른 물질들의 층들의 스택으로 또한 형성될 수 있다. 특히, 상기 박막은 에피택시에 의해 생성되는 이러한 스택의 층에 대응될 수 있다.
유리하게는 상기 박막을 형성하도록 의도되는 물질은 반도체 물질들(예를 들어, 실리콘, 실리콘 카바이드, 저머늄, AsGa, InP, GaN과 같은 III-V족 화합물들, CdTe, ZnO와 같은 II-IV족 화합물들), 압전 물질들(예를 들어, LiNbO3, LiTaO3, PZT, PMN-PT), 자성 물질들 및 기능성 산화물들(예를 들어, ZrO2, YSZ: yttrium stabilised ZrO2, SrTiO3, GaO2). 이러한 예시들은 제한되지 않는다.
바람직하게는, 상기 박막을 형성하도록 의도되는 물질은 단결정질이다. 이는 또한 다결정질일 수 있으나 이러한 경우에 예를 들어 결정 그레인들의 특정한 밀도 및 사이즈, 및/또는 선호되는 결정 배향, 및/또는 최적화된 거칠기를 얻기 위하여 형성 조건들을 최적화하는 데 종종 강조가 놓여진다.
도 1b를 참조하면, 전사되도록 의도되는 표피막(12)을 한정하는 취화 영역(11)은 도너 기판(10) 내에 형성된다.
전사된 막의 두께는 도너 기판(10) 내의 취화 영역(11)의 두께에 의해 정의된다. 유리하게는, 이러한 두께는 약 100 nm 내지 10 μm, 바람직하게는 100 nm 내지 1 μm로 구성된다.
도너 기판(10) 내의 취화 영역(12)의 형성은 기판의 표면(10a)을 통한 이온 종들(도 1b에서 화살표들에 의해 개략적으로 도시된)의 주입에 의해 수행될 수 있다. 유리하게는, 주입된 종들은 수소 종들 및/또는 헬륨 종들이다. 주입 에너지는 주입 영역(11)의 깊이를 정의하는 것을 가능하게 한다. 주입 도즈(doze)는 적절한 처리의 적용 이후에 막(12)의 분리를 가능하게 하기 위하여 선택된다. 주입 도즈는 주입 단계에서 버블들의 형성을 도입하지 않도록 충분히 낮게 선택된다. 이온 종들, 에너지 및 주입 도즈는 도너 기판(10)의 물질의 함수로서 선택된다. 이러한 조건들은 다수의 공개문헌들의 주제였으며, 통상의 기술자에게 잘 알려져 있다.
도 1c를 참조하면, 플렉서블 시트(20)는 막(12)의 표면 상에 형성되고, 이는 이러한 단계에서 여전히 도너 기판(10)의 일부분을 형성한다.
본딩 기술들과 대조적으로, 플렉서블 시트는 미리 존재하지 않으며, 도너 기판 상에 직접 형성된다. 상기 막의 형성을 위해 다음의 퇴적 기술들이 구현될 수 있다: 물리적 기상 퇴적법(PVD), 화학적 기상 퇴적법(CVD), 전기퇴적 또는 전기 주조에 의한 퇴적법(전기 도금 또는 전기 화학적 퇴적법(ECD)), 스핀 코팅법, 래커링 및 스프레이법. 이러한 기술들은 그 자체로 공지되어 있고 여기서 더 상세히 설명되지 않을 것이며, 당업자는 퇴적될 플렉서블 시트의 재료의 함수로서 가장 적합한 기술을 선택할 수 있다. 도너 기판의 조기 분리를 개시하지 않기 위해, 비교적 저온에서의 퇴적 기술들이 바람직하다.
플렉서블 시트는 유리하게는 금속들(예를 들어: Ni, Cu, Cr, Ag, Fe, Co, Zn, Al, Mo, W 및 이들의 합금), 유리들 및 세라믹들(예를 들어: 실리카 (SiO2), 알루미나 (Al2O3), 다결정질 AlN, 다결정질 실리콘, 다결정질 SiC)로부터 선택된 물질로 형성된다. 이러한 예시들은 제한적인 것은 아니다.
플렉서블 시트의 두께는 전형적으로 1 내지 50 ㎛ 로 구성된다.
상기 시트의 강성은 타겟 어플리케이션과 관련하여 상기 시트의 유연성을 보장하도록 충분히 낮을 필요가 있으나, 시트(20) 상으로의 막(12)의 전사를 첫째 시도에서 가능하게 하고 또한 기포들의 형성 없이 전사하도록 충분히 강할 필요가 있다.
강성 R은 수식,
Figure pct00002
에 의해 산정될 수 있고, 여기에서 E는 시트 물질의 영스 모듈러스이고, H는 상기 시트의 두께이며 ν는 포아송 계수이다.
유연성을 보장할 정도의 충분히 낮은 강성은 106 GPa·μm3 이하의 강성을 의미하는 것으로 여겨진다. 하나의 지표로서, 43 μm 의 실리콘 층의 강성은 약 106 GPa·μm3인 반면, 92 μm 의 실리콘 층의 강성은 약 107 GPa·μm3이라는 점에 주목할 것이다.
전사 동안에 기포들의 형성을 방지하는 충분히 높은 강성은 100 GPa·μm3 이상의 강성을 의미하는 것으로 여겨진다.
또한, 막 전사 방법 동안 시트의 분리를 피하기 위해 도너 기판 상의 시트의 부착이 충분하다는 점을 보장하도록 주의를 기울인다. 이러한 접착력은 시트의 퇴적 전에 도너 기판 상에 접착층을 퇴적함에 의해 개선될 수있다. 예를 들어, 상기 접착층은 Ti, Cr, Pt, Ta, TiW, Si3N4, TiN, CrCu 재료 중 하나로 만들어 질 수있다.
보다 일반적으로, 적어도 하나의 중간층은 플렉서블 시트(20)의 퇴적 전에 막(12) 상에 퇴적될 수 있다. 이는 또한 특정한 층들의 스택 내에 있을 수 있다. 잠재적 접착 기능 이외에, 이러한 중간층 또는 스택은 시트(20)의 퇴적 동안 막(12)으로의 화학 종의 확산을 방지하는 기능을 가지거나, 및/또는 막(12) 상에 전기적 접촉을 형성하는 기능을 가질 수 있고 및/또는 광학적 굴절률 점프를 형성하고, 및/또는 브래그 미러와 같은 반사층을 형성하고, 및/또는 대신에 음향 임피던스의 불연속성을 최소화하는 기능을 가질 수 있다. 당연히 당업자는 중간층 또는 스택의 기계적, 전기적, 광학적, 열적, 음향적 또는 화학적 기능에 따라 적합한 물질들 및 그 두께를 선택할 수 있다.
상기 중간층(들)의 두께는 이러한 층 또는 스택의 강성이 시트의 유연성을 훼손하지 않도록 충분히 낮게 유지된다.
시트와 막의 열팽창 계수들 사이에 중요한 차이가 있는 경우(일반적으로 5×10-6 K-1보다 큰 차이), 시트의 물질은 전사 방법 도중에 전사된 막이 손상(예를 들어 균열 유형의)을 겪지 않도록 충분한 연성을 나타내도록 선택된다. 충분한 연성은 시트의 탄성 한계가 막의 탄성 한계 및 막과 시트 사이의 두께 비율의 곱보다 작음을 의미하는 것으로 여겨진다.
도 1d를 참조하면, 상기 막(12)을 플렉서블 시트(20) 상으로 전사하도록 도너 기판(10)은 이후 취화 영역(11)을 따라 분리된다. 이러한 분리의 종료점에서, 도너 기판의 레지듀(10')가 잔류하고, 이는 다른 사용의 관점에서 잠재적으로 재활용될 수 있다.
분리는 도너 기판(10) 상의 시트(20)의 스택의 처리에 의해 유발된다. 상기 처리는 예를 들어 열적, 기계적 또는 이러한 두 유형들의 처리의 조합일 수 있다. 이러한 유형의 처리는 Smart Cut™ 방법과 관련하여 잘 알려져 있으므로 따라서 여기서 자세히 설명하지 않을 것이다. 열 처리의 경우, 이러한 처리의 써멀 버짓은 일반적으로 플렉서블 시트의 퇴적의 써멀 버짓보다 크다.
막(12)은 잠재적으로 추가적인 막(13)의 퇴적을 위한 시드(seed)로서 기능할 수 있다(도 1e 참조).
플렉서블 시트(20) 및 막(12)(및 잠재적인 추가 막)으로 형성되는 구조는 특히 마이크로 일렉트로닉스, 광자 또는 광학에 어플리케이션들을 갖는 장치들을 형성하는데 사용될 수 있다. 이러한 구조는 또한 센서들 또는 트랜듀서들, 또는 연료 전지들을 위한 멤브레인들의 제조에 들어갈 수 있다.
아래에 본 발명에 따른 방법의 적용의 몇몇(비제한적인) 예시들이 기술된다.
실시예 1: 구리 시트 상에 리튬 니오베이트 막의 형성
리튬 니오베이트는 압전 특성들을 고온까지 보존한다는 점에서 주목할만한 압전 및 초전 물질이다. 수많은 다른 물질들은 100-250℃ 정도의 온도 범위에서 그 특성들을 잃는 반면, 이들의 퀴리 온도는 대략 1140℃이다. 따라서 이러한 온도 범위들에서 압전성 및/또는 초전성을 이용하는 시스템들을 위한 흥미로운 물질을 대표한다.
예를 들어, 이들은 250℃ 이상의 온도 범위들에서 적대적인 환경에서 작동하는 기계 시스템의 진동들 및 기타 변형들의 에너지의 회수에 의해 에너지를 회수하기 위한 시스템들일 수 있다. 이들은 기계적 변형, 온도의 측정 전용의 또는 무선 파들의 방출/수신에 의한 데이터의 교환 전용의 압전 또는 초전 센서들일 수도 있다.
이렇게 하기 위하여 리튬 니오베이트 막은 충분히 쉽게 변형되는 것이 가능할 필요가 있다. 이러한 물질은 단결정질이며 잉곳들을 드로우하고, 이후 수백 μm 두께의 벌크 웨이퍼들로 절단함에 의해 생산할 때 품질이 우수하다. 박막들에서, 이들이 퇴적에 의해 제조될 때, 이들은 일반적으로 다결정질이지만, 최대한의 경우 매우 결함이 있는 준-단결정질이다. 플렉서블 시트 상의 우수한 품질의 리튬 니오베이트 박막들을 가능하게 하는 것은 포터블 또는 웨어러블 센서들 및 "사물 인터넷(internet of thing, IoT)"과 같은 어플리케이션 분야들을 해결하는 것을 가능하게 한다. 이러한 예시들은 제한적인 것은 아니다.
취화 영역(11)을 형성하고 얇은 LiNbO3 막(12)을 한정하기 위해 헬륨 이온들이 리튬 니오베이트 기판(10)에 주입된다(도 2a 참조). 막(12)의 두께는 약 1 ㎛ 오더이다.
Cr / Cu 합금으로 구성된 접착층(21)은 PVD 기술에 의해 막(12) 상에 퇴적된다(도 2b 참조). 구리 시트(20)는 이후에 전기 화학적 퇴적 기술에 의해 상기 접착층 상에 퇴적된다(도 2c 참조). 상기 시트의 두께는 20 ㎛ 오더이다.
다음으로, 취화 영역(11)을 따라 도너 기판(10)의 분리를 유발하기 위하여 300℃의 온도에서 어닐링이 적용된다(도 2d 참조).
실시예 2: 니켈 시트 상에 이트륨 안정화된 지르코니아 막의 형성
이트륨 안정화된 지르코니아는 일반적으로 다결정질 세라믹의 형태이며, 보다 드물게 단결정질 기판의 형태이다.
이 물질의 사용은 이온 전도 특성들을 기반으로 한다. 이는 SOFC(Solid Oxide Fuel Cell) 시스템에서 전해질의 역할을 하는 고상 멤브레인으로 기능한다. 이러한 시스템은 소형화되어야 할 때(이는 마이크로-SOFC로 알려지는) 한편으로는 얇은, 즉 전형적으로 수 μm 이하의 두께인, 다른 한편으로는 단결정질인 멤브레인들로 진화하는 데 관심을 갖는다. 이러한 시스템은 고온(일반적으로 550 내지 700℃)에서 작동하며 강한 열역학적 부하들이 가해진다. 막의 저항성을 보다 높이기 위해, 약간 변형의 가능성이 주어지는 것이 유리할 것이다.
단결정 YSZ 기판(10)이 공급된다.
취화 영역(11)을 형성하고 얇은 YSZ 막(12)을 한정하기 위해 수소 이온들이 상기 기판(10)에 주입된다(도 2a 참조). 막(12)의 두께는 약 1 μm 오더이다.
Cr / Cu 합금으로 구성된 접착층(21)은 PVD 기술에 의해 막(12) 상에 퇴적된다(도 2b 참조). 다음에 전기 화학 퇴적 기술에 의해 니켈 시트(20)가 상기 접착층 상에 퇴적된다(도 2c 참조). 상기 시트의 두께는 20 ㎛ 오더이다.
다음으로, 취화 영역(11)을 따라 도너 기판(10)의 분리를 유발하기 위해 300℃의 온도에서 어닐링이 적용된다(도 2d 참조).
실시예 3: 곡면 유리 시트 상에 단결정 실리콘 막의 형성
스크린들 또는 다른 광학 부품들(렌즈들, 거울들 등)의 제조 분야에서, 비평탄하거나 곡면 부품들의 제조는 실리콘과 같은 단결정 재료의 박막의 사용을 어렵게 한다. 이러한 실시예는 특정한 곡률을 갖는 유리 시트 상에 얇은 실리콘 막을 형성 가능하게 하는 것을 목표로 한다. 이러한 실리콘 막은, 예를 들어 고화질 초소형 및 곡면 스크린들을 제조하기 위한 목적으로 고성능 트랜지스터를 생성하는 데 특히 작용할 수 있다.
벌크 단결정 실리콘 기판(10)이 공급된다.
이러한 실리콘 기판에서의 에칭에 의해, 따르기를 원하는 곡면 형상이 생성된다. 도 3a에 도시된 경우에, 선택된 형상은 에지들에서보다 두드러지는 상승을 가지며 오목하다. 포물선, 타원, 주름 형상 등의 임의의 다른 프로파일이 가능할 것이다. 이러한 형상은 기계 가공에 의한 에칭에 의해 생성될 수 있다. 당업자는 요구되는 형상 및 치수에 가장 적합한 에칭 기술을 어떻게 적응시키는지를 인지할 것이다.
기판(10)은 0.2 μm 두께의 SiO2 층(14)을 생성하기 위해 열 산화가 가해진다(도 3b 참조). 다음으로, 취화 영역(11)을 형성하고 단결정 실리콘의 박막(12)을 한정하기 위하여 수소 이온들이 상기 기판(10) 내에 주입된다(도 3c 참조). 막(12)의 두께는 0.5 μm 오더이다.
실리카로, 다시 말하면 유리로 형성된 시트(20)는 취화 영역을 따른 시기적으로 적절치 못한 분리를 유발하지 않도록 저온, 전형적으로 200℃ 미만에서 퇴적 기술에 의해 막(12) 상에 퇴적된다(도 3d 참조). 상기 시트의 두께는 20 μm 오더이다. 당업자는 이러한 조건들에서 온도 및 요구되는 최종 두께 측면에서 가장 적합한 퇴적 기술을 선택하는 방법을 알 것이다.
다음으로, 취화 영역(11)을 따라 도너 기판(10)의 분리를 유발하기 위하여 500℃의 온도에서 어닐링이 적용된다(도 3e 참조).
실시예 4
실시예 4는 예를 들어 무선 주파수(RF) 필터들과 같은 음파 구조들을 타겟으로 한다. 특정한 구조들에서, 기판들 및/또는 고려되는 층들의 후면에서 기생 파들의 반사들을 방지하는 것이 요구된다. 하나의 수단은 자발적인 텍스쳐링들 또는 다른 유형들의 거칠기들을 도입함으로써 계면들 및 후면들을 기하학적으로 불완전하게 만드는 것으로 구성된다. 예를 들어 LiTaO3와 같은 특정한 단결정 물질들의 박막들의 사용이 구상된다면, 이러한 제약은 충족하기 어렵거나 심지어 불가능하며, 이는 추가적인 중간 층들의 복잡한 스택들의 도입에 의지하지 않는다. 실시예 4는 이러한 몰체를 타겟으로 한다.
벌크 단결정 LiTaO3 기판(10)이 공급된다.
취화 영역(11)을 형성하고 단결정 LiTaO3의 박막(12)을 한정하기 위해 수소 이온들이 표면(10a)을 통해 상기 기판(10)에 주입된다(도 4a 참조). 막(12)의 두께는 1.5 μm 오더이다.
표면(10a)의 텍스처링은 포토 리소 에칭에 의해 생성된다(도 4b 참조). 이러한 실시예예서, 주입은 텍스쳐링 단계 전에 수행되지만 상기 단계 이후에 수행될 수도 있다.
당업자는 텍스처에 요구되는 형상 및 치수에 가장 적합한 기술을 어떻게 적응시키는지를 알 것이다. 예를 들어, 0.05 μm 오더의 깊이에 걸쳐 약간 서브마이크론의 측방향 치수들의 패턴을 정의하기 위하여 나노 임프린트 리소그래피 기술을 선택할 수 있다. 하나의 대안에서, 텍스쳐링은 캐소드 스퍼터링 효과에 의해 조면화(roughening)함으로써 얻어진다. 바람직하게 주입 단계 이전에 구현되는 다른 대안에 따르면, 텍스쳐링은 기판(10)의 표면을 샌딩(sanding)함으로써 얻어질 수 있다
실리카로 형성된 시트(20)는 취화 영역을 따른 시기적으로 적절치 못한 분리를 유발하지 않도록, 전형적으로 100℃ 미만에서 저온 퇴적 기술에 의해 막(12) 상에 퇴적된다(도 4c 참조). 상기 시트의 두께는 10 μm 오더이다. 당업자는 온도 및 요구되는 최종 두께 측면에서 이러한 조건들 내에서 가장 적합한 퇴적 기술을 선택하는 방법을 알 것이다. 대안으로서, 시트(20)는 실리카 대신에 금속으로 형성될 수 있다.
이후, 취화 영역(11)을 따라 도너 기판(10)의 분리를 유발하기 위하여 200℃의 온도에서 어닐링이 적용된다 (도 4d 참조).
실시예 5 : 복수의 패드들을 포함하는 도너 기판의 경우
본 발명의 일 실시예에 따르면, 도너 기판의 비평면 토폴로지는 웨이퍼(1000)의 표면 상에 배치된 복수의 패드들(1001)의 형성에 기인한다(도 5a 참조).
패드들은 유리하게는 반도체 물질들, 압전 물질들, 자성 물질들 및 기능성 산화물들로부터 선택된 물질로 형성된다. 패드들은 유리하게는 단결정이다. 각각의 패드는 개별적으로 또는 집합적으로 본딩에 의해 웨이퍼 상에 위치될 수 있다.
패드들은 타겟되는 어플리케이션들의 함수로서 임의의 적절한 크기 및 형상들을 가질 수 있다. 패드들은 예를 들어 일종의 그리드(grid) 패턴을 형성하기 위해 웨이퍼 상에 규칙적인 방식으로 배치될 수 있다.
각 패드(1001)의 주면은 웨이퍼(1000)의 주면과 평행하다. 그러나, 각 패드의 두께가 충분한 정밀도로 제어되지 않는 한, 하나의 패드에서 인접 패드까지 약간의 두께 차이가 있을 수 있다(예를 들어, 1 또는 2 μm 오더의 두께). 결과적으로, 패드들의 표면들 모두로 구성된 표면은 일반적으로 단차들의 형태로 레벨들의 차이들을 갖는다(이러한 변동들의 진폭은 도 8a에서 자발적으로 과장되었다). 따라서 이러한 다른 단차들은 웨이퍼 표면의 비평탄 토폴로지를 형성한다.
일반적으로, 예를 들어 문헌 FR 3 041 364 및 US 6,562,127에 기술된 바와 같이, 패드들은 최종 지지부 상으로 표면 단결정 막을 전사하도록 의도된다. 이를 위하여, 취화 영역(1011)은 웨이퍼 상에 놓여지기 전에 또는 후에 각각의 패드에 형성되어, 예를 들어 전술한 바와 같은 주입에 의해 전사할 각각의 막(1012)을 한정한다.
최종 지지부 상에 각 패드의 주면의 본딩을 포함하는 전술한 문헌에 기재된 방법들과 달리, 본 발명은 웨이퍼 표면 상에 배치된 패드들 모두 상에 플렉서블 시트(20)를 퇴적하는 것을 제안한다(도 5b 참조). 따라서, 다른 패드들의 높이 차이와 관련된 조립 문제로부터 자유롭다.
다음으로, 대응하는 막(1012)을 플렉서블 시트(20) 상으로 전사하기 위하여 각각의 패드는 개별적인 취화 영역(1011)을 따라 분리된다(도 5c 참조).
유리하게는, 전사된 막들은 플렉서블 시트보다 더욱 강성이다. 결과적으로, 이에 의해 얻어지는 복합재 구조의 사용이 영구적인 또는 동적인 방식으로 이들을 변형하는 것을 수반한다면, 상기 시트는 패드들 사이의 플렉서블 정션(junction)을 구성하고, 이는 변형들을 패드들로 전송하는 대신에 이러한 변형들에 기인하여 스트레스들을 흡수한다.
어떠한 실시예가 고려되든지, 도너 기판의 분리의 종료점에서 레지듀(10')가 남는다.
상기 도너 기판의 재활용이 구상된다면, 특히 분리 도중에 손상되었을 수 있는 도너 기판의 표면을 재생하기 위한 목적으로 재처리(reconditioning) 작업들을 수행하는 것이 가능하다. 이러한 작업들은 특히 예를 들어 세정, 어닐링, 평활화(smoothing), 및 예를 들어 연마에 의한 평탄화(planarization) 단계들을 포함 할 수 있다.
도너 기판이 취화 단계 이전에 발생한 특정한 토폴로지(곡률, 거칠기, 텍스쳐링 등)를 갖는 경우, 도너 기판의 레지듀는 도너 기판의 초기 토폴로지와 동일한 토폴로지를 갖는다. 각각의 재활용 후에 체계적으로 개질하는 것을 방지하는 관점에서, 도너 기판 내에 초기에 생성되었던 이러한 토폴로지를 보존하는 비용 문제에 대하여 유리할 수 있다. 이러한 경우에, 평탄화 방법들은 방지되는 한편, 예를 들어 플라즈마 에칭들 또는 평활화 어닐링들과 같이 두께가 콘포말한 물질을, 또는 물질을 실질적으로 제거하지 않는(즉, 30 nm 미만) 방법들을 선호하게 한다.

Claims (17)

  1. 플렉서블 시트(20) 상에 특히 단결정질인 막(12)을 제조하는 방법으로서,
    - 도너 기판(10)을 제공하는 단계,
    - 상기 막(12)을 한정하도록 상기 도너 기판(10) 내에 취화 영역(embrittlement zone)(11)을 형성하는 단계,
    - 상기 막(12)의 표면 상에 퇴적에 의해 플렉서블 시트(20)를 형성하는 단계,
    - 상기 플렉서블 시트(20) 상으로 상기 막(12)을 전사하도록 상기 취화 영역(11)을 따라 상기 도너 기판(10)을 분리하는(detaching) 단계,
    를 포함하는 것을 특징으로 하는 막의 제조 방법.
  2. 제1항에 있어서,
    상기 취화 영역(11)의 형성은 상기 도너 기판(10) 내에 이온 종들의 주입(implantation)에 의해 수행되는 것을 특징으로 하는 막의 제조 방법.
  3. 제2항에 있어서,
    상기 주입된 이온 종들은 수소 및/또는 헬륨인 것을 특징으로 하는 막의 제조 방법.
  4. 제1항 내지 제3항 중 어느 하나의 항에 있어서,
    상기 도너 기판(10)의 분리는 열 처리에 의해 유발되는 것을 특징으로 하는 막의 제조 방법.
  5. 제1항 내지 제4항 중 어느 하나의 항에 있어서,
    상기 막(12)은 반도체 물질들, 압전 물질들, 자성 물질들 및 기능성 산화물들로부터 선택되는 물질로 형성되는 것을 특징으로 하는 막의 제조 방법.
  6. 제1항 내지 제5항 중 어느 하나의 항에 있어서,
    상기 막(12)의 두께는 100 nm 내지 10 μm, 바람직하게는 100 nm 내지 1 μm로 구성되는 것을 특징으로 하는 막의 제조 방법.
  7. 제1항 내지 제6항 중 어느 하나의 항에 있어서,
    상기 플렉서블 시트(20)는 금속들, 유리들 및 세라믹들로부터 선택되는 물질로 형성되는 것을 특징으로 하는 막의 제조 방법.
  8. 제1 내지 제7항 중 어느 하나의 항에 있어서,
    상기 플렉서블 시트(20)는 1 내지 50 μm로 구성되는 두께를 갖는 것을 특징으로 하는 막의 제조 방법.
  9. 제1항 내지 제8항 중 어느 하나의 항에 있어서,
    상기 플렉서블 시트(20)의 퇴적은 물리적 기상 퇴적법, 화학적 기상 퇴적법, 전기화학 퇴적법, 스핀 코팅법, 래커링, 및 스프레이법 중 하나에 의해 실행되는 것을 특징으로 하는 막의 제조 방법.
  10. 제1항 내지 제9항 중 어느 하나의 항에 있어서,
    상기 플렉서블 시트(20)는 100 GPa·μm3 내지 106 GPa·μm3으로 구성되는 강성(rigidity, R)을 가지며, 상기 강성은 수식,
    Figure pct00003

    에 의해 정의되고, E는 상기 시트의 물질의 영스 모듈러스(Young's modulus)이고, H는 상기 시트의 두께이며, ν는 포아송 계수(Poisson coefficient)인 것을 특징으로 하는 막의 제조 방법.
  11. 제1항 내지 제10항 중 어느 하나의 항에 있어서,
    상기 플렉서블 시트(20)의 형성 이전에, 상기 막(12)의 표면 상에 퇴적에 의해 중간층(21)의 형성을 포함하는 막의 제조 방법.
  12. 제11항에 있어서,
    상기 중간층(21)은 상기 플렉서블 시트(20)의 상기 막(12)에 대한 접착을 증가시키도록 구성되는 것을 특징으로 하는 막의 제조 방법.
  13. 제11항 또는 제12항에 있어서,
    상기 중간층은 상기 막(12)과의 전기적 접촉을 형성하는 것을 특징으로 하는 막의 제조 방법.
  14. 제1항 내지 제13항 중 어느 하나의 항에 있어서,
    상기 도너 기판의 분리 이후에, 상기 지지부(20)에 반대되는 상기 전사된 막(12)의 표면 상에 추가적인 막(13)의 퇴적을 더 포함하는 막의 제조 방법.
  15. 제1항 내지 제14항 중 어느 하나의 항에 있어서,
    상기 분리의 종료점에서 상기 도너 기판의 레지듀(10')가 새로운 막(12)의 실행을 위하여 재활용되는 것을 특징으로 하는 막의 제조 방법.
  16. 제15항에 있어서,
    상기 도너 기판은 상기 취화 영역(11)의 형성 이전에 얻어지는 비평탄한 표면을 가지며,
    상기 재활용 이전에 상기 도너 기판의 상기 레지듀에, 물질의 제거가 실질적으로 없거나 또는 상기 레지듀(10')의 토폴로지를 따르는 제거와 연관된 표면의 재생의 작업이 가해지는 것을 특징으로 하는 막의 제조 방법.
  17. 제1항 내지 제16항 중 어느 하나의 항에 있어서,
    상기 도너 기판은 웨이퍼(1000)의 표면 상에 놓인 복수의 패드들(1001)을 포함하고, 각각의 패드(1001)는 전사할 개별적인 막(1012)을 한정하는 취화 영역(1011)을 포함하고,
    상기 플렉서블 시트(20)가 상기 패드들(1001) 전체의 표면 상에 퇴적되는 것을 특징으로 하는 막의 제조 방법.
KR1020207015331A 2017-10-31 2018-10-31 플렉서블 시트 상에 막을 제조하는 방법 Active KR102523181B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1760272A FR3073083B1 (fr) 2017-10-31 2017-10-31 Procede de fabrication d'un film sur un feuillet flexible
FR1760272 2017-10-31
PCT/EP2018/079796 WO2019086503A1 (en) 2017-10-31 2018-10-31 Method for manufacturing a film on a flexible sheet

Publications (2)

Publication Number Publication Date
KR20200076725A true KR20200076725A (ko) 2020-06-29
KR102523181B1 KR102523181B1 (ko) 2023-04-18

Family

ID=61224010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207015331A Active KR102523181B1 (ko) 2017-10-31 2018-10-31 플렉서블 시트 상에 막을 제조하는 방법

Country Status (9)

Country Link
US (2) US11557715B2 (ko)
EP (1) EP3704735B1 (ko)
JP (1) JP7170720B2 (ko)
KR (1) KR102523181B1 (ko)
CN (1) CN111295744A (ko)
FR (1) FR3073083B1 (ko)
SG (1) SG11202003812XA (ko)
TW (1) TWI811258B (ko)
WO (1) WO2019086503A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3073083B1 (fr) * 2017-10-31 2019-10-11 Soitec Procede de fabrication d'un film sur un feuillet flexible
FR3077923B1 (fr) * 2018-02-12 2021-07-16 Soitec Silicon On Insulator Procede de fabrication d'une structure de type semi-conducteur sur isolant par transfert de couche

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100166A (en) * 1996-12-18 2000-08-08 Canon Kabushiki Kaisha Process for producing semiconductor article
US6346458B1 (en) * 1998-12-31 2002-02-12 Robert W. Bower Transposed split of ion cut materials
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US20040224482A1 (en) * 2001-12-20 2004-11-11 Kub Francis J. Method for transferring thin film layer material to a flexible substrate using a hydrogen ion splitting technique
US6974760B2 (en) * 2002-01-23 2005-12-13 S.O.I.Tec Silicon On Insulator Technologies S.A. Methods for transferring a useful layer of silicon carbide to a receiving substrate
KR20120098639A (ko) * 2009-10-19 2012-09-05 썽뜨르 나쇼날르 드 라 르쉐르쉐 씨엉띠삐끄 적어도 하나의 결정성 실리콘 초박층을 포함하는 다층 막 제조 방법, 및 상기 방법에 의해 얻어진 장치
JP2012195503A (ja) * 2011-03-17 2012-10-11 Lintec Corp 薄型半導体装置の製造方法
JP2013541833A (ja) * 2010-08-30 2013-11-14 コミサリア ア レネルジ アトミク エ オウ エネルジ アルタナティヴ ポリマー基板上に、膜、例えば単結晶膜を形成する方法
KR20140065435A (ko) * 2011-09-27 2014-05-29 소이텍 3d 통합 프로세스들로 재료의 층들을 이동시키는 방법들 및 관련 구조들 및 디바이스들

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2756847B1 (fr) * 1996-12-09 1999-01-08 Commissariat Energie Atomique Procede de separation d'au moins deux elements d'une structure en contact entre eux par implantation ionique
FR2845518B1 (fr) 2002-10-07 2005-10-14 Commissariat Energie Atomique Realisation d'un substrat semiconducteur demontable et obtention d'un element semiconducteur
JP5089033B2 (ja) * 2005-11-04 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7803690B2 (en) * 2006-06-23 2010-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxy silicon on insulator (ESOI)
KR101295532B1 (ko) * 2010-11-11 2013-08-12 엘지디스플레이 주식회사 플렉시블 평판소자의 제조방법
FR2984597B1 (fr) * 2011-12-20 2016-07-29 Commissariat Energie Atomique Fabrication d’une structure souple par transfert de couches
FR3041364B1 (fr) 2015-09-18 2017-10-06 Soitec Silicon On Insulator Procede de transfert de paves monocristallins
FR3045677B1 (fr) * 2015-12-22 2019-07-19 Soitec Procede de fabrication d'une couche monocristalline, notamment piezoelectrique
FR3073083B1 (fr) * 2017-10-31 2019-10-11 Soitec Procede de fabrication d'un film sur un feuillet flexible

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100166A (en) * 1996-12-18 2000-08-08 Canon Kabushiki Kaisha Process for producing semiconductor article
US6346458B1 (en) * 1998-12-31 2002-02-12 Robert W. Bower Transposed split of ion cut materials
US20040224482A1 (en) * 2001-12-20 2004-11-11 Kub Francis J. Method for transferring thin film layer material to a flexible substrate using a hydrogen ion splitting technique
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US6974760B2 (en) * 2002-01-23 2005-12-13 S.O.I.Tec Silicon On Insulator Technologies S.A. Methods for transferring a useful layer of silicon carbide to a receiving substrate
KR20120098639A (ko) * 2009-10-19 2012-09-05 썽뜨르 나쇼날르 드 라 르쉐르쉐 씨엉띠삐끄 적어도 하나의 결정성 실리콘 초박층을 포함하는 다층 막 제조 방법, 및 상기 방법에 의해 얻어진 장치
JP2013541833A (ja) * 2010-08-30 2013-11-14 コミサリア ア レネルジ アトミク エ オウ エネルジ アルタナティヴ ポリマー基板上に、膜、例えば単結晶膜を形成する方法
JP2012195503A (ja) * 2011-03-17 2012-10-11 Lintec Corp 薄型半導体装置の製造方法
KR20140065435A (ko) * 2011-09-27 2014-05-29 소이텍 3d 통합 프로세스들로 재료의 층들을 이동시키는 방법들 및 관련 구조들 및 디바이스들

Also Published As

Publication number Publication date
US12052921B2 (en) 2024-07-30
KR102523181B1 (ko) 2023-04-18
US20200343441A1 (en) 2020-10-29
FR3073083B1 (fr) 2019-10-11
US11557715B2 (en) 2023-01-17
JP7170720B2 (ja) 2022-11-14
JP2021501475A (ja) 2021-01-14
EP3704735B1 (en) 2021-12-01
US20230075685A1 (en) 2023-03-09
CN111295744A (zh) 2020-06-16
SG11202003812XA (en) 2020-05-28
FR3073083A1 (fr) 2019-05-03
WO2019086503A1 (en) 2019-05-09
TWI811258B (zh) 2023-08-11
TW201924945A (zh) 2019-07-01
EP3704735A1 (en) 2020-09-09

Similar Documents

Publication Publication Date Title
US12087615B2 (en) Method for manufacturing a film on a support having a non-flat surface
EP1702357B1 (en) Substrate with determinate thermal expansion coefficient
KR102523183B1 (ko) 육방정계 결정 구조의 2차원 막을 제조하기 위한 방법
TW201411741A (zh) 以更佳效能應用單晶材料之類底材
CN114175212A (zh) 包括多晶sic载体衬底上的单晶sic薄层的复合结构制造方法
US12052921B2 (en) Method for manufacturing a film on a flexible sheet
CN113904645B (zh) 一种氮化铝/碳化硅复合声波谐振器的制备方法及谐振器
CN108565333B (zh) 一种双面带电极的超薄晶片及其制备方法
TW201802881A (zh) 用於製造用以形成三維單片積體電路之結構的方法
JP5053252B2 (ja) 半導体材料の少なくとも１つの厚い層を含むヘテロ構造の製造方法
CN121057847A (zh) 制造多个多晶碳化硅衬底的方法
CN118173432A (zh) 一种低翘曲的复合薄膜及其制备方法

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 4