KR20200078571A

KR20200078571A - 압전성 재료 기판과 지지 기판의 접합체, 그 제조 방법 및 탄성파 소자

Info

Publication number: KR20200078571A
Application number: KR1020207014752A
Authority: KR
Inventors: 유지 호리; 다카히로 야마데라
Original assignee: 엔지케이 인슐레이터 엘티디
Priority date: 2018-11-09
Filing date: 2019-11-06
Publication date: 2020-07-01
Anticipated expiration: 2039-11-06
Also published as: TWI815970B; US20200304095A1; WO2020095924A1; EP3713085A4; CN112913139A; US12101079B2; JPWO2020095924A1; TW202038489A; JP2023080110A; JP7503167B2; EP3713085A1; KR102413294B1

Abstract

압전성 재료 기판과 실리콘 기판을, 산화규소를 포함하는 접합층을 통해 접합할 때에, 접합체의 파손이나 크랙을 방지하면서, 넓은 주파수 범위에서 접합체의 실효 저항률을 향상시킨다.
실리콘을 포함하는 지지 기판(1) 상에 스퍼터링법에 의해 실리콘막(2)을 형성한다. 실리콘막(2)을 400℃ 이상, 600℃ 이하의 온도에서 열처리함으로써 중간층(3)을 생성시킨다. 압전성 재료 기판을, 산화규소를 포함하는 접합층 및 중간층(3)을 통해 지지 기판(1)에 대해 접합한다.

Description

압전성 재료 기판과 지지 기판의 접합체, 그 제조 방법 및 탄성파 소자

본 발명은 압전성 재료 기판과 지지 기판의 접합체, 그 제조 방법 및 탄성파 소자에 관한 것이다.

CMOS 디바이스의 고속화, 저소비전력화를 실현하기 위해서 SOI 기판이 널리 사용되고 있다. 그러나, SiO₂가 갖는 고정 전하에 기인하여, CMOS 디바이스의 고주파 특성이 열화하는 것이 알려져 있다(비특허문헌 1). 구체적으로는, 하지(下地) 기판으로서 고저항 실리콘을 이용하고 있음에도 불구하고, 실효 저항률이 저하되어, 전계가 누설되거나, 기생 용량이 발생하거나 한다.

이것을 방지할 목적으로, SiO₂막 바로 아래에, 캐리어 포착 준위를 다수 갖는 층(이른바 트랩 리치층)을 도입한 구조의 SOI 기판이 제안되어 있다. 구체적으로는, 다결정 실리콘층을 형성함으로써 트랩 준위를 형성한다(비특허문헌 2). 또한, 다결정 실리콘층의 미결정 사이즈를 작게 함으로써, 그 준위 밀도가 향상되어 억제 효과가 높아지는 것이 보고되어 있다(비특허문헌 3).

한편, 압전체, SiO₂막 및 실리콘 기판을 포함하는 접합 기판을 이용한 고성능 탄성파 필터가 실현되어 있다(비특허문헌 4). 그러나, 고주파 신호가 인가되는 탄성파 필터에서는, CMOS 디바이스와 마찬가지로, SiO₂막의 고정 전하에 의한 특성의 열화가 예견된다.

이 때문에, 특허문헌 1에 있어서는, 그 억제 방법으로서, 실리콘 기판 표면에 비정질 Si막 또는 다결정 Si막을 형성하는 구조가 개시되어 있다.

특허문헌 1: US 2017/0063332 A1

비특허문헌 1: "Impact of Si substrate resistivity on the non-linear behavior of RF CPW transmission lines" Proceedings of the 3rd European Microwave Integrated Circuits Conference, pages 36 to 39 비특허문헌 2: "Low-Loss CPW Lines on surface Stabilized High-Resistivity Silicon" IEEE MICROWAVE AND GUIDED WAVE LETTERS, VOL. 9, NO. 10, pages 395 to 397, OCTOBER 1999 비특허문헌 3: "A Nanocrystalline Silicon Surface-Passivation Layer on an HR-Si Substrate for RFICs" IEEE ELECTRON DEVICE LETTERS, VOL. 32, NO. 3, pages 369 to 371, MARCH 2011 비특허문헌 4: "I. H. P. SAW Technology and its Application to Microacoustic Compounds(Invited), Proceedings of IUS 2017

비정질 Si막이나 다결정 Si막은, 400℃~1000℃의 온도에서 CVD법에 의해 성막(成膜)된다. 그 때문에 성막 후에 큰 막 응력이 잔존한다. 압전체, SiO₂막 및 실리콘 기판을 포함하는 접합 기판에서는, 각각의 열팽창 계수가 크게 상이하기 때문에, 가열을 수반하는 프로세스에서 접합체의 파손이 빈발하여, 문제가 되는 것을 알 수 있었다. 막 응력을 내재하면 더욱 크랙이나 균열의 문제가 커지는 것이 판명되어 왔다.

본 발명의 과제는, 압전성 재료 기판과 실리콘 기판을, 산화규소를 포함하는 접합층을 통해 접합할 때에, 접합체의 파손이나 크랙을 방지하면서, 넓은 주파수 범위에서 접합체의 실효 저항률을 향상시키는 것이다.

본 발명에 따른 접합체의 제조 방법은,

실리콘을 포함하는 지지 기판 상에 물리 증착법에 의해 실리콘막을 형성하는 실리콘막 형성 공정,

상기 실리콘막을 400℃ 이상, 600℃ 이하의 온도에서 열처리함으로써 중간층을 생성시키는 열처리 공정, 및

압전성 재료 기판을, 산화규소를 포함하는 접합층 및 상기 중간층을 통해 상기 지지 기판에 대해 접합하는 접합 공정

을 갖는 것을 특징으로 한다.

또한, 본 발명에 따른 접합체는,

실리콘을 포함하는 지지 기판,

압전성 재료 기판,

상기 지지 기판 상에 물리 증착법에 의해 형성된 실리콘막을 400℃ 이상, 600℃ 이하의 온도에서 열처리함으로써 형성된 중간층, 및

상기 중간층과 상기 압전성 재료 기판 사이에 형성된 산화규소를 포함하는 접합층

을 구비하는 것을 특징으로 하는 접합체.

또한, 본 발명에 따른 탄성파 소자는,

상기 접합체, 및

상기 압전성 재료 기판 상에 설치되어 있는 전극

을 구비한다.

본 발명자는, 압전성 재료 기판과 실리콘 기판을, 산화규소를 포함하는 접합층을 통해 접합할 때에, 실리콘을 포함하는 지지 기판 상에 스퍼터링법에 의해 실리콘막을 형성하고, 이것을 산화규소를 포함하는 접합층을 통해 압전성 재료 기판에 대해 접합하는 것을 시도하였다. 물리 증착법은 저온 프로세스이기 때문에, 선행기술문헌에 기재된 제법과 같이 다결정 실리콘막이나 비정질 실리콘막을 형성한 경우와는 달리, 실리콘막 중의 잔류 응력이 적고, 그 결과로서 접합체의 크랙이나 균열은 억제할 수 있을 것으로 고려되었다.

이 때문에, 실제로 물리 증착법에 의해 실리콘막을 실리콘 기판 상에 형성하고, 이 실리콘막을 산화규소를 포함하는 접합층을 통해 압전성 재료 기판에 대해 접합해 보면, 접합체의 균열이나 크랙은 억제되었다. 그러나, 접합체의 실효 저항률의 주파수 특성은, 아직 개선의 여지가 있는 것이 판명되었다.

이 때문에, 본 발명자는, 실리콘 기판 상에 실리콘막을 물리 증착에 의해 성막한 후, 이 실리콘막을 400℃ 이상, 600℃ 이하의 온도에서 열처리해 보았다. 그리고, 열처리 후의 실리콘막을, 산화규소를 포함하는 접합층을 통해 압전성 재료 기판에 대해 접합해 보면, 접합체에 균열이나 크랙이 발생하기 어려운 것을 발견하였다. 게다가, 이 경우에는, 실효 저항률이 넓은 온도 범위에 걸쳐 높게 유지되는 것을 발견하고, 본 발명에 도달하였다.

한편, 본 발명자는, 물리 증착에 의해 실리콘 기판 상에 성막한 실리콘막에 대해, 상기 열처리의 전후로 미세 구조를 현미경 관찰해 보았다. 그러나, 열처리의 전후로 미세 구조에 명확한 차이를 발견할 수 없었다. 한편, 실리콘막을 열처리한 경우에는, 접합체의 실효 저항률이 넓은 온도 범위에 걸쳐 높게 유지되는 점에서, 실리콘막의 미세 구조 혹은 실리콘막과 실리콘 기판의 계면에 있어서의 미세 구조에 변화가 발생하고 있는 것은 분명하다. 그러나, 현시점에서는, 이 미세 구조 변화를 물리적 수단에 의해 명확화하는 수법이 불분명하여, 이러한 물(物)로서의 명확화는 곤란하고, 또한 비실제적이라고 고려된다.

도 1의 (a)는 지지 기판(1)을 도시하고, (b)는 지지 기판(1) 상에 실리콘막(2)을 형성한 상태를 도시하며, (c)는 실리콘막(2)을 열처리하여 중간층(3)을 형성한 상태를 도시하고, (d)는 중간층(3) 상에, 제1 산화규소층(4)을 형성한 상태를 도시한다.
도 2의 (a)는 압전성 재료 기판(5)을 도시하고, (b)는 압전성 재료 기판(5) 상에 제2 산화규소층(6)을 형성한 상태를 도시한다.
도 3의 (a)는 제1 산화규소층(4)과 제2 산화규소층(6)을 접촉시킨 상태를 도시하고, (b)는 접합체(8)를 도시한다.
도 4의 (a)는 접합체(8A)의 압전성 재료 기판(5A)을 얇게 한 상태를 도시하고, (b)는 탄성파 소자(9)를 도시한다.
도 5의 (a)는 실시예에서 이용한 CPW형 전극을 도시하고, (b)는 (a)의 Vb 부분의 확대도를 도시한다.
도 6은 실시예 및 비교예의 소자에 대해, 실효 저항률의 주파수 변화를 도시한 그래프이다.

이하, 적절히 도면을 참조하면서, 본 발명을 상세히 설명한다.

도 1의 (a)에 도시된 바와 같이, 한 쌍의 주면(主面)(1a, 1b)을 갖는 지지 기판(1)을 준비한다. 지지 기판(1)은 실리콘을 포함한다. 계속해서, 도 1의 (b)에 도시된 바와 같이, 지지 기판(1)의 주면(1a) 상에 실리콘막(2)을 물리 증착법에 의해 성막한다. 계속해서, 실리콘막(2) 및 지지 기판(1)을 400℃ 이상, 600℃ 이하의 온도에서 열처리함으로써, 실리콘을 포함하는 중간층(3)을 형성한다[도 1의 (c)]. 계속해서, 중간층(3) 상에, 제1 산화규소층(4)을 형성할 수 있다[도 1의 (d)].

한편, 도 2의 (a)에 도시된 바와 같이, 한 쌍의 주면(5a, 5b)을 갖는 압전성 재료 기판(5)을 준비한다. 계속해서, 도 2의 (b)에 도시된 바와 같이, 압전성 재료 기판(5)의 주면(5b) 상에, 산화규소를 포함하는 제2 접합층(6)을 형성한다.

적합한 실시형태에 있어서는, 제1 산화규소층(4)의 표면 및 제2 산화규소층(6)의 표면에, 각각 플라즈마를 조사(照射)함으로써 표면 활성화하여, 활성화된 접합면을 형성한다.

계속해서, 도 3의 (a)에 도시된 바와 같이, 지지 기판(1) 상의 제1 산화규소층(4)의 활성화면과, 압전성 재료 기판(5) 상의 제2 산화규소층(6)의 활성화면을 접촉시켜, 직접 접합한다. 이에 의해, 도 3의 (b)에 도시된 바와 같이 접합체(8)를 얻을 수 있다. 이 접합 단계에 있어서, 통상, 제1 산화규소층(4)과 제2 산화규소층(6)은 일체화하여, 일체의 접합층(7)을 형성한다.

이 상태에서, 압전성 재료 기판(5) 상에 전극을 설치해도 좋다. 그러나, 바람직하게는, 도 4의 (a)에 도시된 바와 같이, 압전성 재료 기판(5)의 주면(5a)을 가공해서 기판(5)을 얇게 하여, 박판화된 압전성 재료 기판(5A)을 얻는다. 도면 부호 5c는 가공면이다. 계속해서, 도 4의 (b)에 도시된 바와 같이, 접합체(8A)의 압전성 재료 기판(5A)의 가공면(5c) 상에 소정의 전극(10)을 형성하여, 탄성파 소자(9)를 얻을 수 있다.

이하, 본 발명의 각 구성 요소에 대해 순차 서술한다.

본 발명 제법에서는, 실리콘을 포함하는 지지 기판 상에 물리 증착법에 의해 실리콘막을 형성한다.

지지 기판을 구성하는 실리콘의 종류는 특별히는 한정되지 않으나, 단결정 실리콘인 것이 바람직하고, 또한 실리콘 중에 인, 붕소가 도핑되어 있어도 좋다. 또한, 지지 기판을 구성하는 실리콘은, 체적 저항률이 1000 Ω·㎝ 이상인 고저항 실리콘인 것이 바람직하다.

지지 기판 상에 실리콘막을 물리 증착법으로 성막한다. 이때, 본 발명의 관점에서는, 물리 증착을 200℃ 이하의 온도에서 행하는 것이 바람직하고, 150℃ 이하의 온도에서 행하는 것이 더욱 바람직하며, 100℃ 이하의 온도에서 행하는 것이 특히 바람직하다.

물리 증착법으로서는, 스퍼터링법이나 진공 증착법을 들 수 있다. 스퍼터링법으로서는, 막질, 성막 속도의 안정성의 관점에서 반응성 스퍼터법이 바람직하다. 구체적으로는, 금속 Si를 포함하는 타겟을 Ar 이온에 의해 스퍼터한 후에, 산소 플라즈마와 반응시킴으로써 산화규소막을 형성한다. 또한 진공 증착법에서는, 막 밀도, 표면 평활성을 향상시키기 위해서, 이온 빔 어시스트를 이용한 진공 증착법이 바람직하다. 어느 성막법에서도, 성막 중의 온도 상승은 150℃ 이하로 억제된다.

계속해서, 본 발명에서는, 실리콘막을 400℃ 이상, 600℃ 이하의 온도에서 열처리함으로써 중간층을 생성시킨다. 이에 의해, 접합체의 균열이나 크랙을 방지할 수 있을 뿐만 아니라, 넓은 주파수 범위에 걸쳐 접합체의 실효 저항률을 향상시킬 수 있다.

중간층의 두께는, 본 발명의 관점에서는, 50 ㎚ 이상인 것이 바람직하고, 100 ㎚ 이상인 것이 특히 바람직하다. 또한, 중간층의 두께는, 2 ㎛ 이하인 것이 바람직하고, 1 ㎛ 이하가 더욱 바람직하다. 열처리 시의 시간은 2시간~10시간이 바람직하고, 또한 열처리 시의 분위기는 질소나 아르곤 등의 불활성 가스 분위기, 혹은 진공 환경하가 바람직하다.

계속해서, 압전성 재료 기판을, 산화규소를 포함하는 접합층 및 상기 중간층을 통해 지지 기판에 대해 접합한다. 이 경우에는, 중간층 상에 산화규소층을 형성하고, 이 산화규소층을 압전성 재료 기판에 대해 직접 접합할 수 있다. 혹은, 지지 기판 상의 중간층 상에 제1 산화규소층을 형성하고, 압전성 재료 기판 상에 제2 산화규소층을 형성하며, 제1 산화규소층과 상기 제2 산화규소층을 직접 접합함으로써 접합층을 생성시킬 수 있다.

중간층 상, 압전성 재료 기판 상에 산화규소층을 형성할 때, 이 산화규소층의 성막 방법은 한정되지 않으나, 스퍼터링, 화학적 기상 성장법(CVD), 증착을 예시할 수 있다. 중간층 상에 산화규소층을 형성하기 위해서는, 중간층에의 산소의 스퍼터링이나 이온 주입, 산화 분위기하에서의 가열에 의해 산화규소층을 형성할 수 있다.

산화규소를 포함하는 접합층의 두께는, 본 발명의 관점에서는, 0.05 ㎛ 이상인 것이 바람직하고, 0.1 ㎛ 이상인 것이 더욱 바람직하며, 0.2 ㎛ 이상인 것이 특히 바람직하다. 또한, 접합층의 두께는, 3 ㎛ 이하인 것이 바람직하고, 2.5 ㎛ 이하가 바람직하며, 2.0 ㎛ 이하가 더욱 바람직하다.

압전성 재료 기판은, 탄탈산리튬(LT) 단결정, 니오브산리튬(LN) 단결정, 니오브산리튬-탄탈산리튬 고용체가 바람직하다. 이들은 탄성파의 전파 속도가 빠르고, 전기 기계 결합 계수가 크기 때문에, 고주파수 또한 광대역 주파수용의 탄성 표면파 디바이스로서 적합하다.

또한, 압전성 재료 기판(5)의 각 주면(5a, 5b)의 법선 방향은, 특별히 한정되지 않으나, 예컨대 압전성 재료 기판이 탄탈산리튬을 포함할 때에는, 탄성 표면파의 전파 방향인 X축을 중심으로, Y축으로부터 Z축으로 32°~55° 회전한 방향의 것, 오일러각 표시로 (180°, 58°~35°, 180°)를 이용하는 것이 전파 손실이 작기 때문에 바람직하다. 압전성 재료 기판이 니오브산리튬을 포함할 때에는, (가) 탄성 표면파의 전파 방향인 X축을 중심으로, Z축으로부터 -Y축으로 37.8° 회전한 방향의 것, 오일러각 표시로 (0°, 37.8°, 0°)를 이용하는 것이 전기 기계 결합 계수가 크기 때문에 바람직하다. 또는, (나) 탄성 표면파의 전파 방향인 X축을 중심으로, Y축으로부터 Z축으로 40°~65° 회전한 방향의 것, 오일러각 표시로 (180°, 50°~25°, 180°)를 이용하는 것이 고음속이 얻어지기 때문에 바람직하다. 또한, 압전성 재료 기판의 크기는, 특별히 한정되지 않으나, 예컨대 직경 100 ㎜~200 ㎜, 두께가 0.15 ㎛~1 ㎛이다.

압전성 재료 기판의 표면과 중간층 상의 산화규소층을 직접 접합하기 전, 혹은 제1 산화규소층과 제2 산화규소층을 직접 접합하기 전에는, 압전성 재료 기판, 각 산화규소층에 150℃ 이하에서 산소 플라즈마를 조사하여, 각 표면을 활성화시키는 것이 바람직하다.

이러한 표면 활성화 시의 압력은, 100 ㎩ 이하가 바람직하고, 80 ㎩ 이하가 더욱 바람직하다. 또한, 분위기는 산소만이어도 좋으나, 산소 외에, 질소 가스를 함유하고 있어도 좋다.

산소 플라즈마 조사 시의 온도는 150℃ 이하로 한다. 이에 의해, 접합 강도가 높고, 또한 압전성 재료의 열화가 없는 접합체가 얻어진다. 이 관점에서, 산소 플라즈마 조사 시의 온도를 150℃ 이하로 하지만, 100℃ 이하로 하는 것이 더욱 바람직하다.

압전성 재료 기판의 표면에의 산소 플라즈마 조사 시의 에너지는, 100 W~150 W가 바람직하다. 또한, 산소 플라즈마 조사 시의 에너지와 조사 시간의 곱은, 20 Wh~50 Wh가 바람직하다. 또한, 산소 플라즈마의 조사 시간은, 30분 이상인 것이 바람직하다.

또한, 산화규소층의 표면 상에의 플라즈마 조사 시의 압력은, 100 ㎩ 이하가 바람직하고 80 ㎩ 이하가 더욱 바람직하다. 이때의 에너지는, 30 W~120 W가 바람직하다. 또한, 플라즈마 조사 시의 에너지와 조사 시간의 곱은, 1 Wh 이하가 바람직하다.

적합한 실시형태에 있어서는, 플라즈마 처리 전에, 압전성 재료 기판의 표면 및 각 산화규소층의 표면을 평탄화 가공한다. 각 표면을 평탄화하는 방법은, 랩(lap) 연마, 화학 기계 연마 가공(CMP) 등이 있다. 또한, 평탄면의 산술 평균 거칠기 Ra는, 1.0 ㎚ 이하가 바람직하고, 0.3 ㎚ 이하가 더욱 바람직하다.

계속해서, 제1 산화규소층과 제2 산화규소층을 접촉시키거나, 혹은 산화규소층과 압전성 재료 기판을 접촉시켜, 직접 접합한다. 이후, 어닐링 처리를 행함으로써, 접합 강도를 향상시키는 것이 바람직하다. 어닐링 처리 시의 온도는, 100℃ 이상, 300℃ 이하가 바람직하다.

본 발명의 접합체는, 탄성파 소자에 대해 적합하게 이용할 수 있다.

탄성파 소자로서는, 탄성 표면파 디바이스나 램파 소자, 박막 공진자(FBAR) 등이 알려져 있다. 예컨대, 탄성 표면파 디바이스는, 압전성 재료 기판의 표면에, 탄성 표면파를 여진하는 입력측의 IDT(Interdigital Transducer) 전극(빗형 전극, 발형 전극이라고도 함)과 탄성 표면파를 수신하는 출력측의 IDT 전극을 설치한 것이다. 입력측의 IDT 전극에 고주파 신호를 인가하면, 전극 사이에 전계가 발생하고, 탄성 표면파가 여진되어 압전성 재료 기판 상을 전파해 간다. 그리고, 전파 방향에 설치된 출력측의 IDT 전극으로부터, 전파된 탄성 표면파를 전기 신호로서 취출할 수 있다.

압전성 재료 기판 상의 전극(전극 패턴)을 구성하는 재질은, 알루미늄, 알루미늄 합금, 구리, 금이 바람직하고, 알루미늄 또는 알루미늄 합금이 더욱 바람직하다. 알루미늄 합금은, Al에 0.3 중량% 내지 5 중량%의 Cu를 섞은 것을 사용하는 것이 바람직하다. 이 경우, Cu 대신에 Ti, Mg, Ni, Mo, Ta를 사용해도 좋다.

실시예

(실시예 1)

도 1 내지 도 4를 참조하면서 설명한 바와 같이 하여, 본 발명의 실시예에 따른 접합체를 얻었다.

구체적으로는, 두께가 0.23 ㎜이고 150 ㎜ 직경의 고저항(≥2 ㏀·㎝) Si 기판(지지 기판)(1)을 준비하였다. 이 지지 기판(1)을 스퍼터링 장치(싱크론사 제조 「RAS-1100BII」)에 도입하여, 약 500 ㎚ 두께의 실리콘막(2)을 성막하였다. 이때의 성막 조건은 이하에 나타내는 바와 같다.

바이어스 전력: 6000 W

Ar 가스 유량: 100 sccm

마이크로파 전력: 1500 W

레이트: 0.3 ㎚/sec

성막 시의 챔버 내 압력: 0.1 ㎩

계속해서, 실리콘막(2)이 형성된 지지 기판(1)을 챔버로부터 취출하고, 클린 오븐으로, 500℃의 온도에서 10시간 열처리함으로써, 중간층(3)을 생성시켰다. 열처리 시의 분위기는 질소 분위기이고, 분위기 압력은 1 atm이다.

계속해서, 열처리 후의 지지 기판(1)을 재차 스퍼터링 장치에 도입하고, 다음으로 SiO₂를 포함하는 제1 산화규소층(4)을 600 ㎚의 두께로 성막하였다. 이와 동시에, 두께가 0.25 ㎜이고 양면이 경면인 42°Y 커트 블랙 탄탈산리튬 기판을 포함하는 압전성 재료 기판(5)을 동일한 챔버에 도입하여, 제2 산화규소층(6)을 성막하였다. 이때의 성막 조건은 이하와 같다. 단, 스퍼터링에 의해 실리콘을 성막할 때에, 실리콘을 산화시키기 위해서 O₂ 가스를 유량 200 sccm으로 도입하였다.

바이어스 전력: 6000 W

Ar 가스 유량: 100 sccm

마이크로파 전력: 1500 W

레이트: 0.3 ㎚/sec

성막 시의 챔버 내 압력: 0.1 ㎩

성막 후의 지지 기판(1) 및 압전성 재료 기판(5)을 챔버로부터 취출하고, 제1 산화규소층(4) 및 제2 산화규소층(6)을 각각 약 100 ㎚의 두께에 걸쳐 CMP(화학 기계 연마)하였다. 이 후의 각 표면의 Ra는 0.2 ㎚ 정도이고, 매우 매끄러운 평활면이 얻어졌다.

계속해서, 제1 산화규소층(4) 및 제2 산화규소층(6)의 각 표면을 각각 세정하여, 각 표면으로부터 파티클을 제거하였다. 세정한 제1 및 제2 산화규소층을, 도 3의 (a)에 도시된 바와 같이 접촉시켜, 플라즈마 활성화 접합하였다. 충분한 접합 강도를 얻기 위해서, 120℃의 오븐에서 10시간 유지하였다. 오븐으로부터 취출한 접합체(8)의 압전성 재료 기판을 연삭 및 연마함으로써, 최종적으로 1 ㎛의 두께까지 얇게 하였다.

이와 같이 하여 제작한 접합체(8A)의 고주파 특성을 평가할 목적으로, 도 5의 (a), (b)에 도시된 바와 같은 형태의 코플래너(coplanar) 도파로(CPW)를 압전성 재료 기판 상에 제작하였다. 단, 도 5의 (a)는 CPW의 평면적 패턴을 도시하고, 도 5의 (b)는 도 5의 (a)의 CPW 말단 부분의 형상을 도시한다. 또한, CPW의 설계 제원을 이하에 나타낸다.

L1: 2100 ㎛

L2: 2500 ㎛

L3: 3100 ㎛

W1: 60 ㎛

W2: 3000 ㎛

G1: 340 ㎛

CPW의 양단에 테크노 프로브사 제조의 고주파 프로브(TP40-GSG-250-N-L)를 접촉시키고, CPW의 S 파라미터를 키사이트 테크놀러지사 제조 네트워크 애널라이저 「PNA-X」로 측정하였다. 측정 데이터로부터, 접합체의 실효 저항률을 션트·스루법에 기초하여 산출하였다. 도 6에 실효 저항률의 주파수 변화를 도시한다(실시예 1).

(비교예 1)

본 예에서는, 트랩 리치층으로서 작용하는 중간층(3)을 형성하지 않고, 지지 기판 상에 산화규소층(4)을 형성하였다. 그 외에는 실시예 1과 동일하게 하여 접합체를 얻었다. 이 접합체에 대해, 실시예 1과 동일하게 하여 실효 저항률의 주파수 변화를 측정하고, 결과를 도 6에 도시한다.

그 결과, 실시예 1에서는, 트랩 리치층이 없는 비교예 1에 대해, 주파수의 전역에 걸쳐 실효 저항률이 현저히 높아지고 있었다. 예컨대, 1 ㎓에서는, 비교예 1에 있어서의 실효 저항률이 1×10⁴ Ω·㎝이지만, 실시예 1에서는 3×10⁴ Ω·㎝이며, 실효 저항률이 3배나 높아지고 있었다. 즉, 실시예 1에서는, 특히 고주파 영역에서의 특성 개선을 확인할 수 있었다.

(비교예 2)

본 예에서는, 실시예 1과 동일하게 하여 접합체를 제작하였으나, 단 스퍼터링법에 의해 형성한 실리콘층(2)의 열처리를 행하지 않았다. 이 접합체에 대해, 실시예 1과 동일하게 하여 실효 저항률의 주파수 변화를 측정하고, 결과를 도 6에 도시한다.

그 결과, 실시예 1에서는, 비교예 2에 대해, 주파수의 전역에 걸쳐 실효 저항률이 현저히 높아지고 있었다. 예컨대, 1 ㎓에서는, 비교예 2에 있어서의 실효 저항률이 2×10⁴ Ω·㎝이지만, 실시예 1에서는 3×10⁴ Ω·㎝이며, 실효 저항률이 1.5배나 높아지고 있었다. 이것은 스퍼터링에 의해 실리콘 기판 상에 성막한 실리콘층이 열처리에 의해 성상을 변화시켜, 실효 저항률을 향상시키는 것을 의미하고 있다.

(비교예 3)

실시예 1과 동일하게 하여 접합체를 제작하였다. 단, 지지 기판 상에 스퍼터링법에 의해 실리콘막(2)을 형성하지 않았다. 그 대신에, 지지 기판 상에, LP-CVD법에 의해 700℃에서 다결정 실리콘을 500 ㎚의 두께로 성막하였다. 이 접합체에 대해, 실시예 1과 동일하게 하여 실효 저항률의 주파수 변화를 측정하고, 결과를 도 6에 도시한다.

그 결과, 실효 저항률의 주파수 변화는, 비교예 2와 거의 동등하였다.

(내열성 시험)

실시예 1 및 비교예 1, 2, 3의 각 접합체를, 각각 온도 250℃의 클린 오븐에 투입하고, 20시간 경과 후에 각 접합체를 취출하였다. 그 결과, 실시예 1, 비교예 1, 2의 접합체는, 크랙이나 균열이 없고, 저온 성막에 의한 잔류 응력 억제의 효과를 확인할 수 있었다. 이에 비해, 비교예 3의 접합체는 둘로 갈라져 있었다.

Claims

실리콘을 포함하는 지지 기판 상에 물리 증착법에 의해 실리콘막을 형성하는 실리콘막 형성 공정,
상기 실리콘막을 400℃ 이상, 600℃ 이하의 온도에서 열처리함으로써 중간층을 생성시키는 열처리 공정, 및
압전성 재료 기판을, 산화규소를 포함하는 접합층 및 상기 중간층을 통해 상기 지지 기판에 대해 접합하는 접합 공정
을 포함하는 것을 특징으로 하는 접합체의 제조 방법.
제1항에 있어서, 상기 접합 공정은,
상기 중간층 상에 제1 산화규소층을 형성하는 공정,
상기 압전성 재료 기판 상에 제2 산화규소층을 형성하는 공정, 및
상기 제1 산화규소층과 상기 제2 산화규소층을 직접 접합함으로써 상기 접합층을 생성시키는 공정
을 포함하는 것을 특징으로 하는 방법.
제1항 또는 제2항에 있어서, 상기 물리 증착법을 200℃ 이하의 온도에서 행하는 것을 특징으로 하는 방법.
제1항 내지 제3항 중 어느 한 항에 있어서, 상기 압전성 재료 기판은, 니오브산리튬, 탄탈산리튬 및 니오브산리튬-탄탈산리튬으로 이루어지는 군에서 선택된 재질을 포함하는 것을 특징으로 하는 방법.
제1항 내지 제4항 중 어느 한 항에 있어서, 상기 압전성 재료 기판을 상기 지지 기판에 대해 접합한 후, 상기 압전성 재료 기판의 두께를 연마에 의해 작게 하는 것을 특징으로 하는 방법.
실리콘을 포함하는 지지 기판,
압전성 재료 기판,
상기 지지 기판 상에 물리 증착법에 의해 형성된 실리콘막을 400℃ 이상, 600℃ 이하의 온도에서 열처리함으로써 형성된 중간층, 및
상기 중간층과 상기 압전성 재료 기판 사이에 형성된 산화규소를 포함하는 접합층
을 구비하는 것을 특징으로 하는 접합체.
제6항에 있어서, 상기 물리 증착법은 200℃ 이하의 온도에서 행해지는 것을 특징으로 하는 접합체.
제6항 또는 제7항에 있어서, 상기 압전성 재료 기판은, 니오브산리튬, 탄탈산리튬 및 니오브산리튬-탄탈산리튬으로 이루어지는 군에서 선택된 재질을 포함하는 것을 특징으로 하는 접합체.
제6항 내지 제8항 중 어느 한 항에 기재된 접합체, 및
상기 압전성 재료 기판 상에 설치되어 있는 전극
을 구비하는 것을 특징으로 하는 탄성파 소자.