KR20200080194A - 메모리 소자 및 그 제조 방법 - Google Patents

메모리 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20200080194A
KR20200080194A KR1020190175590A KR20190175590A KR20200080194A KR 20200080194 A KR20200080194 A KR 20200080194A KR 1020190175590 A KR1020190175590 A KR 1020190175590A KR 20190175590 A KR20190175590 A KR 20190175590A KR 20200080194 A KR20200080194 A KR 20200080194A
Authority
KR
South Korea
Prior art keywords
electrode
change layer
resistance change
unit process
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020190175590A
Other languages
English (en)
Other versions
KR102275269B1 (ko
Inventor
박태주
석태준
김대웅
니 나바 바 푸소 물라
Original Assignee
한양대학교 에리카산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 에리카산학협력단 filed Critical 한양대학교 에리카산학협력단
Publication of KR20200080194A publication Critical patent/KR20200080194A/ko
Application granted granted Critical
Publication of KR102275269B1 publication Critical patent/KR102275269B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H01L45/1616—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H01L45/147—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

메모리 소자가 제공된다. 상기 메모리 소자는, 제1 전극, 상기 제1 전극 상에 배치되고, 알칼리 금속 및 전이 금속을 포함하는 저항 변화층, 및 상기 저항 변화층 상에 배치된 제2 전극을 포함하되, 상기 저항 변화층 내의 상기 알칼리 금속의 함량은 40 at% 초과 88 at% 미만인 것을 포함할 수 있다.

Description

메모리 소자 및 그 제조 방법 {Memory device and fabricating method of thereof}
본 발명은 메모리 소자 및 그 제조 방법에 관한 것으로서, 보다 구체적으로는 제1 전극 및 제2 전극 사이에 금속 산화물층이 배치된 메모리 소자 및 그 제조 방법에 관련된 것이다.
다양한 IoT 기반 기술 및 제품이 상용화됨에 따라 세계 전반에서 메모리 수요가 급증하고 있으며 그에 따라 데이터 저장 및 관리를 위한 전력소모가 기하급수적으로 증가하고 있는 추세이다. 이러한 전력소모량 증가의 근본적인 제어를 위해선 메모리 소자 자체의 전력소모량 개선이 필수적이다.
저항변화 메모리(ReRAM)는 차세대 저전력 메모리 중 하나로써, 메모리 구동시 기존의 비휘발성 메모리에 비해 50~100배 적은 전력을 소모한다. Conductive Bridging RAM(CBRAM)은 금속 이온의 전도성 필라멘트 형성/분산을 통한 소재의 저항변화로 메모리가 구동되는 ReRAM의 한 종류이다. 이때 금속 이온의 이동도에 의해 메모리 구동시의 전력 소모량이 결정되므로 고이동도를 갖는 금속 이온을 CBRAM 구조에 적용하여 구현할수 있는 기술개발이 필수적이다.
이에 따라, 저항변화 메모리와 관련된 다양한 기술들이 연구되고 있다. 예를 들어, 대한민국 특허 공개 공보 10-2016-0122133(출원번호: 10-2016-7020931, 출원인: 마이크로칩 테크놀로지 인코포레이티드)에는, 기판상에 하부 전극 층을 형성하는 것, 산화물 구역을 형성하기 위해 상기 하부 전극 층의 노출된 구역을 산화시키는 것, 상기 산화물 구역에 인접한(proximate) 상기 하부 전극 층의 구역을 제거하고, 이로써 상기 산화물 구역에 인접 한 뾰족한 팁 구역을 갖는 하부 전극을 형성하는 것, 그리고 전해질 구역이 상부 전극과 상기 하부 전극의 뾰족한 팁 구역 사이에 배치되도록 적어도 상기 하부 전극 및 상 기 산화물 구역의 일부분 위에 상기 전해질 구역 및 상기 상부 전극을 형성하는 것을 포함하는 저항성 메모리 셀 형성 방법이 개시되어 있다. 이 밖에도, 저항변화 메모리와 관련된 다양한 기술들이 지속적으로 연구개발되고 있다.
대한민국 특허 공개 공보 10-2016-0122133
본 발명이 해결하고자 하는 일 기술적 과제는, 전력 소모량이 감소된 메모리 소자 및 그 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 작동 속도가 향상된 메모리 소자 및 그 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 높은 양산성을 갖는 메모리 소자 및 그 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, CBRAM으로 사용되는 메모리 소자 및 그 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 기술적 과제는 상술된 것에 제한되지 않는다.
상술된 기술적 과제들을 해결하기 위해 본 발명은 메모리 소자를 제공한다.
일 실시 예에 따르면, 상기 메모리 소자는 제1 전극, 상기 제1 전극 상에 배치되고, 알칼리 금속 및 전이 금속을 포함하는 저항 변화층, 및 상기 저항 변화층 상에 배치된 제2 전극을 포함하되, 상기 저항 변화층 내의 상기 알칼리 금속의 함량은 40 at% 초과 88 at% 미만인 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 전극 또는 상기 제2 전극에 중 어느 하나의 전극에 전압이 인가되는 경우, 상기 알칼리 금속의 이온은 상기 제1 전극 및 상기 제2 전극을 연결하는 이온 브릿지(bridge)를 형성하는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 전극 또는 상기 제2 전극 사이에 기준 전압 이상의 하이 레벨(high level) 전압이 인가되는 경우 상기 제1 전극 및 상기 제2 전극 사이에 상기 이온 브릿지가 형성되어 상기 저항 변화층은 저(low)저항 상태를 갖고, 상기 제1 전극 또는 상기 제2 전극 사이에 상기 기준 전압 이하의 로우 레벨(low level) 전압이 인가되는 경우 상기 제1 전극 및 상기 제2 전극 사이에 형성된 상기 이온 브릿지가 끊어져 상기 저항 변화층은 고(high)저항 상태를 갖는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 저항 변화층 내에서 상기 알칼리 금속의 함량은 상기 전이 금속의 함량 보다 높은 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 알칼리 금속은 리튬(Li)을 포함하고, 상기 전이 금속은 알루미늄(Al)을 포함할 수 있다.
일 실시 예에 따르면, 상기 저항 변화층은, 상기 알칼리 금속을 포함하는 제1 저항 변화층 및 상기 전이 금속을 포함하는 제2 저항 변화층을 포함하되, 상기 제1 저항 변화층 및 상기 제2 저항 변화층은, 교대로 복수개 배치되는 것을 포함할 수 있다.
상술된 기술적 과제들을 해결하기 위해 본 발명은 CBRAM을 제공한다.
일 실시 예에 따르면, 상기 CBRAM은 상술된 실시 예에 따른 메모리 소자를 포함할 수 있다.
상술된 기술적 과제들을 해결하기 위해 본 발명은 메모리 소자의 제조 방법을 제공한다.
일 실시 예에 따르면, 상기 메모리 소자의 제조 방법은 기판 상에 제1 전극을 형성하는 단계, 알칼리 금속을 포함하는 제1 전구체 및 제1 반응 소스를 반응 시키는 제1 유닛 공정(first unit process), 전이 금속을 포함하는 제2 전구체 및 제2 반응 소스를 반응시키는 제2 유닛 공정(second unit process)을 수행하여, 상기 제1 전극 상에 상기 알칼리 금속 및 상기 전이 금속을 포함하는 저항 변화층을 형성하는 단계, 및 상기 저항 변화층 상에 제2 전극을 형성하는 단계를 포함하고, 상기 제1 유닛 공정 및 상기 제2 유닛 공정은 각각 복수회 반복 수행되되, 상기 제1 유닛 공정 및 상기 제2 유닛 공정의 반복 수행 비율을 제어하여, 상기 저항 변화층 내의 상기 알칼리 금속의 함량을 제어하는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 유닛 공정의 반복 수행 비율은, 상기 제2 유닛 공정의 반복 수행 비율 대비 4배 초과 16배 미만으로 제어되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 유닛 공정은, 상기 제1 전극 상에 상기 제1 전구체를 제공하는 단계, 및 상기 제1 전구체가 제공된 상기 제1 전극 상에 상기 제1 반응 소스를 제공하는 단계를 포함하고, 상기 제2 유닛 공정은, 상기 제1 전극 상에 상기 제2 전구체를 제공하는 단계, 및 상기 제2 전구체가 제공된 상기 제1 전극 상에 상기 제2 반응 소스를 제공하는 단계를 포함할 수 있다.
일 실시 예에 따르면, 상기 저항 변화층 내의 상기 알칼리 금속의 함량이 상기 전이 금속의 함량보다 높도록, 상기 제1 유닛 공정 및 상기 제2 유닛 공정의 온도가 제어되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 유닛 공정 및 상기 제2 유닛 공정은 90℃ 이하의 온도에서 수행되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 전구체는 LiHMDS(Lithium bis(trimethylsilyl)amide)를 포함하고, 상기 제2 전구체는 TMA(Trimethylaluminium)을 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 반응 소스 및 상기 제2 반응 소스는 서로 동일하고, 상기 제1 반응 소스 및 상기 제2 반응 소스는 H2O를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 소자의 제조 방법은, 기판 상에 제1 전극을 형성하는 단계, 알칼리 금속을 포함하는 제1 전구체 및 제1 반응 소스를 반응 시키는 제1 유닛 공정(first unit process), 전이 금속을 포함하는 제2 전구체 및 제2 반응 소스를 반응시키는 제2 유닛 공정(second unit process)을 수행하여, 상기 제1 전극 상에 상기 알칼리 금속 및 상기 전이 금속을 포함하는 저항 변화층을 형성하는 단계, 및 상기 저항 변화층 상에 제2 전극을 형성하는 단계를 포함하고, 상기 제1 유닛 공정 및 상기 제2 유닛 공정은 각각 복수회 반복 수행되되, 상기 제1 유닛 공정 및 상기 제2 유닛 공정의 반복 수행 비율을 제어하여, 상기 저항 변화층 내의 상기 알칼리 금속의 함량이 제어될 수 있다. 이에 따라, 구동시 전력소모량이 낮고 작동 속도가 빠른 메모리 소자가 제공될 수 있다. 또한, 상기 저항 변화층이 원자층 증착법(ALD)으로 형성됨에 따라, 높은 양산성을 가질 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 소자의 제조 방법을 설명하는 순서도이다.
도 2는 본 발명의 실시 예에 따른 메모리 소자의 제조 방법 중 제1 전극 형성 단계를 나타내는 도면이다.
도 3 내지 도 5는 본 발명의 실시 예에 따른 메모리 소자의 제조 방법 중 저항 변화층 형성 단계를 나타내는 도면이다.
도 6은 본 발명의 실시 예에 따른 메모리 소자를 나타내는 도면이다.
도 7은 본 발명의 실시 예에 따른 메모리 소자가 포함하는 저항 변화층 내에 이온 브릿지가 형성된 것을 나타내는 도면이다.
도 8은 본 발명의 실시 예에 따른 CBRAM의 스위칭 특성을 나타내는 그래프이다.
도 9는 저항 변화층이 포함하는 Li의 농도에 따른 Reset Current를 나타내는 그래프이다.
도 10은 저항 변화층이 포함하는 Li의 농도에 따른 On current 및 Off current를 나타내는 그래프이다.
도 11은 저항 변화층이 포함하는 Li의 농도에 따른 ION/IOFF ratio를 나타내는 그래프이다.
도 12는 저항 변화층이 포함하는 Li의 농도에 따른 CBRAM의 동작 전류 특성을 나타내는 그래프이다.
도 13은 서로 다른 온도에서 형성된 저항 변화층의 성장 속도를 나타내는 그래프이다.
도 14는 서로 다른 온도에서 형성된 저항 변화층의 이온 전도도를 나타내는 그래프이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명할 것이다. 그러나 본 발명의 기술적 사상은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화 될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
또한, 본 명세서의 다양한 실시 예 들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에 제 1 구성요소로 언급된 것이 다른 실시 예에서는 제 2 구성요소로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 또한, 본 명세서에서 '및/또는'은 전후에 나열한 구성요소들 중 적어도 하나를 포함하는 의미로 사용되었다.
명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안 된다. 또한, 본 명세서에서 "연결"은 복수의 구성 요소를 간접적으로 연결하는 것, 및 직접적으로 연결하는 것을 모두 포함하는 의미로 사용된다.
또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.
도 1은 본 발명의 실시 예에 따른 메모리 소자의 제조 방법을 설명하는 순서도이고, 도 2는 본 발명의 실시 예에 따른 메모리 소자의 제조 방법 중 제1 전극 형성 단계를 나타내는 도면이고, 도 3 내지 도 5는 본 발명의 실시 예에 따른 메모리 소자의 제조 방법 중 저항 변화층 형성 단계를 나타내는 도면이고, 도 6은 본 발명의 실시 예에 따른 메모리 소자를 나타내는 도면이고, 도 7은 본 발명의 실시 예에 따른 메모리 소자가 포함하는 저항 변화층 내에 이온 브릿지가 형성된 것을 나타내는 도면이다.
도 1 및 도 2를 참조하면, 기판(100) 상에 제1 전극(200)이 형성될 수 있다(S100). 일 실시 예에 따르면, 상기 기판(100)은 반도체 기판일 수 있다. 예를 들어, 상기 기판(100)은 실리콘 산화물(SiO2) 기판 일 수 있다. 이와 달리, 다른 실시 예에 따르면, 상기 기판(100)은 금속 기판, 플라스틱 기판, 또는 유리 기판 등일 수 있다.
상기 제1 전극(200)은 도전성 금속 물질을 포함할 수 있다. 예를 들어, 상기 제1 전극(200)은 백금(Pt), 루테늄(Ru), 티타늄 질화물(TiN), 및 탄탈륨 질화물(TaN) 중 어느 하나를 포함할 수 있다. 일 실시 예에 따르면, 상기 제1 전극(200)은 물리적 증착법을 이용하여 상기 기판(100) 상에 형성될 수 있다. 예를 들어, 상기 물리적 증착법은 스퍼터링(sputtering)을 포함할 수 있다.
도 1 내지 도 5를 참조하면, 상기 제1 전극(200) 상에 저항 변화층(300)이 형성될 수 있다(S200). 후술되는 바와 같이, 상기 제1 전극(200) 및 제2 전극(400) 사이에 기준 전압 이상의 전압이 인가되는 경우, 상기 저항 변화층(300)에는 상기 제1 전극(200) 및 상기 제2 전극(400) 사이를 연결하는 이온 브릿지(bridge)가 형성될 수 있다. 또한, 상기 저항 변화층(300)은 후술되는 상기 제1 전극(200) 및 제2 전극(400)에 인가되는 전압의 크기에 따라, 저항이 변화될 수 있다. 보다 구체적인 설명은 후술된다.
일 실시 예에 따르면, 상기 저항 변화층(300)은 원자층 증착법(Atomic Layer Deposition)으로 형성될 수 있다. 구체적으로, 상기 저항 변화층(300) 형성 단계는, 도 3에 도시된 바와 같이, 상기 제1 전극(200) 상에 제1 전구체를 제공하는 단계, 퍼지(purge) 단계, 상기 제1 전구체가 제공된 상기 제1 전극(200) 상에 제1 반응 소스를 제공하는 단계, 퍼지(purge) 단계, 상기 제1 전극(200) 상에 제2 전구체를 제공하는 단계, 퍼지(purge) 단계, 상기 제2 전구체가 제공된 상기 제1 전극(200) 상에 제2 반응 소스를 제공하는 단계, 및 퍼지(purge) 단계를 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 전구체는 알칼리 금속을 포함할 수 있다. 예를 들어, 상기 알칼리 금속은 리튬(Li)을 포함할 수 있다. 구체적으로, 상기 제1 전구체는 LiHMDS(Lithium bis(trimethylsilyl)amide)를 포함할 수 있다. 이와 달리, 상기 제2 전구체는 전이 금속을 포함할 수 있다. 예를 들어, 상기 전이 금속은 알루미늄(Al)을 포함할 수 있다. 구체적으로, 상기 제2 전구체는 TMA(Trimethylaluminium)을 포함할 수 있다. 일 실시 예에 따르면, 상기 제1 반응 소스 및 상기 제2 반응 소스는 서로 같을 수 있다. 예를 들어, 상기 제1 반응 소스 및 상기 제2 반응 소스는 물(H2O)을 포함할 수 있다. 이에 따라, 상기 저항 변화층(300)은, 상기 알칼리 금속(예를 들어, 리튬), 상기 전이 금속(예를 들어, 알루미늄), 및 산소(O)를 포함할 수 있다.
다른 예를 들어, 상기 제1 반응 소스 및 상기 제2 반응 소스는 서로 다를 수 있다. 예를 들어, 상기 제1 반응 소스는, 오존(O3)이고, 상기 제2 반응 소스는 물(H2O)일 수 있다. 이 경우, 누설전류 감소 효과가 향상될 수 있다.
상기 제1 전구체 제공 단계-퍼지 단계-제1 반응 소스 제공 단계-퍼지 단계는 제1 유닛 공정(first unit process)로 정의될 수 있다. 반면, 상기 제2 전구체 제공 단계-퍼지 단계-제2 반응 소스 제공 단계-퍼지 단계는 제2 유닛 공정(second unit process)로 정의될 수 있다. 또한, 상기 제1 유닛 공정 및 상기 제2 유닛 공정이 순차적으로 수행되는 경우, 상기 제1 유닛 공정 및 상기 제2 유닛 공정은 그룹 공정(group process)로 정의될 수 있다.
일 실시 예에 따르면, 상기 제1 유닛 공정이 수행되는 경우, 제1 저항 변화층(310)이 형성될 수 있다. 즉, 상기 제1 전구체 및 상기 제1 반응 소스가 반응되어, 상기 제1 저항 변화층(310)이 형성될 수 있다. 이와 달리, 상기 제2 유닛 공정이 수행되는 경우, 제2 저항 변화층(320)이 형성될 수 있다. 즉, 상기 제2 전구체 및 상기 제2 반응 소스가 반응되어, 상기 제2 저항 변화층(320)이 형성될 수 있다.
일 실시 예에 따르면, 상기 그룹 공정은 반복적으로 수행될 수 있다. 이에 따라, 상기 제1 전극(200) 상에 상기 제1 저항 변화층(310) 및 상기 제2 저항 변화층(320)이 교대로, 그리고 반복적으로 형성될 수 있다. 이 경우, 복수의 상기 제1 저항 변화층(310) 및 복수의 상기 제2 저항 변화층(320)은 상기 저항 변화층(300)으로 정의될 수 있다.
다른 실시 예에 따르면, 상기 제1 유닛 공정 및 상기 제2 유닛 공정이 각각 복수회 반복 수행될 수 있다. 상기 제1 유닛 공정이 및 상기 제2 유닛 공정이 복수회 반복 수행되는 경우, 상기 제1 저항 변화층(310) 및 상기 제2 저항 변화층(320)의 두께가 각각 제어될 수 있다. 예를 들어, 상기 제1 유닛 공정의 반복 수행 횟수가 증가되는 경우, 상기 제1 저항 변화층(310)의 두께가 증가될 수 있다. 또한, 상기 제2 유닛 공정의 반복 수행 횟수가 증가되는 경우, 상기 제2 저항 변화층(320)의 두께가 증가될 수 있다. 이에 따라, 상기 제1 전극(200) 상에 두께가 제어된 상기 제1 저항 변화층(310) 및 제2 저항 변화층(320)이 배치될 수 있다. 이 경우, 두께가 제어된 상기 제1 저항 변화층(310) 및 상기 제2 저항 변화층(320)은 상기 저항 변화층(300)으로 정의될 수 있다.
일 실시 예에 따르면, 상기 저항 변화층(300)은 상기 제1 저항 변화층(310) 및 상기 제2 저항 변화층(320)이 물리적 및 시각적으로 구분되지 않을 수 있다. 보다 구체적으로, 상기 제1 저항 변화층(310) 및 상기 제2 저항 변화층(320)이 각각 소정의 두께 이상의 두께를 갖지 못하는 경우, 상기 저항 변화층(300) 내에서 상기 제1 저항 변화층(310) 및 상기 제2 저항 변화층(320)이 물리적 및 시각적으로 구분되지 않을 수 있다.
이와 달리, 다른 실시 예에 따르면, 상기 저항 변화층(300)은 상기 제1 저항 변화층(310) 및 상기 제2 저항 변화층(320)이 물리적 및 시각적으로 구분될 수 있다. 보다 구체적으로, 상기 제1 저항 변화층(310) 및 상기 제2 저항 변화층(320)이 각각 소정의 두께 이상으로 형성되는 경우, 상기 저항 변화층(300) 내에서 상기 제1 저항 변화층(310) 및 상기 제2 저항 변화층(320)이 SEM 사진 및 TEM 사진 등을 통해 물리적 및 시각적으로 구분될 수 있다.
일 실시 예에 따르면, 상기 저항 변화층(300) 내의 상기 알칼리 금속의 함량을 제어하기 위하여, 상기 제1 유닛 공정 및 상기 제2 유닛 공정의 비율이 제어될 수 있다. 보다 구체적으로, 상기 제1 유닛 공정의 반복 수행 비율: 상기 제2 유닛 공정의 반복 수행 비율이 4:1인 경우, 상기 저항 변화층 내의 상기 알칼리 금속의 함량은 40 at%일 수 있다. 이와 달리, 상기 제1 유닛 공정의 반복 수행 비율: 상기 제2 유닛 공정의 반복 수행 비율이 9:1인 경우, 상기 저항 변화층 내의 상기 알칼리 금속의 함량은 60 at%일 수 있다. 이와 달리, 상기 제1 유닛 공정의 반복 수행 비율: 상기 제2 유닛 공정의 반복 수행 비율이 16:1인 경우, 상기 저항 변화층 내의 상기 알칼리 금속의 함량은 88 at%일 수 있다.
즉, 상기 제1 유닛 공정의 반복 수행 비율이 상기 제2 유닛 공정의 반복 수행 비율 대비 4배 초과 16배 미만으로 제어되는 경우, 상기 저항 변화층(300) 내의 상기 알칼리 금속의 함량은 40 at% 초과 88 at% 미만으로 제어될 수 있다. 상술된 알칼리 금속의 함량 범위에서, 후술되는 메모리 소자의 전기적 특성이 향상될 수 있다. 구체적으로, 상술된 알칼리 금속의 함량 범위에서, 후술되는 메모리 소자의 온/오프 특성(ION/IOFF ratio)이 향상될 수 있다.
또한, 상기 저항 변화층(300) 내에서 상기 알칼리 금속(예를 들어, 리튬)의 함량이 상기 전이 금속(예를 들어, 알루미늄)의 함량보다 높을 수 있다. 이 경우, 후술되는 메모리 소자의 reset에 요구되는 전류(reset current), On current(LRS), Off current(HRS) 등이 감소되어, 저전력에서 효과적으로 구동될 수 있다.
일 실시 예에 따르면, 상기 저항 변화층(300)에서 상기 알칼리 금속(예를 들어, 리튬)의 함량이 상기 전이 금속(예를 들어, 알루미늄)의 함량보다 높게 제어되기 위해, 상기 제1 유닛 공정 및 상기 제2 유닛 공정의 온도가 제어될 수 있다. 예를 들어, 상기 제1 유닛 공정 및 상기 제2 유닛 공정은 90℃이하의 온도에서 수행될 수 있다. 보다 구체적으로, 상기 제1 유닛 공정을 통해 형성되는 상기 제1 저항 변화층(310)의 성장률(growth rate)은 온도에 따라 다를 수 있다. 예를 들어, 90℃이하의 저온에서 형성되는 상기 제1 저항 변화층(310)의 성장률은, 225℃이상의 고온에서 형성되는 상기 제1 저항 변화층(310)의 성장률 보다 클 수 있다.
이에 따라, 상기 저항 변화층(300) 내의 상기 알칼리 금속의 함량이 높은 경우, 상기 저항 변화층(300)의 증착 공정 온도가 상대적으로 낮게 제어될 수 있고, 이로 인해, 상대적으로 높은 상기 알칼리 금속 함량을 포함하는 상기 저항 변화층(300)이 용이하게 형성될 수 있다.
도 1 및 도 6을 참조하면, 상기 저항 변화층(300) 상에 제2 전극(400)이 형성될 수 있다(S300). 이에 따라, 상기 실시 예에 따른 메모리 소자가 제조될 수 있다. 일 실시 예에 따르면, 상기 메모리 소자는, CBRAM(Conductive Bridging RAM)으로 사용될 수 있다.
상기 제2 전극(400)은 도전성 금속 물질을 포함할 수 있다. 일 실시 예에 따르면, 상기 제2 전극(400)은 상기 제1 전극(200)과 같은 물질을 포함할 수 있다. 예를 들어, 상기 제2 전극(400)은 백금(Pt), 루테늄(Ru), 티타늄 질화물(TiN), 및 탄탈륨 질화물(TaN) 중 어느 하나를 포함할 수 있다. 일 실시 예에 따르면, 상기 제2 전극(400)은 물리적 증착법을 이용하여 상기 저항 변화층(300) 상에 형성될 수 있다. 예를 들어, 상기 물리적 증착법은 스퍼터링(sputtering)을 포함할 수 있다.
도 7을 참조하면, 상기 제1 전극(200) 및 상기 제2 전극(400) 사이에 기준 전압 이상의 하이 레벨(high level) 전압이 인가되는 경우, 상기 제1 전극(200) 및 상기 제2 전극(400) 사이에 상기 제1 전극(200) 및 상기 제2 전극(400)을 연결하는 이온 브릿지(bridge)가 상기 저항 변화층(300) 내에 형성될 수 있다. 상기 이온 브릿지는, 상술된 알칼리 금속(예를 들어, 리튬)의 이온을 포함할 수 있다. 상기 저항 변화층(300)에 상기 이온 브릿지가 형성되는 경우, 상기 저항 변화층(300)은 저(low) 저항 상태를 가질 수 있다.
이와 달리, 상기 제1 전극(200) 및 상기 제2 전극(400) 사이에 상기 기준 전압 이하의 로우 레벨(low level) 전압이 인가되는 경우, 상기 저항 변화층(300)에 형성된 상기 이온 브릿지(bridge)는 소멸 또는 끊어질 수 있다. 이에 따라, 상기 저항 변화층(300)은 고(high) 저항 상태를 가질 수 있다.
상술된 바와 같이, 상기 이온 브릿지는 리튬 이온으로 구성됨에 따라, 상기 저항 변화층(300)의 상태 변화가 빠르게 발생될 수 있다. 즉, 상기 이온 브릿지의 형성 및 소멸이 빠르게 발생될 수 있다. 이에 따라, 메모리 소자의 작동 속도가 빨라질 수 있다.
일 실시 예에 따르면, 상기 저항 변환층(300)은, 상기 제1 전극(200)에 인접한 제1 영역, 상기 제2 전극(400)에 인접한 제2 영역, 및 상기 제1 영역 및 상기 제2 영역 사이의 중간 영역을 포함할 수 있다. 이 경우, 상술된 바와 같이, 상기 저항 변화층(300) 내의 상기 알칼리 금속의 함량이 40at% 초과 88at% 미만이되, 상기 제1 영역에서, 상기 중간 영역으로 갈수록, 그리고, 상기 제2 영역에서 상기 중간 영역으로 갈수록, 상기 알칼리 금속의 함량이 증가 또는 감소될 수 있다. 이에 따라, 누설전류 제어 효과가 향상될 수 있다. 상기 알칼리 금속의 함량은, 상술된 바와 같이, 상기 제1 유닛 공정 및 상기 제2 유닛 공정의 수행 비율에 따라서 제어될 수 있다. 보다 구체적으로, 상기 알칼리 금속(예를 들어, 리튬)의 함량이 상대적으로 낮은 영역에서는, 누설 전류를 감소시키는 베리어층의 기능을 수행함으로써, 누설전류 제어 효과를 향상시킬 수 있다
본 발명의 실시 예에 따른 메모리 소자의 제조 방법은, 상기 기판(100) 상에 상기 제1 전극(200)을 형성하는 단계, 알칼리 금속을 포함하는 제1 전구체 및 제1 반응 소스를 반응 시키는 제1 유닛 공정(first unit process), 전이 금속을 포함하는 제2 전구체 및 제2 반응 소스를 반응시키는 제2 유닛 공정(second unit process)을 수행하여, 상기 제1 전극(200) 상에 상기 알칼리 금속 및 상기 전이 금속을 포함하는 상기 저항 변화층(300)을 형성하는 단계, 및 상기 저항 변화층(300) 상에 상기 제2 전극(400)을 형성하는 단계를 포함하고, 상기 제1 유닛 공정 및 상기 제2 유닛 공정은 각각 복수회 반복 수행되되, 상기 제1 유닛 공정 및 상기 제2 유닛 공정의 반복 수행 비율을 제어하여, 상기 저항 변화층(300) 내의 상기 알칼리 금속의 함량이 제어될 수 있다. 이에 따라, 구동시 전력소모량이 낮고 작동 속도가 빠른 메모리 소자가 제공될 수 있다. 또한, 상기 저항 변화층(300)이 원자층 증착법(ALD)으로 형성됨에 따라, 높은 양산성을 가질 수 있다.
이상, 본 발명의 실시 예에 따른 메모리 소자 및 그 제조 방법이 설명되었다. 이하, 본 발명의 실시 예에 따른 메모리 소자 및 그 제조 방법의 구체적인 실험 예 및 특성 평가 결과가 설명된다.
실험 예 1에 따른 메모리 소자 제조
SIO2 기판 상에 질화티타늄(TiN) 하부 전극을 형성한 후, 하부 전극 상에 LiHMDS 제공-퍼지-H2O 제공-퍼지-TMA 제공-퍼지-H2O 제공-퍼지를 수행하여, 저항 변화층을 형성하고, 저항 변화층 상에 질화티타늄(TiN) 상부 전극을 형성하여 실시 예에 따른 메모리 소자를 제조하였다.
상술된 공정에서, LiHMDS 제공-퍼지-H2O 제공-퍼지는 제1 유닛 공정으로 정의되고, TMA 제공-퍼지-H2O 제공-퍼지는 제2 유닛 공정으로 정의되며, 각 유닛 공정들은 반복 수행되었다.
보다 구체적으로, 상기 제1 유닛 공정: 제2 유닛 공정의 비율을 1:9로 제어하여, 저항 변화층 내의 Li 농도를 5 at%로 제조하였다. 이에 따라, 실험 예 1에 따른 메모리 소자를 제조하였다.
실험 예 2에 따른 메모리 소자 제조
상술된 실험 예 1에 따른 메모리 소자를 제조하되, 상기 제1 유닛 공정: 제2 유닛 공정의 비율을 1:1로 제어하여, 저항 변화층 내의 Li 농도를 30 at%로 제조하였다. 이에 따라, 실험 예 2에 따른 메모리 소자를 제조하였다.
실험 예 3에 따른 메모리 소자 제조
상술된 실험 예 1에 따른 메모리 소자를 제조하되, 상기 제1 유닛 공정: 제2 유닛 공정의 비율을 4:1로 제어하여, 저항 변화층 내의 Li 농도를 40 at%로 제조하였다. 이에 따라, 실험 예 3에 따른 메모리 소자를 제조하였다.
실험 예 4에 따른 메모리 소자 제조
상술된 실험 예 1에 따른 메모리 소자를 제조하되, 상기 제1 유닛 공정: 제2 유닛 공정의 비율을 9:1로 제어하여, 저항 변화층 내의 Li 농도를 60 at%로 제조하였다. 이에 따라, 실험 예 4에 따른 메모리 소자를 제조하였다.
실험 예 5에 따른 메모리 소자 제조
상술된 실험 예 1에 따른 메모리 소자를 제조하되, 상기 제1 유닛 공정: 제2 유닛 공정의 비율을 16:1로 제어하여, 저항 변화층 내의 Li 농도를 88 at%로 제조하였다. 이에 따라, 실험 예 5에 따른 메모리 소자를 제조하였다.
상술된 실험 예 1 내지 5에 따른 메모리 소자의 제조 공정이 아래의 <표 1>을 통해 정리된다.
구분 제1 유닛 공정: 제2 유닛 공정 Li 함유량
실험 예 1 1:9 5 at%
실험 예 2 1:1 30 at%
실험 예 3 4:1 40 at%
실험 예 4 9:1 60 at%
실험 예 5 16:1 88 at%
도 8은 본 발명의 실험 예 1 및 2에 따른 메모리 소자의 스위칭 특성을 나타내는 그래프이다.
도 8을 참조하면, 상기 실험 예 1 및 실험 예 2에 따른 메모리 소자를 준비한 후, 각각에 대하여 전압(V)에 따른 전류(mA)를 측정하여 나타내었다. 도 8에서 확인할 수 있듯이, 상기 실험 예 1 및 실험 예 2에 따른 메모리 소자는 전형적인 Atomic Switching 특성 곡선이 나타나는 것을 확인할 수 있었다.
도 9는 본 발명의 실험 예에 따른 메모리 소자들의 Reset Current를 나타내는 그래프이다.
도 9를 참조하면, 저항 변화층이 포함하는 리튬(Li)의 함유량이 서로 다른 상기 실험 예 1 내지 실험 예 5에 따른 메모리 소자를 준비하고, 각각에 대해 Reset에 요구되는 전류(Reset current)를 측정하여 나타내었다.
도 9에서 확인할 수 있듯이, 저항 변화층이 포함하는 리튬의 함유량이 증가함에 따라, Reset에 요구되는 전류 값이 점차적으로 감소하는 것을 확인할 수 있었다. 특히, 저항 변화층이 포함하는 리튬의 함유량이 40 at%를 초과함에 따라 Reset에 요구되는 전류 값이 현저하게 감소하는 것을 확인할 수 있었다.
도 10은 본 발명의 실험 예에 따른 메모리 소자들의 On current 및 Off current를 나타내는 그래프이다.
도 10을 참조하면, 저항 변화층이 포함하는 리튬(Li)의 함유량이 서로 다른 상기 실험 예 1 내지 실험 예 5에 따른 메모리 소자를 준비하고, 각각에 대해 On current(LRS) 및 Off current(HRS)를 측정하여 나타내었다.
도 10에서 확인할 수 있듯이, 저항 변화층이 포함하는 리튬(Li)의 함유량이 증가함에 따라, On current(LRS) 및 Off current(HRS) 모두 점차적으로 감소하는 것을 확인할 수 있었다. 특히, 저항 변화층이 포함하는 리튬의 함유량이 40 at%를 초과함에 따라 On current(LRS) 및 Off current(HRS) 모두 현저하게 감소하는 것을 확인할 수 있었다.
도 9 및 도 10을 통해 알 수 있듯이, 본 발명의 실험 예에 따른 메모리 소자의 경우, 저항 변화층 내의 리튬(Li) 함유량이 높을수록 저전력 구동에 효과적이라는 것을 알 수 있었다.
도 11은 본 발명의 실험 예에 따른 메모리 소자들의 ION/IOFF ratio를 나타내는 그래프이고, 도 12는 본 발명의 실험 예에 따른 메모리 소자들의 동작 전류 특성을 나타내는 그래프이다.
도 11 및 도 12를 참조하면, 상기 실험 예 1 내지 실험 예 5에 따른 메모리 소자의 온/오프 특성(ION/IOFF ratio)을 측정하여 도 11에 나타내었고, 동작 전압(V)에 따른 동작 전류(mA)를 측정하여 도 12에 나타내었다.
도 11 및 도 12에서 확인할 수 있듯이, Li의 함유량이 높아짐에 따라 동일 동작 전압 구간에서 동작 전류가 감소하는 것을 확인할 수 있었다. 또한, Li의 함유량이 40 at%를 초과하는 구간부터 ION/IOFF ratio가 급격히 상승하다가, 60 at% 에서 최고 값을 갖고 이후 88 at%까지 점차적으로 감소하는 것을 확인할 수 있었다.
이에 따라, 메모리 소자의 전기적 특성을 향상시키기 위해서는, 리튬(Li)의 함유량이 제어되어야 하고, 리튬의 함유량이 60 at%일 경우 가장 높은 ION/IOFF ratio를 나타내므로, 메모리 소자의 전기적 특성을 향상시키기 위해서는, 리튬의 함유량이 40 at% 초과 88 at% 미만으로 제어되어야 함을 알 수 있었다.
또한, 리튬의 함유량이 40 at% 초과 88 at% 미만으로 제어되기 위해서는, 저항 변화층 형성과정에서 제1 유닛 공정의 반복 수행 비율이 제2 유닛 공정의 반 복 수행 비율 대비 4배 초과 16배 미만으로 제어되어야 함을 알 수 있었다.
도 13은 서로 다른 온도에서 형성된 저항 변화층의 성장 속도를 나타내는 그래프이고, 도 14는 서로 다른 온도에서 형성된 저항 변화층의 이온 전도도를 나타내는 그래프이다.
도 13 및 도 14를 참조하면, 90℃의 온도 및 225℃의 온도에서 각각 형성된 저항 변화층을 포함하는 메모리 소자를 준비하고, 제1 유닛 공정에 따라 형성되는 제1 저항 변화층 및 제2 유닛 공정에 따라 형성되는 제2 저항 변화층의 성장율(Growth Rate)를 측정하여 도 13에 나타내었고, 메모리 소자가 포함하는 저항 변화층의 Li 농도에 따른 이온 전도도(ion conductivity, S/cm)를 측정하여 도 14에 나타내었다.
도 13 및 도 14에서 확인할 수 있듯이, 저항 변화층 형성 온도에 따라 성장율을 현저하게 차이가 나지만, 이온 전도도는 실질적으로 일치하는 것을 확인할 수 있었다. 즉, 이온 전도도는 저항 변화층 형성 온도가 아니라, 저항 변화층 내 Li의 농도에 영향이 있다는 것을 알 수 있었다.
결과적으로, 상대적으로 저온(90℃)에서의 저항 변화층 성장률이 상대적으로 고온(225℃)에서의 저항 변화층 성장률 보다 높으므로, Li의 함량이 높은 저항 변화층을 형성하기 위해서는, 90℃ 이하의 공정 조건으로 저항 변화층을 형성하는 것이 효과적임을 알 수 있다.
이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 첨부된 특허청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.
100: 기판
200: 제1 전극
300: 저항 변화층
310: 제1 저항 변화층
320: 제2 저항 변화층
400: 제2 전극

Claims (14)

  1. 제1 전극;
    상기 제1 전극 상에 배치되고, 알칼리 금속 및 전이 금속을 포함하는 저항 변화층; 및
    상기 저항 변화층 상에 배치된 제2 전극을 포함하되,
    상기 저항 변화층 내의 상기 알칼리 금속의 함량은 40 at% 초과 88 at% 미만인 것을 포함하는 메모리 소자.
  2. 제1 항에 있어서,
    상기 제1 전극 또는 상기 제2 전극에 중 어느 하나의 전극에 전압이 인가되는 경우, 상기 알칼리 금속의 이온은 상기 제1 전극 및 상기 제2 전극을 연결하는 이온 브릿지(bridge)를 형성하는 것을 포함하는 메모리 소자.
  3. 제2 항에 있어서,
    상기 제1 전극 또는 상기 제2 전극 사이에 기준 전압 이상의 하이 레벨(high level) 전압이 인가되는 경우 상기 제1 전극 및 상기 제2 전극 사이에 상기 이온 브릿지가 형성되어 상기 저항 변화층은 저(low)저항 상태를 갖고,
    상기 제1 전극 또는 상기 제2 전극 사이에 상기 기준 전압 이하의 로우 레벨(low level) 전압이 인가되는 경우 상기 제1 전극 및 상기 제2 전극 사이에 형성된 상기 이온 브릿지가 끊어져 상기 저항 변화층은 고(high)저항 상태를 갖는 것을 포함하는 메모리 소자.
  4. 제1 항에 있어서,
    상기 저항 변화층 내에서 상기 알칼리 금속의 함량은 상기 전이 금속의 함량 보다 높은 것을 포함하는 메모리 소자.
  5. 제1 항에 있어서,
    상기 알칼리 금속은 리튬(Li)을 포함하고, 상기 전이 금속은 알루미늄(Al)을 포함하는 메모리 소자.
  6. 제1 항에 있어서,
    상기 저항 변화층은, 상기 알칼리 금속을 포함하는 제1 저항 변화층 및 상기 전이 금속을 포함하는 제2 저항 변화층을 포함하되,
    상기 제1 저항 변화층 및 상기 제2 저항 변화층은, 교대로 복수개 배치되는 것을 포함하는 메모리 소자.
  7. 제1 항에 따른 메모리 소자를 포함하는 CBRAM.
  8. 기판 상에 제1 전극을 형성하는 단계;
    알칼리 금속을 포함하는 제1 전구체 및 제1 반응 소스를 반응 시키는 제1 유닛 공정(first unit process), 전이 금속을 포함하는 제2 전구체 및 제2 반응 소스를 반응시키는 제2 유닛 공정(second unit process)을 수행하여, 상기 제1 전극 상에 상기 알칼리 금속 및 상기 전이 금속을 포함하는 저항 변화층을 형성하는 단계; 및
    상기 저항 변화층 상에 제2 전극을 형성하는 단계를 포함하고,
    상기 제1 유닛 공정 및 상기 제2 유닛 공정은 각각 복수회 반복 수행되되, 상기 제1 유닛 공정 및 상기 제2 유닛 공정의 반복 수행 비율을 제어하여, 상기 저항 변화층 내의 상기 알칼리 금속의 함량을 제어하는 것을 포함하는 메모리 소자의 제조 방법.
  9. 제8 항에 있어서,
    상기 제1 유닛 공정의 반복 수행 비율은, 상기 제2 유닛 공정의 반복 수행 비율 대비 4배 초과 16배 미만으로 제어되는 것을 포함하는 메모리 소자의 제조 방법.
  10. 제8 항에 있어서,
    상기 제1 유닛 공정은,
    상기 제1 전극 상에 상기 제1 전구체를 제공하는 단계; 및
    상기 제1 전구체가 제공된 상기 제1 전극 상에 상기 제1 반응 소스를 제공하는 단계를 포함하고,
    상기 제2 유닛 공정은,
    상기 제1 전극 상에 상기 제2 전구체를 제공하는 단계; 및
    상기 제2 전구체가 제공된 상기 제1 전극 상에 상기 제2 반응 소스를 제공하는 단계를 포함하는 메모리 소자의 제조 방법.
  11. 제8 항에 있어서,
    상기 저항 변화층 내의 상기 알칼리 금속의 함량이 상기 전이 금속의 함량보다 높도록,
    상기 제1 유닛 공정 및 상기 제2 유닛 공정의 온도가 제어되는 것을 포함하는 메모리 소자의 제조 방법.
  12. 제11 항에 있어서,
    상기 제1 유닛 공정 및 상기 제2 유닛 공정은 90℃ 이하의 온도에서 수행되는 것을 포함하는 메모리 소자의 제조 방법.
  13. 제8 항에 있어서,
    상기 제1 전구체는 LiHMDS(Lithium bis(trimethylsilyl)amide)를 포함하고, 상기 제2 전구체는 TMA(Trimethylaluminium)을 포함하는 메모리 소자의 제조 방법.
  14. 제8 항에 있어서,
    상기 제1 반응 소스 및 상기 제2 반응 소스는 서로 동일하고, 상기 제1 반응 소스 및 상기 제2 반응 소스는 H2O를 포함하는 메모리 소자의 제조 방법.
KR1020190175590A 2018-12-26 2019-12-26 메모리 소자 및 그 제조 방법 Active KR102275269B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20180169696 2018-12-26
KR1020180169696 2018-12-26

Publications (2)

Publication Number Publication Date
KR20200080194A true KR20200080194A (ko) 2020-07-06
KR102275269B1 KR102275269B1 (ko) 2021-07-09

Family

ID=71129855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190175590A Active KR102275269B1 (ko) 2018-12-26 2019-12-26 메모리 소자 및 그 제조 방법

Country Status (3)

Country Link
US (1) US12010929B2 (ko)
KR (1) KR102275269B1 (ko)
WO (1) WO2020138975A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220130433A (ko) * 2021-03-18 2022-09-27 강원대학교산학협력단 알칼리 금속을 도핑한 금속 산화물 멤리스터 및 이를 위한 제조방법
KR20240043958A (ko) * 2022-09-28 2024-04-04 서울과학기술대학교 산학협력단 시냅틱 소자와 그 제조 방법 및 시냅틱 소자를 포함하는 뉴로모픽 소자
KR20240138962A (ko) * 2023-03-13 2024-09-20 한국재료연구원 고체 전해질 기반 인공 시냅스 전자 소자 및 이의 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230062035A (ko) * 2021-10-29 2023-05-09 에스케이하이닉스 주식회사 전자 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130030739A (ko) * 2011-09-19 2013-03-27 에이에스엠 인터내셔널 엔.브이. 복합막을 위한 나노층 퇴적 공정
JP2013546195A (ja) * 2010-12-17 2013-12-26 サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィク 記憶抵抗素子およびそのような素子に基づく電子メモリ
KR20160122133A (ko) 2014-02-19 2016-10-21 마이크로칩 테크놀로지 인코포레이티드 감소된 전도성 경로 영역을 구비한 저항성 메모리 셀
KR101676322B1 (ko) * 2015-08-27 2016-11-16 한양대학교 산학협력단 열전 소자 및 그 제조 방법
KR20170026343A (ko) * 2014-06-26 2017-03-08 인텔 코포레이션 산화물 기반의 3-단자 저항성 스위칭 로직 디바이스

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9121098B2 (en) 2003-02-04 2015-09-01 Asm International N.V. NanoLayer Deposition process for composite films
US7713592B2 (en) 2003-02-04 2010-05-11 Tegal Corporation Nanolayer deposition process
DE102004052647B4 (de) * 2004-10-29 2009-01-02 Qimonda Ag Methode zur Verbesserung der thermischen Eigenschaften von Halbleiter-Speicherzellen im Herstellungsverfahren und nichtflüchtige, resistiv schaltende Speicherzelle
WO2010029634A1 (ja) * 2008-09-11 2010-03-18 株式会社 東芝 抵抗変化素子及び情報記録再生装置
KR101851275B1 (ko) * 2008-11-28 2018-04-24 주식회사 원익아이피에스 다원계 금속 산화물 박막 증착 방법
US20120280224A1 (en) 2009-06-25 2012-11-08 Georgia Tech Research Corporation Metal oxide structures, devices, and fabrication methods
US20110084248A1 (en) 2009-10-13 2011-04-14 Nanya Technology Corporation Cross point memory array devices
JP5708929B2 (ja) * 2010-12-13 2015-04-30 ソニー株式会社 記憶素子およびその製造方法、並びに記憶装置
US9315894B2 (en) * 2011-03-30 2016-04-19 Asm Ip Holding B.V. Atomic layer deposition of metal phosphates and lithium silicates
US8921821B2 (en) * 2013-01-10 2014-12-30 Micron Technology, Inc. Memory cells
CN105862012B (zh) * 2016-05-27 2018-06-05 上海交通大学 Li3PO4基复合电解质薄膜及其制备方法与离子器件
KR101836973B1 (ko) * 2017-02-02 2018-03-09 포항공과대학교 산학협력단 대면적 금속 칼코겐 박막의 제조방법 및 이에 의해 제조된 금속 칼코겐 박막을 포함하는 전자소자의 제조방법
US10553874B2 (en) * 2017-08-04 2020-02-04 Uchicago Argonne, Llc Protective coatings for lithium anodes
WO2019187032A1 (ja) * 2018-03-30 2019-10-03 富士通株式会社 抵抗変化素子及びその製造方法、記憶装置
JP7155752B2 (ja) * 2018-08-24 2022-10-19 富士通株式会社 抵抗変化素子及びその製造方法、記憶装置
US11283019B2 (en) * 2018-12-31 2022-03-22 Research & Business Foundation Sungkyunkwan University Resistance random access memory device and fabricating method of the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013546195A (ja) * 2010-12-17 2013-12-26 サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィク 記憶抵抗素子およびそのような素子に基づく電子メモリ
KR20130030739A (ko) * 2011-09-19 2013-03-27 에이에스엠 인터내셔널 엔.브이. 복합막을 위한 나노층 퇴적 공정
KR20160122133A (ko) 2014-02-19 2016-10-21 마이크로칩 테크놀로지 인코포레이티드 감소된 전도성 경로 영역을 구비한 저항성 메모리 셀
KR20170026343A (ko) * 2014-06-26 2017-03-08 인텔 코포레이션 산화물 기반의 3-단자 저항성 스위칭 로직 디바이스
KR101676322B1 (ko) * 2015-08-27 2016-11-16 한양대학교 산학협력단 열전 소자 및 그 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220130433A (ko) * 2021-03-18 2022-09-27 강원대학교산학협력단 알칼리 금속을 도핑한 금속 산화물 멤리스터 및 이를 위한 제조방법
KR20240043958A (ko) * 2022-09-28 2024-04-04 서울과학기술대학교 산학협력단 시냅틱 소자와 그 제조 방법 및 시냅틱 소자를 포함하는 뉴로모픽 소자
WO2024071701A3 (ko) * 2022-09-28 2024-07-18 서울과학기술대학교 산학협력단 시냅틱 소자와 그 제조 방법 및 시냅틱 소자를 포함하는 뉴로모픽 소자
KR20240138962A (ko) * 2023-03-13 2024-09-20 한국재료연구원 고체 전해질 기반 인공 시냅스 전자 소자 및 이의 제조방법

Also Published As

Publication number Publication date
US12010929B2 (en) 2024-06-11
WO2020138975A1 (ko) 2020-07-02
US20210273158A1 (en) 2021-09-02
KR102275269B1 (ko) 2021-07-09

Similar Documents

Publication Publication Date Title
US9048415B2 (en) Memory cells including top electrodes comprising metal silicide, apparatuses including such cells, and related methods
US12010929B2 (en) Memory device and manufacturing method therefor
US8441060B2 (en) Nonvolatile memory element and nonvolatile memory device incorporating nonvolatile memory element
US8350244B2 (en) Variable resistance device, method for manufacturing variable resistance device, and semiconductor storage device using variable resistance device
US10181560B2 (en) Conductive-bridging random access memory and method for fabricating the same
US9246091B1 (en) ReRAM cells with diffusion-resistant metal silicon oxide layers
EP2927975B1 (en) Resistive random access memory and method of fabricating the same
JPWO2011071009A1 (ja) 電気化学反応を利用した抵抗変化素子及びその製造方法
TW201505220A (zh) 電阻性記憶體結構
US9543516B2 (en) Method for forming a doped metal oxide for use in resistive switching memory elements
WO2012140887A1 (ja) 不揮発性記憶素子およびその製造方法
TWI569416B (zh) 電阻式隨機存取記憶體及其製造方法
US9831426B2 (en) CBRAM device and manufacturing method thereof
US11152566B2 (en) Resistive random access memory
US20170012197A1 (en) Variable-Resisance Element and Production Method Therefor
TW201638946A (zh) 電阻式隨機存取記憶體
CN105280810B (zh) 电阻式随机存取存储器及其制造方法
CN112909159B (zh) 电阻式随机存取存储器
TWI399852B (zh) 電阻式隨機存取記憶體及其製造方法
KR102228548B1 (ko) 저항 변화 소자의 제조 방법 및 저항 변화 소자
TWI549326B (zh) 電阻式隨機存取記憶體及其製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20191226

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20201119

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210629

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210705

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210705

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20250701

Start annual number: 5

End annual number: 5