KR20200086859A - 블록 암호화 장치 - Google Patents

Abstract

본 발명은 경량화된 블록 암호화 장치에 관한 것으로, 모드선택신호에 따라 암,복호화를 수행하는 블록 암호화 장치에 있어서,
현재 라운드를 표시하기 위해 매 클럭 마다 증가하는 형태의 라운드 신호와, 키 데이터와 평문 데이터를 구분 짓기 위한 입력신호에 따라 제어되는 카운트 신호를 생성하여 출력하는 제어부와; 상기 모드선택신호에 따라 암, 복호화 모드가 결정되고, 키 데이터를 입력받아 매 라운드마다 n비트의 라운드키를 생성하여 출력하는 키생성부와; 상기 라운드 신호와 라운드키를 이용해 평문 데이터에 대한 암호화 혹은 복호화를 수행하여 그 결과값을 출력하는 라운드부;를 포함하되,
상기 키생성부는 복호화 모드의 일부 라운드에서 이전 암호화시 사용된 라운드 키를 저장하여 전달함이 없이 m번째 라운드의 화이크 키를 이용해 상기 m번째 부터 첫 번째 라운드까지의 라운드키를 역으로 생성하여 상기 라운드부로 전달함을 특징으로 한다.

Description

블록 암호화 장치{LIGHTWEIGHT BLOCK CRYPTOGRAPHY DEVICE}

본 발명은 정보 암호화 장치에 관한 것으로, 특히 경량화된 블록 암호화 장치에 관한 것이다.

통신망을 통한 다양한 정보의 전달이 보편화 됨에 따라 교환되고 있는 정보량 역시 급격하게 증가하고 있다. 또한 교환 혹은 전송 정보에 개인정보와 같은 사적인 정보가 포함되어 있다는 것을 고려한다면 정보가 타인에게 유출되지 않도록 정보의 보안성을 높일 필요가 있다. 특히, IoT(Internet of Things) 시대의 도래에 따라 정보보안의 중요성이 더욱더 강조되고 있으며, 경량/저전력을 필요로 하는 IoT 분야의 특성상 그에 알맞은 암호화 프로세서가 IoT 분야의 중요기술로 여겨지고 있다.

참고적으로 2012년 일본 NEC사에서 개발된 대칭키 암호화 알고리즘(TWINE)은 80-비트와 128-비트의 키 길이를 지원하며 블록 크기가 64-비트인 경량 블록암호 알고리즘이다. S-box와 XOR만을 사용하므로 IoT, WSN 등의 경량화가 필요한 환경의 보안에 사용될 수 있도록 경량화에 초점을 맞추어 개발되어 경량 하드웨어 구현에 적합하다는 특징을 가진다. 이러한 암호화 알고리듬(TWINE)은 상술한 특징을 가지면서도 기존의 블록암호 알고리즘과 유사한 보안강도를 가지며, 로우엔드 하드웨어부터 하이엔드 하드웨어까지 다양한 하드웨어를 구현할 수 있도록 만들어졌다.

그러나 상기 예시한 대칭키 암호화 알고리즘(TWINE) 역시 암호화와 복호화에 사용되는 라운드 키를 저장하는 방식이기 때문에 키 저장을 위한 레지스터가 요구되는 관계로 저면적 구현과 제품 경량화에 제약이 따른다.

대한민국 공개특허공보 특2003-0087893호

이에 본 발명은 상술한 문제점을 해결하기 위해 창안된 발명으로서, 본 발명의 주요 목적은 저면적 구현과 경량화된 블록 암호화 장치를 제공함에 있으며,

더 나아가 본 발명의 또 다른 목적은 경량화된 하드웨어 구현을 위해 암호화와 복호화 연산과정 중 하드웨어 자원을 공유할 수 있는 경량화된 블록 암호화 장치를 제공함에 있다.

전술한 목적을 달성하기 위한 본 발명의 실시예에 따른 블록 암호화 장치는 모드선택신호에 따라 암호화 및복호화를 수행하는 블록 암호화 장치로서,

현재 라운드를 표시하기 위해 매 클럭 마다 증가하는 형태의 라운드 신호와, 키 데이터와 평문 데이터를 구분 짓기 위한 입력신호에 따라 제어되는 카운트 신호를 생성하여 출력하는 제어부와;

상기 모드선택신호에 따라 암, 복호화 모드가 결정되고, 키 데이터를 입력받아 매 라운드마다 n비트의 라운드키를 생성하여 출력하는 키생성부와;

상기 라운드 신호와 라운드키를 이용해 평문 데이터에 대한 암호화 혹은 복호화를 수행하여 그 결과값을 출력하는 라운드부;를 포함하되,

상기 키생성부는 복호화 모드의 일부 라운드에서 이전 암호화시 사용된 라운드 키를 저장하여 전달함이 없이 m번째 라운드의 화이크 키를 이용해 상기 m번째 부터 첫 번째 라운드까지의 라운드키를 역으로 생성하여 상기 라운드부로 전달함을 특징으로 하며,

더 나아가 상기 라운드부는 상기 평문 데이터에 대한 암호화 혹은 복호화 연산과정에서 상기 평문 데이터의 홀수자리 연산과정을 통합 처리하도록 로직 구현되어 있음을 또 다른 특징으로 한다.

상술한 기술적 과제 해결 수단에 따르면, 본 발명은 복호화 모드의 일부 라운드에서 이전 암호화시 사용된 라운드키를 별도의 레지스터에 저장하여 이용하지 않는 대신에, m번째 라운드의 화이크키를 이용해 상기 m번째 부터 첫 번째 라운드까지의 라운드키를 역으로 생성하는 방식을 취하기 때문에, 결과적으로 라운드키 저장용 레지스터의 수를 줄여 블록 암호화 장치를 경량화시킬 수 있는 이점이 있다.

또한 본 발명의 실시예에 따른 블록 암호화 장치는 평문을 암호화하거나 이를 복호화하는 각각의 연산 과정에 있어서 동일한 연산이 필요한 부분을 통합 구현함으로써 저면적, 경량화된 블록 암호화 장치를 제공할 수 있는 장점이 있다.

도 1은 80-비트와 128-비트 키 스케쥴러 알고리즘 예시도.
도 2는 80-비트 키 스케쥴러 예시도.
도 3은 S-박스 테이블 예시도.
도 4는 상수 테이블 예시도.
도 5는 TWINE 암호화 알고리즘 예시도.
도 6은 TWINE의 라운드 함수 예시도.
도 7은 PI 치환 테이블 예시도.
도 8은 TWINE 복호화 알고리즘 예시도.
도 9는 본 발명의 실시예에 따른 블럭 암호화 장치의 블럭 구성 예시도.
도 10은 도 9 중 키생성부(200) 내부의 80-비트 키 길이에 관한 블럭 예시도.
도 11은 도 9 중 키생성부(200) 내부의 128-비트 키 길이에 관한 블럭 예시도.
도 12 및 도 13은 각각 80-비트 및 128-비트 암호화 연산 과정을 도시화한 도면.
도 14 및 도 15는 각각 80-비트 및 128-비트 역 키생성 알고리즘 예시도.

이하 본 발명의 바람직한 실시예를 첨부 도면을 참조하여 상세히 설명하기로 한다. 본 발명을 설명함에 있어 관련된 공지 기능 혹은 구성이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략하기로 한다.

우선 일본 NEC사에서 개발된 대칭키 암호화 알고리즘(TWINE)은 80-비트 또는 128-비트의 마스터키를 가지고 64-비트의 데이터를 암호화 또는 복호화하는 경량 블록암호 알고리즘이다. 이러한 TWINE 알고리즘에서 암, 복호화 과정은 36번의 라운드를 거치게 되는데, 매 라운드마다 키값이 바뀌게 되고, 각 라운드마다 바뀐 키를 가지고 데이터의 암호화와 복호화가 진행되며 마지막 라운드에서 나온 데이터를 결과값으로 반환시킨다. 따라서 TWINE 알고리즘은 크게 키 생성과 암, 복호화 두 부분으로 나눌 수 있다.

키 생성과 암,복호화 두 부분 모두 동일하게 사용되는 연산은 XOR, 4-비트 순환 쉬프트, S-box가 있으며, 키 생성에서만 사용되는 상수(Constant) 테이블과 암,복호화에서만 사용되는 PI 치환 테이블을 가지고 있다.

또한 모든 데이터는 4-비트 단위로 처리된다. S-box는 입력받은 데이터에 따라 다른 값을 반환하는 역할을 하며, 상수 테이블은 매 라운드에 따라 다른 값을 반환해준다. 마지막으로 PI 치환 테이블은 암, 복호화 중 각 서브블록(4-비트 단위로 나뉜 데이터)의 위치를 바꾸어 주는 역할을 한다.

이하 키 생성 절차에 대해 부연 설명하면,

우선 도 1은 80-비트와 128-비트 키 스케쥴러 알고리즘을 예시한 것이며, 도 2는 80-비트 키 스케쥴러를, 도 3 및 도 4 각각은 S-박스 테이블과 상수 테이블을 예시한 것이다. 80-비트 키 생성과 128-비트 키 생성 알고리즘은 거의 유사하므로 하기에서는 80-비트 키에 대한 설명만 할 것이며, 80-비트 알고리즘의 각 줄 첫 번째 숫자를 사용하여 설명할 것이다.

(1) 데이터는 4-비트 단위로 처리되므로 입력으로 들어온 80-비트의 마스터키가 4-비트의 WK(White Key)로 총 20개의 서브블록으로 나뉘게 된다.

(2) 이후 도 1에서 3.~9.까지 35번의 반복을 거쳐 매 라운드마다 RK(Round Key)를 생성하게 되며, RK가 암,복호화 중 사용되는 키값이다.

(3) 4-비트 WK의 20개의 서브블록 중 고정된 서브블록을 RK값으로 가져온다. RK의 위첨자 r은 현재 라운드를 의미하며, 아래 첨자 (32)는 4-비트 WK의 8개의 서브블록을 가져오므로 32-비트를 의미한다.

(4)~(5) 현재 WK 값에 따라 도 3과 같이 다른 값을 반환해주는 S-box를 이용해 연산된 결과를 첫 번째 WK와 네 번째 WK에 넣는다.

(6)~(7) 도 4에서 보는 것처럼 CON은 매 라운드마다 6-비트의 값을 반환해준다. 따라서 WK의 한 블록은 4-비트이므로 4-비트를 맞추어 주기 위해 CON값을 반으로 잘라 High, Low로 나누고 맨 앞에 0을 붙여서 4비트를 맞춘다. 이를 이용해 연산된 결과를 일곱 번째 WK와 열아홉 번째 WK에 넣는다.

(8)~(9) Rota(b)의 의미는 b를 a-비트만큼 왼쪽으로 순환 쉬프트를 하라는 의미이다. 따라서 WK의 한 블록은 4-비트이므로 그에 맞추어 쉬프트를 진행한다.

(10) 2.의 반복문을 35번 거치게 되면 최종적으로 35개의 RK가 생성되고, 마지막 RK를 가지기 위해 36번째 RK를 만들게 된다.

(11) 최종적으로 36개의 RK가 만들어진다.

이와 같은 과정을 통해 만들어진 36개의 RK가 매 라운드마다 암, 복호화에 사용된다.

이하 암, 복호화에 대해 부연 설명하기로 한다.

도 5는 TWINE 암호화 알고리즘을, 도 6은 TWINE의 라운드 함수를, 도 7은 PI 치환 테이블을 각각 예시한 것이다.

우선 암호화의 진행 과정은 도 5에 도시한 바와 같이 64-비트의 평문 데이터와 32-비트의 RK 36개의 입력으로 시작된다. 그리고 TWINE의 라운드 함수는 도 6에 예시한 바와 같다고 하면,

(1) 64-비트 평문데이터를 4-비트의 16개 서브블록으로 나눈다. X의 위첨자 1은 현재 라운드를 의미하며, 아래첨자 0(4)~15(4)는 4-비트인 16개의 서브블록을 의미한다.

(2) 키 생성에서 만들어진 32-비트의 RK 36개를 라운드 단위로 분리한다. 위첨자 1~36은 라운드를 의미하며, 아래첨자 (32)는 32-비트를 의미한다.

(3) 4.~6.까지 35번의 반복을 진행하게 되고, i가 증가할 때마다 라운드가 증가한다.

(4) 현재 라운드의 32-비트 RK를 4-비트 단위로 분리한다. 위첨자 i가 현재 라운드를 의미하며, 아래첨자 0(4)~7(4)가 4-비트 8개의 서브블록을 의미한다.

(5) RK와 S-box를 이용해 연산된 결과를 현재 라운드의 평문 데이터의 홀수 번째 자리에 대입한다.

(6) 현재 라운드에서 다음 라운드로 증가하면서 도 7과 같은 PI 치환 테이블을 참조하여 자리를 바꾸어 주게 된다.

(7) 3.에서의 35번의 반복이 끝난 후 마지막 36번째 라운드 연산을 진행한다.

(8) 최종 암호문을 반환한다.

이하 상술한 TWINE 알고리즘에 기초하여 설계한 본 발명의 실시예에 따른 블록 암호화 장치에 대해 부연 설명하기로 한다.

우선 TWINE 알고리즘에 기초한 본 발명의 블럭 암호화 장치는 도 9에 도시한 바와 같이 제어(control)부(100), 키생성부(Key_gen)(200), 라운드(Round)부(300)로 구성된다. 도 9에 도시된 각 포트 이름의 기능은 하기 표 1과 같다.

도 9에서 입력신호인 'iMode'가 '로우'이면 암호화를, '하이'이면 복호화를 진행한다. 그리고 입력신호 'ikey_sel'이 '로우'이면 80-비트 키를, '하이'이면 128-비트 키를 사용한다는 것을 의미한다. 입력신호 'iplain_in'이 '로우'이면 idata[31:0] 포트로 들어오는 데이터가 키 데이터이며, '하이'이면 idata[31:0] 포트로 들어오는 데이터가 평문 데이터임을 의미한다. 만약 128-비트 키를 사용할 경우에는 idata[31:0] 포트로 32-비트씩 4번 들어올 것이며, 64-비트 평문 데이터는 idata[31:0]포트로 32-비트씩 두 번 들어오게 된다.

참고적으로 키생성부(Key_gen)(200)에서는 매 라운드마다 생성된 rk[31:0]를 라운드(Round)부(300)로 보내주며, 라운드(Round)부(300)에선 rnd[5:0]과 rk[31:0]을 이용해 암,복호화를 진행한다. 라운드(Round)부(300)에서 암, 복호화된 결과값이 나오면 32-비트씩 잘라서 두 번에 걸쳐 총 64-비트 데이터를 출력한다.

제어부(100)에서는 count[2:0] 신호를 이용해 idata[31:0] 포트로 들어온 32-비트 데이터를 80-비트 키, 128-비트 키 그리고 64-비트 평문 데이터의 길이에 맞게 제어한다. 그리고 rnd[5:0] 신호를 이용해 현재 라운드가 몇 라운드인지를 라운드부(300)로 알려준다.

이하 상술한 각 블럭에 대해 보다 구체적으로 설명하면,

우선 키생성부(200)는 라운드부(300)에서 사용될 라운드 키(rk)를 생성하는 블록이다. 키에 대한 데이터를 입력받아 1-clk/1-round 단위로 각각의 라운드 키를 생성하며 80-비트와 128-비트를 지원한다. 이러한 키생성부(200)는 도 10과 도 11에 도시한 바와 같으며, 키생성부(200) 내부의 80-비트 키 길이와 128-비트 키 길이에 관한 내용을 두 개의 블록도로 나누어 설명하였다.

키생성부(200)는 도 10과 도 11에 도시한 바와 같이 32-비트의 키 데이터 입력을 4번 쉬프트 하여 128-비트인 레지스터에 저장한다. iKey_sel 신호를 통해 키 길이가 정해지며 iMode 신호에 따라 암, 복호화 모드가 결정된다. 80-비트와 128-비트 키 길이에 대한 암, 복호화 모두 연산과정, 쉬프트 과정, 라운드 키 생성과정으로 진행이 되며 제어부(100)를 통해 입력으로 받는 rnd 값으로 제어가 된다.

80-비트 키 길이에 대한 암호화 연산과정은 도 12에 도시한 바와 같다.

80-비트 WK를 4-비트 단위로 나누어 특정한 위치의 값을 s_box와 RCON값을 이용하여 연산을 한다. RCON은 6-비트이므로 3비트씩 RCONH와 RCONL로 나눈 다음 최상위 비트에 0을 붙여주어 4-비트로 만든 후 사용한다. 128-비트 키 길이에 대한 암호화 연산과정은 도 13에 도시한 바와 같으며 WK를 연산하는 특정한 위치와 s_box를 이용한 연산이 하나 더 추가될 뿐 다른 내용은 80-비트 키 길이에 대한 암호화 연산과정과 동일하다.

한편, 복호화 과정에서는 암호화와는 반대로, 36번째 라운드 키부터 1번째 라운드 키까지 역순으로 필요로 한다. 이를 해결하기 위해 기존의 키 생성 알고리즘은 복호화 과정의 라운드 키에 관하여 암호화 과정에서 생성된 라운드 키를 레지스터에 저장하여 사용하는 방식을 이용한다. 이러한 방법은 많은 레지스터를 필요로 하기 때문에 경량화 목적에 부적합하다.

이러한 문제를 해결하기 위해 본 발명의 실시예에서는 역 키생성 알고리즘을 만들어 하드웨어 구현에 적용시켰다. 80-비트 역 키생성 알고리즘은 도 14에 도시한 바와 같으며 128-비트 역 키생성 알고리즘은 도 15에 도시한 바와 같다.

역 키생성 알고리즘은 36번째 라운드의 화이트 키를 가지고 있으면, 기존 키 생성 알고리즘을 역순으로 진행하여 1번째 라운드 키까지 만들어 낼 수 있다. 80-비트 역 키생성 알고리즘을 예로 들어 설명하면 도 14의 4에서 7번까지 S-box와 XOR를 이용하여 연산하는 것과 8에서 9번까지 행 치환과정을 거치는 것은 기존 키 생성 알고리즘과 동일하지만 연산이 되는 화이트 키의 특정부분과 총 몇 비트를 쉬프트 하는 지에 대한 내용이 다르다는 것을 확인할 수 있다. 이러한 알고리즘을 이용함으로써 라운드 키를 저장하는 레지스터를 사용하지 않고 최종 목표인 저면적을 구현할 수가 있다.

다시 도 9를 참조하면, 라운드부(300)는 키생성부(200)에서 생성된 라운드 키를 이용하여 평문을 암호문으로 만들어낸다. 64-비트의 평문을 입력으로 받아 총 36개의 라운드를 거쳐 암호문이 생성되며 그 과정은 도 16에 도시한 바와 같다.

우선 32-비트의 텍스트 데이터 입력을 2번 쉬프트 하여 64-비트인 레지스터에 저장한다. 전체적인 과정은 연산과정, 쉬프트 과정으로 이루어져 있다. 연산과정에서 짝수 자리의 값은 아무런 연산을 거치지 않고 홀수 자리만 연산을 거치며 암,복호화 모두 이 과정은 동일하다는 것을 도 5와 도 8의 5번 과정을 통해 확인할 수 있다. 본 발명의 실시예에서는 이러한 공통점을 이용하여 암, 복호화의 홀수 자리 연산과정을 통합함으로써 저면적을 추구한다.

그 후 쉬프터 내부에서 암호화와 복호화가 iMode 신호를 통하여 각각의 쉬프트 과정을 수행하게 된다. 암호화일 경우 64-비트의 데이터가 재배열되며 마지막 라운드인 36번째 라운드에서 이 과정을 거치지 않고 암호문을 출력하게 된다. 복호화 과정은 64-비트 입력을 암호화 과정을 거쳐 나온 암호문으로 하며 암호화와 다르게 행 연산 과정을 역으로 진행할 뿐 이 외에는 암호화 과정과 차이점이 없다.

제어부(100)는 키생성부(200)와 라운드부(300)에서 사용될 rnd 신호와 카운트(count) 신호를 만들어내는 블록이다. rnd 신호는 매 클록마다 1씩 증가하는 현재 라운드를 표시하는 신호이며, 이 rnd 신호를 통해 라운드의 진행상황을 파악할 수 있다. 이 카운트 신호는 첫 번째로 값이 변할 때만 32-비트의 데이터를 받아오고, 그 이후의 변화에는 32-비트의 데이터를 받아옴과 동시에 오른쪽으로 32-비트씩 쉬프트를 시키는 역할을 한다. 카운트 신호의 값은 총 4번 변화하며 iplain_in에 의해 제어가 된다.

이상에서 설명한 바와 같이, 본 발명의 실시예에 따른 블록 암호화 장치의 키생성부(200)는 1-클럭(clk) 동안 한 라운드에 해당하는 라운드키(RK)를 만들어내고 라운드부(300)에서는 이 RK를 이용하여 한 라운드에 해당하는 연산을 처리한다. 따라서 평문이 입력되고 36-클럭 후에 암호문 또는 복호문이 출력된다. 도 5와 도 8에 각각 도시한 암, 복호화 알고리즘의 5번 과정의 연산이 동일하기 때문에, 본 발명의 실시예에서는 경량화를 위하여 하드웨어 설계 시 이 부분에 대한 연산기를 공유함으로써 더 적은 하드웨어 자원이 사용되도록 설계하였다.

레지스터 절감에 대해서는 기존의 TWINE 알고리즘이 필요한 32-비트 RK 36개를 모두 저장하도록 제안되어 있었다. 이러한 경우 RK 36개를 모두 저장하기 위해선 32-비트 * 36개 = 1152 비트의 레지스터가 필요하다. 하지만 매 라운드마다 하나의 RK를 생성하여 사용한다면 32-비트의 레지스터만 사용하게 되므로 레지스터 사용을 획기적으로 줄일 수 있으나, 복호화를 진행함에 있어서 문제가 발생한다.

첫 번째 문제점은 암호화에 사용되는 RK는 1라운드에서 36라운드 순으로 사용되므로 마스터키를 이용하여 매 라운드에 필요한 RK를 생성함에 있어서 무리가 없다. 하지만 복호화에 사용되는 RK는 36라운드에서 1라운드 순으로 사용되므로 36라운드의 RK를 생성하기 위하여 36라운드의 화이트키(WK)를 저장하는 128-비트의 레지스터가 추가로 필요하다.

두 번째 문제는 도 1에 도시한 키 생성 알고리즘은 마스터키를 가지고 1라운드에서 36라운드 순으로 RK를 생성하는 알고리즘이다. 하지만 복호화에 사용되는 RK는 36라운드에서 1라운드 순으로 사용되어야 하므로 36라운드의 WK를 가지고 36라운드에서 1라운드 순으로 RK를 생성하기 위한 새로운 알고리즘이 필요하게 된다.

두 번째 문제를 해결하기 위해 본 발명의 실시예에 따른 블록 암호화 장치는 도 14에 도시한 바와 같이 RK를 36라운드에서 1라운드 순으로 생성하는 역 키생성 알고리즘을 이용하였다. 역 키생성 알고리즘을 이용해 RK를 36라운드에서 1라운드 순으로 생성함으로써, 매 라운드에 해당하는 RK를 생성한다. 이로써 경량화를 위해 레지스터 사용을 줄이는 설계를 진행하면서 생기는 두 가지 문제점을 정상적으로 해결할 수 있다.

이상 본 발명은 도면에 도시된 실시예들을 참고로 설명하였으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.

Claims (3)

1. 모드선택신호에 따라 암,복호화를 수행하는 블록 암호화 장치에 있어서,
   현재 라운드를 표시하기 위해 매 클럭 마다 증가하는 형태의 라운드 신호와, 키 데이터와 평문 데이터를 구분 짓기 위한 입력신호에 따라 제어되는 카운트 신호를 생성하여 출력하는 제어부와;
   상기 모드선택신호에 따라 암, 복호화 모드가 결정되고, 키 데이터를 입력받아 매 라운드마다 n비트의 라운드키를 생성하여 출력하는 키생성부와;
   상기 라운드 신호와 라운드키를 이용해 평문 데이터에 대한 암호화 혹은 복호화를 수행하여 그 결과값을 출력하는 라운드부;를 포함하되,
   상기 키생성부는 복호화 모드의 일부 라운드에서 이전 암호화시 사용된 라운드 키를 저장하여 전달함이 없이 m번째 라운드의 화이크 키를 이용해 상기 m번째 부터 첫 번째 라운드까지의 라운드키를 역으로 생성하여 상기 라운드부로 전달함을 특징으로 하는 블록 암호화 장치.
   
2. 청구항 1에 있어서, 상기 라운드부는,
   상기 평문 데이터에 대한 암호화 혹은 복호화 연산과정에서 상기 평문 데이터의 홀수자리 연산과정을 통합 처리하도록 로직 구현됨을 특징으로 하는 블록 암호화 장치.
   
3. 청구항 1에 있어서, 상기 키생성부는 복호화 모드에서 36번째 라운드의 화이크 키를 이용해 36번째부터 첫 번째 라운드까지의 라운드키를 역으로 생성하여 상기 라운드부로 전달함을 특징으로 하는 블록 암호화 장치.

Images