KR20200093718A - 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 - Google Patents

유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20200093718A
KR20200093718A KR1020190010301A KR20190010301A KR20200093718A KR 20200093718 A KR20200093718 A KR 20200093718A KR 1020190010301 A KR1020190010301 A KR 1020190010301A KR 20190010301 A KR20190010301 A KR 20190010301A KR 20200093718 A KR20200093718 A KR 20200093718A
Authority
KR
South Korea
Prior art keywords
layer
disposed
insulating layer
region
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020190010301A
Other languages
English (en)
Other versions
KR102759614B1 (ko
Inventor
이준희
김동원
김덕회
배인준
이혜민
김지희
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190010301A priority Critical patent/KR102759614B1/ko
Priority to US16/722,632 priority patent/US11495652B2/en
Priority to CN202010065083.8A priority patent/CN111490075B/zh
Publication of KR20200093718A publication Critical patent/KR20200093718A/ko
Application granted granted Critical
Publication of KR102759614B1 publication Critical patent/KR102759614B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H01L27/3262—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H01L27/0617—
    • H01L27/1214—
    • H01L27/3211—
    • H01L29/786—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/431—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different compositions, shapes, layouts or thicknesses of gate insulators in different TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

유기 발광 표시 장치는 제1 영역 및 제2 영역을 포함하는 기판, 기판 상의 제1 영역에 배치되는 구동 트랜지스터, 기판 상의 제2 영역에 배치되고, 금속 산화물계 반도체를 포함하는 스위칭 트랜지스터, 구동 및 스위칭 트랜지스터들 상에 배치되는 제1 광흡수층, 제1 광흡수층 상에 직접적으로 배치되는 유기 절연층 및 유기 절연층 상에 배치되는 서브 화소 구조물을 포함할 수 있다. 이에 따라, 유기 발광 표시 장치는 산화물계 반도체를 포함하는 제2 액티브층을 보호할 수 있고, 스위칭 트랜지스터의 특성을 유지할 수 있다.

Description

유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법{ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE AND METHOD OF MANUFACTURING ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE}
본 발명은 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법에 관한 것이다. 보다 상세하게는, 본 발명은 서로 다른 종류의 트랜지스터들을 포함하는 유기 발광 표시 장치 및 서로 다른 종류의 트랜지스터들을 포함하는 유기 발광 표시 장치의 제조 방법에 관한 것이다.
평판 표시 장치는 경량 및 박형 등의 특성으로 인하여, 음극선관 표시 장치를 대체하는 표시 장치로서 사용되고 있다. 이러한 평판 표시 장치의 대표적인 예로서 액정 표시 장치와 유기 발광 표시 장치가 있다.
최근 실리콘계 반도체 소자 및 금속 산화물계 반도체 소자를 동시에 포함하는 유기 발광 표시 장치가 개발되고 있다. 예를 들면, 유기 발광 표시 장치의 서브 화소 회로에서 실리콘계 반도체는 구동 트랜지스터로 사용되고, 금속 산화물계 반도체는 스위칭 트랜지스터로 사용될 수 있다. 여기서, 금속 산화물계 반도체에 빛이 입사하면 상기 금속 산화물계 반도체는 빠르게 열화될 수 있고, 금속 산화물계 반도체를 포함하는 스위칭 트랜지스터의 특성이 변경되는 문제점이 있다. 예를 들면, 유기 발광 표시 장치의 내부로 침투한 외부 광이 서브 화소 회로로 투과되거나 발광층으로부터 방출된 광의 일부가 상부 전극에 반사되어 서브 화소 회로로 투과될 수 있다. 즉, 상기 투과된 광이 상기 금속 산화물계 반도체에 입사될 수 있다.
본 발명의 일 목적은 서로 다른 종류의 트랜지스터들을 포함하는 유기 발광 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 서로 다른 종류의 트랜지스터들을 포함하는 유기 발광 표시 장치의 제조 방법을 제공하는 것이다.
그러나, 본 발명이 상술한 목적들에 의해 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치는 제1 영역 및 제2 영역을 포함하는 기판, 상기 기판 상의 상기 제1 영역에 배치되는 구동 트랜지스터, 상기 기판 상의 상기 제2 영역에 배치되고, 금속 산화물계 반도체를 포함하는 스위칭 트랜지스터, 상기 구동 및 스위칭 트랜지스터들 상에 배치되는 제1 광흡수층, 상기 제1 광흡수층 상에 직접적으로 배치되는 유기 절연층 및 상기 유기 절연층 상에 배치되는 서브 화소 구조물을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 구동 및 상기 스위칭 트랜지스터들 각각은 상부 게이트 구조를 가질 수 있다.
예시적인 실시예들에 있어서, 상기 구동 트랜지스터는 제1 소스 영역, 제1 드레인 영역 및 제1 채널 영역을 갖는 제1 액티브층, 상기 제1 액티브층 상의 상기 채널 영역과 중첩하여 배치되는 제1 게이트 전극, 상기 제1 게이트 전극 상에 배치되고, 상기 제1 소스 영역에 접속되는 제1 소스 전극 및 상기 제1 게이트 전극 상에 배치되고, 상기 제1 드레인 영역에 접속되는 제1 드레인 전극들을 포함하고, 상기 제1 액티브층은 실리콘계 반도체를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 스위칭 트랜지스터는 제2 소스 영역, 제2 드레인 영역 및 제2 채널 영역을 갖는 제2 액티브층, 상기 제2 액티브층 상의 상기 제2 채널 영역과 중첩하여 배치되는 제2 게이트 전극, 상기 제2 게이트 전극 상에 배치되고, 상기 제2 소스 영역에 접속되는 제2 소스 전극 및 상기 제2 게이트 전극 상에 배치되고, 상기 제2 드레인 영역에 접속되는 제2 드레인 전극을 포함하고, 상기 제2 액티브층이 금속 산화물계 반도체를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 액티브층과 상기 제2 게이트 전극 사이에 배치되는 절연 패턴을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 기판 상에 배치되며 상기 제1 영역에서 상기 제1 액티브층을 덮는 제1 게이트 절연층 및 상기 제1 게이트 절연층 상에 배치되며 상기 제1 영역에서 상기 제1 게이트 전극을 덮은 제2 게이트 절연층을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 구동 트랜지스터는 상기 제2 게이트 절연층 상에서 상기 제1 게이트 전극과 중첩하여 배치되는 게이트 전극 패턴을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 게이트 절연층 상에 배치되며 상기 제1 영역에서 상기 게이트 전극 패턴을 덮는 제1 층간 절연층 및 상기 제1 층간 절연층 상에 배치되며 상기 제2 영역에서 상기 제2 액티브층 및 상기 제2 게이트 전극을 덮는 제2 층간 절연층을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 소스 및 제1 드레인 전극들 및 상기 제2 소스 및 제2 드레인 전극들은 상기 제2 층간 절연층 상에 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 제2 층간 절연층 상에 배치되며 상기 제1 소스 및 제1 드레인 전극들 및 상기 제2 소스 및 제2 드레인 전극들을 덮은 보호 절연층을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 보호 절연층 상에 배치되는 평탄화층을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 보호 절연층과 상기 평탄화층 사이에 배치되는 제2 광흡수층을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 서브 화소 구조물은 하부 전극, 상기 하부 전극 상에 배치되는 발광층 및 상기 발광층 상에 배치되는 상부 전극을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 평탄화층과 상기 제1 광흡수층 사이에 배치되는 연결 패턴을 더 포함하고, 상기 연결 패턴은 상기 제1 광흡수층 및 상기 유기 절연층의 일부를 제거하여 형성된 콘택홀을 통해 상기 하부 전극과 전기적으로 연결될 수 있다.
예시적인 실시예들에 있어서, 상기 기판은 제1 유기층, 상기 제1 유기층 상에 배치되는 베리어층 및 상기 베리어층 상에 배치되는 제2 유기층을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 기판 상에 배치되는 버퍼층을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 서브 화소 구조물 상에 배치되는 박막 봉지 구조물을 더 포함하고, 상기 박막 봉지 구조물은 가요성을 갖는 무기 물질을 포함하는 제1 박막 봉지층, 상기 제1 박막 봉지층 상에 배치되고, 가요성을 갖는 유기 물질을 포함하는 제2 박막 봉지층 및 상기 제2 박막 봉지층 상에 배치되고, 가요성을 갖는 무기 물질을 포함하는 제3 박막 봉지층을 포함할 수 있다.
전술한 본 발명의 다른 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법은 제1 영역 및 제2 영역을 포함하는 기판을 제공하는 단계, 상기 기판 상의 상기 제1 영역에 구동 트랜지스터를 형성하는 단계, 상기 기판 상의 상기 제2 영역에 금속 산화물계 반도체를 포함하는 스위칭 트랜지스터를 형성하는 단계, 상기 구동 트랜지스터 및 상기 스위칭 트랜지스터 상에 평탄화층을 형성하는 단계, 상기 평탄화층 상에 연결 패턴을 형성하는 단계, 상기 평탄화층 상에 상기 연결 패턴을 덮도록 광흡수층을 형성하는 단계, 상기 광흡수층 상에 제1 두께를 갖는 유기 절연층을 형성하는 단계, 마스크를 이용한 노광 공정을 수행하여 상기 광흡수층의 상면의 일부를 노출시키는 상기 유기 절연층의 제1 콘택홀을 형성하는 단계, 건식 식각 공정을 수행하여 상기 제1 콘택홀을 통해 상기 연결 패턴의 상면의 일부를 노출시키는 상기 광흡수층의 제2 콘택홀을 형성하는 단계 및 상기 광흡수층 상에 서브 화소 구조물을 형성하는 단계를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 건식 식각 공정을 수행하는 동안 상기 유기 절연층의 두께는 상기 제1 두께에서 제2 두께로 감소될 수 있다.
예시적인 실시예들에 있어서, 상기 서브 화소 구조물은 하부 전극, 상기 하부 전극 상에 배치되는 발광층 및 상기 발광층 상에 배치되는 상부 전극을 포함하고, 상기 제1 및 제2 콘택홀들을 통해 상기 하부 전극과 상기 연결 패턴이 전기적으로 연결될 수 있다.
본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치가 광흡수층을 포함함으로써 유기 발광 표시 장치는 제2 액티브층으로 입사하는 광을 차단할 수 있다. 이에 따라, 유기 발광 표시 장치는 산화물계 반도체를 포함하는 제2 액티브층을 보호할 수 있고, 스위칭 트랜지스터의 특성을 유지할 수 있다.
또한, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법에 있어서, 광흡수층 상에 상기 제1 콘택홀을 갖는 유기 절연층을 형성함으로써 광흡수층에 상기 제2 콘택홀을 형성할 수 있다. 이에 따라, 상기 유기 발광 표시 장치는 광흡수층을 포함함으로써 제2 액티브층으로 입사하는 광을 차단할 수 있다.
다만, 본 발명의 효과들이 상술한 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 유기 발광 표시 장치와 전기적으로 연결된 외부 장치를 설명하기 위한 블록도이다.
도 3은 도 1의 서브 화소 회로 영역에 배치된 서브 화소 회로 및 유기 발광 다이오드를 나타내는 회로도이다.
도 4는 도 1의 유기 발광 표시 장치를 I-I'라인을 따라 절단한 단면도이다.
도 5 내지 도 16은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법을 나타내는 단면도들이다.
도 17은 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법에 대하여 상세하게 설명한다. 첨부한 도면들에 있어서, 동일하거나 유사한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 평면도이고, 도 2는 도 1의 유기 발광 표시 장치와 전기적으로 연결된 외부 장치를 설명하기 위한 블록도이다.
도 1 및 2를 참조하면, 유기 발광 표시 장치(100)(예를 들면, 도 4의 기판(110))는 표시 영역(10) 및 패드 영역(60)을 포함할 수 있다. 표시 영역(10)은 복수의 서브 화소 회로 영역들(20)을 포함하는 발광 영역(30) 및 발광 영역(30)을 둘러싸는 주변 영역(40)을 포함할 수 있고, 발광 영역(30)에는 서브 화소 회로 영역들(20)이 유기 발광 표시 장치(100)의 상면과 평행한 제1 방향(D1) 및 제1 방향(D1)과 직교하는 제2 방향(D2)을 따라 전체적으로 배열될 수 있다. 예를 들면, 서브 화소 회로 영역들(20) 각각에는 도 3의 서브 화소 회로(SUB-PIXEL CIRCUIT)(예를 들어, 도 4의 구동 트랜지스터(250) 및 스위칭 트랜지스터(255))가 배치될 수 있고, 서브 화소 회로(SUB-PIXEL CIRCUIT) 상에 유기 발광 다이오드(OLED)(예를 들어, 도 4의 서브 화소 구조물(200))가 배치될 수 있다. 서브 화소 회로(SUB-PIXEL CIRCUIT) 및 유기 발광 다이오드(OLED)를 통해 표시 영역(10)에 영상이 표시될 수 있다.
예를 들면, 서브 화소 회로 영역들(20)에는 제1, 제2 및 제3 서브 화소 회로들이 배치될 수 있다. 상기 제1 서브 화소 회로는 적색 광을 방출할 수 있는 제1 유기 발광 다이오드와 연결될 수 있고, 상기 제2 서브 화소 회로는 녹색 광을 방출할 수 있는 제2 유기 발광 다이오드와 연결될 수 있으며, 상기 제3 서브 화소 회로는 청색 광을 방출할 수 있는 제3 유기 발광 다이오드와 연결될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 유기 발광 다이오드는 제1 서브 화소 회로와 중첩하여 배치될 수 있고, 상기 제2 유기 발광 다이오드는 제2 서브 화소 회로와 중첩하여 배치될 수 있으며, 상기 제3 유기 발광 다이오드는 제3 서브 화소 회로와 중첩하여 배치될 수 있다. 선택적으로, 상기 제1 유기 발광 다이오드가 상기 제1 서브 화소 회로의 일부 및 상기 제1 서브 화소 회로와 다른 서브 화소 회로의 일부와 중첩하여 배치될 수도 있고, 상기 제2 유기 발광 다이오드가 상기 제2 서브 화소 회로의 일부 및 상기 제2 서브 화소 회로와 다른 서브 화소 회로의 일부와 중첩하여 배치될 수도 있으며, 상기 제3 유기 발광 다이오드가 상기 제3 서브 화소 회로의 일부 및 상기 제3 서브 화소 회로와 다른 서브 화소 회로의 일부와 중첩하여 배치될 수도 있다. 예를 들면, 상기 제1 내지 제3 유기 발광 다이오드들은 같은 크기의 직사각형이 차례로 배열되는 RGB 스트라이프(RGB stripe) 방식, 상대적으로 넓은 면적을 갖는 청색 유기 발광 다이오드를 포함하는 S-스트라이프(s-stripe) 방식, 백색 유기 발광 다이오드를 더 포함하는 WRGB 방식, RG-GB 반복 형태로 나열된 펜타일 방식 등을 이용하여 배열될 수 있다.
또한, 복수의 서브 화소 회로 영역들(20) 각각에는 적어도 하나의 구동 트랜지스터, 적어도 하나의 스위칭 트랜지스터, 적어도 하나의 커패시터 등이 배치될 수 있다. 예시적인 실시예들에 있어서, 서브 화소 회로 영역들(20) 각각에 하나의 구동 트랜지스터(예를 들어, 도 3의 제1 트랜지스터(TR1)) 및 6개의 스위칭 트랜지스터들(예를 들어, 도 3의 제2 내지 제7 트랜지스터들(TR2, TR3, TR4, TR5, TR6, TR7)), 하나의 스토리지 커패시터(예를 들어, 도 3의 스토리지 커패시터(CST)) 등이 배치될 수 있다.
다만, 본 발명의 표시 영역(10), 주변 영역(20) 및 서브 화소 회로 영역(30) 각각의 형상이 사각형의 평면 형상을 갖는 것으로 설명하였지만, 상기 형상이 이에 한정되는 것은 아니다. 예를 들면, 표시 영역(10), 주변 영역(20) 및 서브 화소 회로 영역(30) 각각의 형상은 삼각형의 평면 형상, 마름모의 평면 형상, 다각형의 평면 형상, 원형의 평면 형상, 트랙형의 평면 형상 또는 타원형의 평면 형상을 가질 수도 있다.
더욱이, 주변 영역(40)에는 복수의 배선들이 배치될 수 있다. 예를 들면, 상기 배선들은 데이터 신호 배선, 게이트 신호 배선, 발광 제어 신호 배선, 게이트 초기화 신호 배선, 초기화 전압, 전원 전압 배선 등을 포함할 수 있다. 상기 배선들은 주변 영역(40)으로부터 발광 영역(30)으로 연장되어 서브 화소 회로(SUB-PIXEL CIRCUIT) 및 유기 발광 다이오드(OLED)와 전기적으로 연결될 수 있다. 더욱이, 주변 영역(40)에는 게이트 드라이버, 데이터 드라이버 등이 배치될 수도 있다.
표시 영역(10)의 일측에 패드 영역(60)이 위치할 수 있고, 외부 장치(101)와 전기적으로 연결되는 패드 전극들(470)이 배치될 수 있다. 다시 말하면, 패드 전극들(470)은 외부 장치(101)와 서브 화소 회로(SUB-PIXEL CIRCUIT)를 전기적으로 연결시킬 수 있다. 예시적인 실시예들에 있어서, 유기 발광 표시 장치(100)는 가로 방향(예를 들어, 제2 방향(D2))으로 동일한 폭을 가질 수 있다.
다른 예시적인 실시예들에 있어서, 패드 영역(60)과 표시 영역(10) 사이에 벤딩 영역이 위치할 수도 있다. 상기 벤딩 영역에는 연결 전극들이 배치될 수도 있고, 상기 벤딩 영역이 제2 방향(D2)을 축으로 벤딩되어 패드 영역(60)이 유기 발광 표시 장치(100)의 저면 상에 위치할 수도 있다. 다시 말하면, 패드 영역(60)이 유기 발광 표시 장치(100)의 저면 상에 위치하는 경우, 상기 벤딩 영역은 구부러진 형상을 가질 수 있다. 또한, 상기 벤딩 영역 및 패드 영역(60)의 상기 가로 방향으로의 폭이 표시 영역(10)의 상기 가로 방향으로의 폭보다 작은 폭을 가질 수 있다.
다만, 도 1에서 발광 영역(30)을 둘러싸는 주변 영역(40)의 폭이 동일한 것으로 도시되어 있으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들면, 주변 영역(40)은 제2 방향(D2)으로 연장하는 제1 주변 영역 및 제1 방향(D1)으로 연장하는 제2 주변 영역을 포함할 수 있다. 다시 말하면, 주변 영역(40)의 제1 주변 영역은 발광 영역(30)의 상부 및 패드 영역(60)과 인접하여 위치할 수 있고, 주변 영역(40)의 제2 주변 영역은 발광 영역(30)의 양측부(예를 들어, 발광 영역(30)의 좌측 및 우측)에 위치할 수 있다. 여기서, 상기 제2 영역의 상기 가로 방향으로의 폭은 상기 제1 영역의 세로 방향(예를 들어, 제1 방향(D1))으로의 폭보다 상대적으로 작을 수도 있다.
외부 장치(101)는 유기 발광 표시 장치(100)와 연성 인쇄 회로 기판 또는 인쇄 회로 기판을 통해 전기적으로 연결될 수 있다. 예를 들면, 상기 연성 인쇄 회로 기판의 일측은 패드 전극들(470)과 직접적으로 접촉할 수 있고, 상기 연성 인쇄 회로 기판의 타측은 외부 장치(101)와 직접적으로 접촉할 수 있다. 외부 장치(101)는 데이터 신호, 게이트 신호, 발광 제어 신호, 게이트 초기화 신호, 초기화 전압, 전원 전압 등을 유기 발광 표시 장치(100)에 제공할 수 있다. 또한, 상기 연성 인쇄 회로 기판에는 구동 집적 회로가 실장될 수 있다. 다른 예시적인 실시예들에 있어서, 상기 구동 집적 회로가 패드 전극들(470)과 인접하여 유기 발광 표시 장치(100)에 실장될 수도 있다.
도 3은 도 1의 서브 화소 회로 영역에 배치된 서브 화소 회로 및 유기 발광 다이오드를 나타내는 회로도이다.
도 3을 참조하면, 유기 발광 표시 장치(100)의 서브 화소 회로 영역들(20) 각각에는 서브 화소 회로(SUB-PIXEL CIRCUIT: SPC) 및 유기 발광 다이오드(OLED)가 배치될 수 있고, 하나의 서브 화소 회로(SPC)는 유기 발광 다이오드(OLED)(예를 들어, 도 4의 서브 화소 구조물(200)), 제1 내지 제7 트랜지스터들(TR1, TR2, TR3, TR4, TR5, TR6, TR7) 및 스토리지 커패시터(CST), 고전원 전압(ELVDD) 배선, 저전원 전압(ELVSS) 배선, 초기화 전압(VINT) 배선, 데이터 신호(DATA) 배선, 게이트 신호(GW) 배선, 게이트 초기화 신호(GI) 배선, 발광 제어 신호(EM) 배선, 다이오드 초기화 신호(GB) 배선 등을 포함할 수 있다.
유기 발광 다이오드(OLED)는 구동 전류(ID)에 기초하여 광을 출력할 수 있다. 유기 발광 다이오드(OLED)는 제1 단자 및 제2 단자를 포함할 수 있다. 예시적인 실시예들에 있어서, 유기 발광 다이오드(OLED)의 제2 단자는 저전원 전압(ELVSS)을 공급받을 수 있다. 예를 들면, 유기 발광 다이오드(OLED)의 제1 단자는 애노드 단자이고, 유기 발광 다이오드(OLED)의 제2 단자는 캐소드 단자일 수 있다. 선택적으로, 유기 발광 다이오드(OLED)의 제1 단자는 캐소드 단자이고, 유기 발광 다이오드(OLED)의 제2 단자는 애노드 단자일 수도 있다. 예시적인 실시예들에 있어서, 유기 발광 다이오드(OLED)의 상기 애노드 단자는 도 4의 하부 전극(290)에 해당될 수 있고, 유기 발광 다이오드(OLED)의 상기 캐소드 단자는 도 4의 상부 전극(340)에 해당될 수 있다.
제1 트랜지스터(TR1)(예를 들어, 도 4의 구동 트랜지스터(250)에 대응)는 게이트 단자, 제1 단자 및 제2 단자를 포함할 수 있다. 예시적인 실시예들에 있어서, 제1 트랜지스터(TR1)의 제1 단자는 소스 단자이고, 제1 트랜지스터(TR1)의 제2 단자는 드레인 단자일 수 있다. 선택적으로, 제1 트랜지스터(TR1)의 제1 단자는 드레인 단자이고, 제1 트랜지스터(TR1)의 제2 단자는 소스 단자일 수 있다.
제1 트랜지스터(TR1)는 구동 전류(ID)를 생성할 수 있다. 예시적인 실시예들에 있어서, 제1 트랜지스터(TR1)는 포화 영역에서 동작할 수 있다. 이러한 경우, 제1 트랜지스터(TR1)는 상기 게이트 단자와 상기 소스 단자 사이의 전압 차에 기초하여 구동 전류(ID)를 생성할 수 있다. 또한, 유기 발광 다이오드(OLED)에 공급되는 구동 전류(ID)의 크기에 기초하여 계조가 표현될 수 있다. 선택적으로, 제1 트랜지스터(TR1)는 선형 영역에서 동작할 수도 있다. 이러한 경우, 일 프레임 내에서 유기 발광 다이오드(OLED)에 구동 전류가 공급되는 시간의 합에 기초하여 계조가 표현될 수 있다.
제2 트랜지스터(TR2)는 게이트 단자, 제1 단자, 제2 단자를 포함할 수 있다. 제2 트랜지스터(TR2)의 게이트 단자는 게이트 신호(GW)를 공급받을 수 있다. 제2 트랜지스터(TR2)의 제1 단자는 데이터 신호(DATA)를 공급받을 수 있다. 제2 트랜지스터(TR2)의 제2 단자는 제1 트랜지스터(TR1)의 제1 단자에 연결될 수 있다. 예를 들면, 게이트 구동부로부터 게이트 신호(GW)가 제공될 수 있고, 게이트 신호(GW)가 게이트 신호(GW) 배선을 통해 제2 트랜지스터(TR2)의 게이트 단자에 인가될 수 있다. 예시적인 실시예들에 있어서, 제2 트랜지스터(TR2)의 제1 단자는 소스 단자이고, 제2 트랜지스터(TR2)의 제2 단자는 드레인 단자일 수 있다. 선택적으로, 제2 트랜지스터(TR2)의 제1 단자는 드레인 단자이고, 제2 트랜지스터(TR2)의 제2 단자는 소스 단자일 수 있다.
제2 트랜지스터(TR2)는 게이트 신호(GW)의 활성화 구간 동안 데이터 신호(DATA)를 제1 트랜지스터(TR1)의 제1 단자로 공급할 수 있다. 이러한 경우, 제2 트랜지스터(TR2)는 선형 영역에서 동작할 수 있다.
제3 트랜지스터(TR3)는 게이트 단자, 제1 단자 및 제2 단자를 포함할 수 있다. 제3 트랜지스터(TR3)의 게이트 단자는 게이트 신호(GW)를 공급받을 수 있다. 제3 트랜지스터(TR3)의 제1 단자는 제1 트랜지스터(TR1)의 게이트 단자에 연결될 수 있다. 제3 트랜지스터(TR3)의 제2 단자는 제1 트랜지스터(TR1)의 제2 단자에 연결될 수 있다. 예를 들면, 상기 게이트 구동부로부터 게이트 신호(GW)가 제공될 수 있고, 게이트 신호(GW)가 게이트 신호(GW) 배선을 통해 제3 트랜지스터(TR3)의 게이트 단자에 인가될 수 있다. 예시적인 실시예들에 있어서, 제3 트랜지스터(TR3)의 제1 단자는 소스 단자이고, 제3 트랜지스터(TR3) 의 제2 단자는 드레인 단자일 수 있다. 선택적으로, 제3 트랜지스터(TR3)의 제1 단자는 드레인 단자이고, 제3 트랜지스터(TR3)의 제2 단자는 소스 단자일 수 있다.
제3 트랜지스터(TR3)는 게이트 신호(GW)의 활성화 구간 동안 제1 트랜지스터(TR1)의 게이트 단자와 제1 트랜지스터(TR1)의 제2 단자를 연결할 수 있다. 이러한 경우, 제3 트랜지스터(TR3)는 선형 영역에서 동작할 수 있다. 즉, 제3 트랜지스터(TR3)는 게이트 신호(GW)의 활성화 구간 동안 제1 트랜지스터(TR1)를 다이오드 연결시킬 수 있다. 제1 트랜지스터(TR1)가 다이오드 연결되므로, 제1 트랜지스터(TR1)의 제1 단자와 제1 트랜지스터(TR1)의 게이트 단자 사이에 제1 트랜지스터(TR1)의 문턱 전압만큼의 전압차가 발생할 수 있다. 그 결과, 게이트 신호(GW)의 활성화 구간 동안 제1 트랜지스터(TR1)의 제1 단자에 공급된 데이터 신호(DATA)의 전압에 상기 전압차(즉, 문턱 전압)만큼 합산된 전압이 제1 트랜지스터(TR1)의 게이트 단자에 공급될 수 있다. 즉, 데이터 신호(DATA)는 제1 트랜지스터(TR1)의 문턱 전압만큼 보상할 수 있고, 보상된 데이터 신호(DATA)가 제1 트랜지스터(TR1)의 게이트 단자에 공급될 수 있다. 상기 문턱 전압 보상을 수행함에 따라 제1 트랜지스터(TR1)의 문턱 전압 편차로 발생하는 구동 전류 불균일 문제가 해결될 수 있다. 예시적인 실시예들에 있어서, 제3 트랜지스터(TR3)가 도 3의 스위칭 트랜지스터(255)에 대응될 수도 있다. 다시 말하면, 제3 트랜지스터(TR3)의 채널은 금속 산화물 반도체를 포함할 수 있다.
초기화 전압(VINT)이 제공되는 초기화 전압 배선의 입력단은 제4 트랜지스터(TR4)의 제1 단자 및 제7 트랜지스터(TR7)의 제1 단자와 연결될 수 있고, 상기 초기화 전압 배선의 출력단은 제4 트랜지스터(TR4)의 제2 단자 및 스토리지 커패시터(CST)의 제1 단자와 연결될 수 있다.
제4 트랜지스터(TR4)는 게이트 단자, 제1 단자 및 제2 단자를 포함할 수 있다. 제4 트랜지스터(TR4)의 게이트 단자는 게이트 초기화 신호(GI)를 공급받을 수 있다. 제4 트랜지스터(TR4)의 제1 단자는 초기화 전압(VINT)을 공급받을 수 있다. 제4 트랜지스터(TR4)의 제2 단자는 제1 트랜지스터(TR1)의 게이트 단자에 연결될 수 있다. 예시적인 실시예들에 있어서, 제4 트랜지스터(TR4)의 제1 단자는 소스 단자일 수 있고, 제4 트랜지스터(TR4)의 제2 단자는 드레인 단자일 수 있다. 선택적으로, 제4 트랜지스터(TR4)의 제1 단자는 드레인 단자이고, 제4 트랜지스터(TR4)의 제2 단자는 소스 단자일 수 있다.
제4 트랜지스터(TR4)는 게이트 초기화 신호(GI)의 활성화 구간 동안 초기화 전압(VINT)을 제1 트랜지스터(TR1)의 게이트 단자에 공급할 수 있다. 이러한 경우, 제4 트랜지스터(TR4)는 선형 영역에서 동작할 수 있다. 즉, 제4 트랜지스터(TR4)는 게이트 초기화 신호(GI)의 활성화 구간 동안 제1 트랜지스터(TR1)의 게이트 단자를 초기화 전압(VINT)으로 초기화시킬 수 있다. 예시적인 실시예들에 있어서, 초기화 전압(VINT)의 전압 레벨은 이전 프레임에서 스토리지 커패시터(CST)에 의해 유지된 데이터 신호(DATA)의 전압 레벨보다 충분히 낮은 전압 레벨을 가질 수 있고, 상기 초기화 전압(VINT)이 PMOS(P-channel Metal Oxide Semiconductor) 트랜지스터인 제1 트랜지스터(TR1)의 게이트 단자에 공급될 수 있다. 다른 예시적인 실시예들에 있어서, 초기화 전압의 전압 레벨은 이전 프레임에서 스토리지 커패시터에 의해 유지된 데이터 신호의 전압 레벨보다 충분히 높은 전압 레벨을 가질 수 있고, 상기 초기화 전압이 NMOS(N-channel Metal Oxide Semiconductor) 트랜지스터인 제1 트랜지스터의 게이트 단자에 공급될 수 있다.
예시적인 실시예들에 있어서, 게이트 초기화 신호(GI)는 일 수평 시간 전의 게이트 신호(GW)와 실질적으로 동일한 신호일 수 있다. 예를 들면, 유기 발광 표시 장치(100)가 포함하는 복수의 서브 화소 회로들 중 제n(단, n은 2이상의 정수)행의 서브 화소 회로에 공급되는 게이트 초기화 신호(GI)는 상기 서브 화소 회로들 중 (n-1)행의 서브 화소 회로에 공급되는 게이트 신호(GW)와 실질적으로 동일한 신호일 수 있다. 즉, 서브 화소 회로들(SPC) 중 (n-1)행의 제1 서브 화소 회로에 활성화된 게이트 신호(GW)를 공급함으로써, 서브 화소 회로들(SPC) 중 n행의 제1 서브 화소 회로에 활성화된 게이트 초기화 신호(GI)를 공급할 수 있다. 그 결과, 서브 화소 회로들 중 (n-1)행의 서브 화소 회로에 데이터 신호(DATA)를 공급함과 동시에 서브 화소 회로들(SPC) 중 n행의 서브 화소 회로가 포함하는 제1 트랜지스터(TR1)의 게이트 단자를 초기화 전압(VINT)으로 초기화시킬 수 있다. 선택적으로, 제4 트랜지스터(TR4)가 도 4의 스위칭 트랜지스터(255)에 대응될 수도 있다. 다시 말하면, 제4 트랜지스터(TR4)의 채널은 금속 산화물 반도체를 포함할 수 있다.
제5 트랜지스터(TR5)는 게이트 단자, 제1 단자, 제2 단자를 포함할 수 있다. 게이트 단자는 발광 제어 신호(EM)를 공급받을 수 있다. 제1 단자는 고전원 전압(ELVDD) 배선에 연결될 수 있다. 제2 단자는 제1 트랜지스터(TR1)의 제1 단자에 연결될 수 있다. 예를 들면, 발광 제어 구동부로부터 발광 제어 신호(EM)가 제공될 수 있고, 발광 제어 신호(EM)가 발광 제어 신호(EM) 배선을 통해 제5 트랜지스터(TR5)의 게이트 단자에 인가될 수 있다. 예시적인 실시예들에 있어서, 제5 트랜지스터(TR5)의 제1 단자는 소스 단자이고, 제5 트랜지스터(TR5)의 제2 단자는 드레인 단자일 수 있다. 선택적으로, 제5 트랜지스터(TR5)의 제1 단자는 드레인 단자이고, 제5 트랜지스터(TR5)의 제2 단자는 소스 단자일 수 있다.
제5 트랜지스터(TR5)는 발광 제어 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)의 제1 단자에 고전원 전압(ELVDD)을 공급할 수 있다. 이와 반대로, 제5 트랜지스터(TR5)는 발광 제어 신호(EM)의 비활성화 구간 동안 고전원 전압(ELVDD)의 공급을 차단시킬 수 있다. 이러한 경우, 제5 트랜지스터(TR5)는 선형 영역에서 동작할 수 있다. 제5 트랜지스터(TR5)가 발광 제어 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)의 제1 단자에 고전원 전압(ELVDD)을 공급함으로써, 제1 트랜지스터(TR1)는 구동 전류(ID)를 생성할 수 있다. 또한, 제5 트랜지스터(TR5)가 발광 제어 신호(EM)의 비활성화 구간 동안 고전원 전압(ELVDD)의 공급을 차단함으로써, 제1 트랜지스터(TR1)의 제1 단자에 공급된 데이터 신호(DATA)가 제1 트랜지스터(TR1)의 게이트 단자로 공급될 수 있다.
제6 트랜지스터(TR6)는 게이트 단자, 제1 단자, 제2 단자를 포함할 수 있다. 게이트 단자는 발광 제어 신호(EM)를 공급받을 수 있다. 제1 단자는 제1 트랜지스터(TR1)의 제2 단자에 연결될 수 있다. 제2 단자는 유기 발광 다이오드(OLED)의 제1 단자에 연결될 수 있다. 예를 들면, 상기 발광 제어 구동부로부터 발광 제어 신호(EM)가 제공될 수 있고, 발광 제어 신호(EM)가 발광 제어 신호(EM) 배선을 통해 제6 트랜지스터(TR6)의 게이트 단자에 인가될 수 있다. 예시적인 실시예들에 있어서, 제6 트랜지스터(TR6)의 제1 단자는 소스 단자이고, 제6 트랜지스터(TR6)의 제2 단자는 드레인 단자일 수 있다. 선택적으로, 제6 트랜지스터(TR6)의 제1 단자는 드레인 단자이고, 제6 트랜지스터(TR6)의 제2 단자는 소스 단자일 수 있다.
제6 트랜지스터(TR6)는 발광 제어 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)를 유기 발광 다이오드(OLED)에 공급할 수 있다. 이러한 경우, 제6 트랜지스터(TR6)는 선형 영역에서 동작할 수 있다. 즉, 제6 트랜지스터(TR6)가 발광 제어 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)를 유기 발광 다이오드(OLED)에 공급함으로써, 유기 발광 다이오드(OLED)는 광을 출력할 수 있다. 또한, 제6 트랜지스터(TR6)가 발광 제어 신호(EM)의 비활성화 구간 동안 제1 트랜지스터(TR1)와 유기 발광 다이오드(OLED)를 전기적으로 서로 분리시킴으로써, 제1 트랜지스터(TR1)의 제2 단자에 공급된 데이터 신호(DATA)(정확히 말하면, 문턱 전압 보상이 된 데이터 신호)가 제1 트랜지스터(TR1)의 게이트 단자로 공급될 수 있다.
제7 트랜지스터(TR7)는 게이트 단자, 제1 단자, 제2 단자를 포함할 수 있다. 게이트 단자는 다이오드 초기화 신호(GB)를 공급받을 수 있다. 제1 단자는 초기화 전압(VINT)을 공급받을 수 있다. 제2 단자는 유기 발광 다이오드(OLED)의 제1 단자에 연결될 수 있다. 예시적인 실시예들에 있어서, 제7 트랜지스터(TR7)의 제1 단자는 소스 단자이고, 제7 트랜지스터(TR7)의 제2 단자는 드레인 단자일 수 있다. 선택적으로, 제7 트랜지스터(TR7)의 제1 단자는 드레인 단자이고, 제7 트랜지스터(TR7)의 제2 단자는 소스 단자일 수 있다.
제7 트랜지스터(TR7)는 다이오드 초기화 신호(GB)의 활성화 구간 동안 초기화 전압(VINT)을 유기 발광 다이오드(OLED)의 제1 단자에 공급할 수 있다. 이러한 경우, 제7 트랜지스터(TR7)는 선형 영역에서 동작할 수 있다. 즉, 제7 트랜지스터(TR7)는 다이오드 초기화 신호(GB)의 활성화 구간 동안 유기 발광 다이오드(OLED)의 제1 단자를 초기화 전압(VINT)으로 초기화시킬 수 있다.
선택적으로, 게이트 초기화 신호(GI)와 다이오드 초기화 신호(GB)는 실질적으로 동일한 신호일 수 있다. 제1 트랜지스터(TR1)의 게이트 단자를 초기화 시키는 동작과 유기 발광 다이오드(OLED)의 제1 단자를 초기화 시키는 동작은 서로 영향을 미치지 않을 수 있다. 즉, 제1 트랜지스터(TR1)의 게이트 단자를 초기화 시키는 동작과 유기 발광 다이오드(OLED)의 제1 단자를 초기화 시키는 동작은 서로 독립적일 수 있다. 이에 따라, 다이오드 초기화 신호(GB)를 별도로 생성하지 않음으로써, 공정의 경제성이 향상될 수 있다.
스토리지 커패시터(CST)는 제1 단자 및 제2 단자를 포함할 수 있다. 스토리지 커패시터(CST)는 고전원 전압(ELVDD) 배선과 제1 트랜지스터(TR1)의 게이트 단자 사이에 연결될 수 있다. 예를 들면, 스토리지 커패시터(CST)의 제1 단자는 제1 트랜지스터(TR1)의 게이트 단자에 연결될 수 있고, 스토리지 커패시터(CST)의 제2 단자는 고전원 전압(ELVDD) 배선에 연결될 수 있다. 스토리지 커패시터(CST)는 스캔 신호(GW)의 비활성화 구간 동안 제1 트랜지스터(TR1)의 게이트 단자의 전압 레벨을 유지할 수 있다. 스캔 신호(GW)의 비활성화 구간은 발광 제어 신호(EM)의 활성화 구간을 포함할 수 있고, 발광 제어 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)는 유기 발광 다이오드(OLED)에 공급될 수 있다. 따라서, 스토리지 커패시터(CST)가 유지하는 전압 레벨에 기초하여 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)가 유기 발광 다이오드(OLED)에 공급될 수 있다.
다만, 본 발명의 서브 화소 회로(SPC)가 7개의 트랜지스터들 및 하나의 스토리지 커패시터를 포함하는 것으로 설명하였지만, 본 발명의 구성이 이에 한정되는 것을 아니다. 예를 들면, 서브 화소 회로(SPC)는 적어도 하나의 트랜지스터 및 적어도 하나의 스토리지 커패시터를 포함하는 구성을 가질 수도 있다.
도 4는 도 1의 유기 발광 표시 장치를 I-I'라인을 따라 절단한 단면도이다.
도 6을 참조하면, 유기 발광 표시 장치(100)는 기판(110), 버퍼층(115), 구동 트랜지스터(250), 스위칭 트랜지스터(255), 게이트 전극 패턴(180), 제1 게이트 절연층(150), 제2 게이트 절연층(155), 제1 층간 절연층(190), 절연 패턴(160), 제2 층간 절연층(195), 보호 절연층(400), 평탄화층(270), 연결 패턴(370), 광흡수층(350), 유기 절연층(275), 서브 화소 구조물(200), 화소 정의막(310), 박막 봉지 구조물(450) 등을 포함할 수 있다. 여기서, 기판(110)은 제1 유기층(111), 베리어층(112) 및 제2 유기층(113)을 포함할 수 있다. 유기 발광 표시 장치(100)가 발광 영역(30) 및 주변 영역(40)을 포함하는 표시 영역(10) 및 패드 영역(60)을 포함함에 따라, 기판(110)도 표시 영역(10) 및 패드 영역(60)으로 구분될 수 있다. 또한, 구동 트랜지스터(250)는 제1 액티브층(130), 제1 게이트 전극(170), 제1 소스 전극(210) 및 제1 드레인 전극(230)을 포함할 수 있고, 스위칭 트랜지스터(255)는 제2 액티브층(135), 제2 게이트 전극(175), 제2 소스 전극(215) 및 제2 드레인 전극(235)을 포함할 수 있다. 더욱이, 서브 화소 구조물(200)은 하부 전극(290), 발광층(330) 및 상부 전극(340)을 포함할 수 있고, 박막 봉지 구조물(450)은 제1 박막 봉지층(451), 제2 박막 봉지층(452) 및 제3 박막 봉지층(453)을 포함할 수 있다.
유기 발광 표시 장치(100)가 플렉서블한 기판(110) 및 박막 봉지 구조물(450)을 포함함으로써 유기 발광 표시 장치(100)는 플렉서블 유기 발광 표시 장치로 기능할 수 있다.
제1 유기층(111)이 제공될 수 있다. 제1 유기층(111)은 가요성을 갖는 유기 물질을 포함할 수 있다. 예시적인 실시예들에 있어서, 제1 유기층(111)은 폴리이미드 등을 포함할 수 있다.
제1 유기층(111) 상에 베리어층(112)이 전체적으로 배치될 수 있다. 베리어층(112)은 제1 유기층(111)을 통해 침투하는 수분을 차단할 수 있다. 베리어층(112)은 가요성을 갖는 무기 물질을 포함할 수 있다. 예시적인 실시예들에 있어서, 베리어층(112)은 실리콘 산화물 또는 실리콘 질화물 등을 포함할 수 있다.
베리어층(112) 상에 제2 유기층(113)이 배치될 수 있다. 제2 유기층(113)은 베리어층(112) 상에 전체적으로 배치될 수 있다. 제2 유기층(113)은 가요성을 갖는 유기 물질을 포함할 수 있다. 예시적인 실시예들에 있어서, 제2 유기층(115)은 폴리이미드 등을 포함할 수 있다.
이에 따라, 제1 유기층(111), 베리어층(112) 및 제2 유기층(113)을 포함하는 기판(110)이 구성될 수 있다. 예시적인 실시예들에 있어서, 기판(110)은 제1 영역(11) 및 제2 영역(12)을 가질 수 있고, 제1 영역(11)과 제2 영역(12)은 인접하여 위치할 수 있다. 예를 들면, 제1 영역(11)은 구동 트랜지스터가 배치되는 영역일 수 있고, 제2 영역(12)은 스위칭 트랜지스터가 배치되는 영역일 수 있다.
다만, 기판(110)이 3개의 층들을 갖는 것으로 설명하였으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들면, 다른 예시적인 실시예들에 있어서, 기판(110)은 단일층 또는 적어도 2개의 층들을 포함할 수도 있다.
다른 예시적인 실시예들에 있어서, 기판(110)은 투명한 또는 불투명한 재료를 포함할 수 있다. 예를 들면, 기판(110)은 석영 기판, 합성 석영(synthetic quartz) 기판, 불화칼슘 기판, 불소가 도핑된 석영(F-doped quartz) 기판, 소다라임(sodalime) 유리 기판, 무알칼리(non-alkali) 유리 기판 등을 포함할 수도 있다.
기판(110) 상의 제1 영역(11) 및 제2 영역(12)에 버퍼층(115)이 배치될 수 있다. 예를 들면, 버퍼층(115)은 기판(110) 상에 전체적으로 배치될 수 있다. 버퍼층(115)은 기판(110)으로부터 금속 원자들이나 불순물들이 구동 트랜지스터(250), 스위칭 트랜지스터(255) 및 서브 화소 구조물(200)로 확산되는 현상을 방지할 수 있으며, 제1 액티브층(130)을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 제1 액티브층(130)을 수득하게 할 수 있다. 또한, 버퍼층(115)은 기판(110)의 표면이 균일하지 않을 경우, 기판(110)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다. 기판(110)의 유형에 따라 기판(110) 상에 두 개 이상의 버퍼층(115)이 제공될 수 있거나 버퍼층(115)이 배치되지 않을 수 있다. 예를 들면, 버퍼층(115)은 유기 물질 또는 무기 물질을 포함할 수 있다. 예시적인 실시예들에 있어서, 버퍼층(115)은 무기 물질을 포함할 수 있다.
제1 액티브층(130)이 버퍼층(115) 상의 제1 영역(11)에 배치될 수 있다. 예를 들면, 제1 액티브층(130)은 산화물 반도체, 아몰퍼스 실리콘(amorphous silicon), 폴리 실리콘(poly silicon) 또는 유기물 반도체 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 제1 액티브층(130)은 실리콘계 반도체를 포함할 수 있고, 상기 아몰퍼스 실리콘 또는 상기 폴리 실리콘으로 구성될 수 있다. 예시적인 실시예들에 있어서, 제1 액티브층(130)은 제1 소스 영역, 제1 드레인 영역 및 상기 제1 소스 영역과 상기 제1 드레인 영역 사이에 위치하는 제1 채널 영역을 가질 수 있다.
버퍼층(115) 및 제1 액티브층(130) 상의 제1 영역(11) 및 제2 영역(12)에는 제1 게이트 절연층(150)이 배치될 수 있다. 예를 들면, 제1 게이트 절연층(150)은 버퍼층(115) 상에 전체적으로 배치될 수 있다. 제1 게이트 절연층(150)은 버퍼층(115) 상에서 제1 액티브층(130)을 충분히 덮을 수 있으며, 제1 액티브층(130)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 이와는 달리, 제1 게이트 절연층(150)은 버퍼층(115) 상에서 제1 액티브층(130)을 덮으며, 제1 액티브층(130)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수도 있다. 제1 게이트 절연층(150)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 제1 게이트 절연층(150)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 실리콘 탄질화물(SiCxNy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 탄탈륨 산화물(TaOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx) 등을 포함할 수 있다. 선택적으로, 제1 게이트 절연층(150)은 서로 상이한 물질을 포함하는 복수의 절연층들 갖는 다층 구조를 가질 수도 있다.
제1 게이트 전극(170)은 게이트 절연층(150) 상의 제1 영역(11)에 배치될 수 있다. 다시 말하면, 제1 게이트 전극(170)은 게이트 절연층(150) 중에서 하부에 제1 액티브층(130)이 위치하는 부분(예를 들어, 상기 제1 채널 영역) 상에 배치될 수 있다. 제1 게이트 전극(170)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 제1 게이트 전극(170)은 금(Au), 은(Ag), 알루미늄(Al), 백금(Pt), 니켈(Ni), 티타늄(Ti), 팔라듐(Pd), 마그네슘(Mg), 칼슘(Ca), 리튬(Li), 크롬(Cr), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 몰리브데늄(Mo), 스칸듐(Sc), 네오디뮴(Nd), 이리듐(Ir), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlNx), 은을 함유하는 합금, 텅스텐 질화물(WNx), 구리를 함유하는 합금, 몰리브데늄을 함유하는 합금, 티타늄 질화물(TiNx), 크롬 질화물(CrNx), 탄탈륨 질화물(TaNx), 스트론튬 루테늄 산화물(SrRuxOy), 아연 산화물(ZnOx), 인듐 주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐 아연 산화물(IZO) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 제1 게이트 전극(170)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다.
제1 게이트 절연층(150) 및 제1 게이트 전극(170) 상의 제1 영역(11) 및 제2 영역(12)에는 제2 게이트 절연층(155)이 배치될 수 있다. 예를 들면, 제2 게이트 절연층(155)은 제1 게이트 절연층(150) 상에 전체적으로 배치될 수 있다. 제2 게이트 절연층(155)은 제1 게이트 절연층(150) 상에서 제1 게이트 전극(170)을 충분히 덮을 수 있으며, 제1 게이트 전극(170)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 이와는 달리, 제2 게이트 절연층(155)은 제1 게이트 절연층(150) 상에서 제1 게이트 전극(170)을 덮으며, 제1 게이트 전극(170)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수도 있다. 제2 게이트 절연층(155)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 선택적으로, 제2 게이트 절연층(155)은 서로 상이한 물질을 포함하는 복수의 절연층들 갖는 다층 구조를 가질 수도 있다.
게이트 전극 패턴(180)이 제2 게이트 절연층(155) 상의 제1 영역(11)에 배치될 수 있다. 다시 말하면, 게이트 전극 패턴(180)은 제2 게이트 절연층(155) 중에서 하부에 제1 게이트 전극(170)이 위치하는 부분 상에 배치될 수 있다. 유기 발광 표시 장치(100)의 다른 단면도에서 제1 게이트 전극(170)과 게이트 전극 패턴(180)은 도 3의 스토리지 커패시터(CST)로 기능할 수 있다. 게이트 전극 패턴(180)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 선택적으로, 게이트 전극 패턴(180)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다.
제2 게이트 절연층(155) 및 게이트 전극 패턴(180) 상의 제1 영역(11) 및 제2 영역(12)에는 제1 층간 절연층(190)이 배치될 수 있다. 예를 들면, 제1 층간 절연층(190)은 제2 게이트 절연층(155) 상에 전체적으로 배치될 수 있다. 제1 층간 절연층(190)은 제2 게이트 절연층(155) 상에서 게이트 전극 패턴(180)을 충분히 덮을 수 있으며, 게이트 전극 패턴(180)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 이와는 달리, 제1 층간 절연층(190)은 제2 게이트 절연층(155) 상에서 게이트 전극 패턴(180)을 덮으며, 게이트 전극 패턴(180)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수도 있다. 제1 층간 절연층(190)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 선택적으로, 제1 층간 절연층(190)은 서로 상이한 물질을 포함하는 복수의 절연층들 갖는 다층 구조를 가질 수도 있다.
제2 액티브층(135)이 제1 층간 절연층(190) 상의 제2 영역(12)에 배치될 수 있다. 제2 액티브층(135)은 산화물 반도체를 포함할 수 있다. 다시 말하면, 제2 액티브층(135)은 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn), 티타늄(Ti), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 함유하는 이성분계 화합물(ABx), 삼성분계 화합물(ABxCy), 사성분계 화합물(ABxCyDz) 등을 포함하는 반도체 산화물층일 수 있다. 예를 들면, 제2 액티브층(135)은 아연 산화물(ZnOx), 갈륨 산화물(GaOx), 티타늄 산화물(TiOx), 주석 산화물(SnOx), 인듐 산화물(InOx), 인듐-갈륨 산화물(IGO), 인듐-아연 산화물(IZO), 인듐-주석 산화물(ITO), 갈륨-아연 산화물(GZO), 아연-마그네슘 산화물(ZMO), 아연-주석 산화물(ZTO), 아연-지르코늄 산화물(ZnZrxOy), 인듐-갈륨-아연 산화물(IGZO), 인듐-아연-주석 산화물(IZTO), 인듐-갈륨-하프늄 산화물(IGHO), 주석-알루미늄-아연 산화물(TAZO) 및 인듐-갈륨-주석 산화물(IGTO) 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 제2 액티브층(135)은 제2 소스 영역, 제2 드레인 영역 및 상기 제2 소스 영역과 상기 제2 드레인 영역 사이에 위치하는 제2 채널 영역을 가질 수 있다.
절연 패턴(160)이 제2 액티브층(135) 상의 상기 제2 채널 영역 상에 배치될 수 있다. 다시 말하면, 절연 패턴(160)은 제2 액티브층(135)과 제2 게이트 전극(175) 사이에 개재될 수 있고, 제2 소스 전극(215) 및 제2 드레인 전극(235)과 이격될 수 있다. 절연 패턴(160)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 선택적으로, 절연 패턴(160)은 서로 상이한 물질을 포함하는 복수의 절연층들 갖는 다층 구조를 가질 수도 있다.
제2 게이트 전극(175)은 절연 패턴(160) 상에 배치될 수 있다. 다시 말하면, 제2 게이트 전극(175)은 절연 패턴(160) 중에서 하부에 제2 액티브층(135)의 상기 제2 채널 영역 상에 배치될 수 있다. 제2 게이트 전극(175)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 제2 게이트 전극(175)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다.
제1 층간 절연층(190), 제2 액티브층(135), 절연 패턴(160) 및 제2 게이트 전극(175) 상의 제1 영역(11) 및 제2 영역(12)에는 제2 층간 절연층(195)이 배치될 수 있다. 예를 들면, 제2 층간 절연층(195)은 제1 층간 절연층(190) 상에 전체적으로 배치될 수 있다. 제2 층간 절연층(195)은 제1 층간 절연층(190) 상에서 제2 액티브층(135), 절연 패턴(160) 및 제2 게이트 전극(175)을 충분히 덮을 수 있으며, 제2 액티브층(135), 절연 패턴(160) 및 제2 게이트 전극(175)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 이와는 달리, 제2 층간 절연층(195)은 제1 층간 절연층(190) 상에서 제2 액티브층(135), 절연 패턴(160) 및 제2 게이트 전극(175)을 덮으며, 제2 액티브층(135), 절연 패턴(160) 및 제2 게이트 전극(175)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수도 있다. 제2 층간 절연층(195)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 선택적으로, 제2 게이트 절연층(155)은 서로 상이한 물질을 포함하는 복수의 절연층들 갖는 다층 구조를 가질 수도 있다.
제1 소스 전극(210)및 제1 드레인 전극(230)이 제2 층간 절연층(195) 상의 제1 영역(11)에 배치될 수 있다. 제1 소스 전극(210)은 제1 게이트 절연층(150), 제2 게이트 절연층(155), 제1 층간 절연층(190) 및 제2 층간 절연층(195)의 제1 부분을 제거하여 형성된 제1 콘택홀을 통해 제1 액티브층(130)의 상기 제1 소스 영역에 접속될 수 있다. 또한, 제1 드레인 전극(230)은 제1 게이트 절연층(150), 제2 게이트 절연층(155), 제1 층간 절연층(190) 및 제2 층간 절연층(195)의 제2 부분을 제거하여 형성된 제2 콘택홀을 통해 제1 액티브층(130)의 상기 제1 드레인 영역에 접속될 수 있다. 제1 소스 전극(210)및 제1 드레인 전극(230) 각각은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 제1 소스 및 제1 드레인 전극들(210, 230) 각각은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다.
이에 따라, 제1 액티브층(130), 제1 게이트 전극(170), 제1 소스 전극(210) 및 제1 드레인 전극(230)을 포함하는 구동 트랜지스터(250)가 구성될 수 있다. 여기서, 구동 트랜지스터(250)는 실리콘계 반도체를 포함하는 구동 트랜지스터로 기능할 수 있다. 또한, 구동 트랜지스터(250)는 상부 게이트 구조를 갖는 트랜지스터로 기능할 수 있다. 예를 들면, 구동 트랜지스터(250)는 도 3에 도시된 제1 트랜지스터(TR1)에 해당될 수 있다.
제2 소스 전극(215) 및 제2 드레인 전극(235)이 제2 층간 절연층(195) 상의 제2 영역(12)에 배치될 수 있다. 제2 소스 전극(215)은 제1 게이트 절연층(150), 제2 게이트 절연층(155), 제1 층간 절연층(190) 및 제2 층간 절연층(195)의 제3 부분을 제거하여 형성된 제3 콘택홀을 통해 제2 액티브층(135)의 상기 제2 소스 영역에 접속될 수 있다. 또한, 제2 드레인 전극(235)은 제1 게이트 절연층(150), 제2 게이트 절연층(155), 제1 층간 절연층(190) 및 제2 층간 절연층(195)의 제4 부분을 제거하여 형성된 제4 콘택홀을 통해 제2 액티브층(135)의 상기 제2 드레인 영역에 접속될 수 있다. 제2 소스 전극(215) 및 제2 드레인 전극(235) 각각은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 제2 소스 및 제2 드레인 전극들(210, 235) 각각은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다.
이에 따라, 제2 액티브층(135), 제2 게이트 전극(175), 제2 소스 전극(215) 및 제2 드레인 전극(235)을 포함하는 스위칭 트랜지스터(255)가 구성될 수 있다. 여기서, 스위칭 트랜지스터(255)는 산화물계 반도체를 포함하는 스위칭 트랜지스터로 기능할 수 있다. 또한, 스위칭 트랜지스터(255)는 상부 게이트 구조를 갖는 트랜지스터로 기능할 수 있다. 예를 들면, 스위칭 트랜지스터(255)는 도 3에 도시된 제2 내지 제7 트랜지스터들(TR2, TR3, TR4, TR5, TR6, TR7) 중 하나일 수 있다. 예시적인 실시예들에 있어서, 스위칭 트랜지스터(255)는 제3 트랜지스터(TR3) 및/또는 제4 트랜지스터(TR4)에 해당될 수 있고, 제2, 제5, 제6 및 제7 트랜지스터들(TR2, TR5, TR6, TR7)은 실리콘계 반도체를 포함하는 스위칭 트랜지스터로 기능할 수 있다.
다만, 유기 발광 표시 장치(100)가 2개의 트랜지스터들(예를 들어, 구동 트랜지스터(250) 및 스위칭 트랜지스터(255)를 포함하는 구성을 갖는 것으로 설명하였으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들면, 유기 발광 표시 장치(100)는 적어도 2개의 트랜지스터들 및 적어도 하나의 커패시터를 포함하는 구성을 가질 수도 있다.
제2 층간 절연층(195), 제1 소스 및 제1 드레인 전극들(210, 230) 및 제2 소스 및 제2 드레인 전극들(215, 235) 상의 제1 영역(11) 및 제2 영역(12)에 보호 절연층(400)이 배치될 수 있다. 다시 말하면, 보호 절연층(400)은 제2 층간 절연층(195) 상에 전체적으로 배치될 수 있다. 예를 들면, 보호 절연층(400)은 제2 층간 절연층(195) 상에서 제1 소스 및 제1 드레인 전극들(210, 230) 및 제2 소스 및 제2 드레인 전극들(215, 235)을 충분히 덮을 수 있으며, 제1 소스 및 제1 드레인 전극들(210, 230) 및 제2 소스 및 제2 드레인 전극들(215, 235)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 이와는 달리, 보호 절연층(400)은 제2 층간 절연층(195) 상에서 제1 소스 및 제1 드레인 전극들(210, 230) 및 제2 소스 및 제2 드레인 전극들(215, 235)을 덮으며, 제1 소스 및 제1 드레인 전극들(210, 230) 및 제2 소스 및 제2 드레인 전극들(215, 235)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수도 있다. 보호 절연층(400)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 선택적으로, 보호 절연층(400)은 서로 상이한 물질을 포함하는 복수의 절연층들 갖는 다층 구조를 가질 수도 있다.
보호 절연층(400) 상에 평탄화층(270)이 배치될 수 있다. 다시 말하면, 평탄화층(270)은 보호 절연층(400) 상에 전체적으로 배치될 수 있다. 예를 들면, 평탄화층(270)은 보호 절연층(400)을 충분히 덮도록 상대적으로 두꺼운 두께로 배치될 수 있고, 이러한 경우, 평탄화층(270)은 실질적으로 평탄한 상면을 가질 수 있으며, 이와 같은 평탄화층(270)의 평탄한 상면을 구현하기 위하여 평탄화층(270)에 대해 평탄화 공정이 추가될 수 있다. 평탄화층(270)은 유기 물질 또는 무기 물질 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 평탄화층(270)은 유기 물질을 포함할 수 있다.
평탄화층(270) 상에 연결 패턴(370)이 배치될 수 있다. 연결 패턴(370)에는 고전원 전압(예를 들어, 도 3에 도시된 고전원 전압(ELVDD))이 인가될 수 있다. 다시 말하면, 연결 패턴(370)은 도 3에 도시된 제6 트랜지스터(TR6)의 제2 단자와 연결될 수 있다. 예를 들면, 구동 트랜지스터(250)의 제1 드레인 전극(230)은 연결 패턴(370)(예를 들어, 도 3에 도시된 제6 트랜지스터(TR6)의 제2 단자)에 고전원 전압(ELVDD)을 전달할 수 있고, 연결 패턴(370)에 전달된 고전원 전압(ELVDD)이 하부 전극(290)에 인가될 수 있다. 연결 패턴(370)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 연결 패턴(370)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다.
평탄화층(270) 및 연결 패턴(370)의 일부 상에 광흡수층(350)이 배치될 수 있다. 광흡수층(350)은 연결 패턴(370)의 양측부를 덮을 수 있고, 연결 패턴(370)의 상면의 일부를 노출시키는 콘택홀을 가질 수 있다. 예시적인 실시예들에 있어서, 광흡수층(350)은 유기 발광 표시 장치(100)의 내부로 침투한 외광(external light)이 제2 액티브층(135)으로 입사하는 것을 방지할 수 있고, 발광층(330)으로부터 방출된 광의 일부가 상부 전극(340)에 반사되어 제2 액티브층(135)으로 입사하는 것을 방지할 수 있다. 광흡수층(350)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실롯산계 수지, 아크릴계 수지, 에폭시계 수지 등과 같은 유기 물질을 포함할 수 있다. 또한, 광흡수층(350)은 실질적으로 불투명할 수 있다. 예를 들면, 광흡수층(350)은 상기 외광을 흡수하기 위해 차광 재료를 더 포함할 수 있다. 상기 차광 재료는 카본 블랙(carbon black), 산질화 티타늄(titanium nitride oxide), 티타늄 블랙(titanium black), 페닐렌 블랙(phenylene black), 아닐린 블랙(aniline black), 시아닌 블랙(cyanine black), 니그로신산 블랙(nigrosine acid black), 블랙 수지(black resin) 등을 포함할 수 있다.
예를 들면, 종래의 유기 발광 표시 장치의 내부로 침투한 외광 및 또는 발광층으로부터 방출된 광의 일부가 구동 트랜지스터 및 스위칭 트랜지스터가 배치된 부분으로 침투할 수 있고, 상기 광(예를 들어, 외광 및 발광층으로부터 방출된 광)이 절연층들의 계면 및 금속 전극들로부터 반사되어 제2 액티브층의 저면으로 입사할 수 있다. 상기 광이 제2 액티브층으로 입사하는 경우, 금속 산화물계 반도체를 포함하는 상기 제2 액티브층은 빠르게 열화될 수 있고, 금속 산화물계 반도체를 포함하는 스위칭 트랜지스터의 특성이 변경될 수 있다. 즉, 종래의 유기 발광 표시 장치의 불량을 야기시킬 수 있다.
본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치(100)는 광을 흡수할 수 있는 광흡수층(350)을 포함함으로써 유기 발광 표시 장치(100)의 내부로 침투한 외광 및 발광층(330)으로부터 방출된 광의 일부를 흡수할 수 있다. 실험적으로, 광흡수층(350)은 광흡수층(350)으로 입사하는 광의 약 90%를 흡수했다. 이에 따라, 유기 발광 표시 장치(100)는 산화물계 반도체를 포함하는 제2 액티브층(135)을 보호할 수 있고, 제2 액티브층(135)을 포함하는 스위칭 트랜지스터(255)의 특성이 변경되지 않을 수 있다.
광흡수층(350) 상에 유기 절연층(275)이 배치될 수 있다. 유기 절연층(275)은 연결 패턴(370)의 상면의 일부를 노출시키는 콘택홀을 가질 수 있고, 유기 절연층(275)의 상기 콘택홀은 광흡수층(350)의 상기 콘택홀과 중첩할 수 있다. 예를 들면, 유기 절연층(275)은 광흡수층(350)을 충분히 덮도록 상대적으로 두꺼운 두께로 배치될 수 있고, 이러한 경우, 유기 절연층(275)은 실질적으로 평탄한 상면을 가질 수 있으며, 이와 같은 유기 절연층(275)의 평탄한 상면을 구현하기 위하여 유기 절연층(275)에 대해 평탄화 공정이 추가될 수 있다. 유기 절연층(275)은 유기 물질 또는 무기 물질 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 유기 절연층(275)은 유기 물질을 포함할 수 있다.
하부 전극(290)은 유기 절연층(275) 상에 배치될 수 있다. 하부 전극(290)은 유기 절연층(275)의 상기 콘택홀 및 광흡수층(350)의 상기 콘택홀을 관통하여 연결 패턴(370)과 접속할 수 있다. 하부 전극(290) 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 하부 전극(290)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다.
화소 정의막(310)은 하부 전극(290)의 일부 및 유기 절연층(275) 상에 배치될 수 있다. 화소 정의막(310)은 하부 전극(290)의 양측부를 덮을 수 있고, 하부 전극(290)의 상면의 일부를 노출시킬 수 있다. 화소 정의막(310)은 유기 물질 또는 무기 물질로 이루어질 수 있다. 예시적인 실시예들에 있어서, 화소 정의막(310)은 유기 물질을 포함할 수 있다.
발광층(330)은 화소 정의막(310)에 의해 노출된 하부 전극(290) 상에 배치될 수 있다. 발광층(330)은 서브 화소들에 따라 상이한 색광들(즉, 적색광, 녹색광, 청색광 등)을 방출시킬 수 있는 발광 물질들 중 적어도 하나를 사용하여 형성될 수 있다. 이와는 달리, 발광층(330)은 적색광, 녹색광, 청색광 등의 다른 색광들을 발생시킬 수 있는 복수의 발광 물질들을 적층하여 전체적으로 백색광을 방출할 수 있다. 이러한 경우, 발광층(330) 상에 컬러 필터가 배치(예를 들어, 박막 봉지 구조물(450)의 상면에 발광층(330)과 중첩되도록 배치)될 수도 있다. 상기 컬러 필터는 적색 컬러 필터, 녹색 컬러 필터, 청색 컬러 필터 중 적어도 하나를 포함할 수 있다. 선택적으로, 상기 컬러 필터는 황색(Yellow) 컬러 필터, 청남색(Cyan) 컬러 필터 및 자주색(Magenta) 컬러 필터를 포함할 수도 있다. 상기 컬러 필터는 감광성 수지, 컬러 포토레지스트 등을 포함할 수 있다.
상부 전극(340)은 화소 정의막(310) 및 발광층(330) 상에 배치될 수 있다. 상부 전극(340)은 발광층(330) 및 화소 정의막(310)을 덮을 수 있고, 발광층(330) 및 화소 정의막(310) 상에 전체적으로 배치될 수 있다. 예시적인 실시예들에 있어서, 상부 전극(340)에는 저전원 전압(예를 들어, 도 3에 도시된 저전원 전압(ELVSS))이 인가될 수 있다. 상부 전극(340)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 상부 전극(340)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다.
이에 따라, 하부 전극(290), 발광층(330) 및 상부 전극(340)을 포함하는 서브 화소 구조물(200)이 구성될 수 있다.
상부 전극(340) 상의 발광 영역(30)에 제1 박막 봉지층(451)이 배치될 수 있다. 제1 박막 봉지층(451)은 발광 영역(30)에서 상부 전극(340)을 덮으며 균일한 두께로 상부 전극(340)의 프로 파일을 따라 배치될 수 있다. 제1 박막 봉지층(451)은 서브 화소 구조물(200)이 수분, 산소 등의 침투로 인해 열화되는 것을 방지할 수 있다. 또한, 제1 박막 봉지층(451)은 외부의 충격으로부터 서브 화소 구조물(200)을 보호하는 기능도 수행할 수 있다. 제1 박막 봉지층(451)은 가요성을 갖는 무기 물질들을 포함할 수 있다.
제1 박막 봉지층(451) 상의 발광 영역(30)에 제2 박막 봉지층(452)이 배치될 수 있다. 제2 박막 봉지층(452)은 유기 발광 표시 장치(100)의 평탄도를 향상시킬 수 있으며, 서브 화소 구조물(200)을 보호할 수 있다. 제2 박막 봉지층(452)은 가요성을 갖는 유기 물질들을 포함할 수 있다.
제2 박막 봉지층(452) 상의 발광 영역(30)에 제3 박막 봉지층(453)이 배치될 수 있다. 제3 박막 봉지층(453)은 발광 영역(30)에서 제2 박막 봉지층(452)을 덮으며 균일한 두께로 제2 박막 봉지층(452)의 프로 파일을 따라 배치될 수 있다. 제3 박막 봉지층(453)은 제1 박막 봉지층(451)과 함께 발광 구조물(300)이 수분, 산소 등의 침투로 인해 열화되는 것을 방지할 수 있다. 또한, 제3 박막 봉지층(453)은 외부의 충격으로부터 제1 박막 봉지층(451) 및 제2 박막 봉지층(452)과 함께 발광 구조물(300)을 보호하는 기능도 수행할 수 있다. 제3 박막 봉지층(453)은 가요성을 갖는 무기 물질들을 포함할 수 있다. 선택적으로, 박막 봉지 구조물(450)을 대신하여 상부 전극(340) 상에 봉지 기판이 배치될 수도 있다. 상기 봉지 기판은 석영 기판, 합성 석영 기판, 불화칼슘 기판, 불소가 도핑된 석영 기판, 소다라임 유리 기판, 무알칼리 유리 기판 등을 포함할 수 있다.
이에 따라, 제1 박막 봉지층(451), 제2 박막 봉지층(452) 및 제3 박막 봉지층(453)을 포함하는 박막 봉지 구조물(450)이 구성될 수 있다. 선택적으로, 박막 봉지 구조물(450)은 제1 내지 제5 박막 봉지층들로 적층된 5층 구조 또는 제1 내지 제7 박막 봉지층들로 적층된 7층 구조로 구성될 수도 있다.
본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치(100)가 광흡수층(350)을 포함함으로써 유기 발광 표시 장치(100)는 제2 액티브층(135)으로 입사하는 광을 차단할 수 있다. 이에 따라, 유기 발광 표시 장치(100)는 산화물계 반도체를 포함하는 제2 액티브층(135)을 보호할 수 있고, 스위칭 트랜지스터(255)의 특성을 유지할 수 있다.
도 5 내지 도 16은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법을 나타내는 단면도들이다.
도 5를 참조하면, 경질의 유리 기판(105)이 제공될 수 있다. 유리 기판(105) 상에 제1 유기층(111)이 전체적으로 형성될 수 있다. 제1 유기층(111)은 가요성을 갖는 유기 물질을 사용하여 형성될 수 있다. 예시적인 실시예들에 있어서, 제1 유기층(111)은 폴리이미드를 포함할 수 있다. 예를 들면, 제1 유기층(111)은 랜덤 공중합체(random copolymer) 또는 블록 공중합체(block copolymer)를 포함할 수 있다. 또한, 제1 유기층(111)은 고투명성, 낮은 열팽창 계수(coefficient of thermal expansion) 및 높은 유리 전이 온도를 가질 수 있다. 제1 유기층(111)은 이미드기(imide)를 함유하기 때문에, 내열성, 내화학성, 내마모성 및 전기적 특성이 우수할 수 있다.
제1 유기층(111) 상에 베리어층(112)이 전체적으로 형성될 수 있다. 베리어층(112)은 제1 유기층(111)을 통해 침투하는 수분을 차단할 수 있다. 베리어층(112)은 가요성을 갖는 무기 물질을 사용하여 형성될 수 있다.
베리어층(112) 상에 제2 유기층(113)이 전체적으로 형성될 수 있다. 제2 유기층(113)은 가요성을 갖는 유기 물질을 사용하여 형성될 수 있다. 예시적인 실시예들에 있어서, 제2 유기층(113)은 폴리이미드를 포함할 수 있다. 예를 들면, 제2 유기층(112)은 랜덤 공중합체 또는 블록 공중합체를 포함할 수 있다.
이에 따라, 제1 유기층(111), 베리어층(112) 및 제2 유기층(113)을 포함하는 기판(110)이 형성될 수 있다. 예시적인 실시예들에 있어서, 기판(110)은 제1 영역(11) 및 제2 영역(12)을 가질 수 있고, 제1 영역(11)과 제2 영역(12)은 인접하여 위치할 수 있다. 예를 들면, 제1 영역(11)은 구동 트랜지스터가 배치되는 영역일 수 있고, 제2 영역(12)은 스위칭 트랜지스터가 배치되는 영역일 수 있다.
다만, 기판(110)이 3개의 층들을 갖는 것으로 설명하였으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들면, 다른 예시적인 실시예들에 있어서, 기판(110)은 단일층 또는 적어도 2개의 층들을 포함할 수도 있다.
기판(110)이 얇고 연성을 갖기 때문에, 상부 구조물(예를 들어, 구동 트랜지스터, 스위칭 트랜지스터 및 발광 구조물 등)의 형성을 지원하기 위해 경질의 유리 기판(105) 상에 기판(110)이 형성될 수 있다. 예를 들면, 기판(110) 상에 상기 상부 구조물을 형성한 후, 유리 기판(105)은 제거될 수 있다. 다시 말하면, 제1 유기층(111), 베리어층(112) 및 제2 유기층(113)의 플렉서블한 물성 때문에, 제1 유기층(111), 베리어층(112) 및 제2 유기층(113) 상에 상기 상부 구조물을 직접 형성하기 어려울 수 있다. 이러한 점을 고려하여, 유리 기판(105)을 이용하여 상기 상부 구조물을 형성한 다음, 유리 기판(105)을 제거함으로써, 제1 유기층(111), 베리어층(112) 및 제2 유기층(113)이 기판(110)으로 이용될 수 있다.
다른 예시적인 실시예들에 있어서, 기판(110)은 투명한 또는 불투명한 재료를 포함할 수 있다. 예를 들면, 기판(110)은 석영 기판, 합성 석영 기판, 불화칼슘 기판, 불소가 도핑된 석영 기판, 소다라임 유리 기판, 무알칼리 유리 기판 등을 포함할 수도 있다. 이러한 경우, 유리 기판(105)이 제공되지 않을 수 있다.
기판(110) 상의 제1 영역(11) 및 제2 영역(12)에 버퍼층(115)이 형성될 수 있다. 예를 들면, 버퍼층(115)은 기판(110)상에 전체적으로 형성될 수 있다. 버퍼층(115)은 기판(110)으로부터 금속 원자들이나 불순물들이 확산되는 현상을 방지할 수 있으며, 제1 액티브층을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 제1 액티브층을 수득하게 할 수 있다. 또한, 버퍼층(115)은 기판(110)의 표면이 균일하지 않을 경우, 기판(110)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다. 기판(110)의 유형에 따라 기판(110) 상에 두 개 이상의 버퍼층(115)이 제공될 수 있거나 버퍼층(115)이 배치되지 않을 수 있다. 버퍼층(115)은 무기 물질을 사용하여 형성될 수 있다.
제1 액티브층(130)이 버퍼층(115) 상의 제1 영역(11)에 형성될 수 있다. 예를 들면, 제1 액티브층(130)은 산화물 반도체, 아몰퍼스 실리콘, 폴리 실리콘 또는 유기물 반도체 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 제1 액티브층(130)은 실리콘계 반도체를 사용하여 형성될 수 있고, 상기 아몰퍼스 실리콘 또는 상기 폴리 실리콘으로 구성될 수 있다. 예시적인 실시예들에 있어서, 제1 액티브층(130)은 제1 소스 영역, 제1 드레인 영역 및 상기 제1 소스 영역과 상기 제1 드레인 영역 사이에 위치하는 제1 채널 영역을 가질 수 있다.
버퍼층(115) 및 제1 액티브층(130) 상의 제1 영역(11) 및 제2 영역(12)에는 제1 게이트 절연층(150)이 형성될 수 있다. 예를 들면, 제1 게이트 절연층(150)은 버퍼층(115) 상에 전체적으로 형성될 수 있다. 제1 게이트 절연층(150)은 버퍼층(115) 상에서 제1 액티브층(130)을 충분히 덮을 수 있으며, 제1 액티브층(130)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 이와는 달리, 제1 게이트 절연층(150)은 버퍼층(115) 상에서 제1 액티브층(130)을 덮으며, 제1 액티브층(130)의 프로파일을 따라 실질적으로 동일한 두께로 형성될 수도 있다. 제1 게이트 절연층(150)은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다. 예를 들면, 제1 게이트 절연층(150)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 산탄화물, 실리콘 탄질화물, 알루미늄 산화물, 알루미늄 질화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 선택적으로, 제1 게이트 절연층(150)은 서로 상이한 물질을 포함하는 복수의 절연층들 갖는 다층 구조를 가질 수도 있다.
제1 게이트 전극(170)은 게이트 절연층(150) 상의 제1 영역(11)에 형성될 수 있다. 다시 말하면, 제1 게이트 전극(170)은 게이트 절연층(150) 중에서 하부에 제1 액티브층(130)이 위치하는 부분(예를 들어, 상기 제1 채널 영역) 상에 형성될 수 있다. 제1 게이트 전극(170)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 예를 들면, 제1 게이트 전극(170)은 금, 은, 알루미늄, 백금, 니켈, 티타늄, 팔라듐, 마그네슘, 칼슘, 리튬, 크롬, 탄탈륨, 텅스텐, 구리, 몰리브데늄, 스칸듐, 네오디뮴, 이리듐, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은을 함유하는 합금, 텅스텐 질화물, 구리를 함유하는 합금, 몰리브데늄을 함유하는 합금, 티타늄 질화물, 크롬 질화물, 탄탈륨 질화물, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 제1 게이트 전극(170)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다.
제1 게이트 절연층(150) 및 제1 게이트 전극(170) 상의 제1 영역(11) 및 제2 영역(12)에는 제2 게이트 절연층(155)이 형성될 수 있다. 예를 들면, 제2 게이트 절연층(155)은 제1 게이트 절연층(150) 상에 전체적으로 형성될 수 있다. 제2 게이트 절연층(155)은 제1 게이트 절연층(150) 상에서 제1 게이트 전극(170)을 충분히 덮을 수 있으며, 제1 게이트 전극(170)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 이와는 달리, 제2 게이트 절연층(155)은 제1 게이트 절연층(150) 상에서 제1 게이트 전극(170)을 덮으며, 제1 게이트 전극(170)의 프로파일을 따라 실질적으로 동일한 두께로 형성될 수도 있다. 제2 게이트 절연층(155)은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다. 선택적으로, 제2 게이트 절연층(155)은 서로 상이한 물질을 포함하는 복수의 절연층들 갖는 다층 구조를 가질 수도 있다.
게이트 전극 패턴(180)이 제2 게이트 절연층(155) 상의 제1 영역(11)에 형성될 수 있다. 다시 말하면, 게이트 전극 패턴(180)은 제2 게이트 절연층(155) 중에서 하부에 제1 게이트 전극(170)이 위치하는 부분 상에 형성될 수 있다. 게이트 전극 패턴(180)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 선택적으로, 게이트 전극 패턴(180)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다.
도 6을 참조하면, 제2 게이트 절연층(155) 및 게이트 전극 패턴(180) 상의 제1 영역(11) 및 제2 영역(12)에는 제1 층간 절연층(190)이 형성될 수 있다. 예를 들면, 제1 층간 절연층(190)은 제2 게이트 절연층(155) 상에 전체적으로 형성될 수 있다. 제1 층간 절연층(190)은 제2 게이트 절연층(155) 상에서 게이트 전극 패턴(180)을 충분히 덮을 수 있으며, 게이트 전극 패턴(180)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 이와는 달리, 제1 층간 절연층(190)은 제2 게이트 절연층(155) 상에서 게이트 전극 패턴(180)을 덮으며, 게이트 전극 패턴(180)의 프로파일을 따라 실질적으로 동일한 두께로 형성될 수도 있다. 제1 층간 절연층(190)은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다. 선택적으로, 제1 층간 절연층(190)은 서로 상이한 물질을 포함하는 복수의 절연층들 갖는 다층 구조를 가질 수도 있다.
제2 액티브층(135)이 제1 층간 절연층(190) 상의 제2 영역(12)에 형성될 수 있다. 제2 액티브층(135)은 산화물 반도체를 사용하여 형성될 수 있다. 다시 말하면, 제2 액티브층(135)은 인듐, 아연, 갈륨, 주석, 티타늄, 알루미늄, 하프늄, 지르코늄, 마그네슘 등을 함유하는 이성분계 화합물, 삼성분계 화합물, 사성분계 화합물 등을 포함하는 반도체 산화물층일 수 있다. 예를 들면, 제2 액티브층(135)은 아연 산화물, 갈륨 산화물, 티타늄 산화물, 주석 산화물, 인듐 산화물, 인듐-갈륨 산화물, 인듐-아연 산화물, 인듐-주석 산화물, 갈륨-아연 산화물, 아연-마그네슘 산화물, 아연-주석 산화물, 아연-지르코늄 산화물, 인듐-갈륨-아연 산화물, 인듐-아연-주석 산화물, 인듐-갈륨-하프늄 산화물, 주석-알루미늄-아연 산화물 및 인듐-갈륨-주석 산화물 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 제2 액티브층(135)은 제2 소스 영역, 제2 드레인 영역 및 상기 제2 소스 영역과 상기 제2 드레인 영역 사이에 위치하는 제2 채널 영역을 가질 수 있다.
절연 패턴(160)이 제2 액티브층(135) 상의 상기 제2 채널 영역 상에 형성될 수 있다. 절연 패턴(160)은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다. 선택적으로, 절연 패턴(160)은 서로 상이한 물질을 포함하는 복수의 절연층들 갖는 다층 구조를 가질 수도 있다.
제2 게이트 전극(175)은 절연 패턴(160) 상에 형성될 수 있다. 다시 말하면, 제2 게이트 전극(175)은 절연 패턴(160) 중에서 하부에 제2 액티브층(135)의 상기 제2 채널 영역 상에 형성될 수 있다. 제2 게이트 전극(175)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 제2 게이트 전극(175)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다.
도 7을 참조하면, 제1 층간 절연층(190), 제2 액티브층(135), 절연 패턴(160) 및 제2 게이트 전극(175) 상의 제1 영역(11) 및 제2 영역(12)에는 제2 층간 절연층(195)이 형성될 수 있다. 예를 들면, 제2 층간 절연층(195)은 제1 층간 절연층(190) 상에 전체적으로 형성될 수 있다. 제2 층간 절연층(195)은 제1 층간 절연층(190) 상에서 제2 액티브층(135), 절연 패턴(160) 및 제2 게이트 전극(175)을 충분히 덮을 수 있으며, 제2 액티브층(135), 절연 패턴(160) 및 제2 게이트 전극(175)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 이와는 달리, 제2 층간 절연층(195)은 제1 층간 절연층(190) 상에서 제2 액티브층(135), 절연 패턴(160) 및 제2 게이트 전극(175)을 덮으며, 제2 액티브층(135), 절연 패턴(160) 및 제2 게이트 전극(175)의 프로파일을 따라 실질적으로 동일한 두께로 형성될 수도 있다. 제2 층간 절연층(195)은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다. 선택적으로, 제2 게이트 절연층(155)은 서로 상이한 물질을 포함하는 복수의 절연층들 갖는 다층 구조를 가질 수도 있다.
제1 소스 전극(210)및 제1 드레인 전극(230)이 제2 층간 절연층(195) 상의 제1 영역(11)에 형성될 수 있다. 제1 소스 전극(210)은 제1 게이트 절연층(150), 제2 게이트 절연층(155), 제1 층간 절연층(190) 및 제2 층간 절연층(195)의 제1 부분을 제거하여 형성된 제1 콘택홀을 통해 제1 액티브층(130)의 상기 제1 소스 영역에 접속될 수 있다. 또한, 제1 드레인 전극(230)은 제1 게이트 절연층(150), 제2 게이트 절연층(155), 제1 층간 절연층(190) 및 제2 층간 절연층(195)의 제2 부분을 제거하여 형성된 제2 콘택홀을 통해 제1 액티브층(130)의 상기 제1 드레인 영역에 접속될 수 있다. 제1 소스 전극(210)및 제1 드레인 전극(230) 각각은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 제1 소스 및 제1 드레인 전극들(210, 230) 각각은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다.
이에 따라, 제1 액티브층(130), 제1 게이트 전극(170), 제1 소스 전극(210) 및 제1 드레인 전극(230)을 포함하는 구동 트랜지스터(250)가 형성될 수 있다. 여기서, 구동 트랜지스터(250)는 실리콘계 반도체를 포함하는 구동 트랜지스터로 기능할 수 있다. 또한, 구동 트랜지스터(250)는 상부 게이트 구조를 갖는 트랜지스터로 기능할 수 있다.
제2 소스 전극(215) 및 제2 드레인 전극(235)이 제2 층간 절연층(195) 상의 제2 영역(12)에 형성될 수 있다. 제2 소스 전극(215)은 제1 게이트 절연층(150), 제2 게이트 절연층(155), 제1 층간 절연층(190) 및 제2 층간 절연층(195)의 제3 부분을 제거하여 형성된 제3 콘택홀을 통해 제2 액티브층(135)의 상기 제2 소스 영역에 접속될 수 있다. 또한, 제2 드레인 전극(235)은 제1 게이트 절연층(150), 제2 게이트 절연층(155), 제1 층간 절연층(190) 및 제2 층간 절연층(195)의 제4 부분을 제거하여 형성된 제4 콘택홀을 통해 제2 액티브층(135)의 상기 제2 드레인 영역에 접속될 수 있다. 제2 소스 전극(215) 및 제2 드레인 전극(235) 각각은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예를 들면, 제1 소스 및 제1 드레인 전극들(210, 230) 및 제2 소스 및 제2 드레인 전극들(215, 235)은 동일한 물질을 사용하여 동시에 형성될 수 있다. 다른 예시적인 실시예들에 있어서, 제2 소스 및 제2 드레인 전극들(210, 235) 각각은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다.
이에 따라, 제2 액티브층(135), 제2 게이트 전극(175), 제2 소스 전극(215) 및 제2 드레인 전극(235)을 포함하는 스위칭 트랜지스터(255)가 형성될 수 있다. 여기서, 스위칭 트랜지스터(255)는 산화물계 반도체를 포함하는 스위칭 트랜지스터로 기능할 수 있다. 또한, 스위칭 트랜지스터(255)는 상부 게이트 구조를 갖는 트랜지스터로 기능할 수 있다.
도 8을 참조하면, 제2 층간 절연층(195), 제1 소스 및 제1 드레인 전극들(210, 230) 및 제2 소스 및 제2 드레인 전극들(215, 235) 상의 제1 영역(11) 및 제2 영역(12)에 보호 절연층(400)이 형성될 수 있다. 다시 말하면, 보호 절연층(400)은 제2 층간 절연층(195) 상에 전체적으로 형성될 수 있다. 예를 들면, 보호 절연층(400)은 제2 층간 절연층(195) 상에서 제1 소스 및 제1 드레인 전극들(210, 230) 및 제2 소스 및 제2 드레인 전극들(215, 235)을 충분히 덮을 수 있으며, 제1 소스 및 제1 드레인 전극들(210, 230) 및 제2 소스 및 제2 드레인 전극들(215, 235)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 이와는 달리, 보호 절연층(400)은 제2 층간 절연층(195) 상에서 제1 소스 및 제1 드레인 전극들(210, 230) 및 제2 소스 및 제2 드레인 전극들(215, 235)을 덮으며, 제1 소스 및 제1 드레인 전극들(210, 230) 및 제2 소스 및 제2 드레인 전극들(215, 235)의 프로파일을 따라 실질적으로 동일한 두께로 형성될 수도 있다. 보호 절연층(400)은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다. 선택적으로, 보호 절연층(400)은 서로 상이한 물질을 포함하는 복수의 절연층들 갖는 다층 구조를 가질 수도 있다.
보호 절연층(400) 상에 평탄화층(270)이 형성될 수 있다. 다시 말하면, 평탄화층(270)은 보호 절연층(400) 상에 전체적으로 형성될 수 있다. 예를 들면, 평탄화층(270)은 보호 절연층(400)을 충분히 덮도록 상대적으로 두꺼운 두께로 형성될 수 있고, 이러한 경우, 평탄화층(270)은 실질적으로 평탄한 상면을 가질 수 있으며, 이와 같은 평탄화층(270)의 평탄한 상면을 구현하기 위하여 평탄화층(270)에 대해 평탄화 공정이 추가될 수 있다. 평탄화층(270)은 유기 물질을 사용하여 형성될 수 있다.
평탄화층(270) 상에 연결 패턴(370)이 형성될 수 있다. 연결 패턴(370)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 연결 패턴(370)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다.
평탄화층(270) 및 연결 패턴(370) 상에 광흡수층(350)이 형성될 수 있다. 다시 말하면, 광흡수층(350)은 평탄화층(270) 상에 전체적으로 형성될 수 있다. 예를 들면, 광흡수층(350)은 연결 패턴(370)을 충분히 덮도록 상대적으로 두꺼운 두께로 형성될 수 있다. 광흡수층(350)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실롯산계 수지, 아크릴계 수지, 에폭시계 수지 등과 같은 유기 물질을 사용하여 형성될 수 있다. 또한, 광흡수층(350)은 실질적으로 불투명할 수 있다. 예를 들면, 광흡수층(350)은 외광을 흡수하기 위해 차광 재료를 더 포함할 수 있다. 상기 차광 재료는 카본 블랙, 산질화 티타늄, 티타늄 블랙, 페닐렌 블랙, 아닐린 블랙, 시아닌 블랙, 니그로신산 블랙, 블랙 수지 등을 포함할 수 있다.
도 9를 참조하면, 광흡수층(350) 상에 유기 절연층(275)이 형성될 수 있다. 예를 들면, 유기 절연층(275)은 광흡수층(350)을 충분히 덮도록 상대적으로 두꺼운 두께(예를 들어, 제1 두께(T1))로 형성될 수 있고, 이러한 경우, 유기 절연층(275)은 실질적으로 평탄한 상면을 가질 수 있으며, 이와 같은 유기 절연층(275)의 평탄한 상면을 구현하기 위하여 유기 절연층(275)에 대해 평탄화 공정이 추가될 수 있다. 유기 절연층(275)은 유기 물질을 사용하여 형성될 수 있다.
도 10 및 11을 참조하면, 마스크를 이용한 노광 공정이 수행될 수 있다. 예를 들면, 광흡수층(350)의 상면의 일부를 노출시키는 제1 콘택홀이 형성되도록 상기 마스크의 개구를 통해 유기 절연층(275)의 제1 부분에 광(light)이 조사될 수 있고, 유기 절연층(275)에 상기 제1 콘택홀이 형성될 수 있다. 광흡수층(350)의 상기 제1 부분은 연결 패턴(370)이 위치하는 부분과 중첩할 수 있다.
도 12 및 13을 참조하면, 유리 기판(105) 상의 전체적으로 건식 식각 공정이 수행될 수 있다. 예를 들면, 연결 패턴(370)의 상면의 일부를 노출시키는 제2 콘택홀이 형성되도록 상기 제1 콘택홀을 통해 광흡수층(350)의 제2 부분이 건식 식각될 수 있다. 여기서, 광흡수층(350)의 상기 제2 부분과 유기 절연층(275)의 상기 제1 부분은 중첩할 수 있고, 상기 제1 콘택홀과 상기 제2 콘택홀은 중첩할 수 있다. 또한, 상기 건식 식각 공정이 수행되는 동안 유기 절연층(275)의 두께가 제1 두께(T1)에서 제2 두께(T2)로 줄어들 수 있다.
유기 발광 표시 장치의 제조 방법에 있어서, 광흡수층(350) 상에 유기 절연층(275)이 형성되지 않을 경우, 광흡수층(350)에 상기 제2 콘택홀을 형성할 수 없다. 예를 들면, 상기 제2 콘택홀을 형성하기 위해 마스크를 이용한 노광 공정을 수행하는 경우, 상기 차광 재료를 포함하는 광흡수층(350)이 광을 흡수할 수 있고, 광흡수층(350)에 상기 제2 콘택홀이 형성되지 않는다. 따라서, 광흡수층(350) 상에 상기 제1 콘택홀을 갖는 유기 절연층(275)을 형성한 후, 건식 식각 공정을 수행하여 광흡수층(350)에 상기 제2 콘택홀이 형성될 수 있다.
도 14를 참조하면, 하부 전극(290)은 유기 절연층(275) 상에 형성될 수 있다. 하부 전극(290)은 유기 절연층(275)의 상기 제1 콘택홀 및 광흡수층(350)의 상기 제2 콘택홀을 관통하여 연결 패턴(370)과 접속할 수 있다. 하부 전극(290) 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 하부 전극(290)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다.
화소 정의막(310)은 하부 전극(290)의 일부 및 유기 절연층(275) 상에 형성될 수 있다. 화소 정의막(310)은 하부 전극(290)의 양측부를 덮을 수 있고, 하부 전극(290)의 상면의 일부를 노출시킬 수 있다. 화소 정의막(310)은 유기 물질을 사용하여 형성될 수 있다.
발광층(330)은 화소 정의막(310)에 의해 노출된 하부 전극(290) 상에 형성될 수 있다. 발광층(330)은 서브 화소들에 따라 상이한 색광들을 방출시킬 수 있는 발광 물질들 중 적어도 하나를 사용하여 형성될 수 있다. 이와는 달리, 발광층(330)은 적색광, 녹색광, 청색광 등의 다른 색광들을 발생시킬 수 있는 복수의 발광 물질들을 적층하여 전체적으로 백색광을 방출할 수 있다. 이러한 경우, 발광층(330) 상에 컬러 필터가 배치될 수도 있다. 상기 컬러 필터는 적색 컬러 필터, 녹색 컬러 필터, 청색 컬러 필터 중 적어도 하나를 포함할 수 있다. 선택적으로, 상기 컬러 필터는 황색 컬러 필터, 청남색 컬러 필터 및 자주색 컬러 필터를 포함할 수도 있다. 상기 컬러 필터는 감광성 수지, 컬러 포토레지스트 등을 사용하여 형성될 수 있다.
상부 전극(340)은 화소 정의막(310) 및 발광층(330) 상에 형성될 수 있다. 상부 전극(340)은 발광층(330) 및 화소 정의막(310)을 덮을 수 있고, 발광층(330) 및 화소 정의막(310) 상에 전체적으로 형성될 수 있다. 상부 전극(340)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 상부 전극(340)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다.
이에 따라, 하부 전극(290), 발광층(330) 및 상부 전극(340)을 포함하는 서브 화소 구조물(200)이 형성될 수 있다.
상부 전극(340) 상의 발광 영역(30)에 제1 박막 봉지층(451)이 형성될 수 있다. 제1 박막 봉지층(451)은 발광 영역(30)에서 상부 전극(340)을 덮으며 균일한 두께로 상부 전극(340)의 프로 파일을 따라 형성될 수 있다. 제1 박막 봉지층(451)은 서브 화소 구조물(200)이 수분, 산소 등의 침투로 인해 열화되는 것을 방지할 수 있다. 또한, 제1 박막 봉지층(451)은 외부의 충격으로부터 서브 화소 구조물(200)을 보호하는 기능도 수행할 수 있다. 제1 박막 봉지층(451)은 가요성을 갖는 무기 물질들을 사용하여 형성될 수 있다.
제1 박막 봉지층(451) 상의 발광 영역(30)에 제2 박막 봉지층(452)이 형성될 수 있다. 제2 박막 봉지층(452)은 유기 발광 표시 장치의 평탄도를 향상시킬 수 있으며, 서브 화소 구조물(200)을 보호할 수 있다. 제2 박막 봉지층(452)은 가요성을 갖는 유기 물질들을 사용하여 형성될 수 있다.
제2 박막 봉지층(452) 상의 발광 영역(30)에 제3 박막 봉지층(453)이 형성될 수 있다. 제3 박막 봉지층(453)은 발광 영역(30)에서 제2 박막 봉지층(452)을 덮으며 균일한 두께로 제2 박막 봉지층(452)의 프로 파일을 따라 형성될 수 있다. 제3 박막 봉지층(453)은 제1 박막 봉지층(451)과 함께 발광 구조물(300)이 수분, 산소 등의 침투로 인해 열화되는 것을 방지할 수 있다. 또한, 제3 박막 봉지층(453)은 외부의 충격으로부터 제1 박막 봉지층(451) 및 제2 박막 봉지층(452)과 함께 발광 구조물(300)을 보호하는 기능도 수행할 수 있다. 제3 박막 봉지층(453)은 가요성을 갖는 무기 물질들을 사용하여 형성될 수 있다. 선택적으로, 박막 봉지 구조물(450)을 대신하여 상부 전극(340) 상에 봉지 기판이 형성될 수도 있다. 상기 봉지 기판은 석영 기판, 합성 석영 기판, 불화칼슘 기판, 불소가 도핑된 석영 기판, 소다라임 유리 기판, 무알칼리 유리 기판 등을 사용하여 형성될 수 있다.
이에 따라, 제1 박막 봉지층(451), 제2 박막 봉지층(452) 및 제3 박막 봉지층(453)을 포함하는 박막 봉지 구조물(450)이 형성될 수 있다. 선택적으로, 박막 봉지 구조물(450)은 제1 내지 제5 박막 봉지층들로 적층된 5층 구조 또는 제1 내지 제7 박막 봉지층들로 적층된 7층 구조로 형성될 수도 있다.
박막 봉지 구조물(450)이 형성된 후 기판(110)으로부터 유리 기판(105)이 제거될 수 있고, 도 4에 도시된 유기 발광 표시 장치(100)가 제조될 수 있다.
본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법에 있어서, 광흡수층(350) 상에 상기 제1 콘택홀을 갖는 유기 절연층(275)을 형성함으로써 광흡수층(350)에 상기 제2 콘택홀을 형성할 수 있다. 이에 따라, 상기 유기 발광 표시 장치는 광흡수층(350)을 포함함으로써 제2 액티브층(135)으로 입사하는 광을 차단할 수 있다.
다른 예시적인 실시예들에 있어서, 도 9의 유기 절연층(275)의 제1 두께(T1)가 상대적으로 작을 경우, 상기 제2 식각 공정이 수행되는 동안, 도 15에 도시된 바와 같이, 광흡수층(350) 상에서 유기 절연층(275)이 모두 제거될 수도 있다. 이러한 경우, 도 16에 도시된 바와 같이 유기 발광 표시 장치가 유기 절연층(275)을 포함하지 않을 수도 있다. 즉, 광흡수층(350)의 상면이 화소 정의막(310)의 저면 및 하부 전극(290)의 저면과 직접적으로 접촉할 수 있다.
도 17은 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다. 도 17에 예시한 유기 발광 표시 장치(500)는 제1 광흡수층(355) 및 제2 광흡수층(350)을 제외하면 도 1 내지 4를 참조하여 설명한 유기 발광 표시 장치(100)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 17에 있어서, 도 1 내지 4를 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 17을 참조하면, 유기 발광 표시 장치(500)는 기판(110), 버퍼층(115), 구동 트랜지스터(250), 스위칭 트랜지스터(255), 게이트 전극 패턴(180), 제1 게이트 절연층(150), 제2 게이트 절연층(155), 제1 층간 절연층(190), 절연 패턴(160), 제2 층간 절연층(195), 보호 절연층(400), 제1 광흡수층(355), 평탄화층(270), 연결 패턴(370), 제2 광흡수층(350), 유기 절연층(275), 서브 화소 구조물(200), 화소 정의막(310), 박막 봉지 구조물(450) 등을 포함할 수 있다.
보호 절연층(400) 상에 제1 광흡수층(355)이 배치될 수 있다. 다시 말하면, 제1 광흡수층(355)은 보호 절연층(400) 상에 전체적으로 배치될 수 있다. 예시적인 실시예들에 있어서, 제1 광흡수층(355)은 유기 발광 표시 장치(500)의 내부로 침투한 외광이 제2 액티브층(135)으로 입사하는 것을 방지할 수 있고, 발광층(330)으로부터 방출된 광의 일부가 상부 전극(340)에 반사되어 제2 액티브층(135)으로 입사하는 것을 방지할 수 있다. 제1 광흡수층(355)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실롯산계 수지, 아크릴계 수지, 에폭시계 수지 등과 같은 유기 물질을 포함할 수 있다. 또한, 제1 광흡수층(355)은 실질적으로 불투명할 수 있다. 예를 들면, 광흡수층(350)은 상기 외광을 흡수하기 위해 차광 재료를 더 포함할 수 있다. 상기 차광 재료는 카본 블랙, 산질화 티타늄, 티타늄 블랙, 페닐렌 블랙, 아닐린 블랙, 시아닌 블랙, 니그로신산 블랙, 블랙 수지 등을 포함할 수 있다.
제1 광흡수층(355) 상에 평탄화층(270)이 배치될 수 있다. 다시 말하면, 평탄화층(270)은 제1 광흡수층(355) 상에 전체적으로 배치될 수 있다. 예를 들면, 평탄화층(270)은 제1 광흡수층(355)을 충분히 덮도록 상대적으로 두꺼운 두께로 배치될 수 있고, 이러한 경우, 평탄화층(270)은 실질적으로 평탄한 상면을 가질 수 있으며, 이와 같은 평탄화층(270)의 평탄한 상면을 구현하기 위하여 평탄화층(270)에 대해 평탄화 공정이 추가될 수 있다. 평탄화층(270)은 유기 물질 또는 무기 물질 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 평탄화층(270)은 유기 물질을 포함할 수 있다.
평탄화층(270) 및 연결 패턴(370)의 일부 상에 제2 광흡수층(350)이 배치될 수 있다. 제2 광흡수층(350)은 연결 패턴(370)의 양측부를 덮을 수 있고, 연결 패턴(370)의 상면의 일부를 노출시키는 콘택홀을 가질 수 있다. 예시적인 실시예들에 있어서, 제2 광흡수층(350)은 유기 발광 표시 장치(500)의 내부로 침투한 외광이 제2 액티브층(135)으로 입사하는 것을 방지할 수 있고, 발광층(330)으로부터 방출된 광의 일부가 상부 전극(340)에 반사되어 제2 액티브층(135)으로 입사하는 것을 방지할 수 있다. 제2 광흡수층(350)은 제1 광흡수층(355)과 동일한 물질을 포함할 수 있다.
본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치(500)는 광을 흡수할 수 있는 제1 광흡수층(355) 및 제2 광흡수층(350)을 포함함으로써 유기 발광 표시 장치(500)의 내부로 침투한 외광 및 발광층(330)으로부터 방출된 광의 일부를 완벽히 흡수할 수 있다. 다시 말하면, 도 4의 유기 발광 표시 장치(100)가 하나의 광흡수층을 포함하여 상기 광흡수층으로 입사하는 광의 약 90%를 흡수했기 때문에 두 개의 광흡수층들을 포함하는 도 17의 유기 발광 표시 장치(500)는 상기 광흡수층들로 입사하는 광을 모두 흡수할 수 있다. 이에 따라, 유기 발광 표시 장치(500)는 산화물계 반도체를 포함하는 제2 액티브층(135)을 보호할 수 있고, 제2 액티브층(135)을 포함하는 스위칭 트랜지스터(255)의 특성이 변경되지 않을 수 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 유기 발광 표시 장치를 구비할 수 있는 다양한 디스플레이 기기들에 적용될 수 있다. 예를 들면, 본 발명은 차량용, 선박용 및 항공기용 디스플레이 장치들, 휴대용 통신 장치들, 전시용 또는 정보 전달용 디스플레이 장치들, 의료용 디스플레이 장치들 등과 같은 수많은 디스플레이 기기들에 적용 가능하다.
10: 표시 영역 11: 제1 영역
12: 제2 영역 20: 서브 화소 회로 영역들
30: 발광 영역 40: 주변 영역
60: 패드 영역 100, 500: 유기 발광 표시 장치
101: 외부 장치 110: 기판
111: 제1 유기층 112: 베리어층
113: 제2 유기층 115: 버퍼층
130: 제1 액티브층 135: 제2 액티브층
150: 제1 게이트 절연층 155: 제2 게이트 절연층
160: 절연 패턴 170: 제1 게이트 전극
175: 제2 게이트 전극 180: 게이트 전극 패턴
190: 제1 층간 절연층 195: 제2 층간 절연층
200: 서브 화소 구조물 210: 제1 소스 전극
215: 제2 소스 전극 230: 제1 드레인 전극
235: 제2 드레인 전극 250: 구동 트랜지스터
255: 스위칭 트랜지스터 270: 평탄화층
275: 유기 절연층 290: 하부 전극
310: 화소 정의막 330: 발광층
340: 상부 전극 350: 광흡수층, 제2 광흡수층
355: 제1 광흡수층 370: 연결 패턴
400: 보호 절연층 450: 박막 봉지 구조물
451: 제1 박막 봉지층 452: 제2 박막 봉지층
453: 제3 박막 봉지층 470: 패드 전극들

Claims (20)

  1. 제1 영역 및 제2 영역을 포함하는 기판;
    상기 기판 상의 상기 제1 영역에 배치되는 구동 트랜지스터;
    상기 기판 상의 상기 제2 영역에 배치되고, 금속 산화물계 반도체를 포함하는 스위칭 트랜지스터;
    상기 구동 및 스위칭 트랜지스터들 상에 배치되는 제1 광흡수층;
    상기 제1 광흡수층 상에 직접적으로 배치되는 유기 절연층; 및
    상기 유기 절연층 상에 배치되는 서브 화소 구조물을 포함하는 유기 발광 표시 장치.
  2. 제 1 항에 있어서, 상기 구동 및 상기 스위칭 트랜지스터들 각각은 상부 게이트 구조를 갖는 것을 특징으로 하는 유기 발광 표시 장치.
  3. 제 1 항에 있어서, 상기 구동 트랜지스터는,
    제1 소스 영역, 제1 드레인 영역 및 제1 채널 영역을 갖는 제1 액티브층;
    상기 제1 액티브층 상의 상기 채널 영역과 중첩하여 배치되는 제1 게이트 전극;
    상기 제1 게이트 전극 상에 배치되고, 상기 제1 소스 영역에 접속되는 제1 소스 전극; 및
    상기 제1 게이트 전극 상에 배치되고, 상기 제1 드레인 영역에 접속되는 제1 드레인 전극들을 포함하고, 상기 제1 액티브층은 실리콘계 반도체를 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  4. 제 3 항에 있어서, 상기 스위칭 트랜지스터는,
    제2 소스 영역, 제2 드레인 영역 및 제2 채널 영역을 갖는 제2 액티브층;
    상기 제2 액티브층 상의 상기 제2 채널 영역과 중첩하여 배치되는 제2 게이트 전극;
    상기 제2 게이트 전극 상에 배치되고, 상기 제2 소스 영역에 접속되는 제2 소스 전극; 및
    상기 제2 게이트 전극 상에 배치되고, 상기 제2 드레인 영역에 접속되는 제2 드레인 전극을 포함하고,
    상기 제2 액티브층이 금속 산화물계 반도체를 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  5. 제 4 항에 있어서,
    상기 제2 액티브층과 상기 제2 게이트 전극 사이에 배치되는 절연 패턴을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  6. 제 4 항에 있어서,
    상기 기판 상에 배치되며 상기 제1 영역에서 상기 제1 액티브층을 덮는 제1 게이트 절연층; 및
    상기 제1 게이트 절연층 상에 배치되며 상기 제1 영역에서 상기 제1 게이트 전극을 덮은 제2 게이트 절연층을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  7. 제 6 항에 있어서, 상기 구동 트랜지스터는,
    상기 제2 게이트 절연층 상에서 상기 제1 게이트 전극과 중첩하여 배치되는 게이트 전극 패턴을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  8. 제 6 항에 있어서,
    상기 제2 게이트 절연층 상에 배치되며 상기 제1 영역에서 상기 게이트 전극 패턴을 덮는 제1 층간 절연층; 및
    상기 제1 층간 절연층 상에 배치되며 상기 제2 영역에서 상기 제2 액티브층 및 상기 제2 게이트 전극을 덮는 제2 층간 절연층을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  9. 제 8 항에 있어서, 상기 제1 소스 및 제1 드레인 전극들 및 상기 제2 소스 및 제2 드레인 전극들은 상기 제2 층간 절연층 상에 배치되는 것을 특징으로 하는 유기 발광 표시 장치.
  10. 제 8 항에 있어서,
    상기 제2 층간 절연층 상에 배치되며 상기 제1 소스 및 제1 드레인 전극들 및 상기 제2 소스 및 제2 드레인 전극들을 덮은 보호 절연층을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  11. 제 10 항에 있어서,
    상기 보호 절연층 상에 배치되는 평탄화층을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  12. 제 11 항에 있어서,
    상기 보호 절연층과 상기 평탄화층 사이에 배치되는 제2 광흡수층을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  13. 제 11 항에 있어서, 상기 서브 화소 구조물은,
    하부 전극;
    상기 하부 전극 상에 배치되는 발광층; 및
    상기 발광층 상에 배치되는 상부 전극을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  14. 제 13 항에 있어서,
    상기 평탄화층과 상기 제1 광흡수층 사이에 배치되는 연결 패턴을 더 포함하고,
    상기 연결 패턴은 상기 제1 광흡수층 및 상기 유기 절연층의 일부를 제거하여 형성된 콘택홀을 통해 상기 하부 전극과 전기적으로 연결되는 것을 특징으로 하는 유기 발광 표시 장치.
  15. 제 1 항에 있어서, 상기 기판은,
    제1 유기층;
    상기 제1 유기층 상에 배치되는 베리어층; 및
    상기 베리어층 상에 배치되는 제2 유기층을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  16. 제 15 항에 있어서,
    상기 기판 상에 배치되는 버퍼층을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  17. 제 1 항에 있어서,
    상기 서브 화소 구조물 상에 배치되는 박막 봉지 구조물을 더 포함하고,
    상기 박막 봉지 구조물은,
    가요성을 갖는 무기 물질을 포함하는 제1 박막 봉지층;
    상기 제1 박막 봉지층 상에 배치되고, 가요성을 갖는 유기 물질을 포함하는 제2 박막 봉지층; 및
    상기 제2 박막 봉지층 상에 배치되고, 가요성을 갖는 무기 물질을 포함하는 제3 박막 봉지층을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  18. 제1 영역 및 제2 영역을 포함하는 기판을 제공하는 단계;
    상기 기판 상의 상기 제1 영역에 구동 트랜지스터를 형성하는 단계;
    상기 기판 상의 상기 제2 영역에 금속 산화물계 반도체를 포함하는 스위칭 트랜지스터를 형성하는 단계;
    상기 구동 트랜지스터 및 상기 스위칭 트랜지스터 상에 평탄화층을 형성하는 단계;
    상기 평탄화층 상에 연결 패턴을 형성하는 단계;
    상기 평탄화층 상에 상기 연결 패턴을 덮도록 광흡수층을 형성하는 단계;
    상기 광흡수층 상에 제1 두께를 갖는 유기 절연층을 형성하는 단계;
    마스크를 이용한 노광 공정을 수행하여 상기 광흡수층의 상면의 일부를 노출시키는 상기 유기 절연층의 제1 콘택홀을 형성하는 단계;
    건식 식각 공정을 수행하여 상기 제1 콘택홀을 통해 상기 연결 패턴의 상면의 일부를 노출시키는 상기 광흡수층의 제2 콘택홀을 형성하는 단계; 및
    상기 광흡수층 상에 서브 화소 구조물을 형성하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법.
  19. 제 18 항에 있어서, 상기 건식 식각 공정을 수행하는 동안 상기 유기 절연층의 두께는 상기 제1 두께에서 제2 두께로 감소되는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
  20. 제 18 항에 있어서, 상기 서브 화소 구조물은,
    하부 전극;
    상기 하부 전극 상에 배치되는 발광층; 및
    상기 발광층 상에 배치되는 상부 전극을 포함하고,
    상기 제1 및 제2 콘택홀들을 통해 상기 하부 전극과 상기 연결 패턴이 전기적으로 연결되는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.

KR1020190010301A 2019-01-28 2019-01-28 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 Active KR102759614B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190010301A KR102759614B1 (ko) 2019-01-28 2019-01-28 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US16/722,632 US11495652B2 (en) 2019-01-28 2019-12-20 Organic light emitting diode display device and method of manufacturing organic light emitting diode display device
CN202010065083.8A CN111490075B (zh) 2019-01-28 2020-01-20 有机发光二极管显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190010301A KR102759614B1 (ko) 2019-01-28 2019-01-28 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20200093718A true KR20200093718A (ko) 2020-08-06
KR102759614B1 KR102759614B1 (ko) 2025-01-31

Family

ID=71731563

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190010301A Active KR102759614B1 (ko) 2019-01-28 2019-01-28 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Country Status (3)

Country Link
US (1) US11495652B2 (ko)
KR (1) KR102759614B1 (ko)
CN (1) CN111490075B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220078980A (ko) * 2020-12-04 2022-06-13 엘지디스플레이 주식회사 백플레인 기판 및 이를 이용한 발광 표시 장치
KR20220145980A (ko) * 2021-04-22 2022-11-01 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
US11563200B2 (en) 2020-05-08 2023-01-24 Samsung Display Co., Ltd. Display device
US12501814B2 (en) 2022-03-18 2025-12-16 Lg Display Co., Ltd. Display panel and display device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10950677B2 (en) * 2018-12-05 2021-03-16 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, manufacturing method thereof, and display panel
CN109686314B (zh) 2019-03-01 2021-01-29 京东方科技集团股份有限公司 像素电路、显示基板和显示装置
CN111584604A (zh) * 2020-05-28 2020-08-25 京东方科技集团股份有限公司 Oled显示基板及其制作方法、显示装置
US12295220B2 (en) 2020-09-09 2025-05-06 Samsung Display Co., Ltd. Display device
KR102698618B1 (ko) * 2020-10-20 2024-08-27 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 전자장치
JP7693338B2 (ja) * 2021-03-09 2025-06-17 ＪＤＩ Ｄｅｓｉｇｎ ａｎｄ Ｄｅｖｅｌｏｐｍｅｎｔ 合同会社 表示装置
KR20220131436A (ko) * 2021-03-18 2022-09-28 삼성디스플레이 주식회사 표시 장치
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法
KR102855936B1 (ko) * 2021-12-22 2025-09-08 엘지디스플레이 주식회사 표시 품질 향상을 위한 표시 장치 및 표시 패널

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005056821A (ja) * 2003-08-07 2005-03-03 Samsung Sdi Co Ltd 平板表示装置及びその製造方法
KR20150101418A (ko) * 2014-02-24 2015-09-03 엘지디스플레이 주식회사 표시장치
KR20160081311A (ko) * 2014-12-31 2016-07-08 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20180014905A (ko) * 2016-08-01 2018-02-12 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20180137640A (ko) * 2017-06-16 2018-12-28 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102227474B1 (ko) 2013-11-05 2021-03-15 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
DE102014108356A1 (de) 2014-06-13 2015-12-17 Innovative Sensor Technology Ist Ag Planares Heizelement mit einer PTC-Widerstandsstruktur
US10395278B2 (en) 2015-01-23 2019-08-27 Bluefox, Inc. Mobile device detection and engaging
KR102441558B1 (ko) * 2015-04-07 2022-09-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
CN105097831B (zh) * 2015-06-23 2019-03-29 京东方科技集团股份有限公司 低温多晶硅背板及其制造方法和发光器件
KR102617379B1 (ko) * 2016-05-02 2023-12-27 삼성디스플레이 주식회사 유기발광 표시장치 및 이의 제조 방법
KR102589214B1 (ko) * 2016-06-03 2023-10-13 삼성디스플레이 주식회사 표시 장치
US10020351B2 (en) * 2016-06-24 2018-07-10 Lg Display Co., Ltd. Electroluminescence display device
KR102572763B1 (ko) 2016-06-29 2023-08-29 엘지디스플레이 주식회사 투명표시장치와 그의 제조방법
KR20180013577A (ko) 2016-07-29 2018-02-07 엘지디스플레이 주식회사 투명표시장치와 그의 제조방법
KR102814905B1 (ko) * 2019-07-17 2025-05-30 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005056821A (ja) * 2003-08-07 2005-03-03 Samsung Sdi Co Ltd 平板表示装置及びその製造方法
KR20150101418A (ko) * 2014-02-24 2015-09-03 엘지디스플레이 주식회사 표시장치
KR20160081311A (ko) * 2014-12-31 2016-07-08 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20180014905A (ko) * 2016-08-01 2018-02-12 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20180137640A (ko) * 2017-06-16 2018-12-28 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11563200B2 (en) 2020-05-08 2023-01-24 Samsung Display Co., Ltd. Display device
KR20220078980A (ko) * 2020-12-04 2022-06-13 엘지디스플레이 주식회사 백플레인 기판 및 이를 이용한 발광 표시 장치
KR20220145980A (ko) * 2021-04-22 2022-11-01 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
US12336385B2 (en) 2021-04-22 2025-06-17 Samsung Display Co., Ltd. Display device and method of manufacturing display device
US12501814B2 (en) 2022-03-18 2025-12-16 Lg Display Co., Ltd. Display panel and display device

Also Published As

Publication number Publication date
US11495652B2 (en) 2022-11-08
CN111490075B (zh) 2025-02-28
CN111490075A (zh) 2020-08-04
KR102759614B1 (ko) 2025-01-31
US20200243635A1 (en) 2020-07-30

Similar Documents

Publication Publication Date Title
KR102824947B1 (ko) 유기 발광 표시 장치
KR102759614B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102560393B1 (ko) 유기 발광 표시 장치
US10050095B2 (en) Transparent organic light-emitting diode display with capacitor overlapping light transmitting region
KR102769670B1 (ko) 유기 발광 표시 장치
KR102664048B1 (ko) 유기 발광 표시 장치
KR102713791B1 (ko) 유기 발광 표시 장치
KR20190100554A (ko) 유기 발광 표시 장치
JP2018097361A (ja) 有機発光表示装置およびその製造方法
KR102808119B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102607376B1 (ko) 유기 발광 표시 장치
KR20190126963A (ko) 유기 발광 표시 장치
KR20200031194A (ko) 유기 발광 표시 장치
KR102789409B1 (ko) 유기 발광 표시 장치
KR102621005B1 (ko) 유기 발광 표시 장치
KR102763624B1 (ko) 유기 발광 표시 장치
US20200273940A1 (en) Organic light emitting diode display device
KR20140146426A (ko) 표시 장치 및 표시 장치의 제조 방법
KR102591727B1 (ko) 정전기 방지 다이오드 및 정전기 방지 구조물을 포함하는 유기 발광 표시 장치
KR20190118221A (ko) 유기 발광 표시 장치
KR102907888B1 (ko) 표시 장치
KR102782516B1 (ko) 표시 장치 및 표시 장치의 제조 방법
KR102247825B1 (ko) 칼라 필터를 구비한 하부 발광형 유기발광 다이오드 표시장치 및 그 제조 방법
US20210134925A1 (en) Organic light emitting diode display device
KR20200040979A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190128

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20211216

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20190128

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20231224

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20240816

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

AMND Amendment
PX0901 Re-examination

Patent event code: PX09012R01I

Patent event date: 20241028

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20241104

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20250121

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20250122

End annual number: 3

Start annual number: 1

PG1601 Publication of registration