KR20200096683A - 애플리케이션 특정 전자기기 패키징 시스템, 방법 및 디바이스 - Google Patents

애플리케이션 특정 전자기기 패키징 시스템, 방법 및 디바이스 Download PDF

Info

Publication number
KR20200096683A
KR20200096683A KR1020207022507A KR20207022507A KR20200096683A KR 20200096683 A KR20200096683 A KR 20200096683A KR 1020207022507 A KR1020207022507 A KR 1020207022507A KR 20207022507 A KR20207022507 A KR 20207022507A KR 20200096683 A KR20200096683 A KR 20200096683A
Authority
KR
South Korea
Prior art keywords
traces
substrate
carrier
carrier portion
reel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020207022507A
Other languages
English (en)
Other versions
KR102282488B1 (ko
Inventor
마르코 스피겔
빅터 자데레
암릿 판다
Original Assignee
몰렉스 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 몰렉스 엘엘씨 filed Critical 몰렉스 엘엘씨
Priority to KR1020217023239A priority Critical patent/KR102439790B1/ko
Publication of KR20200096683A publication Critical patent/KR20200096683A/ko
Application granted granted Critical
Publication of KR102282488B1 publication Critical patent/KR102282488B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V19/00—Fastening of light sources or lamp holders
    • F21V19/001—Fastening of light sources or lamp holders the light sources being semiconductors devices, e.g. LEDs
    • F21V19/0015—Fastening arrangements intended to retain light sources
    • F21V19/002—Fastening arrangements intended to retain light sources the fastening means engaging the encapsulation or the packaging of the semiconductor device
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V17/00—Fastening of component parts of lighting devices, e.g. shades, globes, refractors, reflectors, filters, screens, grids or protective cages
    • F21V17/10—Fastening of component parts of lighting devices, e.g. shades, globes, refractors, reflectors, filters, screens, grids or protective cages characterised by specific fastening means or way of fastening
    • F21V17/101—Fastening of component parts of lighting devices, e.g. shades, globes, refractors, reflectors, filters, screens, grids or protective cages characterised by specific fastening means or way of fastening permanently, e.g. welding, gluing or riveting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0326—Organic insulating material consisting of one material containing O
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0346—Organic insulating material consisting of one material containing N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • H05K1/183—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components mounted in and supported by recessed areas of the PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0706—Inactivating or removing catalyst, e.g. on surface of resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0709—Catalytic ink or adhesive for electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0716—Metallic plating catalysts, e.g. for direct electroplating of through holes; Sensitising or activating metallic plating catalysts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H05K2203/108—Using a plurality of lasers or laser light with a plurality of wavelengths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)
  • Packages (AREA)
  • Non-Portable Lighting Devices Or Systems Thereof (AREA)

Abstract

서술된 실시예는 애플리케이션 특정 전자기기 패키징(Application Specific Electronics Packaging, "ASEP") 시스템에 관한 것으로, 이는 현재 전자 제품 및 MID를 제조하기 위하여 사용되는 "배치(batch)" 공정과는 대조적으로 릴-투-릴(reel-to-reel)(68a, 68b) 제조 공정을 사용하여 추가 제품들의 제조를 가능하게 한다. 소정의 ASEP 실시예를 통하여, 커넥터, 센서, LED, 열 관리부, 안테나, RFID 디바이스, 마이크로프로세서, 메모리, 임피던스 제어부, 및 다층 기능부를 제품에 직접 통합하는 것이 가능하다.

Description

애플리케이션 특정 전자기기 패키징 시스템, 방법 및 디바이스{APPLICATION SPECIFIC ELECTRONICS PACKAGING SYSTEMS, METHODS AND DEVICES}
관련 출원
본 출원은 모두가 본 명세서에 전체로서 참고로 포함되고 2015년 6월 29일자로 출원된 미국 가출원 제62/186,102호, 2015년 11월 12일자로 출원된 미국 가출원 제62/254,574호, 2015년 11월 17일자로 출원된 미국 가출원 제62/256,477호, 및 2016년 4월 22일자로 출원된 미국 가출원 제62/326,539호에 대한 우선권을 주장한다.
기술분야
본 발명은 전자 디바이스들 및 그러한 디바이스들의 제조에 관한 것이다.
성형 상호연결 디바이스(molded interconnect device, "MID")는 플라스틱 구성요소 및 전자 회로 트레이스를 전형적으로 포함하는 3차원 전자기계 부품이다. 플라스틱 기판 또는 하우징이 생성되고, 전기 회로 및 디바이스가 플라스틱 기판 상에 도금되거나, 적층되거나, 주입된다. MID는 전형적으로 종래에 제조된 디바이스들보다 더 적은 부품들을 갖고, 이는 공간 및 무게를 절약하는 결과를 가져온다. MID 디바이스에 대한 적용예에는 이동식 전화기, 자동 현금 입출금기, 자동차용 조향 휠 구성요소, RFID 구성요소, 조명기구, 의료 디바이스 및 많은 소비재들이 포함된다.
MID를 제조하기 위한 현재의 공정에는 이중 사출 성형(two-shot molding) 및 레이저 직접 성형(laser direct structuring, LDS)이 포함된다. 이중 사출 성형은 하나가 도금가능하고 하나는 도금불가능한 2개의 분리된 플라스틱 부품들의 사용을 수반한다. 도금가능한 부품은 회로를 형성하고, 도금불가능한 부품은 기계적 기능을 수행하고 성형을 완성한다. 2개의 부품들은 함께 융합되고, 회로들은 무전해 도금의 이용을 통하여 생성된다. 도금가능한 플라스틱이 금속화되는 한편, 도금불가능한 플라스틱은 비전도성으로 남아 있다. 그에 반하여, LDS는 사출 성형, 플라스틱 재료의 레이저 활성화, 및 이어서 금속화의 단계들을 수반한다. 레이저는 부품 상에 배선 패턴을 에칭하고 금속화를 위하여 이를 준비한다. LDS에 있어서는, 단일 열가소성 재료만이 필요하고, 그에 의해 성형 단계가 단일 사출 공정으로 이루어지게 한다.
그러나, 구성요소들의 조합을 포함할 수 있는 3차원 구조를 신속하고 효율적으로 제조하기 위한 개선된 시스템 및 공정에 대한 필요성이 존재한다. 특히, 모두 감소된 제조 비용으로, 적은 전력을 사용하는 동시에 열을 감소시키면서, 더 높은 속도로 동작하는 더 많은 특징부들을 포함하도록 전자기기 패키지들을 더 작은 공간 내로 추가할 필요가 있다.
서술된 실시예는 애플리케이션 특정 전자기기 패키징(Application Specific Electronics Packaging, "ASEP") 시스템에 관한 것으로, 이는 현재 전자 제품 및 MID를 제조하기 위하여 사용되는 "배치(batch)" 공정과는 대조적으로 릴-투-릴(reel-to-reel)(연속 플로우(continuous flow)) 제조 공정을 사용하여 추가 제품들의 제조를 가능하게 한다. 소정의 ASEP 실시예를 통하여, 커넥터, 센서, LED, 열 관리부, 안테나, RFID 디바이스, 마이크로프로세서, 메모리, 임피던스 제어부, 및 다층 기능부를 제품에 직접 통합하는 것이 가능하다.
ASEP 시스템의 실시예는 기판의 성형 후에 그리고 전기도금 전에 시드 층 트레이스(seed layer trace)를 연속적으로 침착함으로써 디바이스가 생성되는 공정에 관한 것이다. 트레이스의 시드 층을, 3D일 수 있는 기판의 표면 상에 적용하는 것은 릴-투-릴 제조 공정에서 수행된다. 디바이스를 제조하기 위한 공정은, 바람직하게는, 리드 프레임을 형성하는 가요성 캐리어(carrier)를 스탬핑하는 단계, 캐리어 상으로 플라스틱 기판을 성형하는 단계, 캐리어에 의해 형성된 내부 버스(buss)에 연결되는 트레이스들의 시드 층을 침착하는 단계, 전자 회로 트레이스들을 형성하도록 트레이스들의 시드 층을 전기도금하는 단계, 및 구성요소를 조립하는 단계를 포함한다. 필요한 경우, 솔더 마스킹 단계가 제공될 수 있다. 공정 플로우는 기판의 전면 및 후면에 대해 그리고 또한 내부 층들에 대해 수행될 수 있다. 이들 및 다른 태양 및 특징이 하기에서 더 상세히 설명된다.
도 1은 제조 공정의 플로우 다이어그램(flow diagram)이다.
도 1a는 제조 공정의 추가 단계들의 플로우 다이어그램이다.
도 2는 제조의 다양한 스테이지들에서 캐리어 상의 디바이스들의 도면이다.
도 3은 캐리어로부터 분리된 완성된 디바이스의 도면이다.
도 4는 릴-투-릴 캐리어를 나타내는 도면이다.
도 5는 기판 상에 전자 회로 트레이스를 생성하기 위한 다중 레이저 연속 공정에 대한 플로우 다이어그램이다.
도 6은 조립체의 형성을 도시하는 플로우 차트(flow chart)를 도시한다.
도 7 내지 도 12는 도 6에 도시된 공정을 거쳐 가는 조립체의 실시예를 도시한다.
도 13은 제조 공정에 의해 형성된 자동차 조명기기의 사시도를 도시한다.
도 14는 자동차 조명기기의 분해 사시도이다.
도 15는 캐리어 및 성형된 기판의 일부의 단면도로서, 그 위에 안착된 구성요소를 도시한다.
도 16은 캐리어 및 성형된 기판의 일부의 다른 단면도이다.
도 17은 베어 다이(bare die), 능동(active), 및 수동(passive) 디바이스들이 성형 및 이미징된(imaged) 기판의 리세스들 내로 패키징된 상태로 릴-투-릴 제조되는 폴리이미드 가요성 코어를 갖는 예시적인 ASEP 적용예의 평면도이다.
도 18은 도 17의 예시적인 ASEP 적용예의 사시도이다.
도 19는 캐리어 및 성형된 기판의 일부의 단면 사시도로서, 그 위에 안착된 구성요소를 도시한다.
도 20은 캐리어 및 성형된 기판의 일부의 단면 사시도로서, 달리 안착된 구성요소를 도시한다.
도 21은 캐리어 및 성형된 기판의 일부의 단면도로서, 그 안에 안착된 구성요소를 도시한다.
도 22는 ASEP 제조 공정의 실시예의 단계들을 보여주는 플로우 차트이다.
도 23은 ASEP 제조 공정의 실시예의 단계들의 플로우 다이어그램이다.
도 23a 내지 도 23k는 도 23의 플로우 다이어그램의 개별 단계들의 확대도를 도시한다.
특정 실시예들이 앞서 나열된 도면들을 참조하여 아래에서 개시된다. 동일한 도면부호들/참조 기호들이 도면 하나 하나에서 동일한 객체를 나타내려는 것이 아닐 수도 있다. 일부 경우에 그들은 그러하지만, 다른 경우에 그들은 그렇지 않고, 이는 아래의 상세한 설명에서 그들의 사용의 상황에 의해 나타낸 바와 같다.
본 발명은 애플리케이션 특정 전자기기 패키징("ASEP") 시스템 및 방법에 관한 것이다. 본 방법은 인쇄 회로 기판, 플렉스 회로(flex circuit), 커넥터, 열 관리 특징부, EMI 차폐부, 고전류 전도체, RFID 장치, 안테나, 무선 급전부, 센서, MEMS 장치, LED, 마이크로프로세서 및 메모리, ASIC, 수동 소자 및 다른 전기 및 전기-기계 장치와 같은 디바이스의 생성에 유용하다.
ASEP 제조 공정의 실시예에 대한 플로우 다이어그램이 도 1에 도시되어 있고, 플로우 차트가 도 6에 도시되어 있다. 도 1의 단계(1)에서, 스탬핑된 캐리어(40)가 적합한 금속 또는 다른 재료로부터 생성된다. 다음으로, 단계(2)에서, 별개의 플라스틱 기판(42)이 스탬핑된 캐리어(40)에 오버몰딩된다. 이는 도 6에서 도면 부호 100으로 참조된다. 이어서, 트레이스들(44)의 시드 층이 도 1의 단계(3) 및 도 6의 도면 부호 110에서 플라스틱 기판(42)의 표면 상에 침착되고, 이는, 단계(3A)에서 제공된 도면으로부터 이해할 수 있는 바와 같이, 캐리어(40)에 의해 형성된 내부 버스(43)가 플라스틱 기판(42)의 표면 상의 트레이스들(44)의 시드 층에 전기적으로 연결되게 한다. (내부 버스(43)를 통하여 트레이스들(44)의 시드 층에 연결되는) 캐리어(40)에 전압 전위를 인가하여 부분(46)을 형성하고 이어서 부분(46)이 전기도금 조를 거쳐 가게 함으로써 트레이스들(44)의 시드 층은 도 1의 단계(4) 및 도 6의 도면 부호 120에서 전기도금된다. 솔더 마스크(48)가 단계(5)에서 적용될 수 있다. 구성요소 조립이 도 1의 단계(6) 및 도 6의 도면 부호 130에서 일어나는데, 여기서 구성요소들(50)이 기판(42)에 부착되어 완성된 디바이스를 형성한다. 구성요소들(50)이 솔더링되면, 리플로우(reflow) 공정이 사용되어 완성된 디바이스를 형성할 수 있다. 구성요소들(50)이 와이어 본딩되면, 솔더 마스크 단계는 제외될 수 있다. 바람직한 실시예에서, 형성된 디바이스(22)가 릴-투-릴 기술을 이용하여 제조된다. 캐리어(40)의 측부 상의 캐리어 구멍들(52)이 각각의 단계의 대표적인 도면들에 도시되어 있고, 이러한 캐리어 구멍들(52)은 캐리어(40)가 연속 플로우로 제조 라인을 따라서 이동하는 것을 허용한다. 도 1의 플로우 다이어그램이 7개의 공정 단계들을 특정 순서로 도시하고 있으나, 소정 적용예에서는 모든 단계들이 필요하지는 않을 것이고 그에 따라서 단계들의 순서가 적절하게 바뀔 수 있다는 것을 당업자는 인식할 것이다.
단계(1)에서, 캐리어(40)는 스탬핑/형성된다. 캐리어(40)는 구리 합금(또는 임의의 다른 바람직한 전도성 재료)과 같은 금속으로부터 스탬핑/형성되어 리드 프레임(54)을 형성할 수 있거나, 하나 이상의 층을 갖는 가요성 회로와 같은 폴리이미드 플렉스 재료들(소정 실시예에서, 플렉스 재료들은 4개 이상의 층들을 가질 수 있음)로부터 스탬핑/형성되어 리드 프레임(54)을 형성할 수 있다. 도 1에 도시된 바와 같이, 리드 프레임(54)은 개구들(58)이 제공되어 있는 핑거들(56)을 가질 수 있다.
단계(2)에서, 기판(42)은 리드 프레임(54) 위에 성형된다. 핑거들(56) 내의 개구들(58)과 정렬되는 개구들(60)이 제공될 수 있다.
트레이스들(44)의 시드 층의 연속 침착은, 도 1의 단계(3)에 나타낸 바와 같이, 바람직하게는 단계(2)에 도시된 바와 같은 성형 후에 그리고 단계(4)에 도시된 바와 같은 전기도금 전에 완성된다. 시드 층 침착은, 예를 들어, 잉크제트 공정, 스크리닝 공정 또는 에어로졸 공정에 의해 달성되는데, 이는 아래에서 더 상세히 설명되는 바와 같다. 캐리어(40)에 의해 제공되는 내부 버스(43)에 대한 트레이스들(44)의 시드 층들의 연결은 구리, 니켈, 금, 은, 주석, 납, 팔라듐 및 다른 재료들과 같은 모든 금속들의 전기도금을 가능하게 한다. 내부 버스(43)에 연결되는 트레이스들(44)의 시드 층을 침착하고 이어서 전기도금하는 공정은 공지된 무전해 도금 공정들보다 더 빠른 금속들의 침착을 가능하게 한다. 더욱이, 도금 공정은 보다 일반적인 배치 공정들과 비교하여 릴-투-릴 기술을 이용하여 구현되는 경우에 더 순조롭고 더 낮은 비용이 든다. 도 1의 플로우 다이어그램이 기판(42)의 단지 일 면에만 적용되는 제조 공정을 도시하고 있지만, 제조 공정은 기판(42)의 배면 및 내부 층들에도 동일하게 적용될 수 있다. 금속 캐리어(40)의 사용은 금속 캐리어에 더하여 단지 2개의 층들(플라스틱 기판(42)의 양면 상에 하나)만이 존재하는 적용예에 가장 적합한 구조를 야기할 수 있다는 것에 유의하여야 한다. 추가 층들에 대한 요구가 존재하는 경우, 폴리이미드 플렉스 재료로 형성된 캐리어(40)의 사용이 추가의 내부 층들이 추가되도록 허용하는 데 더 이로울 수 있는 것으로 판단되었다. 하나 초과의 캐리어(40)가 기판(42)에 제공될 수 있다.
일 실시예에서, 캐리어(40)는 하나 이상의 층을 갖는 가요성 회로와 같은 플렉스 재료들(소정 실시예에서, 플렉스 재료들은 4개 이상의 층들을 가질 수 있음)로부터 스탬핑/형성되어(단계(1)) 리드 프레임(54)을 형성한다. 일 실시예에서, 캐리어(40)는 구리 합금(또는 임의의 다른 바람직한 전도성 재료)로부터 스탬핑/형성되어 리드 프레임(54)을 형성한다. 성형 단계(단계(2))는 단일 또는 이중 사출 공정들 또는 다른 종래의 성형 공정들에 의존할 수 있다. 성형 후에, 리소그래픽 또는 레이저 패턴이 사용되어(단계(3)) 트레이스들(44)의 시드 층을 형성하도록 패턴을 형성한다. 그 후에, 트레이스들(44)의 시드 층은 전기도금되어(단계(4)) 전자 회로 트레이스들(62)을 형성한다. 전기도금 단계(단계(4))는 구리 또는 다른 적합한 재료들의 추가 두께를 포함하는 다중 단계 도금 공정을 수반할 수 있다.
다른 실시예에서, 메소스크라이브(Mesoscribe) 기술에 포함된 것들과 같은 기법들이 사용되어 표면 상에 구리(또는 다른 전도성 재료)의 전체 두께를 침착할 수 있다. 이어서, 피코초 레이저가 사용되어 전도성 재료에서 원하는 회로 패턴들을 절연시킬 수 있다. 그러한 접근법은, 본 명세서의 어딘가 다른 곳에서 설명된 바와 같이, 도금 단계 대신에, 또는 하나 이상의 도금된 금속이 필요한 경우에는, 도금에 더하여 사용될 수 있다.
도 2는 제조의 다양한 스테이지들에서 디바이스(22)가 캐리어(40) 상에 형성되는 것을 도시한다. A에 나타나 있는, 성형된 기판(42)이 없는 형성된 캐리어(40)가 처음에 도시되어 있다. 전자 회로 트레이스들(62)을 갖는 성형된 기판(42)은 B에 도시되어 있고, 핀 접점(pin contact)들이 C에서 추가되었고, 추가의 회로 금속화가 D에 나타나 있으며, 완성된 디바이스(22)가 도면 부호 E에 도시되어 있다. 완성된 디바이스(22)는 도 3에 도시된 바와 같이 인접된 캐리어(40)로부터 분리되어 디바이스(22)를 싱귤레이션(singulation)할 수 있다. 캐리어(40)가 도 2에서 디바이스(22)의 일 측부 상에 도시되어 있으나, 캐리어(40)는 디바이스(22)의 양 측부 상에 제공될 수 있다.
언급된 바와 같이, ASEP 디바이스(22)를 구축하기 위한 공정은 바람직하게는 속도 및 비용의 이유로 연속적이다. 도 4에 개략적으로 도시된 바와 같은 릴-투-릴 기술은 디바이스(22)가, 대량 공급 릴(68a)로부터 풀리고 이어서 제2 릴(68b)에서 수집되는 캐리어(40)에 부착된 채로 형성되게 한다. 이해될 수 있는 바와 같이, 다수의 공정 단계들이 2개의 릴들(68a, 68b) 사이에서 일어난다.
연속 공정의 일 실시예가 도 5에 도시되어 있는데, 이는 기판(42) 상에 전자 회로 트레이스(62)를 생성하기 위한 다중 레이저 공정을 이용할 수 있다. 기판(42)은 레이저 활성화될 수 있는 수지를 사용하여 표준 몰드에서 성형될 수 있거나, 기판(42)은 단순한 플라스틱일 수 있다. 이해될 수 있는 바와 같이, 기판(42)은 도 5에 단면으로 도시되어 있다. 단계(9)에서, 레이저(70)가 사용되어 기판(42)의 표면을 융삭(ablation)하여 패턴(66)을 형성한다. 원하는 상호연결 패턴(66)이 레이저(70)를 사용하여 성형된 기판(42) 상에 새겨진다. LDS 공정에서, 레이저 활성가능 재료는 레이저(70)로부터의 포커싱된 광선에 의해 유도되는 반응에 의해 활성화되는 첨가제를 포함한다. 중합체 매트릭스를 융삭하고 수지 내의 금속들을 활성화함으로써, 레이저(70)는 전자 회로 트레이스들(62)을 형성하기 위하여 (단계(10)에서 나타낸) 무전해 도금 동안 금속의 후속 부착을 허용하는 패턴(66)을 생성한다. 적절한 도금부가 부착되어 전자 회로 트레이스들(62)을 형성하도록 도금부를 활성화된 표면 상으로 지향시키는 잉크제트 공정에 의해 패턴(66)이 적용될 수 있는 것이 또한 가능하다. 무전해 도금은 느린 경향이 있기 때문에, 부분(46)을 전해 도금 조 내에 배치하는 것이 종종 더 바람직할 것이다.
공정이 LDS 공정이 아니면, 레이저(70)는 기판(42)의 표면을 융삭할 것이고 일부 재료를 단순히 제거할 것이다. 기판(42)의 일부의 제거는, 조면화되고 그에 따라서 전도성 잉크 또는 페이스트(paste)(74)를 직접 더 잘 수용할 수 있는 채널(72)을 생성하도록 작용하는 것으로 밝혀져 있다. 단계(10)에서, 회로 트레이스 패턴을 제공하기 위하여 잉크제트 공정, 에어로졸 공정 또는 스크리닝 공정으로 전도성 잉크 또는 페이스트(74)가 적용될 수 있다.
잉크 또는 페이스트(74)는 그의 전도성을 증가시키기 위하여 높은 전도성 및 낮은 결합제 함량을 가질 수 있다. 잉크 또는 페이스트(74)는 추가로, 도금 조 내에서의 높은 화학적 안정성을 그리고 원하는 분배 방법과 양립가능한 점성을 가져야 한다. 이어서, 침착된 잉크 또는 페이스트(74)는 단계(11)에서 예시된 바와 같이 레이저 또는 순간 열(flash heat)(76)을 통하여 소결된다. 소결 단계(단계(11))는 잉크 또는 페이스트(74)가 기판(42)에 부착되는 것을 확실하게 하도록 돕고, 또한 잉크 또는 페이스트(74)가 전도성인 것을 보장한다(이는 잉크 또는 페이스트(74)가, 적용된 상태에서는, 전위가 전자 회로 트레이스(62)에 인가되는 것을 허용하기에 충분한 전도성을 갖지 않을 것이라는 점이 종종 사실이기 때문임). 이해될 수 있는 바와 같이, 무전해 도금 공정은 소결 단계(단계(11))를 건너뛸 수 있는데, 이는 무전해 도금부를 소결할 필요가 없기 때문이다. 최종적으로, 단계(12)에서, 전자 회로 트레이스(62)를 형성하기 위하여 바람직한 두께의 구리(또는 다른 바람직한 전도성 요소)가 제공되도록 전기도금이 수행된다. 증가된 두께는 증가된 전류 운반 용량을 가능하게 하고, 대체적으로, 전기도금 공정은 높은 전도성을 갖는 재료를 생성하는 경향이 있고, 따라서 생성된 전자 회로 트레이스(62)의 성능이 개선된다.
바람직한 시스템 및 공정이 단일 스테이션으로 통합된 다수의 레이저들(70, 76)을 사용한다. 제1 레이저(70)가 표면을 융삭하는(단계(9)) 한편, 제2 레이저(76)는 전도성 잉크 또는 페이스트(74)가 단계(9)에서 적용된 직후에 재료를 소결한다(단계(10)). 이러한 설계는 제조 공정에서 공간을 절약하고, 각각의 레이저(70, 76)가 적절히 정합되는 것을 확실하게 하도록 돕는다. 더욱이, 단일 스테이션 내의 다수의 레이저들(70, 76)의 통합은 재료의 더 빠른 처리를 가능하게 한다.
다른 실시예에서, 기판(42)의 표면 상의 패턴(66)은 레이저, 플라즈마 공정(진공 또는 대기압 공정일 수 있음), UV 공정 및/또는 플루오르화 공정으로 제조될 수 있다. 일단 표면이 선택된 공정에 의해 그 표면 상에 형성된 패턴(66)을 가지면, 패턴(66)은 원하는 공정으로 잉크화 또는 페이스트화될 수 있고 이어서 소결될 수 있다. 소결은 잉크 내의 나노입자들을 용융하기에 충분한 열 에너지를 제공하는 레이저 또는 다른 바람직한 공정들을 통하여 이루어질 수 있다. 바람직하게는, 패턴(66)은, 전위가 패턴(66) 상에 놓이고 패턴(66)이 전기도금되어 전기 회로 트레이스들(62)을 형성할 수 있도록 캐리어(40)에 전기적으로 연결된다. 상기 공정들은 XAREC에 의해 제공되는 신디오택틱 폴리스티렌(Syndiotactic Polystyrene, SPS)에 대해 사용될 수 있고, 표면에 대한 전기 회로 트레이스들(62)의 우수한 보유력을 제공할 수 있다.
적층 가공(additive manufacturing)에 적합한 다른 재료는 액정 중합체(Liquid Crystal Polymer, LCP)인데, 이는 많은 LCP가 성형에 적합한 치수 안정성 및 우수한 온도 저항성을 갖기 때문이다. LCP 재료의 경우에 (다른 공정들과 비교하여) 레이저 공정이 표면을 전처리하는 데 사용되면 전기 회로 트레이스들(62)의 보유력이 의외로 개선되는 것으로 밝혀져 있다. 일단 표면이 레이저로 조면화되면, 전도성 잉크가, nScrypt 마이크로펌프, Optmec 에어로졸, 스크린 인쇄 공정, 또는 잉크제트 공정을 포함한, 다양한 시스템들을 사용하여 레이저 마킹 패턴 상에 침착될 수 있다. 이어서, 잉크는 레이저, 광자 플래시(photonic flash) 경화 공정, 종래의 열 노출, 및 구리 기반 잉크의 경우, 오븐 내의 포름산 환경으로 소결될 수 있다.
전기 회로 트레이스(62)를 LCP 상에 두는 것에 대한 다른 대안은 구리를 직접 표면 상으로 지향시키도록 플라즈마 공정을 사용하는 것이다. 생성된 전기 회로 트레이스(62)는 순수 구리 트레이스만큼의 전도성을 갖지는 않지만 전압 전위가 전기 회로 트레이스(62) 상에 놓이게 하는 것 이상으로 충분하다. 플라즈마 사용의 한 가지 문제는 패턴(66)이 원하는 것보다 덜 미세한 경향이 있다는 것이다. 그러나, 거친 패턴이 형성될 수 있고 이어서 이는, 표면에 유의한 영향을 미치지 않고서 표면으로부터 원하지 않는 구리를 융삭하는 데 사용될 수 있는, 피코초 레이저와 같은 레이저의 사용에 의해 더 정밀하게 될 수 있다는 것이 확인되었다. 따라서, 레이저는 원하는 기능을 제공하는 패턴(66)을 형성하기 위하여 에지를 제거한다. 이해될 수 있는 바와 같이, 플라즈마 공정은 소결 또는 임의의 전처리 단계들에 대한 필요성을 피할 수 있고, 플라즈마 공정을 통하여 표면에 직접 적용되는 구리 재료는 종래의 전도성 잉크들보다 상당히 저렴하다. 패턴(66)은, 일단 형성되면, 앞서 논의된 바와 같이 전기도금되어 전기 회로 트레이스들(62)을 형성할 수 있다.
도 7 내지 도 12로부터 이해될 수 있는 바와 같이, 개시된 공정들이 흥미로운 구조들을 허용한다. 도 7은 캐리어(40)의 일부로서 리드 프레임(54)을 형성함으로써 제조 동안 릴-투-릴 방식으로 (릴(68a)에서 릴(68b)로) 이송될 수 있는 리드 프레임(54)을 도시한다. 구체적으로, 리드 프레임(54)은 캐리어(40)의 일부로서 형성되고 이어서 도 8에 도시된 바와 같이 기판(42) 내로 삽입 성형될 수 있고, 이어서 앞서 논의된 바와 같이 처리되어, 도 9에 제공된 바와 같이, 기판(42)의 표면 상에 패턴(66)을 제공할 수 있다. 리드 프레임(54)은 개구들(58)이 제공되어 있는 핑거들(56)을 갖는다는 것에 유의하여야 한다. 이러한 개구들(58)은 기판(42)을 형성하는 성형 재료 내의 액세스 개구들(60)과 정렬된다. 이는 이후에 형성된 전기 회로 트레이스들에 대한 용이한 전기적 연결을 허용하는 것으로 확인되었고, 리드 프레임(54)에 전압을 인가함으로써 전자 회로 트레이스들 상에 전압을 제공하는 것을 가능하게 하고 그에 따라서 전기도금을 용이하게 한다. 따라서, 리드 프레임(54) 내의 개구들(60)의 사용은 제조를 위하여 유익하다.
도 10 및 도 11에 도시된 바와 같이, 기판(42)은 솔더 마스킹될 수 있고, 구성요소들(50)은 전자 회로 트레이스들(62)에 솔더링될 수 있고, 이어서, 생성된 디바이스(22)는 캐리어(40)로부터 싱귤레이션될 수 있다. 솔더 마스킹/솔더링에 대한 대안으로 또는 그에 더하여, 구성요소들(50)은 전자 회로 트레이스들(62)에 와이어 본딩될 수 있다. 도 12에 도시된 바와 같이, 생성된 디바이스(22)는 실질적으로 적층 방식으로 형성될 수 있는 통합된 디바이스(22)를 허용한다. 전기도금이 비교적 효과적인 공정이기 때문에, 30분 미만의 비교적 짧은 체류 시간으로 도금 조를 통과하는 왕복 경로는 충분할 수 있고, 따라서 복잡한 한 세트의 기하학적 형상들 및 구성들을 가능하게 하면서 전체 공정이 1시간 미만이도록 한다. 당연히, 도금의 추가 층들을 적층함으로써 제조 공정의 전체 시간이 추가될 수 있으나, PCB들을 사용하는 종래의 공정들과 비교하여, 끝에서 끝까지의 전체 시간의 상당한 감소를 여전히 제공할 것이다.
제조 공정이 내부 층들에 적용되는 실시예에서, 먼저, 적절한 트레이스들이 기판(42)의 제1 층의 외부 표면 상에 제공되고, 원하는 경우, 구성요소들(패키징된 다이, 베어 다이, 또는 둘 모두)이 기판(42)의 제1 층의 외부 표면 상에 위치될 수 있고 이러한 트레이스들에 전기적으로 연결되게 하기 위하여 솔더링 또는 와이어 본딩될 수 있다. 이어서, 기판(42)의 제2 층이 구성요소들 및 외부 표면의 전부 또는 일부 위에 성형될 수 있다. 추가의 트레이스들이 앞서 논의된 바와 같이 제2 층 상에 제공될 수 있고 이어서 추가의 구성요소들이 새로운 표면들 상에 위치될 수 있으며, 이어서 이러한 구성요소들은 앞서 논의된 바와 같이 트레이스들에 연결될 수 있다. 추가의 층들이 원하는 바와 같이 적층될 수 있는데, 각각의 층이 상이한 토폴로지(topology)를 가질 수 있다는 것을 명심하여야 한다. 따라서, 제한 없이, 제1 층이 비교적 평탄할/평면일 수 있고 제2 층이 비평면 표면을 제공하기 위하여 소정 방식으로 제1 층 위에 형성될 수 있다. 당연히, 역으로도 또한 수행될 수 있다. 따라서, 생성된 구조는, 원하는 바와 같이 변하고 외부 층들과 매칭되지 않을 수 있는 내부 층들을 갖는 3차원 형상을 가질 수 있다.
도 15에 도시된 바와 같이, 일 실시예에서, 기판(42)이 캐리어(40)에 성형된 경우, 기판(42)은 포켓들(80)이 기판(42)에 형성되도록 그리고 캐리어(40)의 재료가 노출되도록 불연속적이다. 구성요소들(50)(구성요소들(50)은 하나 이상의 개별 구성요소이고, 각각은 패키징된 다이 형태 또는 베어 다이 형태임)은 노출된 캐리어(40)의 외부 표면 상으로 직접 배치될 수 있다. 구성요소들(50)은 기판(42) 상에 형성된 전자 회로 트레이스들(62)에 대한 와이어 본딩(82)에 의해 와이어 본딩될 수 있다. 캐리어(40)는 구성요소들(50)에 대한 히트 싱크로서 역할을 한다. 접착제와 같은 비전도성 재료(84)가 구성요소들(50) 및 와이어 본딩(82) 위에 제공될 수 있고; 이어서, 이러한 비전도성 재료(84)는 기판(42)의 외부 표면의 일부를 형성한다. 적합한 비전도성 재료(84)에는 비전도성 접착제가 포함하지만 이에 제한되지 않는다.
도 16에 도시된 바와 같이, 일 실시예에서, 기판(42)이 캐리어(40)에 성형된 경우, 기판(42)은 비아(via)들(86)이 기판(42)에 형성되어 캐리어(40)를 노출시키도록 불연속적이다. 비아들(86)은 선택적으로 전기도금되어, 원하는 바와 같이, 트레이스들(62)과 캐리어(40) 사이에 전도성 경로를 형성한다. 구성요소들(50)은 비아들(86) 내에 배치될 수 있다. 구성요소들(50)은 전자 회로 트레이스들(62)에 대한 와이어 본딩(82)에 의해 와이어 본딩될 수 있다. 캐리어(40)는 다시, 비아들(86)을 통하여 구성요소들(50)에 대한 히트 싱크로서 역할을 한다. 접착제와 같은 비전도성 재료(84)가 구성요소들 및 와이어 본딩(82) 위에 제공될 수 있고; 이어서, 이러한 비전도성 재료(84)는 기판(42)의 외부 표면의 일부를 형성한다. 적합한 비전도성 재료(84)에는 비전도성 접착제가 포함하지만 이에 제한되지 않는다. 원하는 경우, 비아들(86)은 기판(42)에 형성된 포켓 내에 형성될 수 있고, 구성요소들(50)은 포켓 내에 안착될 수 있다.
패키징된 다이 및/또는 베어 다이 구성요소들(50)의 배치 및 전기적 연결에 대해 많은 가능성들이 존재한다. 도 19 내지 도 21은 일부 가능성을 도시한다. 도 19 내지 도 21에 도시된 바와 같이, 기판(42)은 포켓들(즉, 리세스들)이 기판(42)에 형성되도록 불균일/불연속 방식으로 캐리어(41) 위에 성형된다. 실시예에 따라서, 캐리어(41)는 금속 또는 폴리이미드 플렉스 재료를 포함할 수 있고, 구성요소들(50)이 배치되어 있는 포켓 내에 노출될 수 있거나 노출되지 않을 수 있다. 예를 들어, 도 19에서는 캐리어(41)가 구성요소들(50) 아래에서 노출되지 않는 반면, 도 20에서 캐리어(41)는 구성요소들(50) 아래에서 노출된다. 구성요소들(50)이 캐리어(41) 상에 배치될 수 있지만, 이들은 캐리어(41)에 전기적으로 연결되지 않을 수 있다. 예를 들어, 캐리어(41)는 구성요소들(50)을 위한 히트 싱크로서 역할을 할 수 있지만, 직접적인 전기적 연결을 제공하지 않을 수 있다. 도 21에서, 구성요소들(50)은 캐리어(41)의 개구 내에 배치된다. 또한, 구성요소들(50)이 캐리어(41)에 전기적으로 연결될 수 있거나 또는 연결되지 않을 수 있다.
앞서 언급된 바와 같이, 패키징된 다이 및/또는 베어 다이 구성요소들(50)의 전기적 연결에 대해 많은 가능성들이 존재한다. 연결은 와이어 본딩 또는 솔더링에 의해 이루어질 수 있고, 구성요소들(50)은 캐리어(41), 비아들(86) 또는 트레이스들(62)(중간 기판 층 상에 또는 기판 외부 표면 상에 (가능한 경우, 캐리어(41)의 어느 일 면 상에) 형성된 포켓 내에 아래로 형성될 수 있음) 중 하나 이상에 전기적으로 연결될 수 있다.
디바이스(22)가 특정 회로, 구성요소, 핀 등을 갖는 특정 형상 및 구성을 갖는 것으로 설명되고 도시되었으나, 디바이스(22)는 특정 예를 사용하여 ASEP 제조 기법을 더 명확하게 도시하고 설명하기 위하여 예시적인 디바이스로서 의도된다. 따라서, 다양한 실시예들이 디바이스(22)를 참조하여 위에서 설명되어 있으나; 이들은, 총괄하여 ASEP 및/또는 ASEP 디바이스들로 지칭되는 일부 변형예들의 단지 예들일뿐이다. ASEP를 통하여, 커넥터, 센서, LED, 열 관리부, 안테나, RFID 디바이스, 마이크로프로세서, 메모리, 임피던스 제어부, 및 다층 기능부를 제품에 직접 통합하는 것이 가능하다.
도 13에 도시된 바와 같이, ASEP 기법을 사용하여 형성될 수 있는 디바이스(22)와 같은 디바이스를 포함하는 조명기기(20)가 일례이다. 아래 예에서는 조명기기(20)가 차량 또는 자동차에 사용하기 위한 것으로 의도되어 있으나, 이는 범용 조명기기에 대해 사용되어도 좋을 수 있다. 예를 들어, 조명기기(20)는 디스플레이의 내측 또는 외부를 조명하기 위하여, 그의 내에 또는 그를 위하여, 또는 개인 또는 의복 상에, 또는 이동식 개인용 디바이스의 부품으로서 사용될 수 있다. 특히, 일례로서, 장비 또는 기계류 내에 또는 그와 함께 사용하는 예를 고려하면, 조명기기(20)에 대한 가능한 사용예는 나열하기에 너무 많다.
자동차 조명기기(20)는 하우징(24), 디바이스(22) 및 광 파이프(28)를 포함한다. 하우징(24)은 도 14에 도시된 바와 같이 2개의 부품들(24a, 24b)로 형성될 수 있다. 하우징(24)은 통로(34)가 관통 형성된 벽(32), 및 벽(32)을 통하여 연장되고 통로(34)와 연통 상태에 있는 개구(36)를 갖는다. 개구(36)는 통로(34)를 가로지를 수 있다. ASEP 제조 공정을 사용하여 형성된 디바이스(22)는 하우징(30)의 통로(34) 내에 장착된다. 광 파이프(28)는 하우징(30) 내의 개구(36)를 통하여 연장되고, 본 명세서에서 설명되는 바와 같이 디바이스(22) 상에 구성요소(50)(또는 구성요소들(50) 중 하나)로서 형성된 발광 다이오드(LED)(38) 위에 장착된다.
도 1a와 조합하여, 도 1은 제조되는 자동차 조명기기(20) 및 자동차 조명기기(20)를 제조하기 위하여 따르는 단계들의 대표적인 도면을 제공한다. 도 1a의 단계들(7, 8) 및 또한 도 6의 도면 부호 140은 디바이스(22)가 다른 디바이스들로부터 싱귤레이션되고 하우징(24) 및 광 파이프(28)와 조립되는 것을 도시한다. 추가 상세사항에 대하여는 상기한 도 1 및 도 6의 설명을 참조하라. 디바이스(22)가 형성된 후에, 디바이스(22)는 하우징(24)의 통로(34) 내에 장착되고, 하우징(24)의 부품들(24a, 24b)이 서로 조립된다. 핀 접점들(64)은 노출된 채로 남아 있다. 광 파이프(28)는 하우징(24) 내의 개구(36)를 통하여 장착되고 LED(들)(38) 위에 제공된다. 이는 자동차 조명기기(20)의 조립을 완성한다. 자동차 조명기기(20)는 이제 차량에 조립될 준비가 되었다.
앞서 언급된 바와 같이, 다양한 실시예들이 설명되고, ASEP 기법을 사용하여 형성될 수 있는 디바이스들의 다양한 예들이 본 명세서에서 제공된다. 다른 예에서, 다층 가요성 회로들이 LCP 또는 SPS와 같은 고온/3D 기판과 릴-투-릴 삽입 성형될 수 있다. 플라스틱의 표면 상으로 인쇄된 트레이스들과 가요성 회로의 내부 층들 사이에 전기적 경로를 생성할 비아들이 기판의 표면 내로 성형될 수 있다. 이러한 트레이스들은 잉크제트 침착된 전도성 층이 디바이스에 적용된 후에 트레이스들이 전기도금되는 것을 가능하게 하는 "전기 버스 바"를 캐리어에 생성한다. 나노입자 Cu 또는 Ag 잉크의 전도성 트레이스들이 벌크(bulk) 금속에 비하여 매우 얇고 전도성이 높지는 않지만, 그들의 전도성은 표면 상에 인쇄된 트레이스들을 전기도금하기 위하여 시드 층을 제공하기에는 충분히 높다.
잉크제트 기술이 3D 표면들 상으로 회로 패턴들을 인쇄하는 데 한계를 갖지만, 그 기술은 대략 2 mm의 필드 심도(depth of field)를 갖고, 이는 규소 베어 다이가 내부에 배치될 수 있는 리세스들, 포켓들, 및 작은 융기된 특징부들 내로 회로 패턴들을 인쇄하는 것을 가능하게 한다. 다이가 포켓 내로 이어지는 트레이스들에 와이어 본딩된 후에, 다이와 시스템 사이의 전기적 연결이 생성되어, 종래의 규소 패키징에 대한 필요성을 없앤다. 종래의 패키징된 규소 디바이스들을 사용하지 않아도 됨으로써, 최종 제품의 크기는 극적으로 감소될 수 있고, 규소 패키징의 비용이 없어진다. 더욱이, 라인들 및 간격들이 50 마이크로미터인 회로 패턴들이 잉크제트 기술을 사용하여 신뢰성 있게 인쇄될 수 있다.
종래의 절삭 제조(subtractive manufacturing) 공정들 동안에 제곱 미터당 400 갤런의 물을 사용하는 종래의 PCB 또는 플렉스 회로 기판의 제조와 달리, ASEP 제품의 표면에 대한 트레이스들의 적용은 적층형이다. 물이 사용되는 유일한 공정 단계는 전기도금 직후의 헹굼 공정이다. 감소된 물을 사용하여 표준 회로 기판들과 동일한 전도성, 금속 유형들, 및 표면 마감을 갖는 회로를 제조하기 위한 완전 적층 공정이 지속가능한 전자기기 제조에 상당히 바람직하다.
도 17(평면도) 및 도 18(사시도)은 베어 다이, 능동, 및 수동 디바이스들이 성형 및 이미징된 기판의 리세스들 내로 패키징된 상태로 릴-투-릴 제조되는 폴리이미드 가요성 코어를 갖는 ASEP 적용예의 개념 설계를 도시한다. 디바이스들이 제자리에 와이어 본딩되거나 또는 솔더링된 후에, 이들은 비전도성 재료를 사용하여 "글로브 토핑(glob topping)"될 수 있다. 필요한 경우, 조립체 내에 가시적인 전자기기가 없을 경우의 적용예를 개발하는 것이 가능할 것이다.
그러한 접근법의 이점은 전자 제품들의 크기 및 비용을 극적으로 감소시킬 수 있다는 것이다. 이는, 베어 다이가 내부에 배치되는 포켓(들) 내로 트레이스들을 인쇄하고 다이를 다이 부착하고 이를 전기도금된 트레이스들에 와이어 본딩함으로써 베어 다이를 플라스틱 엔클로저(enclosure)들 내로 직접 통합하는 것을 가능하게 한다. 구성요소를 "글로브 토핑"한 후에, 디바이스 내에 전자기기가 존재한다는 것을 모를 수도 있다. 더욱이, 디바이스 내부에 다층 플렉스를 사용함으로써, 매우 높은 밀도의 전자 제품이 생성될 수 있고; 예를 들어, 구성요소들이 부품의 전면 및 후면 둘 모두 상에 있을 수 있다.
앞서 언급된 바와 같이, 다양한 실시예들이 설명되고, ASEP 기법을 사용하여 형성될 수 있는 디바이스들의 다양한 예들이 본 명세서에서 제공된다. 도 22, 도 23 및 도 23a 내지 도 23k는 ASEP 제조의 추가 실시예를 도시한다.
도 22는 ASEP 디바이스(210)를 구축하기 위한 ASEP 제조 공정(220)의 실시예의 플로우 차트를 도시한다. 도 23은 ASEP 제조 공정(220)의 플로우 다이어그램을 도시하는데, 상기 ASEP 제조 공정(220)은 단계 A 내지 단계 K를 포함한다. 도 23a 내지 도 23k는 단계 A 내지 단계 K의 확대된 이미지를 제공하는데, 여기서 도 23a는 단계 A를 나타내고, 도 23b는 단계 B를 나타내고, 각각의 도면들은 이러한 방식으로 단계들을 나타낸다.
유리하게는, 제조 공정(220)은 속도 및 비용의 이유로 바람직하게는 연속적이다. 도 23에 도시된 바와 같은 릴-투-릴 기술은 ASEP 디바이스(210)가 캐리어 웨브(222)에 부착된 채로 형성되게 한다. 캐리어 웨브(222)는 바람직하게는 제1 (대량 공급) 릴(미도시)로부터 권취해제되고, 이어서, 원하는 경우, 제2 (권취) 릴(미도시)에서 수집되고, 이때 제조 공정(220)은 제1 릴과 제2 릴 사이에서 일어난다. 캐리어 웨브(222)는 서로 반대편인 단부 부분들(224a, 224b) 및 서로 반대편인 단부 부분들(224a, 224b) 사이의 거리에 걸쳐 있는 중간 부분(미도시)을 갖는다. 단부 부분들(224a, 224b)은 그를 통하여 연장된 캐리어 구멍들(226)을 갖는다. 캐리어 구멍들(226)은 캐리어 웨브(222)가 제1 릴과 제2 릴 사이에서, 컨베이어 벨트처럼, 연속 플로우로 제조 라인을 따라서 이동하는 것을 가능하게 한다. 캐리어 웨브(222)는 바람직하게는 구리 합금과 같은 임의의 바람직한 전도성 금속으로 형성되지만, 대안적으로는 하나 이상의 층을 갖는 가요성 회로와 같은 폴리이미드 플렉스 재료들로 형성될 수 있다(소정 실시예에서, 플렉스 재료들은 4개 이상의 층들을 가질 수 있음).
도 22, 도 23 및 도 23a에 도시된 바와 같이, 제조 공정(220)은 단계 A에서 시작하는데, 여기서 단계 A는 제1 릴과 제2 릴 사이에 그리고 제1 릴 다음에 위치된 위치 A에서 일어난다. 단계 A에서, 캐리어 웨브(222)의 중간 부분은 스탬핑되어(따라서, 캐리어 웨브(222)의 중간 부분의 원하지 않는 부분을 제거함) 리드 프레임(228)을 형성한다. 리드 프레임(228)은 ASEP 디바이스(210)의 형성에 적합한 원하는 구성으로 형성된다. 도 23a에 가장 잘 도시된 바와 같이, 리드 프레임(228)은 바람직하게는 단부 부분들(224a, 224b)(하나의 리드 프레임(228)의 단부 부분들(224a, 224b)이 인접한 리드 프레임(228)의 단부 부분들(224a, 224b)과 연속되어 있음이 이해됨), 및 한 쌍의 안정화 부분들(230a, 230b)(하나의 리드 프레임(228)의 안정화 부분(230a)이 또한 바람직하게는 인접한 리드 프레임(228)의 안정화 부분(230b)으로서 역할을 할 것임이 이해됨)을 포함하는데, 이때 각각의 안정화 부분(230a, 230b)은 서로 반대편인 단부 부분들(224a, 224b) 사이의 거리에 걸쳐 있다(상기 단부 부분들(224a, 224b)은 바람직하게는 단계 A의 스탬핑을 거치지 않음). 따라서, 서로 반대편인 단부 부분들(224a, 224b) 및 안정화 부분들(230a, 230b)은 대체적으로 직사각형 프레임을 형성하고, 이는 이들 사이에 개구부(232)를 한정한다. 리드 프레임(228)은 또한 바람직하게는, 안정화 부분들(230a, 230b) 및 서로 반대편인 단부 부분들(224a, 224b) 중 임의의 하나에 연결되고 개구부(232) 내로 내향 연장되는 복수의 핑거들(234)을 포함한다. 각각의 핑거(234)는 그를 통하여 제공되는 하나 이상의 개구(236)를 가질 수 있다.
도 22, 도 23 및 도 23b에 도시된 바와 같이, 제조 공정(220)은 단계 B로 이어지는데, 여기서 단계 B는 제1 릴과 제2 릴 사이에 그리고 위치 A 다음에 위치된 위치 B에서 일어난다. 단계 B에서, 기판(238)이 리드 프레임(228)의 핑거들(234)에 오버몰딩된다. 기판(238)은 그를 통하여 제공된 개구들(240)을 가질 수 있고, 이들은 바람직하게는 핑거들(234)의 개구들(236)과 정렬된다. 도 23b에 도시된 바와 같이, 핑거들(234)의 소정 부분들(242)은 기판(238)이 그에 오버몰딩되어 있지 않고, 안정화 부분들(230a, 230b) 및 서로 반대편인 단부 부분들(224a, 224b) 중 임의의 하나에 달리 연결되어 있지 않다. 이러한 소정 부분들(242)은 형성될 ASEP 디바이스(210)의 접점 핀들로서 역할을 할 수 있다. 단계 B의 오버몰딩은 단일 또는 이중 사출 공정들, 또는 종래의 임의의 다른 성형 공정에 의해 수행될 수 있다.
도 22, 도 23 및 도 23c에 도시된 바와 같이, 제조 공정(220)은 단계 C로 이어지는데, 여기서 단계 C는 제1 릴과 제2 릴 사이에 그리고 위치 B 다음에 위치된 위치 C에서 일어난다. 단계 C에서, 회로 패턴화가 기판(238) 상에 수행된다. 회로 패턴화는 기판(238)의 표면 상에 형성될 하나 이상의 회로 패턴(244)을 제공한다. 회로 패턴(244)은 레이저 공정, 플라즈마 공정(진공 또는 대기압 공정일 수 있음), UV 공정 및/또는 플루오르화 공정을 포함하는 임의의 수의 적합한 공정들에 의해 형성될 수 있다. 이용된 (예컨대, 플라즈마, UV 및/또는 플루오르화) 공정에 따라서, 회로 패턴화는 기판(238)의 표면의, 전부는 아니더라도, 대부분을 패턴화(즉, 표면 처리)하는 것을 포함할 수 있다. 따라서, 회로 패턴(244)은 기판(238)의 표면의 전부 또는 거의 전부 상에 형성될 수 있다.
도 22, 도 23 및 도 23d에 도시된 바와 같이, 제조 공정(220)은 단계 D로 이어지는데, 여기서 단계 D는 제1 릴과 제2 릴 사이에 그리고 위치 C 다음에 위치된 위치 D에서 일어난다. 단계 D에서, 금속 층(시드 층으로 통상 지칭됨)이 회로 패턴(244) 상에 침착되고 기판(238)에 연결되는데, 상기 금속 층은 트레이스들(246)을 제공한다. 트레이스들(246)은 또한 개구들(240, 236)의 벽들을 따라서 제공되고, 따라서 트레이스들(246)을 핑거들(234)에, 그리고 그에 따라서 리드 프레임(228)의 나머지에도 또한 전기적으로 연결한다. 금속 층의 침착은, 무전해 도금 공정, 잉크제트 공정, 스크리닝 공정 또는 에어로졸 공정을 포함한, 임의의 적합한 공정에 의해 수행될 수 있다. 사용된 공정에 따라서, 침착되는 금속은, 잉크 또는 페이스트를 포함한, 임의의 적합한 형태일 수 있다. 침착되는 금속은 그의 전도성을 증가시키기 위하여 높은 전도성 및 낮은 결합제 함량을 가질 수 있다. 침착되는 금속은 바람직하게는 도금 조 내에서의 높은 화학적 안정성 및 원하는 침착 공정과 양립가능한 점성을 갖는다. 도시되어 있지는 않지만, 핑거들(234)의 일부분들이 기판(238)의 표면 상의 트레이스들(246)에 전기적으로 연결되는 내부 버스(들)로서 역할을 할 수 있다는 것이 이해되어야 한다.
도 22, 도 23 및 도 23e에 도시된 바와 같이, 제조 공정(220)은 단계 E로 이어지는데, 여기서 단계 E는 제1 릴과 제2 릴 사이에 그리고 위치 D 다음에 위치된 위치 E에서 일어난다. 단계 E에서, 트레이스들(246)이 소결되고, 그에 의해 소결된 트레이스들(248)을 형성한다. 소결 공정은 레이저에 의해 또는 순간 열에 의해, 또는, 예를 들어, 잉크 내의 나노입자들을 용융하기에 충분한 열 에너지를 제공하는 임의의 다른 바람직한 공정에 의해 수행될 수 있다. 소결은 트레이스들(246)을 형성하는 침착된 금속이 기판(238)에 부착되는 것을 확실하게 하도록 돕고, 또한 침착된 금속이 전도성인 것을 보장한다(이는 적용된 상태의 침착된 금속이, 전압 전위가 트레이스들(246)에 인가되는 것을 허용하기에 충분한 전도성을 갖지 않을 것이라는 점이 종종 사실이기 때문임). 이해될 수 있는 바와 같이, 단계 D가 무전해 도금 공정으로 수행되면, 단계 E는 수행될 필요가 없는데, 이는 무전해 도금부를 소결할 필요가 없기 때문이다.
단계 C 및 단계 E 둘 모두가 레이저를 사용하여 수행된 경우에, 바람직한 시스템 및 공정이 단일 스테이션/위치로 통합된 다수의 레이저들을 가질 것이고, 그에 의해 제조 공정(220)에서의 공간을 절약하고 레이저가 적절히 정합되는 것을 확실하게 하도록 돕는다는 것에 더 유의하여야 한다. 더욱이, 단일 스테이션/위치 내의 다수의 레이저들의 통합은 재료의 더 빠른 처리를 가능하게 한다.
도 22, 도 23 및 도 23f에 도시된 바와 같이, 제조 공정(220)은 단계 F로 이어지는데, 여기서 단계 F는 제1 릴과 제2 릴 사이에 그리고 위치 E 다음에 위치된 위치 F에서 일어난다. 단계 F에서, 트레이스들(246)/소결된 트레이스들(248)은, (내부 버스(들)를 통하여 트레이스들(246)/소결된 트레이스들(248)에 전기적으로 연결된) 리드 프레임(228)에 전압 전위를 인가하고 리드 프레임(228), 기판(238) 및 트레이스들(246)/소결된 트레이스들(248)을 전기도금 조에 노출시킴으로써 전기도금된다. 전기도금 공정은 트레이스들(246)/소결된 트레이스들(248)을 전기도금하여 전자 회로 트레이스들(250)을 형성할 뿐만 아니라, 리드 프레임(228)을 전기도금하여 전기도금된 리드 프레임(254)을 형성하는데, 이는 전기도금된 접점 핀 부분들(258)을 갖는 전기도금된 핑거들(256)을 갖는다. 단계 F는 구리와 같은 단일 재료의 단일 층을 구축하는 단일 단계 도금 공정을 수반할 수 있거나, 또는 구리 층 및 주석 층과 같은 다수의 재료들의 다수의 층들을 구축하는 다중 단계 도금 공정을 수반할 수 있고, 다른 적합한 재료들이 또한 사용될 수 있다는 것이 이해된다. 증가된 두께는 증가된 전류 운반 용량을 가능하게 하고, 대체적으로, 전기도금 공정은 높은 전도성을 갖는 재료를 생성하는 경향이 있어서, 생성된 전자 회로 트레이스들(250)의 성능이 개선되게 한다.
내부 버스(들)에 대한 트레이스들(246)의 연결은 구리, 니켈, 금, 은, 주석, 납, 팔라듐 및 다른 재료들을 포함한 모든 금속들의 전기도금을 가능하게 한다. 내부 버스(들)에 연결되는 트레이스들(246)을 형성하고 이어서 전기도금하는 공정은 공지된 무전해 도금 공정들보다 더 빠른 금속들의 침착을 가능하게 한다. 더욱이, 도금 공정은 보다 일반적인 배치 공정들과 비교하여 릴-투-릴 기술을 이용하여 구현되는 경우에 더 순조롭고 더 낮은 비용이 든다.
다른 실시예에서, 메소스크라이브 기술에 포함된 것들과 같은 기법들이 사용되어 표면 상에 구리(또는 다른 전도성 재료)의 전체 두께를 침착할 수 있다. 이어서, 피코초 레이저가 사용되어 전도성 재료에서 원하는 회로 패턴들을 절연시킬 수 있다. 그러한 접근법은, 본 명세서에서 설명된 바와 같이, 단계 F 대신에, 또는 하나 이상의 도금된 재료가 필요한 경우에는, 단계 F에 더하여 사용될 수 있다.
단계 C, 단계 D, 단계 E, 및 단계 F는 XAREC에 의해 제공되는 신디오택틱 폴리스티렌(SPS)에 대해 사용될 수 있고 기판(238)의 표면에 대한 전자 회로 트레이스들(250)의 우수한 보유력을 제공할 수 있다.
도 22, 도 23 및 도 23g에 도시된 바와 같이, 제조 공정(220)은 단계 G로 이어지는데, 여기서 단계 G는 제1 릴과 제2 릴 사이에 그리고 위치 F 다음에 위치된 위치 G에서 일어난다. 단계 G에서, 전자 회로 트레이스들(50)의 선택된 일부분들 및 기판(238)의 노출된 표면들의 전부, 또는 실질적으로 전부를 덮는 솔더 마스크(252)가 적용된다.
도 22, 도 23 및 도 23h에 도시된 바와 같이, 제조 공정(220)은 단계 H로 이어지는데, 여기서 단계 H는 제1 릴과 제2 릴 사이에 그리고 위치 G 다음에 위치된 위치 H에서 일어난다. 단계 H에서, 솔더 페이스트(254)가 전자 회로 트레이스들(250)의 노출된 부분 (즉, 솔더 마스크(252)에 의해 덮이지 않은 그들 부분들) 상으로 스텐실(stencil)된다.
도 22, 도 23 및 도 23i에 도시된 바와 같이, 제조 공정(220)은 단계 I로 이어지는데, 여기서 단계 I는 제1 릴과 제2 릴 사이에 그리고 위치 H 다음에 위치된 위치 I에서 일어난다. 단계 I에서, 전기 구성요소들(286)은 전기 구성요소들(286)을 전자 회로 트레이스들(250)에 전기적으로 연결하기 위하여 솔더 페이스트(254) 상에 위치된다. 전기 구성요소들(286)이 솔더 페이스트(254) 상에 위치된 상태에서, 리플로우 공정이 이어서 사용되어 ASEP 디바이스(210)를 형성할 수 있다. 전기 구성요소들(286)이 대안적으로, 또는 단계 G 및 단계 H에 더하여, 전자 회로 트레이스들(250)에 와이어-본딩될 수 있다는 것에 유의하여야 한다.
도 22, 도 23 및 도 23j에 도시된 바와 같이, 제조 공정(220)은 단계 J로 이어지는데, 여기서 단계 J는 제1 릴과 제2 릴 사이에 그리고 위치 I 다음에 위치된 위치 J에서 일어난다. 단계 J에서, 전기도금된 리드 프레임(254)의 "프레임"에 연결되는 나머지 노출된 전기도금된 핑거들(256)의 대부분은 펀칭/제거되어, 전기도금된 리드 프레임(254)의 "프레임"에 여전히 연결된 노출된 전기도금된 핑거들(256)은 단지 필요한 개수(예를 들어, 도 2j에 도시된 바와 같이, 2개)만을 남긴다. 이 때, 원하는 경우, 형성된 ASEP 디바이스(210)는 전기적으로 테스트될 수 있다.
도 22, 도 23 및 도 23k에 도시된 바와 같이, 제조 공정(220)은 단계 K로 이어지는데, 여기서 단계 K는 제1 릴 및 제2 릴의 외부에 위치된 위치 K에서 일어난다. 단계 K에서, 일단 ASEP 디바이스(210)가 형성되면, ASEP 디바이스(210)가 사용되기 위하여, ASEP 디바이스(210)를 싱귤레이션하기 위하여 이는 캐리어 웨브(222)로부터 제거되어야만 하는데, 그 후에, 싱귤레이션된 ASEP 디바이스(210)는 원하는 바와 같이, 예를 들어, 최종 조립체(미도시)의 일부로서 사용될 수 있다.
ASEP 디바이스(210)는 실질적으로 적층 방식으로 형성될 수 있는 통합된 디바이스를 허용한다. 전기도금이 비교적 효과적인 공정이기 때문에, 30분 미만의 비교적 짧은 체류 시간으로 도금 조를 통과하는 왕복 경로는 충분할 수 있고, 따라서 복잡한 한 세트의 기하학적 형상들 및 구성들을 가능하게 하면서 전체 공정이 1시간 미만이도록 한다. 당연히, 도금의 추가 층들을 적층함으로써 제조 공정의 전체 시간이 추가될 수 있으나, PCB들을 사용하는 종래의 공정들과 비교하여, 끝에서 끝까지의 전체 시간의 상당한 감소를 여전히 제공할 것이다.
소정 적용예에서는 단계 A 내지 단계 K의 모두가 필요하지는 않을 것이라는 점이 이해될 것이다. 소정 적용예에서는 단계 A 내지 단계 K의 순서가 적절히 변경될 수 있다는 점이 더 이해될 것이다. 소정 적용예에서는 위치 A 내지 위치 K의 순서가 적절히 변경될 수 있고, 일부 적용예에서는, 위치 A 내지 위치 K 중 일부가 위치 A 내지 위치 K 중 다른 것과 동일할 수 있다는 점이 추가로 이해될 것이다.
도면들이 제조 공정(220)이 기판(238)의 일 면에 적용되는 것만을 도시하고 있지만, 제조 공정(220)은 기판(238)의 다른 면뿐만 아니라 내부 층들에도 동일하게 적용될 수 있다는 것을 또한 이해하여야 한다. 금속 캐리어 웨브(222)의 사용은 금속 캐리어 웨브(222)에 더하여 단지 2개의 층들(기판(238)의 양면 상에 하나)만이 존재하는 적용예에 가장 적합한 구조를 야기할 수 있다는 것에 유의하여야 한다. 추가 층들에 대한 요구가 존재하는 경우, 폴리이미드 플렉스 재료로 형성된 캐리어 웨브(222)의 사용이 추가의 내부 층들이 추가되도록 허용하는 데 더 이로울 수 있는 것으로 판단되었다.
본 명세서에서 인용된, 공보, 특허출원 및 특허를 포함하는 모든 참조문헌들은, 각각의 참조문헌이 참고로 포함되는 것으로 개별적으로 그리고 구체적으로 표시되고 그 전체가 본 명세서에 기재되어 있는 것과 동일한 정도로, 본 명세서에 참고로 포함된다.
본 발명을 설명하는 문맥에서(특히, 하기 청구항의 문맥에서), 용어 "하나의", "일", "상기", "적어도 하나의" 및 이와 유사한 지시어의 사용은, 본 명세서에서 달리 표시되거나 문맥상 명백한 모순이 발생하지 않는 한, 단수 및 복수 둘 모두를 포괄하는 것으로 해석되어야 한다. 하나 이상의 항목의 목록이 뒤따르는 "적어도 하나"(예를 들면, "A 및 B 중 적어도 하나")라는 용어의 사용은, 본 명세서에서 달리 표시되거나 문맥상 명백한 모순이 발생하지 않는 한, 열거된 항목들로부터 선택된 하나의 항목(A 또는 B)을 의미하거나, 또는 열거된 항목들 중 둘 이상의 항목의 임의의 조합(A 및 B)을 의미하는 것으로 해석되어야 한다. "구비하는", "갖는", "포함하는", 및 "함유하는"이라는 용어는 달리 언급되지 않는 한, 말미 개방형 용어(즉, "포함하지만, 이에 제한되지 않는"의 의미)인 것으로 해석되어야 한다. 본 명세서에서의 값들의 범위의 열거는 단지, 본 명세서에서 달리 나타나 있지 않다면, 그 범위 내에 있는 각각의 별개의 값을 개별적으로 지칭하려는 간단한 전달법으로서 제공하려는 것이고, 각각의 별개의 값은 그가 본 명세서에서 개별적으로 열거되어 있는 것처럼 본 명세서에 포함된다. 본 명세서에서 설명된 모든 공정들을 본 명세서에서 달리 나타나 있지 않거나 또는 문맥에서 달리 명백하게 부인되고 있지 않다면 임의의 적합한 순서로 수행될 수 있다. 본 명세서에 제공된 임의의 그리고 모든 예들, 또는 예시적인 표현(예를 들면, "~와 같은")의 사용은 단지 본 발명을 더욱 상세하게 설명하고자 하는 것이며, 달리 청구되지 않는 한, 본 발명의 범주를 제한하지 않는다. 본 명세서의 어떠한 표현도, 임의의 청구되지 않은 요소를, 본 발명의 실시에 필수적인 것으로 나타내는 것으로 해석되어서는 안 된다.
본 발명을 수행하는데 있어서 본 발명자가 알고 있는 최상의 모드를 포함하는 본 발명의 바람직한 실시예가 본 명세서에 설명되어 있다. 그러한 바람직한 실시예의 변형은, 앞에서 설명된 상세한 설명을 읽은 당업자에게는 자명할 수 있다. 본 발명자들은 당업자가 그러한 변형을 적절하게 채용할 것으로 예상하고, 본 발명자들은 본 발명이 본 명세서에서 구체적으로 설명된 바와 달리 실시되기를 의도한다. 따라서, 본 발명은 적용되는 법에 의해 허용되는 바와 같이 본 명세서에 첨부된 청구범위에 나열된 주제의 모든 변형예 및 등가물을 포함한다. 더욱이, 전술된 요소들의 모든 가능한 변형예에서의 이들의 어떠한 조합도 본 명세서에서 달리 나타나 있지 않거나 또는 문맥에서 달리 명백하게 부인되고 있지 않다면 본 발명에 포함된다.

Claims (16)

  1. 전자 디바이스들을 제조하는 방법으로서,
    전기 전도성 재료로 형성된 연속 캐리어를 형성하는 것;
    상기 캐리어 상으로 복수의 비전도성 기판들을 성형하되, 상기 캐리어의 부분들이 노출되도록 포켓들이 상기 기판들 내로 성형되는 것;
    상기 기판들 상에 트레이스들을 형성하는 것;
    상기 트레이스들을 전기도금하는 것;
    복수의 디바이스들을 형성하도록 상기 트레이스들에 구성요소들을 전기적으로 부착하되, 상기 구성요소들 중 적어도 하나는 상기 기판들 내로 성형된 상기 포켓들 중 적어도 하나 내에 안착되는 것; 및
    상기 디바이스들 중 하나를 상기 캐리어의 나머지로부터 싱귤레이션하는 것을 포함하는, 전자 디바이스들을 제조하는 방법.
  2. 제1항에 있어서, 상기 트레이스들을 형성하는 것은,
    레이저로 상기 기판을 융삭하는 것;
    상기 융삭된 표면 상에 잉크를 침착하는 것; 및
    상기 잉크를 소결하는 것을 포함하는, 전자 디바이스들을 제조하는 방법.
  3. 제1항에 있어서, 상기 트레이스들을 형성하는 것은 레이저로 전도성 트레이스들을 형성하는 것을 포함하는, 전자 디바이스들을 제조하는 방법.
  4. 싱귤레이션된 캐리어 부분;
    상기 싱귤레이션된 캐리어 부분 상으로 성형된 기판;
    상기 기판 상의 시드 층 트레이스들;
    상기 시드 층 트레이스들 상의 도금된 금속 트레이스들; 및
    적어도 하나의 도금된 금속 트레이스에 전기적으로 부착된 구성요소를 포함하고,
    상기 구성요소는 상기 기판 내에 형성된 포켓 내에 안착되고,
    상기 포켓은 상기 싱귤레이션된 캐리어 부분의 일부가 노출되도록 상기 기판 내에 형성되는, 디바이스.
  5. 제4항에 있어서, 상기 디바이스는 인쇄 회로 기판, 플렉스 회로(flex circuit), 커넥터, 열 관리 특징부, EMI 차폐부, 고전류 전도체, RFID 장치, 안테나, 무선 급전 디바이스, 센서, MEMS 장치, LED 디바이스, 마이크로프로세서, 메모리 디바이스, ASIC, 수동(passive) 디바이스, 임피던스 제어 디바이스, 및 전기-기계 장치 중 적어도 하나를 포함하는, 디바이스.
  6. 제4항에 있어서, 상기 싱귤레이션된 캐리어 부분은 금속을 포함하는, 디바이스.
  7. 제4항에 있어서, 상기 싱귤레이션된 캐리어 부분은 플렉스 재료를 포함하는, 디바이스.
  8. 제7항에 있어서, 상기 플렉스 재료는 폴리이미드 플렉스 재료를 포함하는, 디바이스.
  9. 제4항에 있어서, 상기 도금된 금속 트레이스들은 전기도금된 도금된 금속 트레이스들을 포함하는, 디바이스.
  10. 제4항에 있어서, 상기 시드 층 트레이스들은 소결된 잉크를 포함하는, 디바이스.
  11. 제4항에 있어서, 상기 시드 층 트레이스들은 소결된 페이스트를 포함하는, 디바이스.
  12. 싱귤레이션된 캐리어 부분;
    상기 싱귤레이션된 캐리어 부분 상으로 성형된 기판;
    레이저 및 전기 도금을 통해 상기 기판 상에 형성된 전도성 트레이스들; 및
    상기 전도성 트레이스들 중 적어도 하나에 전기적으로 결합된 구성요소를 포함하고,
    상기 구성요소는 상기 기판 내에 형성된 포켓 내에 안착되고,
    상기 포켓은 상기 싱귤레이션된 캐리어 부분의 일부가 노출되도록 상기 기판 내에 형성되는, 디바이스.
  13. 제12항에 있어서, 상기 디바이스는 인쇄 회로 기판, 플렉스 회로, 커넥터, 열 관리 특징부, EMI 차폐부, 고전류 전도체, RFID 장치, 안테나, 무선 급전 디바이스, 센서, MEMS 장치, LED 디바이스, 마이크로프로세서, 메모리 디바이스, ASIC, 수동 디바이스, 임피던스 제어 디바이스, 및 전기-기계 장치 중 적어도 하나를 포함하는, 디바이스.
  14. 제12항에 있어서, 상기 싱귤레이션된 캐리어 부분은 금속을 포함하는, 디바이스.
  15. 제12항에 있어서, 상기 싱귤레이션된 캐리어 부분은 플렉스 재료를 포함하는, 디바이스.
  16. 제15항에 있어서, 상기 플렉스 재료는 폴리이미드 플렉스 재료를 포함하는, 디바이스.
KR1020207022507A 2015-06-29 2016-06-28 애플리케이션 특정 전자기기 패키징 시스템, 방법 및 디바이스 Active KR102282488B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020217023239A KR102439790B1 (ko) 2015-06-29 2016-06-28 애플리케이션 특정 전자기기 패키징 시스템, 방법 및 디바이스

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
US201562186102P 2015-06-29 2015-06-29
US62/186,102 2015-06-29
US201562254574P 2015-11-12 2015-11-12
US62/254,574 2015-11-12
US201562256477P 2015-11-17 2015-11-17
US62/256,477 2015-11-17
US201662326539P 2016-04-22 2016-04-22
US62/326,539 2016-04-22
PCT/US2016/039860 WO2017004064A1 (en) 2015-06-29 2016-06-28 Application specific electronics packaging systems, methods and devices
KR1020187002708A KR102143400B1 (ko) 2015-06-29 2016-06-28 애플리케이션 특정 전자기기 패키징 시스템, 방법 및 디바이스

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020187002708A Division KR102143400B1 (ko) 2015-06-29 2016-06-28 애플리케이션 특정 전자기기 패키징 시스템, 방법 및 디바이스

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020217023239A Division KR102439790B1 (ko) 2015-06-29 2016-06-28 애플리케이션 특정 전자기기 패키징 시스템, 방법 및 디바이스

Publications (2)

Publication Number Publication Date
KR20200096683A true KR20200096683A (ko) 2020-08-12
KR102282488B1 KR102282488B1 (ko) 2021-07-28

Family

ID=57379833

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020217023239A Active KR102439790B1 (ko) 2015-06-29 2016-06-28 애플리케이션 특정 전자기기 패키징 시스템, 방법 및 디바이스
KR1020227029996A Active KR102625466B1 (ko) 2015-06-29 2016-06-28 애플리케이션 특정 전자기기 패키징 시스템, 방법 및 디바이스
KR1020187002708A Active KR102143400B1 (ko) 2015-06-29 2016-06-28 애플리케이션 특정 전자기기 패키징 시스템, 방법 및 디바이스
KR1020207022507A Active KR102282488B1 (ko) 2015-06-29 2016-06-28 애플리케이션 특정 전자기기 패키징 시스템, 방법 및 디바이스

Family Applications Before (3)

Application Number Title Priority Date Filing Date
KR1020217023239A Active KR102439790B1 (ko) 2015-06-29 2016-06-28 애플리케이션 특정 전자기기 패키징 시스템, 방법 및 디바이스
KR1020227029996A Active KR102625466B1 (ko) 2015-06-29 2016-06-28 애플리케이션 특정 전자기기 패키징 시스템, 방법 및 디바이스
KR1020187002708A Active KR102143400B1 (ko) 2015-06-29 2016-06-28 애플리케이션 특정 전자기기 패키징 시스템, 방법 및 디바이스

Country Status (7)

Country Link
US (4) US10433428B2 (ko)
EP (1) EP3314991A4 (ko)
JP (2) JP6742352B2 (ko)
KR (4) KR102439790B1 (ko)
CN (3) CN205746638U (ko)
TW (1) TWI656663B (ko)
WO (1) WO2017004064A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017004064A1 (en) 2015-06-29 2017-01-05 Molex, Llc Application specific electronics packaging systems, methods and devices
TWI652871B (zh) * 2016-07-07 2019-03-01 莫仕有限公司 微型配電盒及其製造方法
WO2019036362A1 (en) 2017-08-16 2019-02-21 Molex, Llc ELECTRICAL CONNECTOR ASSEMBLY
TWI730604B (zh) * 2019-01-22 2021-06-11 美商莫仕有限公司 使用專用電子封裝製造工藝的智能連接器及其製造方法
EP4110885A4 (en) * 2020-02-26 2024-04-24 Ticona LLC ELECTRONIC DEVICE
JP2023514988A (ja) * 2020-02-26 2023-04-12 ティコナ・エルエルシー 電子デバイス用ポリマー組成物
JP7737383B2 (ja) * 2020-02-26 2025-09-10 ティコナ・エルエルシー 電子デバイス
KR20220145385A (ko) 2020-02-26 2022-10-28 티코나 엘엘씨 회로 구조체
US11728065B2 (en) * 2020-07-28 2023-08-15 Ticona Llc Molded interconnect device
US11728559B2 (en) 2021-02-18 2023-08-15 Ticona Llc Polymer composition for use in an antenna system
DE112022004533T5 (de) * 2021-09-22 2024-08-01 KSR IP Holdings, LLC Pedalbaugruppe mit mehrfach-schichten aus unterschiedlichen typen von umspritzungsmaterialien
CN216354438U (zh) * 2021-10-29 2022-04-19 宁德时代新能源科技股份有限公司 自加热控制电路和系统
US12247116B2 (en) 2021-12-01 2025-03-11 Ticona Llc Antenna module
US20250070525A1 (en) * 2022-03-07 2025-02-27 Molex, Llc Electrical connector for coupling conductors to an electronic component
US12169055B2 (en) 2023-03-21 2024-12-17 Wes Fannin LED luminaire with improved updating and replacement characteristics

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010140820A (ja) * 2008-12-12 2010-06-24 Toshiba Corp 灯具、配線基板及び配線基板の製造方法
JP2014027265A (ja) * 2012-06-19 2014-02-06 Taiyo Holdings Co Ltd プリント配線板の回路形成方法、熱硬化性樹脂組成物、及びプリント配線板

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4689103A (en) * 1985-11-18 1987-08-25 E. I. Du Pont De Nemours And Company Method of manufacturing injection molded printed circuit boards in a common planar array
US4954872A (en) * 1988-04-29 1990-09-04 Altair International, Inc. Electrical contact stabilizer assembly
US5283717A (en) * 1992-12-04 1994-02-01 Sgs-Thomson Microelectronics, Inc. Circuit assembly having interposer lead frame
JPH0818170A (ja) * 1994-06-28 1996-01-19 Honda Motor Co Ltd 配線基板
DE19535777A1 (de) * 1995-09-26 1997-03-27 Siemens Ag Optoelektronisches Halbleiter-Bauelement und Verfahren zur Herstellung
JPH09274121A (ja) * 1996-04-02 1997-10-21 Shinko Electric Ind Co Ltd 光用半導体装置とその製造方法
DE19623826C2 (de) * 1996-06-14 2000-06-15 Siemens Ag Verfahren zur Herstellung eines Trägerelements für Halbleiterchips
JP3543189B2 (ja) 1997-12-10 2004-07-14 日本オプネクスト株式会社 半導体素子パッケージおよび半導体装置
JPH11195851A (ja) * 1997-12-26 1999-07-21 Hitachi Cable Ltd 成形基板
JP3675364B2 (ja) * 2001-05-30 2005-07-27 ソニー株式会社 半導体装置用基板その製造方法および半導体装置
US6664615B1 (en) 2001-11-20 2003-12-16 National Semiconductor Corporation Method and apparatus for lead-frame based grid array IC packaging
KR100623867B1 (ko) * 2004-12-31 2006-09-14 동부일렉트로닉스 주식회사 반도체 회로기판의 레이아웃 방법
US7256479B2 (en) * 2005-01-13 2007-08-14 Fairchild Semiconductor Corporation Method to manufacture a universal footprint for a package with exposed chip
EP1897146A2 (en) * 2005-06-27 2008-03-12 Lamina Lighting, Inc. Light emitting diode package and method for making same
JP4549939B2 (ja) * 2005-06-28 2010-09-22 日東電工株式会社 配線回路基板保持シート
JP2007071980A (ja) * 2005-09-05 2007-03-22 Mitsubishi Electric Corp 光モジュール
US7341365B2 (en) * 2005-12-16 2008-03-11 Ford Global Technologies, Llc LED unit for a vehicle lamp assembly
US8624129B2 (en) * 2006-01-12 2014-01-07 Samsung Electronics Co., Ltd. Method of attaching a high power surface mount transistor to a printed circuit board
JP2007273533A (ja) * 2006-03-30 2007-10-18 Sumitomo Heavy Ind Ltd 導電パターンの形成方法及び形成装置
US7763478B2 (en) * 2006-08-21 2010-07-27 Cree, Inc. Methods of forming semiconductor light emitting device packages by liquid injection molding
US7592691B2 (en) * 2006-09-01 2009-09-22 Micron Technology, Inc. High density stacked die assemblies, structures incorporated therein and methods of fabricating the assemblies
JP2008263118A (ja) * 2007-04-13 2008-10-30 Nec Lighting Ltd 発光デバイス
KR100937136B1 (ko) * 2007-12-24 2010-01-18 (주)루미브라이트 복수의 패키지를 모듈화한 리드프레임을 이용한 발광다이오드 모듈
US7836586B2 (en) 2008-08-21 2010-11-23 National Semiconductor Corporation Thin foil semiconductor package
US8021919B2 (en) * 2009-03-31 2011-09-20 Infineon Technologies Ag Method of manufacturing a semiconductor device
US7955873B2 (en) * 2009-03-31 2011-06-07 Infineon Technologies Ag Method of fabricating a semiconductor device
CN102236820A (zh) * 2010-04-27 2011-11-09 上海长丰智能卡有限公司 一种带负载电容的微型射频模块及其封装方法
JP5502647B2 (ja) * 2010-08-06 2014-05-28 日東電工株式会社 配線回路基板集合体シートおよびその製造方法
US8389334B2 (en) * 2010-08-17 2013-03-05 National Semiconductor Corporation Foil-based method for packaging intergrated circuits
CN202012788U (zh) 2011-04-28 2011-10-19 东莞勤上光电股份有限公司 一种led照明设备
EP2754597A4 (en) 2011-09-05 2015-03-04 Honda Motor Co Ltd CONTROL DEVICE AND CONTROL METHOD FOR HYBRID VEHICLE
CN103294249B (zh) * 2012-08-17 2016-05-18 上海天马微电子有限公司 触摸屏的制造方法
CN103426776A (zh) * 2013-07-09 2013-12-04 上海百嘉电子有限公司 智能卡载带的制造方法
US9829159B2 (en) 2013-08-23 2017-11-28 Molex, Llc LED module
US9318411B2 (en) * 2013-11-13 2016-04-19 Brodge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same
CN104851812B (zh) * 2014-02-19 2017-10-20 钰桥半导体股份有限公司 半导体元件及其制作方法
US9733304B2 (en) * 2014-09-24 2017-08-15 Micron Technology, Inc. Semiconductor device test apparatuses
US9252337B1 (en) * 2014-12-22 2016-02-02 Bridgelux, Inc. Composite substrate for light emitting diodes
CN105789058A (zh) * 2015-01-14 2016-07-20 钰桥半导体股份有限公司 中介层嵌置于加强层中的线路板及其制作方法
WO2017004064A1 (en) * 2015-06-29 2017-01-05 Molex, Llc Application specific electronics packaging systems, methods and devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010140820A (ja) * 2008-12-12 2010-06-24 Toshiba Corp 灯具、配線基板及び配線基板の製造方法
JP2014027265A (ja) * 2012-06-19 2014-02-06 Taiyo Holdings Co Ltd プリント配線板の回路形成方法、熱硬化性樹脂組成物、及びプリント配線板

Also Published As

Publication number Publication date
KR102439790B1 (ko) 2022-09-02
KR102282488B1 (ko) 2021-07-28
US10667407B2 (en) 2020-05-26
US10433428B2 (en) 2019-10-01
JP2018532251A (ja) 2018-11-01
WO2017004064A1 (en) 2017-01-05
CN114234138B (zh) 2025-05-30
CN106287589A (zh) 2017-01-04
US20200022265A1 (en) 2020-01-16
TWI656663B (zh) 2019-04-11
JP7127083B2 (ja) 2022-08-29
US11503718B2 (en) 2022-11-15
JP2020120125A (ja) 2020-08-06
US20180184526A1 (en) 2018-06-28
EP3314991A4 (en) 2019-03-27
US10905014B2 (en) 2021-01-26
JP6742352B2 (ja) 2020-08-19
EP3314991A1 (en) 2018-05-02
KR20220124823A (ko) 2022-09-14
KR20210094162A (ko) 2021-07-28
KR20180016611A (ko) 2018-02-14
KR102143400B1 (ko) 2020-08-11
CN114234138A (zh) 2022-03-25
CN106287589B (zh) 2024-07-26
TW201709564A (zh) 2017-03-01
KR102625466B1 (ko) 2024-01-17
US20200352032A1 (en) 2020-11-05
CN205746638U (zh) 2016-11-30
US20210144861A1 (en) 2021-05-13

Similar Documents

Publication Publication Date Title
US11503718B2 (en) Application specific electronics packaging systems, methods and devices
US20220059977A1 (en) Smart connector and method of manufacturing same using an application specific electronics packaging manufacturing process
KR102215095B1 (ko) 마이크로 배전 박스 및 애플리케이션 특정 전자기기 패키징 기법을 사용한 그의 제조 방법
KR102221083B1 (ko) 성형 상호연결 디바이스 및 그 제조 방법
WO2010136596A3 (en) Method of manufacturing an electrical circuit on a substrate

Legal Events

Date Code Title Description
A107 Divisional application of patent
PA0104 Divisional application for international application

Comment text: Divisional Application for International Patent

Patent event code: PA01041R01D

Patent event date: 20200804

Application number text: 1020187002708

Filing date: 20180129

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20201014

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210528

A107 Divisional application of patent
GRNT Written decision to grant
PA0104 Divisional application for international application

Comment text: Divisional Application for International Patent

Patent event code: PA01041R01D

Patent event date: 20210721

Application number text: 1020187002708

Filing date: 20180129

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210721

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210722

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20240619

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20250616

Start annual number: 5

End annual number: 5