KR20210077209A - 폴더블 표시 장치 - Google Patents

폴더블 표시 장치 Download PDF

Info

Publication number
KR20210077209A
KR20210077209A KR1020190168596A KR20190168596A KR20210077209A KR 20210077209 A KR20210077209 A KR 20210077209A KR 1020190168596 A KR1020190168596 A KR 1020190168596A KR 20190168596 A KR20190168596 A KR 20190168596A KR 20210077209 A KR20210077209 A KR 20210077209A
Authority
KR
South Korea
Prior art keywords
transistor
electrode
selection signal
folding
connection line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020190168596A
Other languages
English (en)
Other versions
KR102706519B1 (ko
Inventor
전진
김학수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190168596A priority Critical patent/KR102706519B1/ko
Publication of KR20210077209A publication Critical patent/KR20210077209A/ko
Application granted granted Critical
Publication of KR102706519B1 publication Critical patent/KR102706519B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/03—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays
    • G09G3/035—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays for flexible display surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00—Specific applications
    • G09G2380/02—Flexible displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Fittings On The Vehicle Exterior For Carrying Loads, And Devices For Holding Or Mounting Articles (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명, 폴딩 라인에 의해 구분되는 복수의 표시 영역을 포함하는 표시 패널, 표시 영역에 데이터 전압을 출력하는 복수의 데이터 집적 회로 및 복수의 데이터 집적 회로에서 출력된 데이터 전압을 복수의 표시 영역에 선택적으로 인가하는 먹스 회로를 포함하여, 표시 영역 사이의 경계를 최소화시킬 수 있다.

Description

폴더블 표시 장치{FOLDABLE DISPLAY DEVICE}
본 발명은 폴더블 표시 장치에 관한 것으로서, 복수의 표시 영역으로 분할 구동할 수 있는 폴더블 표시 장치에 관한 것이다.
컴퓨터의 모니터나 TV, 핸드폰 등에 사용되는 표시 장치에는 스스로 광을 발광하는 전계 발광 표시 장치(Electroluminescence Display Device) 등과 별도의 광원을 필요로 하는 액정 표시 장치(Liquid Crystal Display; LCD)등이 있다.
표시 장치는 컴퓨터의 모니터 및 TV 뿐만 아니라 개인 휴대 기기까지 그 적용 범위가 다양해지고 있으며, 넓은 표시 면적을 가지면서도 감소된 부피 및 무게를 갖는 표시 장치에 대한 연구가 진행되고 있다.
최근에는 유연성 있는 기판에 표시부, 배선 등을 형성하여, 자유롭게 접고 펼 수 있는 폴더블 표시 장치가 차세대 표시 장치로 주목 받고 있다.
폴더블 표시 장치는 폴딩이 가능하도록 유연성(Fexibility)을 갖는 표시 패널, 표시 패널을 구동시키기 위한 복수의 데이터 집적 회로(D-IC)를 포함한다. 폴더블 표시 장치를 폴딩할 경우에는, 폴딩에 의해 표시 영역이 복수개로 분리될 수 있고, 복수개로 분리된 표시 영역은 각각 다른 데이터 집적 회로에 의해 구동될 수 있다. 다만, 복수개의 분리된 표시 영역이 전체로서 하나의 영상을 출력할 경우 분리된 표시 영역 사이의 경계에서 일정 경계가 인식되는 문제점이 발생하였다.
이에, 본 발명의 발명자들은 폴더블 표시 장치에서 표시 영역 사이의 경계를 없앨 수 있는 구조 및 방법이 필요하다는 사실을 인식하였다.
이에, 본 발명의 발명자들은 폴딩 라인에 의해 분리된 표시 영역 사이의 경계를 발생시키지 않는 폴더블 표시 장치를 발명하였다.
본 발명이 해결하고자 하는 과제는 분리된 표시 영역 사이의 경계에서의 휘도 차이를 최소화 시킬 수 있는 폴더블 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 폴더블 표시 장치는, 본 발명의 일 실시예에 따른 폴더블 표시 장치는, 폴딩 라인에 의해 구분되는 복수의 표시 영역을 포함하는 표시 패널, 표시 영역에 데이터 전압을 출력하는 복수의 데이터 집적 회로 및 복수의 데이터 집적 회로에서 출력된 데이터 전압을 복수의 표시 영역에 선택적으로 인가하는 먹스 회로를 포함하여, 표시 영역 사이의 경계를 최소화시킬 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 제1 데이터 집적 회로에서 출력되는 데이터 전압을 이와 교차되는, 제2 폴딩 영역에 출력하고, 제2 데이터 집적 회로에서 출력되는 데이터 전압을 이와 교차되는 제1 폴딩 영역에 출력함으로써, 폴딩 라인 주변에서 발생할 수 있는 경계선을 완화시킬 수 있다.
그리고, 본 발명은 언폴딩 상태에서, 경계선이 인지되지 않도록 화상의 표시 품질을 향상시켜, 완벽하게 하나의 영상을 구현할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 폴더블 표시 장치를 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시예에 따른 폴더블 표시 장치의 먹스 회로를 설명하기 위한 회로도이다.
도 3a는 본 발명의 일 실시예에 따른 폴더블 표시 장치가 폴딩 상태인 경우에, 먹스 회로의 구동을 설명하기 위한 회로도이다.
도 3b는 본 발명의 일 실시예에 따른 폴더블 표시 장치가 언폴딩 상태인 경우에, 먹스 회로의 구동을 설명하기 위한 회로도이다.
도 4는 본 발명의 다른 실시예에 따른 폴더블 표시 장치의 먹스 회로를 설명하기 위한 회로도이다.
도 5a는 본 발명의 다른 실시예에 따른 폴더블 표시 장치가 폴딩 상태인 경우에, 먹스 회로의 구동을 설명하기 위한 회로도이다.
도 5b 내지 도 5d는 본 발명의 다른 실시예에 따른 폴더블 표시 장치가 언폴딩 상태인 경우에, 먹스 회로의 구동을 설명하기 위한 회로도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형상으로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 면적, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
또한 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 발명의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 면적 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 면적 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 도면을 참조하여 본 발명에 대해 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 폴더블 표시 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 본 명세서의 일 실시예에 따른 폴더블 표시 장치(100)는 표시 패널(110), 게이트 구동 회로(120), 데이터 집적 회로(130), 인쇄 회로 기판 (140) 및 먹스 회로(150)를 포함한다.
표시 패널(110)은 표시 패널(110)은 폴딩 라인(Folding Line; FL)에 의해 폴딩되는 표시 영역(AA) 및 표시 영역(AA)을 둘러싸는 비표시 영역(NA)이 배치된다.
그리고, 표시 영역(AA)은 폴딩 라인(FL)에 의해 폴딩될 수 있다. 이에, 표시 영역은 폴딩 라인(FL)에 의해 구분되는 제1 표시 영역(AA1) 및 제2 표시 영역(AA2)으로 구분될 수 있다. 즉, 제1 표시 영역(AA1)과 제2 표시 영역(AA2)의 경계는 폴딩 라인(FL)에 해당할 수 있다.
그리고, 표시 영역(AA)은 폴딩된 경우 특정 곡률 반경으로 폴딩되는 폴딩 영역(FA1, FA2) 및 폴딩 영역(FA1, FA2)의 양측으로 연장되어, 평평한 상태를 유지하는 비폴딩 영역(NFA1, NFA2)으로 구분될 수 있다. 즉, 폴딩 영역(FA1, FA2)을 사이에 두고 비폴딩 영역(NFA1, NFA2)이 정의될 수 있다.
구체적으로 도 1에 도시된 바와 같이, 제1 표시 영역(AA1)은 특정 곡률 반경으로 폴딩되는 제1 폴딩 영역(FA1) 및 제1 폴딩 영역(FA1)의 일측으로 연장되어, 평평한 상태를 유지하는 제1 비폴딩 영역(NFA1)으로 구분될 수 있다. 그리고, 제2 표시 영역(AA2)은 특정 곡률 반경으로 폴딩되는 제2 폴딩 영역(FA2) 및 제2 폴딩 영역(FA2)의 타측으로 연장되어, 평평한 상태를 유지하는 제2 비폴딩 영역(NFA2)으로 구분될 수 있다.
한편, 도 1 에서는 제1 표시 영역(AA1)과 제2 표시 영역(AA2)의 크기를 동일하게 도시하였으나, 이에 한정되지 않고 제1 표시 영역(AA1)과 제2 표시 영역(AA2)의 크기는 필요에 따라 상이하게 구성될 수 있다.
표시 영역(AA)에는 매트릭스 형태로 교차 배치된 복수의 게이트 라인(GL)과 복수의 데이터 라인(NFDL, FDL)이 배치된다. 그리고, 복수의 게이트 라인(GL)과 데이터 라인(NFDL, FDL)에 의해 복수의 화소(PX)가 정의될 수 있다. 복수의 화소(PX) 각각은 적어도 하나의 박막 트랜지스터를 구비한다.
그리고, 상술한 데이터 라인(NFDL, FDL)은 제1 폴딩 영역(FA1) 및 제2 폴딩 영역(FA2)에 연결되는 폴딩 데이터 라인(FDL)과 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2)에 연결되는 비폴딩 데이터 라인(NFDL)으로 구분될 수 있다.
그리고, 본 명세서의 일 실시예에 따른 폴더블 표시 장치(100)가 유기 발광 표시 장치인 경우에, 복수의 화소(PX)에 구비된 유기 발광 다이오드에 전류를 가하여, 방출된 전자와 정공의 결합으로 여기자가 생성된다. 그리고, 여기자가 발광하여 유기 발광 표시 장치의 계조를 구현하게 된다.
이와 관련하여, 본 명세서의 일 실시예에 따른 폴더블 표시 장치(100)는 유기 발광 표시 장치에 한정되지 않고, 액정 표시 장치 등 다양한 형태의 표시 장치일 수 있다.
도시하지는 않았으나, 설계상의 필요에 따라, 표시 패널(110)의 상부 혹은 내부에는 터치를 감지하기 위한 터치 전극이 매트릭스 형태로 배치될 수 있다. 이에, 본 발명의 일 실시예에 따른 폴더블 표시 장치는, 터치 전극을 이용하여, 표시 패널(110)에 가해지는 터치를 감지할 수 있다.
상술한 폴더블 표시 장치(100)의 터치 감지는 터치 전극의 자기 정전 용량을 감지하는 자기 정전 용량(self-capacitive) 방식 혹은 수신 터치 전극 및 송신 터치 전극의 상호 정전 용량(mutual-capacitive)의 변화를 통해, 터치를 감지하는 상호 정전 용량(mutual-capacitive) 방식에 의할 수 있다.
게이트 구동 회로(120)는 게이트 전압을 게이트 라인(GL)에 순차적으로 공급한다.
게이트 구동 회로(120)는 구동 방식에 따라서, 표시 패널(110)의 일 측에만 위치할 수도 있고, 경우에 따라서는 양측에 위치할 수도 있다. 그리고, 게이트 구동 회로(120)는 GIP(Gate In Panel) 타입으로 구현되어 표시 패널(110)에 집적화되어 배치될 수도 있다.
구체적으로, 도 1에서 게이트 구동 회로(120)는 표시 패널(110)상에서 X축 방향을 기준으로 표시 영역(AA)의 양측에 배치되고, Y축 방향으로 연장될 수 있다. 다시 말하면, 폴딩 라인(FL)은 Y축 방향으로 연장되므로, 게이트 구동 회로(120)는 폴딩 라인(FL)에 평행하는 방향으로 연장될 수 있다. 다만 폴딩 라인(FL)은 게이트 구동 회로(120)에 평행하기만 하면 될 뿐, 그 위치는 중앙으로 제한되지 않는다.
한편, 게이트 구동 회로(120)는 쉬프트 레지스터, 레벨 쉬프터 등을 포함할 수 있다.
도 1을 참조하면, 데이터 집적 회로(130)는 데이터 전압을 데이터 라인(NFDL, FDL)을 통해 표시 영역에 배치된 복수의 화소에 공급한다.
그리고. 데이터 집적 회로(130)는 제1 표시 영역(AA1) 및 제2 표시 영역(AA2)을 구동하기 위한 제1 데이터 집적 회로(131) 및 제2 데이터 집적 회로(132)를 포함할 수 있다.
구체적으로, 제1 데이터 집적 회로(131)는 비폴딩 데이터 라인(NFDL)을 통해, 제1 비폴딩 영역(NFA1)에 데이터 전압을 출력하고, 연결 라인(CL) 및 폴딩 데이터 라인(FDL)을 통해, 제1 폴딩 영역(FA1) 및 제2 폴딩 영역(FA2)에 선택적으로 데이터 전압을 출력한다. 그리고, 제2 데이터 집적 회로(132)는 비폴딩 데이터 라인(NFDL)을 통해, 제2 비폴딩 영역(NFA2)에 데이터 전압을 출력하고, 연결 라인(CL) 및 폴딩 데이터 라인(FDL)을 통해, 제1 폴딩 영역(FA1) 및 제2 폴딩 영역(FA2)에 선택적으로 데이터 전압을 출력한다.
데이터 집적 회로(130)는 Y축 방향을 기준으로 표시 패널(110)의 일측 또는 양측에 배치되고, X축 방향으로 연장될 수 있다. 다시 말하면, 폴딩 라인(FL)은 Y축 방향으로 연장되므로, 데이터 집적 회로(130)는 폴딩 라인(FL)에 수직되는 방향으로 연장될 수 있다.
다만 도 1에서는 데이터 집적 회로(130)가 제1 데이터 집적 회로(131) 및 제2 데이터 집적 회로(132)로 즉 2개로 분리되는 것만을 도시하였으나, 설계상의 필요에 따라 데이터 집적 회로(130)는 2개 이상의 복수개로 분리될 수 있다.
그리고 각각의 제1 데이터 집적 회로(131) 및 제2 데이터 집적 회로(132) 각각은, 타이밍 제어부, 데이터 구동부 및 전원 공급부를 포함할 수 있다. 구체적으로, 제1 데이터 집적 회로(131)는 제1 타이밍 제어부, 제1 데이터 구동부 및 제1 전원 공급부를 포함하고, 제2 데이터 집적 회로(132)는 제2 타이밍 제어부, 제2 데이터 구동부 및 제2 전원 공급부를 포함한다.
타이밍 제어부는 외부 호스트 시스템으로 인가되는 영상 신호를 타이밍 신호에 기초하여, 데이터 구동부에서 처리 가능한 데이터 신호 형식에 맞게 전환함으로써, 영상 데이터를 생성한다.
이를 위해, 타이밍 제어부는 영상 신호와 함께, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 데이터 인에이블(DE: Data Enable) 신호, 기준 클락 신호(CLK) 등을 포함하는 다양한 타이밍 신호들을 외부 호스트 시스템으로부터 수신한다.
그리고, 타이밍 제어부는 데이터 구동부에 데이터 제어 신호를 공급하고, 게이트 구동 회로(120)에 게이트 제어 신호를 공급하고, 전원 공급부에 전원 제어 신호를 공급한다.
구체적으로, 타이밍 제어부는 데이터 구동부를 제어하기 위하여, 소스 스타트 펄스(Source Start Pulse; SSP), 소스 샘플링 클락(Source Sampling Clock; SSC), 소스 출력 인에이블 신호(Souce Output Enable; SOE) 등을 포함하는 다양한 데이터 제어 신호(Data Control Signal; DCS)들을 출력한다.
여기서, 소스 스타트 펄스는 데이터 구동부를 구성하는 하나 이상의 데이터 회로의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클락은 데이터 회로 각각에서 데이터의 샘플링 타이밍을 제어하는 클락 신호이다. 소스 출력 인에이블 신호는 데이터 구동부의 출력 타이밍을 제어한다.
그리고, 타이밍 제어부는 게이트 구동 회로(120)를 제어하기 위하여, 게이트 스타트 펄스(Gate Start Pulse; GSP), 게이트 쉬프트 클락(Gate Shift Clock; GSC), 게이트 출력 인에이블 신호(Gate Output Enable; GOE) 등을 포함하는 다양한 게이트 제어 신호(Gate Control Signal; GCS)들을 출력한다.
여기서, 게이트 스타트 펄스는 게이트 구동 회로(120)를 구성하는 하나 이상의 게이트 회로의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클락은 하나 이상의 게이트 회로에 공통으로 입력되는 클락 신호로서, 스캔 신호(게이트 펄스)의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호는 하나 이상의 게이트 회로의 타이밍 정보를 지정하고 있다.
데이터 구동부는 타이밍 제어부로부터 수신한 영상 데이터를 아날로그 형태의 데이터 전압으로 변환하여, 이를 출력한다.
그리고, 데이터 구동부는 레벨 쉬프터, 래치부 등의 다양한 회로를 포함하는 로직부와, 감마 전압부, 디지털 아날로그 컨버터(DAC: Digital Analog Converter)와, 출력 버퍼 등을 포함할 수 있다.
전원 공급부는 타이밍 제어부로부터 수신한 전원 제어 신호에 기초하여, 타이밍 제어부 및 데이터 구동부의 전원을 공급한다.
즉, 제1 전원 공급부는 제1 타이밍 제어부 및 제1 데이터 구동부에 구동 전원을 공급하고, 제2 전원 공급부는 제2 타이밍 제어부 및 제2 데이터 구동부에 구동 전원을 공급한다.
한편, 상술한 데이터 집적 회로(130)는 절연 물질로 구성되는 베이스 필름 상에 배치된다. 즉, 도 1에서는 데이터 집적 회로(130)가 COF(Chip On Film) 방식으로 실장되는 것으로 도시하였으나, 이에 제한되지 않고, 구동 IC(132)는 COG(Chip On Glass), TCP (Tape Carrier Package) 등의 방식으로 실장될 수도 있다.
인쇄 회로 기판(140)에는 IC 칩, 회로부 등과 같은 제어부가 장착될 수 있다. 또한, 인쇄 회로 기판(140)에는 메모리, 프로세서 등도 장착될 수 있다. 인쇄 회로 기판(140)은 표시 패널(110)를 구동하기 위한 신호를 외부 제어부로부터 데이터 집적 회로(130)에 전달하는 구성이다.
먹스 회로(150)는 복수의 폴딩 데이터 라인(FDL)과 복수의 연결 라인(CL)의 연결 관계를 변경할 수 있다. 즉, 먹스 회로(150)는 데이터 집적 회로(130)로부터 복수의 연결 라인(CL) 각각에 인가된 데이터 전압을 선택적으로 복수의 폴딩 데이터 라인(FDL)에 인가할 수 있다. 다시 말하면, 먹스 회로(150) 데이터 집적 회로(130)에서 출력된 데이터 전압을 복수의 표시 영역(AA)에 선택적으로 인가할 수 있다.
이에, 먹스 회로(150)는 복수의 연결 라인(CL)에 연결되고, 복수의 폴딩 데이터 라인(FDL)에 연결될 수 있다. 그리고, 먹스 회로(150)는 복수의 트랜지스터를 포함할 수 있고, 각각의 트랜지스터는 복수의 연결 라인(CL) 중 어느 하나와 복수의 폴딩 데이터 라인(FDL) 중 어느 하나에 연결될 수 있다.
이하에서는 먹스 회로(150)의 구체적인 구성 및 연결 관계에 대해서 구체적으로 검토한다.
도 2는 본 발명의 일 실시예에 따른 폴더블 표시 장치의 먹스 회로를 설명하기 위한 회로도이다.
도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 폴더블 표시 장치의 복수의 화소(PX) 각각은 적색을 발광하는 적색 서브 화소(R), 녹색을 발광하는 녹색 서브 화소(G) 및 청색을 발광하는 청색 서브 화소(B)를 포함한다. 그리고, 복수의 적색 서브 화소(R)는 동일한 열에 배치되고, 복수의 녹색 서브 화소(G)는 동일한 열에 배치되고, 복수의 청색 서브 화소(B)는 동일한 열에 배치된다.
그리고, 폴딩 데이터 라인(FDL)은 제1 폴딩 데이터 라인(FDL1) 내지 제6 폴딩 데이터 라인(FDL6)으로 구성될 수 있다. 제1 폴딩 데이터 라인(FDL1), 제2 폴딩 데이터 라인(FDL2) 및 제3 폴딩 데이터 라인(FDL3)은 제1 폴딩 영역(FA1)에 연결될 수 있고, 제4 폴딩 데이터 라인(FDL4), 제5 폴딩 데이터 라인(FDL5) 및 제6 폴딩 데이터 라인(FDL6)은 제2 폴딩 영역(FA2)에 연결될 수 있다.
그리고, 적색 서브 화소(R)는 각각 하나의 폴딩 데이터 라인에 연결될 수 있고, 녹색 서브 화소(G)는 각각 하나의 폴딩 데이터 라인에 연결될 수 있고, 청색 서브 화소(B)는 각각 하나의 폴딩 데이터 라인에 연결될 수 있다.
구체적으로, 제1 폴딩 영역(FA1)에 배치되는 복수의 적색 서브 화소(R)는 제1 폴딩 데이터 라인(FDL1)에 연결될 수 있고, 제2 폴딩 영역(FA2)에 배치되는 복수의 적색 서브 화소(R)는 제4 폴딩 데이터 라인(FDL4)에 연결될 수 있다.
그리고, 제1 폴딩 영역(FA1)에 배치되는 복수의 녹색 서브 화소(G)는 제2 폴딩 데이터 라인(FDL2)에 연결될 수 있고, 제2 폴딩 영역(FA2)에 배치되는 복수의 녹색 서브 화소(G)는 제4 폴딩 데이터 라인(FDL4)에 연결될 수 있다.
그리고, 제1 폴딩 영역(FA1)에 배치되는 복수의 청색 서브 화소(B)는 제3 폴딩 데이터 라인(FDL3)에 연결될 수 있고, 제2 폴딩 영역(FA2)에 배치되는 복수의 청색 서브 화소(B)는 제6 폴딩 데이터 라인(FDL6)에 연결될 수 있다.
한편, 연결 라인(CL)은 제1 연결 라인(CL1) 내지 제6 연결 라인(CL6)으로 구성될 수 있다. 제1 연결 라인(CL1), 제2 연결 라인(CL2) 및 제3 연결 라인(CL3)은 제1 데이터 집적 회로(131)에 연결될 수 있고, 제4 연결 라인(CL4), 제5 연결 라인(CL5) 및 제6 연결 라인(CL6)은 제2 데이터 집적 회로(132)에 연결될 수 있다.
그리고, 본 발명의 일 실시예에 따른 폴더블 표시 장치의 먹스 회로(150)는 제1 선택 신호(SA)에 의해 제어 되는 복수의 트랜지스터 및 제2 선택 신호(SB)에 의해 제어되는 복수의 트랜지스터를 포함할 수 있다.
구체적으로, 제1 선택 신호(SA)에 의해 제어 되는 복수의 트랜지스터는 TA1 트랜지스터(TA1), TA2 트랜지스터(TA2), TA3 트랜지스터(TA3), TA4 트랜지스터(TA4), TA5 트랜지스터(TA5) 및 TA6 트랜지스터(TA6)로 구성된다.
보다 상세하게는, TA1 트랜지스터(TA1)에서 게이트 전극에는 제1 선택 신호(SA)가 인가되고, 제1 전극에는 제1 폴딩 데이터 라인(FDL1)이 연결되고, 제2 전극에는 제1 연결 라인(CL1)이 연결된다. 이에, 제1 선택 신호(SA)가 턴온 레벨일 경우에, TA1 트랜지스터(TA1)는 턴 온(turn-on)되어, 제1 폴딩 데이터 라인(FDL1)과 제1 연결 라인(CL1)이 전기적으로 연결될 수 있다. 따라서, 제1 연결 라인(CL1)에 인가되는 데이터 전압은 제1 폴딩 데이터 라인(FDL1)에 인가될 수 있다.
TA2 트랜지스터(TA2)에서 게이트 전극에는 제1 선택 신호(SA)가 인가되고, 제1 전극에는 제2 폴딩 데이터 라인(FDL2)이 연결되고, 제2 전극에는 제2 연결 라인(CL2)이 연결된다. 이에, 제1 선택 신호(SA)가 턴온 레벨일 경우에, TA2 트랜지스터(TA2)는 턴 온(turn-on)되어, 제2 폴딩 데이터 라인(FDL2)과 제2 연결 라인(CL2)이 전기적으로 연결될 수 있다. 따라서, 제2 연결 라인(CL2)에 인가되는 데이터 전압은 제2 폴딩 데이터 라인(FDL2)에 인가될 수 있다.
TA3 트랜지스터(TA3)에서 게이트 전극에는 제1 선택 신호(SA)가 인가되고, 제1 전극에는 제3 폴딩 데이터 라인(FDL3)이 연결되고, 제2 전극에는 제3 연결 라인(CL3)이 연결된다. 이에, 제1 선택 신호(SA)가 턴온 레벨일 경우에, TA3 트랜지스터(TA3)는 턴 온(turn-on)되어, 제3 폴딩 데이터 라인(FDL3)과 제3 연결 라인(CL3)이 전기적으로 연결될 수 있다. 따라서, 제3 연결 라인(CL3)에 인가되는 데이터 전압은 제3 폴딩 데이터 라인(FDL3)에 인가될 수 있다.
TA4 트랜지스터(TA4)에서 게이트 전극에는 제1 선택 신호(SA)가 인가되고, 제1 전극에는 제4 폴딩 데이터 라인(FDL4)이 연결되고, 제2 전극에는 제4 연결 라인(CL4)이 연결된다. 이에, 제1 선택 신호(SA)가 턴온 레벨일 경우에, TA4 트랜지스터(TA4)는 턴 온(turn-on)되어, 제4 폴딩 데이터 라인(FDL4)과 제4 연결 라인(CL4)이 전기적으로 연결될 수 있다. 따라서, 제4 연결 라인(CL4)에 인가되는 데이터 전압은 제4 폴딩 데이터 라인(FDL4)에 인가될 수 있다.
TA5 트랜지스터(TA5)에서 게이트 전극에는 제1 선택 신호(SA)가 인가되고, 제1 전극에는 제5 폴딩 데이터 라인(FDL5)이 연결되고, 제2 전극에는 제5 연결 라인(CL5)이 연결된다. 이에, 제1 선택 신호(SA)가 턴온 레벨일 경우에, TA5 트랜지스터(TA5)는 턴 온(turn-on)되어, 제5 폴딩 데이터 라인(FDL5)과 제5 연결 라인(CL5)이 전기적으로 연결될 수 있다. 따라서, 제5 연결 라인(CL5)에 인가되는 데이터 전압은 제5 폴딩 데이터 라인(FDL5)에 인가될 수 있다.
TA6 트랜지스터(TA6)에서 게이트 전극에는 제1 선택 신호(SA)가 인가되고, 제1 전극에는 제6 폴딩 데이터 라인(FDL6)이 연결되고, 제2 전극에는 제6 연결 라인(CL6)이 연결된다. 이에, 제1 선택 신호(SA)가 턴온 레벨일 경우에, TA6 트랜지스터(TA6)는 턴 온(turn-on)되어, 제6 폴딩 데이터 라인(FDL6)과 제6 연결 라인(CL6)이 전기적으로 연결될 수 있다. 따라서, 제6 연결 라인(CL6)에 인가되는 데이터 전압은 제6 폴딩 데이터 라인(FDL6)에 인가될 수 있다.
구체적으로, 제2 선택 신호(SB)에 의해 제어 되는 복수의 트랜지스터는 TB1 트랜지스터(TB1), TB2 트랜지스터(TB2), TB3 트랜지스터(TB3), TB4 트랜지스터(TB4), TB5 트랜지스터(TB5) 및 TB6 트랜지스터(TB6)로 구성된다.
보다 상세하게는, TB1 트랜지스터(TB1)에서 게이트 전극에는 제2 선택 신호(SB)가 인가되고, 제1 전극에는 제1 폴딩 데이터 라인(FDL1)이 연결되고, 제2 전극에는 제4 연결 라인(CL4)이 연결된다. 이에, 제2 선택 신호(SB)가 턴온 레벨일 경우에, TB1 트랜지스터(TB1)는 턴 온(turn-on)되어, 제1 폴딩 데이터 라인(FDL1)과 제4 연결 라인(CL4)이 전기적으로 연결될 수 있다. 따라서, 제4 연결 라인(CL4)에 인가되는 데이터 전압은 제1 폴딩 데이터 라인(FDL1)에 인가될 수 있다.
TB2 트랜지스터(TB2)에서 게이트 전극에는 제2 선택 신호(SB)가 인가되고, 제1 전극에는 제2 폴딩 데이터 라인(FDL2)이 연결되고, 제2 전극에는 제5 연결 라인(CL5)이 연결된다. 이에, 제2 선택 신호(SB)가 턴온 레벨일 경우에, TB2 트랜지스터(TB2)는 턴 온(turn-on)되어, 제2 폴딩 데이터 라인(FDL2)과 제5 연결 라인(CL5)이 전기적으로 연결될 수 있다. 따라서, 제5 연결 라인(CL5)에 인가되는 데이터 전압은 제2 폴딩 데이터 라인(FDL2)에 인가될 수 있다.
TB3 트랜지스터(TB3)에서 게이트 전극에는 제2 선택 신호(SB)가 인가되고, 제1 전극에는 제3 폴딩 데이터 라인(FDL3)이 연결되고, 제2 전극에는 제6 연결 라인(CL6)이 연결된다. 이에, 제2 선택 신호(SB)가 턴온 레벨일 경우에, TB3 트랜지스터(TB3)는 턴 온(turn-on)되어, 제3 폴딩 데이터 라인(FDL3)과 제6 연결 라인(CL6)이 전기적으로 연결될 수 있다. 따라서, 제6 연결 라인(CL6)에 인가되는 데이터 전압은 제3 폴딩 데이터 라인(FDL3)에 인가될 수 있다.
TB4 트랜지스터(TB4)에서 게이트 전극에는 제2 선택 신호(SB)가 인가되고, 제1 전극에는 제4 폴딩 데이터 라인(FDL4)이 연결되고, 제2 전극에는 제1 연결 라인(CL1)이 연결된다. 이에, 제2 선택 신호(SB)가 턴온 레벨일 경우에, TB4 트랜지스터(TB4)는 턴 온(turn-on)되어, 제4 폴딩 데이터 라인(FDL4)과 제1 연결 라인(CL1)이 전기적으로 연결될 수 있다. 따라서, 제1 연결 라인(CL1)에 인가되는 데이터 전압은 제4 폴딩 데이터 라인(FDL4)에 인가될 수 있다.
TB5 트랜지스터(TB5)에서 게이트 전극에는 제2 선택 신호(SB)가 인가되고, 제1 전극에는 제5 폴딩 데이터 라인(FDL5)이 연결되고, 제2 전극에는 제2 연결 라인(CL2)이 연결된다. 이에, 제2 선택 신호(SB)가 턴온 레벨일 경우에, TB5 트랜지스터(TB5)는 턴 온(turn-on)되어, 제5 폴딩 데이터 라인(FDL5)과 제2 연결 라인(CL2)이 전기적으로 연결될 수 있다. 따라서, 제2 연결 라인(CL2)에 인가되는 데이터 전압은 제5 폴딩 데이터 라인(FDL5)에 인가될 수 있다.
TB6 트랜지스터(TB6)에서 게이트 전극에는 제2 선택 신호(SB)가 인가되고, 제1 전극에는 제6 폴딩 데이터 라인(FDL6)이 연결되고, 제2 전극에는 제3 연결 라인(CL3)이 연결된다. 이에, 제2 선택 신호(SB)가 턴온 레벨일 경우에, TB6 트랜지스터(TB6)는 턴 온(turn-on)되어, 제6 폴딩 데이터 라인(FDL6)과 제3 연결 라인(CL3)이 전기적으로 연결될 수 있다. 따라서, 제3 연결 라인(CL3)에 인가되는 데이터 전압은 제6 폴딩 데이터 라인(FDL6)에 인가될 수 있다.
도 3a는 본 발명의 일 실시예에 따른 폴더블 표시 장치가 폴딩 상태인 경우에, 먹스 회로의 구동을 설명하기 위한 회로도이다.
본 발명의 일 실시예에 따른 폴더블 표시 장치가 폴딩 상태인 경우에는 표시 패널(110)을 하프 구동(half driving)할 수 있다. 표시 패널(110)이 하프 구동되는 경우에는, 제1 표시 영역(AA1)에 표시되는 영역에 표시되는 영상과 제2 표시 영역(AA2)에 표시되는 영상이 상이하다.
이에, 표시 패널(110)이 하프 구동되는 경우에는, 제1 폴딩 영역(FA1)은 제1 데이터 집적 회로(131)에 의해 구동되고, 제2 폴딩 영역(FA2)은 제2 데이터 집적 회로(132)에 의해 구동될 수 있다.
이를 위하여, 제1 선택 신호(SA)를 턴온 레벨로 설정하고, 제2 선택 신호(SB)를 턴오프 레벨로 설정한다.
이에, TA1 트랜지스터(TA1), TA2 트랜지스터(TA2), TA3 트랜지스터(TA3), TA4 트랜지스터(TA4), TA5 트랜지스터(TA5) 및 TA6 트랜지스터(TA6)는 모두 턴온되고, TB1 트랜지스터(TB1), TB2 트랜지스터(TB2), TB3 트랜지스터(TB3), TB4 트랜지스터(TB4), TB5 트랜지스터(TB5) 및 TB6 트랜지스터(TB6)는 모두 턴 오프된다.
이에, 제1 폴딩 데이터 라인(FDL1)과 제1 연결 라인(CL1)이 전기적으로 연결되고, 제2 폴딩 데이터 라인(FDL2)과 제2 연결 라인(CL2)이 전기적으로 연결되고, 제3 폴딩 데이터 라인(FDL3)과 제3 연결 라인(CL3)이 전기적으로 연결되고, 제4 폴딩 데이터 라인(FDL4)과 제4 연결 라인(CL4)이 전기적으로 연결되고, 제5 폴딩 데이터 라인(FDL5)과 제5 연결 라인(CL5)이 전기적으로 연결되고, 제6 폴딩 데이터 라인(FDL6)과 제6 연결 라인(CL6)이 전기적으로 연결된다.
이에, 제1 데이터 집적 회로(131)에서 출력되는 데이터 전압은 제1 표시 영역(AA1)에 배치되는 복수의 적색 서브 화소(R), 복수의 녹색 서브 화소(G) 및 복수의 청색 서브 화소(B) 각각에 인가될 수 있다. 그리고, 제2 데이터 집적 회로(132)에서 출력되는 데이터 전압은 제2 표시 영역(AA2)에 배치되는 복수의 적색 서브 화소(R), 복수의 녹색 서브 화소(G) 및 복수의 청색 서브 화소(B) 각각에 인가될 수 있다.
도 3b는 본 발명의 일 실시예에 따른 폴더블 표시 장치가 언폴딩 상태인 경우에, 먹스 회로의 구동을 설명하기 위한 회로도이다.
본 발명의 일 실시예에 따른 폴더블 표시 장치가 언폴딩 상태인 경우에는 표시 패널(110)을 풀 구동(full driving)할 수 있다. 표시 패널(110)이 풀 구동되는 경우에는, 제1 표시 영역(AA1)에 표시되는 영역에 표시되는 영상과 제2 표시 영역(AA2)에 표시되는 영상이 전체로서 하나의 영상을 구현한다.
이에, 표시 패널(110)이 풀 구동되는 경우에는, 제2 폴딩 영역(FA2)은 제1 데이터 집적 회로(131)에 의해 구동되고, 제1 폴딩 영역(FA1)은 제2 데이터 집적 회로(132)에 의해 구동될 수 있다.
이를 위하여, 제1 선택 신호(SA)를 턴오프 레벨로 설정하고, 제2 선택 신호(SB)를 턴온 레벨로 설정한다.
이에, TA1 트랜지스터(TA1), TA2 트랜지스터(TA2), TA3 트랜지스터(TA3), TA4 트랜지스터(TA4), TA5 트랜지스터(TA5) 및 TA6 트랜지스터(TA6)는 모두 턴 오프되고, TB1 트랜지스터(TB1), TB2 트랜지스터(TB2), TB3 트랜지스터(TB3), TB4 트랜지스터(TB4), TB5 트랜지스터(TB5) 및 TB6 트랜지스터(TB6)는 모두 턴 온된다.
이에, 제1 폴딩 데이터 라인(FDL1)과 제4 연결 라인(CL4)이 전기적으로 연결되고, 제2 폴딩 데이터 라인(FDL2)과 제5 연결 라인(CL5)이 전기적으로 연결되고, 제3 폴딩 데이터 라인(FDL3)과 제6 연결 라인(CL6)이 전기적으로 연결되고, 제4 폴딩 데이터 라인(FDL4)과 제1 연결 라인(CL1)이 전기적으로 연결되고, 제5 폴딩 데이터 라인(FDL5)과 제2 연결 라인(CL2)이 전기적으로 연결되고, 제6 폴딩 데이터 라인(FDL6)과 제3 연결 라인(CL3)이 전기적으로 연결된다.
이에, 제1 데이터 집적 회로(131)에서 출력되는 데이터 전압은 제2 폴딩 영역(FA2)에 배치되는 복수의 적색 서브 화소(R), 복수의 녹색 서브 화소(G) 및 복수의 청색 서브 화소(B) 각각에 인가될 수 있다. 그리고, 제2 데이터 집적 회로(132)에서 출력되는 데이터 전압은 제1 폴딩 영역(FA1)에 배치되는 복수의 적색 서브 화소(R), 복수의 녹색 서브 화소(G) 및 복수의 청색 서브 화소(B) 각각에 인가될 수 있다.
전술한 바와 같이, 표시 패널(110)이 풀 구동되는 경우에는, 제1 표시 영역(AA1)에 표시되는 영역에 표시되는 영상과 제2 표시 영역(AA2)에 표시되는 영상이 전체로서 하나의 영상을 구현하므로, 제1 표시 영역(AA1)과 제2 표시 영역(AA2) 사이의 경계가 인지되지 않아야 한다.
다만, 제1 데이터 집적 회로(131)와 제2 데이터 집적 회로(132)는 별개로 구동되므로, 제1 데이터 집적 회로(131)에서 출력되는 데이터 전압과 제2 데이터 집적 회로(132)에서 출력되는 데이터 전압이 다소 상이할 수 있다.
이에, 본 발명의 일 실시예에 따른 폴더블 표시 장치와 달리, 제1 표시 영역(AA1)을 제1 데이터 집적 회로(131)로만 구동시키고, 제2 표시 영역(AA2)을 제2 데이터 집적 회로(132)로만 구동시킨 다면, 제1 표시 영역(AA1)과 제2 표시 영역(AA2) 사이의 경계가 발생하는 문제점이 발생한다.
따라서, 본 발명의 일 실시예에 따른 폴더블 표시 장치에서는, 제1 데이터 집적 회로(131)에서 출력되는 데이터 전압을 제2 폴딩 영역(FA2)에 출력하고, 제2 데이터 집적 회로(132)에서 출력되는 데이터 전압을 제1 폴딩 영역(FA1)에 출력함으로써, 폴딩 라인(FL) 주변에서 발생할 수 있는 경계선을 완화시킬 수 있다.
이에, 폴더블 표시 장치는 언폴딩 상태에서, 경계선이 인지되지 않도록 화상의 표시 품질을 향상시켜, 완벽하게 하나의 영상을 구현할 수 있다.
이하에서는 본 발명의 다른 실시예에 따른 폴더블 표시 장치에 대해서 설명한다. 본 발명의 일 실시예에 따른 폴더블 표시 장치와 본 발명의 다른 실시예에 따른 폴더블 표시 장치는, 복수의 화소의 서브 화소 배치 관계 및 이에 따른 먹스 회로(150)의 트랜지스터 연결 관계가 상이하므로, 이에 대해서 중점적으로 설명한다.
도 4는 본 발명의 다른 실시예에 따른 폴더블 표시 장치의 먹스 회로를 설명하기 위한 회로도이다.
도 4에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 폴더블 표시 장치의 복수의 화소(PX) 각각은 적색을 발광하는 적색 서브 화소(R), 녹색을 발광하는 녹색 서브 화소(G) 및 청색을 발광하는 청색 서브 화소(B)를 포함한다. 그리고, 복수의 적색 서브 화소(R) 및 복수의 청색 서브 화소(B)는 번갈아서 동일한 열에 배치되고, 복수의 녹색 서브 화소(G)는 동일한 열에 배치된다. 이에 따라, 하나의 열에 배치되는 청색 서브 화소(B) 및 적색 서브 화소(R)와 인접하는 열에 배치되는 2개의 녹색 서브 화소(G)가 하나의 화소를 구성한다.
그리고, 폴딩 데이터 라인(FDL)은 제1 폴딩 데이터 라인(FDL1) 내지 제8 폴딩 데이터 라인(FDL8)으로 구성될 수 있다. 제1 폴딩 데이터 라인(FDL1), 제2 폴딩 데이터 라인(FDL2), 제3 폴딩 데이터 라인(FDL3), 제4 폴딩 데이터 라인(FDL4)은 제1 폴딩 영역(FA1)에 연결될 수 있고, 제5 폴딩 데이터 라인(FDL5), 제6 폴딩 데이터 라인(FDL6), 제7 폴딩 데이터 라인(FDL7) 및 제8 폴딩 데이터 라인(FDL8)은 제2 폴딩 영역(FA2)에 연결될 수 있다.
그리고, 하나의 열에 배치되는 청색 서브 화소(B) 및 적색 서브 화소(R) 하나의 폴딩 데이터 라인에 연결될 수 있고, 복수의 녹색 서브 화소(G)는 다른 하나의 폴딩 데이터 라인에 연결될 수 있다.
구체적으로, 제1 폴딩 영역(FA1)에 교번적으로 배치되는 복수의 적색 서브 화소(R) 및 복수의 청색 서브 화소(B)는 제1 폴딩 데이터 라인(FDL1) 및 제3 폴딩 데이터 라인(FDL3)에 각각 연결될 수 있고, 제2 폴딩 영역(FA2)에 교번적으로 배치되는 복수의 적색 서브 화소(R) 및 복수의 청색 서브 화소(B)는 제5 폴딩 데이터 라인(FDL5) 및 제7 폴딩 데이터 라인(FDL7)에 연결될 수 있다.
그리고, 제1 폴딩 영역(FA1)에 배치되는 복수의 녹색 서브 화소(G)는 제2 폴딩 데이터 라인(FDL2) 및 제4 폴딩 데이터 라인(FDL4) 각각에 연결될 수 있고, 제2 폴딩 영역(FA2)에 배치되는 복수의 녹색 서브 화소(G)는 제6 폴딩 데이터 라인(FDL6) 및 제8 폴딩 데이터 라인(FDL8) 각각에 연결될 수 있다.
한편, 연결 라인(CL)은 제1 연결 라인(CL1) 내지 제8 연결 라인(CL8)으로 구성될 수 있다. 제1 연결 라인(CL1), 제2 연결 라인(CL2), 제3 연결 라인(CL3) 및 제4 연결 라인(CL4)은 제1 데이터 집적 회로(131)에 연결될 수 있고, 제5 연결 라인(CL5), 제6 연결 라인(CL6), 제7 연결 라인(CL7) 및 제8 연결 라인(CL8)은 제2 데이터 집적 회로(132)에 연결될 수 있다.
그리고, 본 발명의 다른 실시예에 따른 폴더블 표시 장치의 먹스 회로(150)는 제3 선택 신호(SC)에 의해 제어 되는 복수의 트랜지스터, 제4 선택 신호(SD)에 의해 제어 되는 복수의 트랜지스터, 제5 선택 신호(SE)에 의해 제어 되는 복수의 트랜지스터 및 제6 선택 신호(SF)에 의해 제어되는 복수의 트랜지스터를 포함할 수 있다.
구체적으로, 제3 선택 신호(SC)에 의해 제어 되는 복수의 트랜지스터는 TC1 트랜지스터(TC1), TC2 트랜지스터(TC2), TC3 트랜지스터(TC3) 및 TC4 트랜지스터(TC4)로 구성된다.
보다 상세하게는, TC1 트랜지스터(TC1)에서 게이트 전극에는 제3 선택 신호(SC)가 인가되고, 제1 전극에는 제1 폴딩 데이터 라인(FDL1)이 연결되고, 제2 전극에는 제1 연결 라인(CL1)이 연결된다. 이에, 제3 선택 신호(SC)가 턴온 레벨일 경우에, TC1 트랜지스터(TC1)는 턴 온(turn-on)되어, 제1 폴딩 데이터 라인(FDL1)과 제1 연결 라인(CL1)이 전기적으로 연결될 수 있다. 따라서, 제1 연결 라인(CL1)에 인가되는 데이터 전압은 제1 폴딩 데이터 라인(FDL1)에 인가될 수 있다.
TC2 트랜지스터(TC2)에서 게이트 전극에는 제3 선택 신호(SC)가 인가되고, 제1 전극에는 제2 폴딩 데이터 라인(FDL2)이 연결되고, 제2 전극에는 제2 연결 라인(CL2)이 연결된다. 이에, 제3 선택 신호(SC)가 턴온 레벨일 경우에, TC2 트랜지스터(TC2)는 턴 온(turn-on)되어, 제2 폴딩 데이터 라인(FDL2)과 제2 연결 라인(CL2)이 전기적으로 연결될 수 있다. 따라서, 제2 연결 라인(CL2)에 인가되는 데이터 전압은 제2 폴딩 데이터 라인(FDL2)에 인가될 수 있다.
TC3 트랜지스터(TC3)에서 게이트 전극에는 제3 선택 신호(SC)가 인가되고, 제1 전극에는 제5 폴딩 데이터 라인(FDL5)이 연결되고, 제2 전극에는 제5 연결 라인(CL5)이 연결된다. 이에, 제3 선택 신호(SC)가 턴온 레벨일 경우에, TC3 트랜지스터(TC3)는 턴 온(turn-on)되어, 제5 폴딩 데이터 라인(FDL5)과 제5 연결 라인(CL5)이 전기적으로 연결될 수 있다. 따라서, 제5 연결 라인(CL5)에 인가되는 데이터 전압은 제5 폴딩 데이터 라인(FDL5)에 인가될 수 있다.
TC4 트랜지스터(TC4)에서 게이트 전극에는 제3 선택 신호(SC)가 인가되고, 제1 전극에는 제6 폴딩 데이터 라인(FDL6)이 연결되고, 제2 전극에는 제6 연결 라인(CL6)이 연결된다. 이에, 제3 선택 신호(SC)가 턴온 레벨일 경우에, TC4 트랜지스터(TC4)는 턴 온(turn-on)되어, 제6 폴딩 데이터 라인(FDL6)과 제6 연결 라인(CL6)이 전기적으로 연결될 수 있다. 따라서, 제6 연결 라인(CL6)에 인가되는 데이터 전압은 제6 폴딩 데이터 라인(FDL6)에 인가될 수 있다.
구체적으로, 제4 선택 신호(SD)에 의해 제어 되는 복수의 트랜지스터는 TD1 트랜지스터(TD1), TD2 트랜지스터(TD2), TD3 트랜지스터(TD3) 및 TD4 트랜지스터(TD4)로 구성된다.
보다 상세하게는, TD1 트랜지스터(TD1)에서 게이트 전극에는 제4 선택 신호(SD)가 인가되고, 제1 전극에는 제1 폴딩 데이터 라인(FDL1)이 연결되고, 제2 전극에는 제5 연결 라인(CL5)이 연결된다. 이에, 제4 선택 신호(SD)가 턴온 레벨일 경우에, TD1 트랜지스터(TD1)는 턴 온(turn-on)되어, 제1 폴딩 데이터 라인(FDL1)과 제5 연결 라인(CL5)이 전기적으로 연결될 수 있다. 따라서, 제5 연결 라인(CL5)에 인가되는 데이터 전압은 제1 폴딩 데이터 라인(FDL1)에 인가될 수 있다.
TD2 트랜지스터(TD2)에서 게이트 전극에는 제4 선택 신호(SD)가 인가되고, 제1 전극에는 제2 폴딩 데이터 라인(FDL2)이 연결되고, 제2 전극에는 제6 연결 라인(CL6)이 연결된다. 이에, 제4 선택 신호(SD)가 턴온 레벨일 경우에, TD2 트랜지스터(TD2)는 턴 온(turn-on)되어, 제2 폴딩 데이터 라인(FDL2)과 제6 연결 라인(CL6)이 전기적으로 연결될 수 있다. 따라서, 제6 연결 라인(CL6)에 인가되는 데이터 전압은 제2 폴딩 데이터 라인(FDL2)에 인가될 수 있다.
TD3 트랜지스터(TD3)에서 게이트 전극에는 제4 선택 신호(SD)가 인가되고, 제1 전극에는 제5 폴딩 데이터 라인(FDL5)이 연결되고, 제2 전극에는 제1 연결 라인(CL1)이 연결된다. 이에, 제4 선택 신호(SD)가 턴온 레벨일 경우에, TD3 트랜지스터(TD3)는 턴 온(turn-on)되어, 제5 폴딩 데이터 라인(FDL5)과 제1 연결 라인(CL1)이 전기적으로 연결될 수 있다. 따라서, 제1 연결 라인(CL1)에 인가되는 데이터 전압은 제5 폴딩 데이터 라인(FDL5)에 인가될 수 있다.
TD4 트랜지스터(TD4)에서 게이트 전극에는 제4 선택 신호(SD)가 인가되고, 제1 전극에는 제6 폴딩 데이터 라인(FDL6)이 연결되고, 제2 전극에는 제2 연결 라인(CL2)이 연결된다. 이에, 제4 선택 신호(SD)가 턴온 레벨일 경우에, TD4 트랜지스터(TD4)는 턴 온(turn-on)되어, 제6 폴딩 데이터 라인(FDL6)과 제2 연결 라인(CL2)이 전기적으로 연결될 수 있다. 따라서, 제2 연결 라인(CL2)에 인가되는 데이터 전압은 제6 폴딩 데이터 라인(FDL6)에 인가될 수 있다.
구체적으로, 제5 선택 신호(SE)에 의해 제어 되는 복수의 트랜지스터는 TE1 트랜지스터(TE1), TE2 트랜지스터(TE2), TE3 트랜지스터(TE3) 및 TE4 트랜지스터(TE4)로 구성된다.
보다 상세하게는, TE1 트랜지스터(TE1)에서 게이트 전극에는 제5 선택 신호(SE)가 인가되고, 제1 전극에는 제3 폴딩 데이터 라인(FDL3)이 연결되고, 제2 전극에는 제3 연결 라인(CL3)이 연결된다. 이에, 제5 선택 신호(SE)가 턴온 레벨일 경우에, TE1 트랜지스터(TE1)는 턴 온(turn-on)되어, 제3 폴딩 데이터 라인(FDL3)과 제3 연결 라인(CL3)이 전기적으로 연결될 수 있다. 따라서, 제3 연결 라인(CL3)에 인가되는 데이터 전압은 제3 폴딩 데이터 라인(FDL3)에 인가될 수 있다.
TE2 트랜지스터(TE2)에서 게이트 전극에는 제5 선택 신호(SE)가 인가되고, 제1 전극에는 제4 폴딩 데이터 라인(FDL4)이 연결되고, 제2 전극에는 제4 연결 라인(CL4)이 연결된다. 이에, 제5 선택 신호(SE)가 턴온 레벨일 경우에, TE2 트랜지스터(TE2)는 턴 온(turn-on)되어, 제4 폴딩 데이터 라인(FDL4)과 제4 연결 라인(CL4)이 전기적으로 연결될 수 있다. 따라서, 제4 연결 라인(CL4)에 인가되는 데이터 전압은 제4 폴딩 데이터 라인(FDL4)에 인가될 수 있다.
TE3 트랜지스터(TE3)에서 게이트 전극에는 제5 선택 신호(SE)가 인가되고, 제1 전극에는 제7 폴딩 데이터 라인(FDL7)이 연결되고, 제2 전극에는 제7 연결 라인(CL7)이 연결된다. 이에, 제5 선택 신호(SE)가 턴온 레벨일 경우에, TE3 트랜지스터(TE3)는 턴 온(turn-on)되어, 제7 폴딩 데이터 라인(FDL7)과 제7 연결 라인(CL7)이 전기적으로 연결될 수 있다. 따라서, 제7 연결 라인(CL7)에 인가되는 데이터 전압은 제7 폴딩 데이터 라인(FDL7)에 인가될 수 있다.
TE4 트랜지스터(TE4)에서 게이트 전극에는 제5 선택 신호(SE)가 인가되고, 제1 전극에는 제8 폴딩 데이터 라인(FDL8)이 연결되고, 제2 전극에는 제8 연결 라인(CL8)이 연결된다. 이에, 제5 선택 신호(SE)가 턴온 레벨일 경우에, TE4 트랜지스터(TE4)는 턴 온(turn-on)되어, 제8 폴딩 데이터 라인(FDL8)과 제8 연결 라인(CL8)이 전기적으로 연결될 수 있다. 따라서, 제8 연결 라인(CL8)에 인가되는 데이터 전압은 제8 폴딩 데이터 라인(FDL8)에 인가될 수 있다.
구체적으로, 제6 선택 신호(SF)에 의해 제어 되는 복수의 트랜지스터는 TF1 트랜지스터(TF1), TF2 트랜지스터(TF2), TF3 트랜지스터(TF3) 및 TF4 트랜지스터(TF4)로 구성된다.
보다 상세하게는, TF1 트랜지스터(TF1)에서 게이트 전극에는 제6 선택 신호(SF)가 인가되고, 제1 전극에는 제3 폴딩 데이터 라인(FDL3)이 연결되고, 제2 전극에는 제7 연결 라인(CL7)이 연결된다. 이에, 제6 선택 신호(SF)가 턴온 레벨일 경우에, TF1 트랜지스터(TF1)는 턴 온(turn-on)되어, 제3 폴딩 데이터 라인(FDL3)과 제7 연결 라인(CL7)이 전기적으로 연결될 수 있다. 따라서, 제7 연결 라인(CL7)에 인가되는 데이터 전압은 제3 폴딩 데이터 라인(FDL3)에 인가될 수 있다.
TF2 트랜지스터(TF2)에서 게이트 전극에는 제6 선택 신호(SF)가 인가되고, 제1 전극에는 제4 폴딩 데이터 라인(FDL4)이 연결되고, 제2 전극에는 제8 연결 라인(CL8)이 연결된다. 이에, 제6 선택 신호(SF)가 턴온 레벨일 경우에, TF2 트랜지스터(TF2)는 턴 온(turn-on)되어, 제4 폴딩 데이터 라인(FDL4)과 제8 연결 라인(CL8)이 전기적으로 연결될 수 있다. 따라서, 제8 연결 라인(CL8)에 인가되는 데이터 전압은 제4 폴딩 데이터 라인(FDL4)에 인가될 수 있다.
TF3 트랜지스터(TF3)에서 게이트 전극에는 제6 선택 신호(SF)가 인가되고, 제1 전극에는 제7 폴딩 데이터 라인(FDL7)이 연결되고, 제2 전극에는 제3 연결 라인(CL3)이 연결된다. 이에, 제6 선택 신호(SF)가 턴온 레벨일 경우에, TF3 트랜지스터(TF3)는 턴 온(turn-on)되어, 제7 폴딩 데이터 라인(FDL7)과 제3 연결 라인(CL3)이 전기적으로 연결될 수 있다. 따라서, 제3 연결 라인(CL3)에 인가되는 데이터 전압은 제7 폴딩 데이터 라인(FDL7)에 인가될 수 있다.
TF4 트랜지스터(TF4)에서 게이트 전극에는 제6 선택 신호(SF)가 인가되고, 제1 전극에는 제8 폴딩 데이터 라인(FDL8)이 연결되고, 제2 전극에는 제4 연결 라인(CL4)이 연결된다. 이에, 제6 선택 신호(SF)가 턴온 레벨일 경우에, TF4 트랜지스터(TF4)는 턴 온(turn-on)되어, 제8 폴딩 데이터 라인(FDL8)과 제4 연결 라인(CL4)이 전기적으로 연결될 수 있다. 따라서, 제4 연결 라인(CL4)에 인가되는 데이터 전압은 제8 폴딩 데이터 라인(FDL8)에 인가될 수 있다.
도 5a는 본 발명의 다른 실시예에 따른 폴더블 표시 장치가 폴딩 상태인 경우에, 먹스 회로의 구동을 설명하기 위한 회로도이다.
본 발명의 다른 실시예에 따른 폴더블 표시 장치가 폴딩 상태인 경우에는 표시 패널(110)을 하프 구동할 수 있다. 표시 패널(110)이 하프 구동되는 경우에는, 제1 표시 영역(AA1)에 표시되는 영역에 표시되는 영상과 제2 표시 영역(AA2)에 표시되는 영상이 상이하다.
이에, 표시 패널(110)이 하프 구동되는 경우에는, 제1 폴딩 영역(FA1)은 제1 데이터 집적 회로(131)에 의해 구동되고, 제2 폴딩 영역(FA2)은 제2 데이터 집적 회로(132)에 의해 구동될 수 있다.
이를 위하여, 제3 선택 신호(SC) 및 제5 선택 신호(SE)를 턴온 레벨로 설정하고, 제4 선택 신호(SD) 및 제6 선택 신호(SF)를 턴오프 레벨로 설정한다.
이에, TC1 트랜지스터(TC1), TC2 트랜지스터(TC2), TC3 트랜지스터(TC3), TC4 트랜지스터(TC4), TE1 트랜지스터(TE1), TE2 트랜지스터(TE2), TE3 트랜지스터(TE3) 및 TE4 트랜지스터(TE4)는 모두 턴온되고, TD1 트랜지스터(TD1), TD2 트랜지스터(TD2), TD3 트랜지스터(TD3), TD4 트랜지스터(TD4), TF1 트랜지스터(TF1), TF2 트랜지스터(TF2), TF3 트랜지스터(TF3) 및 TF4 트랜지스터(TF4)는 모두 턴 오프된다.
이에, 제1 폴딩 데이터 라인(FDL1)과 제1 연결 라인(CL1)이 전기적으로 연결되고, 제2 폴딩 데이터 라인(FDL2)과 제2 연결 라인(CL2)이 전기적으로 연결되고, 제3 폴딩 데이터 라인(FDL3)과 제3 연결 라인(CL3)이 전기적으로 연결되고, 제4 폴딩 데이터 라인(FDL4)과 제4 연결 라인(CL4)이 전기적으로 연결되고, 제5 폴딩 데이터 라인(FDL5)과 제5 연결 라인(CL5)이 전기적으로 연결되고, 제6 폴딩 데이터 라인(FDL6)과 제6 연결 라인(CL6)이 전기적으로 연결되고, 제7 폴딩 데이터 라인(FDL7)과 제7 연결 라인(CL7)이 전기적으로 연결되고, 제8 폴딩 데이터 라인(FDL8)과 제8 연결 라인(CL8)이 전기적으로 연결된다.
이에, 제1 데이터 집적 회로(131)에서 출력되는 데이터 전압은 제1 표시 영역(AA1)에 배치되는 복수의 적색 서브 화소(R), 복수의 녹색 서브 화소(G) 및 복수의 청색 서브 화소(B) 각각에 인가될 수 있다. 그리고, 제2 데이터 집적 회로(132)에서 출력되는 데이터 전압은 제2 표시 영역(AA2)에 배치되는 복수의 적색 서브 화소(R), 복수의 녹색 서브 화소(G) 및 복수의 청색 서브 화소(B) 각각에 인가될 수 있다.
도 5b 내지 도 5d는 본 발명의 다른 실시예에 따른 폴더블 표시 장치가 언폴딩 상태인 경우에, 먹스 회로의 구동을 설명하기 위한 회로도이다.
구체적으로, 도 5b는 본 발명의 다른 실시예에 따른 폴더블 표시 장치에서, 제4 선택 신호(SD) 및 제5 선택 신호(SE)가 턴온 레벨일 경우, 먹스 회로(250)의 구동을 설명하기 위한 회로도이다. 그리고, 도 5c는 본 발명의 다른 실시예에 따른 폴더블 표시 장치에서, 제3 선택 신호(SC) 및 제6 선택 신호(SF)가 턴온 레벨일 경우, 먹스 회로(250)의 구동을 설명하기 위한 회로도이다. 도 5d는 본 발명의 다른 실시예에 따른 폴더블 표시 장치에서, 제4 선택 신호(SD) 및 제6 선택 신호(SF)가 턴온 레벨일 경우, 먹스 회로(250)의 구동을 설명하기 위한 회로도이다.
본 발명의 다른 실시예에 따른 폴더블 표시 장치가 언폴딩 상태인 경우에는 표시 패널(110)을 풀 구동할 수 있다. 표시 패널(110)이 풀 구동되는 경우에는, 제1 표시 영역(AA1)에 표시되는 영역에 표시되는 영상과 제2 표시 영역(AA2)에 표시되는 영상이 전체로서 하나의 영상을 구현한다.
이에, 표시 패널(110)이 풀 구동되는 경우에는, 제2 폴딩 영역(FA2)의 일부는 제1 데이터 집적 회로(131)에 의해 구동되고, 제1 폴딩 영역(FA1)의 일부는 제2 데이터 집적 회로(132)에 의해 구동될 수 있다.
이를 위하여, 도 5b를 참조하면, 제4 선택 신호(SD) 및 제5 선택 신호(SE)를 턴온 레벨로 설정하고, 제3 선택 신호(SC) 및 제6 선택 신호(SF)를 턴오프 레벨로 설정한다.
이에, TD1 트랜지스터(TD1), TD2 트랜지스터(TD2), TD3 트랜지스터(TD3), TD4 트랜지스터(TD4), TE1 트랜지스터(TE1), TE2 트랜지스터(TE2), TE3 트랜지스터(TE3) 및 TE4 트랜지스터(TE4)는 모두 턴온되고, TC1 트랜지스터(TC1), TC2 트랜지스터(TC2), TC3 트랜지스터(TC3), TC4 트랜지스터(TC4), TF1 트랜지스터(TF1), TF2 트랜지스터(TF2), TF3 트랜지스터(TF3) 및 TF4 트랜지스터(TF4)는 모두 턴 오프된다.
이에, 제1 폴딩 데이터 라인(FDL1)과 제5 연결 라인(CL5)이 전기적으로 연결되고, 제2 폴딩 데이터 라인(FDL2)과 제6 연결 라인(CL6)이 전기적으로 연결되고, 제3 폴딩 데이터 라인(FDL3)과 제3 연결 라인(CL3)이 전기적으로 연결되고, 제4 폴딩 데이터 라인(FDL4)과 제4 연결 라인(CL4)이 전기적으로 연결되고, 제5 폴딩 데이터 라인(FDL5)과 제1 연결 라인(CL1)이 전기적으로 연결되고, 제6 폴딩 데이터 라인(FDL6)과 제2 연결 라인(CL2)이 전기적으로 연결되고, 제7 폴딩 데이터 라인(FDL7)과 제7 연결 라인(CL7)이 전기적으로 연결되고, 제8 폴딩 데이터 라인(FDL8)과 제8 연결 라인(CL8)이 전기적으로 연결된다.
이에, 제1 데이터 집적 회로(131)에서 제1 연결 라인(CL1) 및 제2 연결 라인(CL2)에 출력되는 데이터 전압은 제2 표시 영역(AA2)에 배치되는 복수의 적색 서브 화소(R), 복수의 녹색 서브 화소(G) 및 복수의 청색 서브 화소(B) 각각에 인가될 수 있다. 그리고, 제2 데이터 집적 회로(132)에서 제5 연결 라인(CL5) 및 제6 연결 라인(CL6)에 출력되는 데이터 전압은 제1 표시 영역(AA1)에 배치되는 복수의 적색 서브 화소(R), 복수의 녹색 서브 화소(G) 및 복수의 청색 서브 화소(B) 각각에 인가될 수 있다.
이와 다른 형태로, 도 5c를 참조하면, 제4 선택 신호(SD) 및 제5 선택 신호(SE)를 턴오프 레벨로 설정하고, 제3 선택 신호(SC) 및 제6 선택 신호(SF)를 턴온 레벨로 설정한다.
이에, TD1 트랜지스터(TD1), TD2 트랜지스터(TD2), TD3 트랜지스터(TD3), TD4 트랜지스터(TD4), TE1 트랜지스터(TE1), TE2 트랜지스터(TE2), TE3 트랜지스터(TE3) 및 TE4 트랜지스터(TE4)는 모두 턴오프되고, TC1 트랜지스터(TC1), TC2 트랜지스터(TC2), TC3 트랜지스터(TC3), TC4 트랜지스터(TC4), TF1 트랜지스터(TF1), TF2 트랜지스터(TF2), TF3 트랜지스터(TF3) 및 TF4 트랜지스터(TF4)는 모두 턴온된다.
이에, 제1 폴딩 데이터 라인(FDL1)과 제1 연결 라인(CL1)이 전기적으로 연결되고, 제2 폴딩 데이터 라인(FDL2)과 제2 연결 라인(CL2)이 전기적으로 연결되고, 제3 폴딩 데이터 라인(FDL3)과 제7 연결 라인(CL7)이 전기적으로 연결되고, 제4 폴딩 데이터 라인(FDL4)과 제8 연결 라인(CL8)이 전기적으로 연결되고, 제5 폴딩 데이터 라인(FDL5)과 제5 연결 라인(CL5)이 전기적으로 연결되고, 제6 폴딩 데이터 라인(FDL6)과 제6 연결 라인(CL6)이 전기적으로 연결되고, 제7 폴딩 데이터 라인(FDL7)과 제3 연결 라인(CL3)이 전기적으로 연결되고, 제8 폴딩 데이터 라인(FDL8)과 제4 연결 라인(CL4)이 전기적으로 연결된다.
이에, 제1 데이터 집적 회로(131)에서 제3 연결 라인(CL3) 및 제4 연결 라인(CL4)에 출력되는 데이터 전압은 제2 표시 영역(AA2)에 배치되는 복수의 적색 서브 화소(R), 복수의 녹색 서브 화소(G) 및 복수의 청색 서브 화소(B) 각각에 인가될 수 있다. 그리고, 제2 데이터 집적 회로(132)에서 제7 연결 라인(CL7) 및 제8 연결 라인(CL8)에 출력되는 데이터 전압은 제1 표시 영역(AA1)에 배치되는 복수의 적색 서브 화소(R), 복수의 녹색 서브 화소(G) 및 복수의 청색 서브 화소(B) 각각에 인가될 수 있다.
이와 다른 형태로, 표시 패널(110)이 풀 구동되는 경우에는, 제2 폴딩 영역(FA2)은 제1 데이터 집적 회로(131)에 의해 구동되고, 제1 폴딩 영역(FA1)은 제2 데이터 집적 회로(132)에 의해 구동될 수 있다.
이를 위하여, 도 5d를 참조하면, 제4 선택 신호(SD) 및 제6 선택 신호(SF)를 턴온 레벨로 설정하고, 제3 선택 신호(SC) 및 제5 선택 신호(SE)를 턴오프 레벨로 설정한다.
이에, TD1 트랜지스터(TD1), TD2 트랜지스터(TD2), TD3 트랜지스터(TD3), TD4 트랜지스터(TD4), TF1 트랜지스터(TF1), TF2 트랜지스터(TF2), TF3 트랜지스터(TF3) 및 TF4 트랜지스터(TF4)는 모두 턴온되고, TC1 트랜지스터(TC1), TC2 트랜지스터(TC2), TC3 트랜지스터(TC3), TC4 트랜지스터(TC4), TE1 트랜지스터(TE1), TE2 트랜지스터(TE2), TE3 트랜지스터(TE3) 및 TE4 트랜지스터(TE4)는 모두 턴 오프된다.
이에, 제1 폴딩 데이터 라인(FDL1)과 제5 연결 라인(CL5)이 전기적으로 연결되고, 제2 폴딩 데이터 라인(FDL2)과 제6 연결 라인(CL6)이 전기적으로 연결되고, 제3 폴딩 데이터 라인(FDL3)과 제7 연결 라인(CL7)이 전기적으로 연결되고, 제4 폴딩 데이터 라인(FDL4)과 제8 연결 라인(CL8)이 전기적으로 연결되고, 제5 폴딩 데이터 라인(FDL5)과 제1 연결 라인(CL1)이 전기적으로 연결되고, 제6 폴딩 데이터 라인(FDL6)과 제2 연결 라인(CL2)이 전기적으로 연결되고, 제7 폴딩 데이터 라인(FDL7)과 제3 연결 라인(CL3)이 전기적으로 연결되고, 제8 폴딩 데이터 라인(FDL8)과 제4 연결 라인(CL4)이 전기적으로 연결된다.
이에, 제1 데이터 집적 회로(131)에서 출력되는 데이터 전압은 제2 표시 영역(AA2)에 배치되는 복수의 적색 서브 화소(R), 복수의 녹색 서브 화소(G) 및 복수의 청색 서브 화소(B) 각각에 인가될 수 있다. 그리고, 제2 데이터 집적 회로(132)에서 출력되는 데이터 전압은 제1 표시 영역(AA1)에 배치되는 복수의 적색 서브 화소(R), 복수의 녹색 서브 화소(G) 및 복수의 청색 서브 화소(B) 각각에 인가될 수 있다.
이에, 본 발명의 다른 실시예에 따른 폴더블 표시 장치에서 또한 제1 데이터 집적 회로(131)에서 출력되는 데이터 전압을 제2 폴딩 영역(FA2)에 출력하고, 제2 데이터 집적 회로(132)에서 출력되는 데이터 전압을 제1 폴딩 영역(FA1)에 출력함으로써, 폴딩 라인 주변에서 발생할 수 있는 경계선을 완화시킬 수 있다.
이에, 폴더블 표시 장치는 언폴딩 상태에서, 경계선이 인지되지 않도록 화상의 표시 품질을 향상시켜, 완벽하게 하나의 영상을 구현할 수 있다.
본 발명의 실시예에 따른 폴더블 표시 장치 및 이의 구동 방법은 다음과 같이 설명될 수 있다.
본 발명의 일 실시예에 따른 폴더블 표시 장치는, 폴딩 라인에 의해 구분되는 복수의 표시 영역을 포함하는 표시 패널(110), 표시 영역에 데이터 전압을 출력하는 복수의 데이터 집적 회로 및 복수의 데이터 집적 회로에서 출력된 데이터 전압을 복수의 표시 영역에 선택적으로 인가하는 먹스 회로를 포함하여, 표시 영역 사이의 경계를 최소화시킬 수 있다.
본 발명의 다른 특징에 따르면, 표시 패널(110)은 제1 폴딩 영역 및 제1 비폴딩 영역으로 구분되는 제1 표시 영역 및 제2 폴딩 영역 및 제2 비폴딩 영역으로 구분되는 제2 표시 영역을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 먹스 회로는 복수의 폴딩 데이터 라인을 통해, 제1 폴딩 영역 및 제2 폴딩 영역에 연결되고, 복수의 연결 라인을 통해, 제1 데이터 집적 회로 및 제2 데이터 집적 회로에 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 먹스 회로는 복수의 트랜지스터를 포함하고, 복수의 트랜지스터 각각은 복수의 선택 신호 중 하나에 의해 제어되고, 복수의 트랜지스터 각각의 제1 전극은 복수의 폴딩 데이터 라인 중 하나에 연결되고, 복수의 트랜지스터 각각의 제2 전극은 복수의 연결 라인 중 하나에 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 폴딩 영역에는, 제1 폴딩 데이터 라인에 연결되는 복수의 적색 서브 화소, 제2 폴딩 데이터 라인에 연결되는 복수의 녹색 서브 화소 및 제3 폴딩 데이터 라인에 연결되는 복수의 청색 서브 화소가 배치되고, 제2 폴딩 영역에는, 제4 폴딩 데이터 라인에 연결되는 복수의 적색 서브 화소, 제5 폴딩 데이터 라인에 연결되는 복수의 녹색 서브 화소 및 제6 폴딩 데이터 라인에 연결되는 복수의 청색 서브 화소가 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 데이터 집적 회로는 제1 연결 배선, 제2 연결 배선 및 제3 연결 배선에 연결되고, 제2 데이터 집적 회로는 제4 연결 배선, 제5 연결 배선 및 제6 연결 배선에 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 먹스 회로부는 제1 선택 신호에 의해 제어 되는 TA1 트랜지스터, TA2 트랜지스터, TA3 트랜지스터, TA4 트랜지스터, TA5 트랜지스터 및 TA6 트랜지스터를 포함하고, 제2 선택 신호에 의해 제어 되는 복수의 트랜지스터는 TB1 트랜지스터, TB2 트랜지스터, TB3 트랜지스터, TB4 트랜지스터, TB5 트랜지스터 및 TB6 트랜지스터를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, TA1 트랜지스터에서 게이트 전극에는 제1 선택 신호가 인가되고, 제1 전극에는 제1 폴딩 데이터 라인이 연결되고, 제2 전극에는 제1 연결 라인이 연결되고, TA2 트랜지스터에서 게이트 전극에는 제1 선택 신호가 인가되고, 제1 전극에는 제2 폴딩 데이터 라인이 연결되고, 제2 전극에는 제2 연결 라인이 연결되고, TA3 트랜지스터에서 게이트 전극에는 제1 선택 신호가 인가되고, 제1 전극에는 제3 폴딩 데이터 라인이 연결되고, 제2 전극에는 제3 연결 라인이 연결되고, TA4 트랜지스터에서 게이트 전극에는 제1 선택 신호가 인가되고, 제1 전극에는 제4 폴딩 데이터 라인이 연결되고, 제2 전극에는 제4 연결 라인이 연결되고, TA5 트랜지스터에서 게이트 전극에는 제1 선택 신호가 인가되고, 제1 전극에는 제5 폴딩 데이터 라인이 연결되고, 제2 전극에는 제5 연결 라인이 연결되고, TA6 트랜지스터에서 게이트 전극에는 제1 선택 신호가 인가되고, 제1 전극에는 제6 폴딩 데이터 라인이 연결되고, 제2 전극에는 제6 연결 라인이 연결되고, TB1 트랜지스터에서 게이트 전극에는 제2 선택 신호가 인가되고, 제1 전극에는 제1 폴딩 데이터 라인이 연결되고, 제2 전극에는 제4 연결 라인이 연결되고, TB2 트랜지스터에서 게이트 전극에는 제2 선택 신호가 인가되고, 제1 전극에는 제2 폴딩 데이터 라인이 연결되고, 제2 전극에는 제5 연결 라인이 연결되고, TB3 트랜지스터에서 게이트 전극에는 제2 선택 신호가 인가되고, 제1 전극에는 제3 폴딩 데이터 라인이 연결되고, 제2 전극에는 제6 연결 라인이 연결되고, TB4 트랜지스터에서 게이트 전극에는 제2 선택 신호가 인가되고, 제1 전극에는 제4 폴딩 데이터 라인이 연결되고, 제2 전극에는 제1 연결 라인이 연결되고, TB5 트랜지스터에서 게이트 전극에는 제2 선택 신호가 인가되고, 제1 전극에는 제5 폴딩 데이터 라인이 연결되고, 제2 전극에는 제2 연결 라인이 연결되고, TB6 트랜지스터에서 게이트 전극에는 제2 선택 신호가 인가되고, 제1 전극에는 제6 폴딩 데이터 라인이 연결되고, 제2 전극에는 제3 연결 라인이 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 표시 패널(110)이 폴딩상태일 경우에는, 제1 선택 신호는 턴온 레벨이고, 제2 선택 신호는 턴오프 레벨일 수 있다.
본 발명의 또 다른 특징에 따르면, 표시 패널(110)이 비폴딩상태일 경우에는, 제1 선택 신호는 턴오프 레벨이고, 제2 선택 신호는 턴온 레벨일 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 폴딩 영역에는 제1 폴딩 데이터 라인 및 제3 폴딩 데이터 라인 각각에 교번적으로 연결되는 복수의 적색 서브 화소와 복수의 청색 서브 화소 및 제2 폴딩 데이터 라인 및 제4 데이터 라인 각각에 연결되는 복수의 녹색 서브 화소가 배치되고, 제2 폴딩 영역에는 제5 폴딩 데이터 라인 및 제7 폴딩 데이터 라인 각각에 교번적으로 연결되는 복수의 적색 서브 화소와 복수의 청색 서브 화소 및 제6 폴딩 데이터 라인 및 제8 데이터 라인 각각에 연결되는 복수의 녹색 서브 화소가 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 데이터 집적 회로는 제1 연결 배선, 제2 연결 배선, 제3 연결 배선 및 제4 연결 배선에 연결되고, 제2 데이터 집적 회로는 제5 연결 배선, 제6 연결 배선, 제7 연결 배선 및 제8 연결 배선에 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 먹스 회로부는 제3 선택 신호에 의해 제어 되는 TC1 트랜지스터, TC2 트랜지스터, TC3 트랜지스터 및 TC4 트랜지스터를 포함하고, 제4 선택 신호에 의해 제어 되는 TD1 트랜지스터, TD2 트랜지스터, TD3 트랜지스터 및 TD4 트랜지스터를 포함하고, 제5 선택 신호에 의해 제어 되는 TE1 트랜지스터, TE2 트랜지스터, TE3 트랜지스터 및 TE4 트랜지스터를 포함하고, 제6 선택 신호에 의해 제어 되는 TF1 트랜지스터, TF2 트랜지스터, TF3 트랜지스터 및 TF4 트랜지스터를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, TC1 트랜지스터에서 게이트 전극에는 제3 선택 신호가 인가되고, 제1 전극에는 제1 폴딩 데이터 라인이 연결되고, 제2 전극에는 제1 연결 라인이 연결되고, TC2 트랜지스터에서 게이트 전극에는 제3 선택 신호가 인가되고, 제1 전극에는 제2 폴딩 데이터 라인이 연결되고, 제2 전극에는 제2 연결 라인이 연결되고, TC3 트랜지스터에서 게이트 전극에는 제3 선택 신호가 인가되고, 제1 전극에는 제5 폴딩 데이터 라인이 연결되고, 제2 전극에는 제5 연결 라인이 연결되고, TC4 트랜지스터에서 게이트 전극에는 제3 선택 신호가 인가되고, 제1 전극에는 제6 폴딩 데이터 라인이 연결되고, 제2 전극에는 제6 연결 라인이 연결되고, TD1 트랜지스터에서 게이트 전극에는 제4 선택 신호가 인가되고, 제1 전극에는 제1 폴딩 데이터 라인이 연결되고, 제2 전극에는 제5 연결 라인이 연결되고, TD2 트랜지스터에서 게이트 전극에는 제4 선택 신호가 인가되고, 제1 전극에는 제2 폴딩 데이터 라인이 연결되고, 제2 전극에는 제6 연결 라인이 연결되고, TD3 트랜지스터에서 게이트 전극에는 제4 선택 신호가 인가되고, 제1 전극에는 제5 폴딩 데이터 라인이 연결되고, 제2 전극에는 제1 연결 라인이 연결되고, TD4 트랜지스터에서 게이트 전극에는 제4 선택 신호가 인가되고, 제1 전극에는 제6 폴딩 데이터 라인이 연결되고, 제2 전극에는 제2 연결 라인이 연결되고, TE1 트랜지스터에서 게이트 전극에는 제5 선택 신호가 인가되고, 제1 전극에는 제3 폴딩 데이터 라인이 연결되고, 제2 전극에는 제3 연결 라인이 연결되고, TE2 트랜지스터에서 게이트 전극에는 제5 선택 신호가 인가되고, 제1 전극에는 제4 폴딩 데이터 라인이 연결되고, 제2 전극에는 제4 연결 라인이 연결되고, TE3 트랜지스터에서 게이트 전극에는 제5 선택 신호가 인가되고, 제1 전극에는 제7 폴딩 데이터 라인이 연결되고, 제2 전극에는 제7 연결 라인이 연결되고, TE4 트랜지스터에서 게이트 전극에는 제5 선택 신호가 인가되고, 제1 전극에는 제8 폴딩 데이터 라인이 연결되고, 제2 전극에는 제8 연결 라인이 연결되고, TF1 트랜지스터에서 게이트 전극에는 제6 선택 신호가 인가되고, 제1 전극에는 제3 폴딩 데이터 라인이 연결되고, 제2 전극에는 제7 연결 라인이 연결되고, TF2 트랜지스터에서 게이트 전극에는 제6 선택 신호가 인가되고, 제1 전극에는 제4 폴딩 데이터 라인이 연결되고, 제2 전극에는 제8 연결 라인이 연결되고, TF3 트랜지스터에서 게이트 전극에는 제6 선택 신호가 인가되고, 제1 전극에는 제7 폴딩 데이터 라인이 연결되고, 제2 전극에는 제3 연결 라인이 연결되고, TF4 트랜지스터에서 게이트 전극에는 제6 선택 신호가 인가되고, 제1 전극에는 제8 폴딩 데이터 라인이 연결되고, 제2 전극에는 제4 연결 라인이 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 표시 패널(110)이 폴딩상태일 경우에는, 제3 선택 신호 및 제5 선택 신호는 턴온 레벨이고, 제4 선택 신호 및 제6 선택 신호는 턴오프 레벨일 수 있다.
본 발명의 또 다른 특징에 따르면, 표시 패널(110)이 비폴딩상태일 경우에는, 제4 선택 신호 및 제5 선택 신호는 턴온 레벨이고, 제3 선택 신호 및 제6 선택 신호는 턴오프 레벨이거나, 제3 선택 신호 및 제6 선택 신호는 턴온 레벨이고, 제4 선택 신호 및 제5 선택 신호는 턴오프 레벨이거나, 제4 선택 신호 및 제6 선택 신호는 턴온 레벨이고, 제5 선택 신호 및 제6 선택 신호는 턴오프 레벨일 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 폴더블 표시 장치
110: 표시 패널
120: 게이트 구동 회로
130: 데이터 집적 회로
131: 제1 데이터 집적 회로
132: 제2 데이터 집적 회로
140: 인쇄 회로 기판
150, 250: 먹스 회로
AA: 표시 영역
NA: 비표시 영역
AA1: 제1 표시 영역
FA1: 제1 폴딩 영역
NFA1: 제1 비폴딩 영역
AA2: 제2 표시 영역
FA2: 제2 폴딩 영역
NFA2: 제2 비폴딩 영역
PX: 화소
R: 적색 서브화소
G: 녹색 서브 화소
B: 청색 서브 화소
FL: 폴딩 라인
DL: 데이터 라인
FDL: 폴딩 데이터 라인
NFDL: 비폴딩 데이터 라인
GL: 게이트 라인
SA: 제1 선택 신호
SB: 제2 선택 신호
SC: 제3 선택 신호
SD: 제4 선택 신호
SE: 제5 선택 신호
SF: 제6 선택 신호

Claims (16)

  1. 폴딩 라인에 의해 구분되는 복수의 표시 영역을 포함하는 표시 패널;
    상기 표시 영역에 데이터 전압을 출력하는 복수의 데이터 집적 회로; 및
    상기 복수의 데이터 집적 회로에서 출력된 상기 데이터 전압을 상기 복수의 표시 영역에 선택적으로 인가하는 먹스 회로를 포함하는, 폴더블 표시 장치.
  2. 제1항에 있어서,
    상기 표시 패널은,
    제1 폴딩 영역 및 제1 비폴딩 영역으로 구분되는 제1 표시 영역; 및
    제2 폴딩 영역 및 제2 비폴딩 영역으로 구분되는 제2 표시 영역을 포함하는, 폴더블 표시 장치.
  3. 제2항에 있어서,
    상기 먹스 회로는,
    복수의 폴딩 데이터 라인을 통해, 상기 제1 폴딩 영역 및 상기 제2 폴딩 영역에 연결되고,
    복수의 연결 라인을 통해, 제1 데이터 집적 회로 및 제2 데이터 집적 회로에 연결되는, 폴더블 표시 장치.
  4. 제3항에 있어서,
    상기 먹스 회로는 복수의 트랜지스터를 포함하고,
    상기 복수의 트랜지스터 각각은 복수의 선택 신호 중 하나에 의해 제어되고,
    상기 복수의 트랜지스터 각각의 제1 전극은 상기 복수의 폴딩 데이터 라인 중 하나에 연결되고,
    상기 복수의 트랜지스터 각각의 제2 전극은 상기 복수의 연결 라인 중 하나에 연결되는, 폴더블 표시 장치.
  5. 제4항에 있어서,
    상기 제1 폴딩 영역에는,
    제1 폴딩 데이터 라인에 연결되는 복수의 적색 서브 화소, 제2 폴딩 데이터 라인에 연결되는 복수의 녹색 서브 화소 및 제3 폴딩 데이터 라인에 연결되는 복수의 청색 서브 화소가 배치되고,
    상기 제2 폴딩 영역에는,
    제4 폴딩 데이터 라인에 연결되는 복수의 적색 서브 화소, 제5 폴딩 데이터 라인에 연결되는 복수의 녹색 서브 화소 및 제6 폴딩 데이터 라인에 연결되는 복수의 청색 서브 화소가 배치되는, 폴더블 표시 장치.
  6. 제5항에 있어서,
    상기 제1 데이터 집적 회로는 제1 연결 배선, 제2 연결 배선 및 제3 연결 배선에 연결되고,
    상기 제2 데이터 집적 회로는 제4 연결 배선, 제5 연결 배선 및 제6 연결 배선에 연결되는, 폴더블 표시 장치.
  7. 제6항에 있어서,
    상기 먹스 회로부는,
    제1 선택 신호에 의해 제어 되는 TA1 트랜지스터, TA2 트랜지스터, TA3 트랜지스터, TA4 트랜지스터, TA5 트랜지스터 및 TA6 트랜지스터를 포함하고,
    제2 선택 신호에 의해 제어 되는 복수의 트랜지스터는 TB1 트랜지스터, TB2 트랜지스터, TB3 트랜지스터, TB4 트랜지스터, TB5 트랜지스터 및 TB6 트랜지스터를 포함하는, 폴더블 표시 장치.
  8. 제7항에 있어서,
    상기 TA1 트랜지스터에서 게이트 전극에는 상기 제1 선택 신호가 인가되고, 제1 전극에는 상기 제1 폴딩 데이터 라인이 연결되고, 제2 전극에는 상기 제1 연결 라인이 연결되고,
    상기 TA2 트랜지스터에서 게이트 전극에는 상기 제1 선택 신호가 인가되고, 제1 전극에는 상기 제2 폴딩 데이터 라인이 연결되고, 제2 전극에는 상기 제2 연결 라인이 연결되고,
    상기 TA3 트랜지스터에서 게이트 전극에는 상기 제1 선택 신호가 인가되고, 제1 전극에는 상기 제3 폴딩 데이터 라인이 연결되고, 제2 전극에는 상기 제3 연결 라인이 연결되고,
    상기 TA4 트랜지스터에서 게이트 전극에는 상기 제1 선택 신호가 인가되고, 제1 전극에는 상기 제4 폴딩 데이터 라인이 연결되고, 제2 전극에는 상기 제4 연결 라인이 연결되고,
    상기 TA5 트랜지스터에서 게이트 전극에는 상기 제1 선택 신호가 인가되고, 제1 전극에는 상기 제5 폴딩 데이터 라인이 연결되고, 제2 전극에는 상기 제5 연결 라인이 연결되고,
    상기 TA6 트랜지스터에서 게이트 전극에는 상기 제1 선택 신호가 인가되고, 제1 전극에는 상기 제6 폴딩 데이터 라인이 연결되고, 제2 전극에는 상기 제6 연결 라인이 연결되고,
    상기 TB1 트랜지스터에서 게이트 전극에는 상기 제2 선택 신호가 인가되고, 제1 전극에는 상기 제1 폴딩 데이터 라인이 연결되고, 제2 전극에는 상기 제4 연결 라인이 연결되고,
    상기 TB2 트랜지스터에서 게이트 전극에는 상기 제2 선택 신호가 인가되고, 제1 전극에는 상기 제2 폴딩 데이터 라인이 연결되고, 제2 전극에는 상기 제5 연결 라인이 연결되고,
    상기 TB3 트랜지스터에서 게이트 전극에는 상기 제2 선택 신호가 인가되고, 제1 전극에는 상기 제3 폴딩 데이터 라인이 연결되고, 제2 전극에는 상기 제6 연결 라인이 연결되고,
    상기 TB4 트랜지스터에서 게이트 전극에는 상기 제2 선택 신호가 인가되고, 제1 전극에는 상기 제4 폴딩 데이터 라인이 연결되고, 제2 전극에는 상기 제1 연결 라인이 연결되고,
    상기 TB5 트랜지스터에서 게이트 전극에는 상기 제2 선택 신호가 인가되고, 제1 전극에는 상기 제5 폴딩 데이터 라인이 연결되고, 제2 전극에는 상기 제2 연결 라인이 연결되고,
    상기 TB6 트랜지스터에서 게이트 전극에는 상기 제2 선택 신호가 인가되고, 제1 전극에는 상기 제6 폴딩 데이터 라인이 연결되고, 제2 전극에는 상기 제3 연결 라인이 연결되는, 폴더블 표시 장치.
  9. 제7항에 있어서,
    상기 표시 패널이 폴딩상태일 경우에는,
    상기 제1 선택 신호는 턴온 레벨이고, 상기 제2 선택 신호는 턴오프 레벨인, 폴더블 표시 장치.
  10. 제7항에 있어서,
    상기 표시 패널이 비폴딩상태일 경우에는,
    상기 제1 선택 신호는 턴오프 레벨이고, 상기 제2 선택 신호는 턴온 레벨인, 폴더블 표시 장치.
  11. 제4항에 있어서,
    상기 제1 폴딩 영역에는,
    제1 폴딩 데이터 라인 및 제3 폴딩 데이터 라인 각각에 교번적으로 연결되는 복수의 적색 서브 화소와 복수의 청색 서브 화소 및 제2 폴딩 데이터 라인 및 제4 데이터 라인 각각에 연결되는 복수의 녹색 서브 화소가 배치되고,
    상기 제2 폴딩 영역에는,
    제5 폴딩 데이터 라인 및 제7 폴딩 데이터 라인 각각에 교번적으로 연결되는 복수의 적색 서브 화소와 복수의 청색 서브 화소 및 제6 폴딩 데이터 라인 및 제8 데이터 라인 각각에 연결되는 복수의 녹색 서브 화소가 배치되는, 폴더블 표시 장치.
  12. 제11항에 있어서,
    상기 제1 데이터 집적 회로는 제1 연결 배선, 제2 연결 배선, 제3 연결 배선 및 제4 연결 배선에 연결되고,
    상기 제2 데이터 집적 회로는 제5 연결 배선, 제6 연결 배선, 제7 연결 배선 및 제8 연결 배선에 연결되는, 폴더블 표시 장치.
  13. 제12항에 있어서,
    상기 먹스 회로부는,
    제3 선택 신호에 의해 제어 되는 TC1 트랜지스터, TC2 트랜지스터, TC3 트랜지스터 및 TC4 트랜지스터를 포함하고,
    제4 선택 신호에 의해 제어 되는 TD1 트랜지스터, TD2 트랜지스터, TD3 트랜지스터 및 TD4 트랜지스터를 포함하고,
    제5 선택 신호에 의해 제어 되는 TE1 트랜지스터, TE2 트랜지스터, TE3 트랜지스터 및 TE4 트랜지스터를 포함하고
    제6 선택 신호에 의해 제어 되는 TF1 트랜지스터, TF2 트랜지스터, TF3 트랜지스터 및 TF4 트랜지스를 포함하는, 폴더블 표시 장치.
  14. 제13항에 있어서,
    상기 TC1 트랜지스터에서 게이트 전극에는 상기 제3 선택 신호가 인가되고, 제1 전극에는 상기 제1 폴딩 데이터 라인이 연결되고, 제2 전극에는 상기 제1 연결 라인이 연결되고,
    상기 TC2 트랜지스터에서 게이트 전극에는 상기 제3 선택 신호가 인가되고, 제1 전극에는 상기 제2 폴딩 데이터 라인이 연결되고, 제2 전극에는 상기 제2 연결 라인이 연결되고,
    상기 TC3 트랜지스터에서 게이트 전극에는 상기 제3 선택 신호가 인가되고, 상기 제1 전극에는 상기 제5 폴딩 데이터 라인이 연결되고, 제2 전극에는 상기 제5 연결 라인이 연결되고,
    상기 TC4 트랜지스터에서 게이트 전극에는 상기 제3 선택 신호가 인가되고, 제1 전극에는 상기 제6 폴딩 데이터 라인이 연결되고, 제2 전극에는 상기 제6 연결 라인이 연결되고,
    상기 TD1 트랜지스터에서 게이트 전극에는 상기 제4 선택 신호가 인가되고, 제1 전극에는 상기 제1 폴딩 데이터 라인이 연결되고, 제2 전극에는 상기 제5 연결 라인이 연결되고,
    상기 TD2 트랜지스터에서 게이트 전극에는 상기 제4 선택 신호가 인가되고, 제1 전극에는 상기 제2 폴딩 데이터 라인이 연결되고, 제2 전극에는 상기 제6 연결 라인이 연결되고,
    상기 TD3 트랜지스터에서 게이트 전극에는 상기 제4 선택 신호가 인가되고, 제1 전극에는 상기 제5 폴딩 데이터 라인이 연결되고, 제2 전극에는 상기 제1 연결 라인이 연결되고,
    상기 TD4 트랜지스터에서 게이트 전극에는 상기 제4 선택 신호가 인가되고, 제1 전극에는 상기 제6 폴딩 데이터 라인이 연결되고, 제2 전극에는 상기 제2 연결 라인이 연결되고,
    상기 TE1 트랜지스터에서 게이트 전극에는 상기 제5 선택 신호가 인가되고, 제1 전극에는 상기 제3 폴딩 데이터 라인이 연결되고, 제2 전극에는 제3 연결 라인이 연결되고,
    상기 TE2 트랜지스터에서 게이트 전극에는 상기 제5 선택 신호가 인가되고, 제1 전극에는 상기 제4 폴딩 데이터 라인이 연결되고, 제2 전극에는 상기 제4 연결 라인이 연결되고,
    상기 TE3 트랜지스터에서 게이트 전극에는 상기 제5 선택 신호가 인가되고, 제1 전극에는 상기 제7 폴딩 데이터 라인이 연결되고, 제2 전극에는 상기 제7 연결 라인이 연결되고,
    상기 TE4 트랜지스터에서 게이트 전극에는 상기 제5 선택 신호가 인가되고, 제1 전극에는 상기 제8 폴딩 데이터 라인이 연결되고, 제2 전극에는 상기 제8 연결 라인이 연결되고,
    상기 TF1 트랜지스터에서 게이트 전극에는 상기 제6 선택 신호가 인가되고, 제1 전극에는 상기 제3 폴딩 데이터 라인이 연결되고, 제2 전극에는 제7 연결 라인이 연결되고,
    상기 TF2 트랜지스터에서 게이트 전극에는 상기 제6 선택 신호가 인가되고, 제1 전극에는 상기 제4 폴딩 데이터 라인이 연결되고, 제2 전극에는 상기 제8 연결 라인이 연결되고,
    상기 TF3 트랜지스터에서 게이트 전극에는 상기 제6 선택 신호가 인가되고, 제1 전극에는 상기 제7 폴딩 데이터 라인이 연결되고, 제2 전극에는 상기 제3 연결 라인이 연결되고,
    상기 TF4 트랜지스터에서 게이트 전극에는 상기 제6 선택 신호가 인가되고, 제1 전극에는 상기 제8 폴딩 데이터 라인이 연결되고, 제2 전극에는 상기 제4 연결 라인이 연결되는, 폴더블 표시 장치.
  15. 제13항에 있어서,
    상기 표시 패널이 폴딩상태일 경우에는,
    상기 제3 선택 신호 및 상기 제5 선택 신호는 턴온 레벨이고, 상기 제4 선택 신호 및 상기 제6 선택 신호는 턴오프 레벨인, 폴더블 표시 장치.
  16. 제13항에 있어서,
    상기 표시 패널이 비폴딩상태일 경우에는,
    상기 상기 제4 선택 신호 및 상기 제5 선택 신호는 턴온 레벨이고, 상기 제3 선택 신호 및 상기 제6 선택 신호는 턴오프 레벨이거나,
    상기 제3 선택 신호 및 상기 제6 선택 신호는 턴온 레벨이고, 상기 제4 선택 신호 및 상기 제5 선택 신호는 턴오프 레벨이거나,
    상기 제4 선택 신호 및 상기 제6 선택 신호는 턴온 레벨이고, 상기 제5 선택 신호 및 상기 제6 선택 신호는 턴오프 레벨인, 폴더블 표시 장치.
KR1020190168596A 2019-12-17 2019-12-17 폴더블 표시 장치 Active KR102706519B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190168596A KR102706519B1 (ko) 2019-12-17 2019-12-17 폴더블 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190168596A KR102706519B1 (ko) 2019-12-17 2019-12-17 폴더블 표시 장치

Publications (2)

Publication Number Publication Date
KR20210077209A true KR20210077209A (ko) 2021-06-25
KR102706519B1 KR102706519B1 (ko) 2024-09-11

Family

ID=76629038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190168596A Active KR102706519B1 (ko) 2019-12-17 2019-12-17 폴더블 표시 장치

Country Status (1)

Country Link
KR (1) KR102706519B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115691384A (zh) * 2022-10-21 2023-02-03 厦门天马微电子有限公司 一种显示面板及显示装置
JP2026012632A (ja) * 2024-07-15 2026-01-27 エルジー ディスプレイ カンパニー リミテッド 表示装置及びその駆動方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005157058A (ja) * 2003-11-27 2005-06-16 Seiko Epson Corp 電気光学装置、制御装置および電子機器
KR20160033106A (ko) * 2013-07-19 2016-03-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 정보 처리 장치
KR20180130071A (ko) * 2017-05-26 2018-12-06 삼성디스플레이 주식회사 디스플레이 장치 및 그의 구동 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005157058A (ja) * 2003-11-27 2005-06-16 Seiko Epson Corp 電気光学装置、制御装置および電子機器
KR20160033106A (ko) * 2013-07-19 2016-03-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 정보 처리 장치
KR20180130071A (ko) * 2017-05-26 2018-12-06 삼성디스플레이 주식회사 디스플레이 장치 및 그의 구동 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115691384A (zh) * 2022-10-21 2023-02-03 厦门天马微电子有限公司 一种显示面板及显示装置
JP2026012632A (ja) * 2024-07-15 2026-01-27 エルジー ディスプレイ カンパニー リミテッド 表示装置及びその駆動方法

Also Published As

Publication number Publication date
KR102706519B1 (ko) 2024-09-11

Similar Documents

Publication Publication Date Title
US12424169B2 (en) Display apparatus
KR20180030325A (ko) 표시장치
KR20180047242A (ko) 벤더블 표시패널 및 이를 이용한 벤더블 표시장치
CN106935170A (zh) 柔性显示装置
JP2023010692A (ja) ゲート駆動部およびこれを利用した表示装置
CN113053334B (zh) 可折叠显示装置及其驱动方法
US11488515B2 (en) Foldable display device
KR102943721B1 (ko) 시야각 전환 표시장치
EP3699726B1 (en) Display device
KR20260018951A (ko) 폴더블 표시 장치 및 이의 구동 방법
KR20260004240A (ko) 표시 패널 및 표시 장치
US9711538B2 (en) Display device
KR102706519B1 (ko) 폴더블 표시 장치
KR20260025123A (ko) 발광표시장치
KR20180025392A (ko) 칩온필름 및 그를 구비한 표시장치
KR20180013579A (ko) 표시장치
CN120529779A (zh) 显示装置、显示面板和车辆
CN120236515A (zh) 栅极驱动器和包括该栅极驱动器的显示装置
CN119942978A (zh) 显示装置
CN118571142A (zh) 显示面板和显示装置
KR102045312B1 (ko) 표시장치 및 표시패널
KR20210077255A (ko) 폴더블 표시 장치 및 이의 구동 방법
US20250336335A1 (en) Scan driver and display device including the same
US20240224654A1 (en) Display apparatus
US20240257749A1 (en) Display panel, pixel circuit arranged therein and display device including the same

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20191217

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20221130

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20191217

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240415

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240822

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240909

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240909

End annual number: 3

Start annual number: 1

PG1601 Publication of registration