KR20220121964A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220121964A
KR20220121964A KR1020210025828A KR20210025828A KR20220121964A KR 20220121964 A KR20220121964 A KR 20220121964A KR 1020210025828 A KR1020210025828 A KR 1020210025828A KR 20210025828 A KR20210025828 A KR 20210025828A KR 20220121964 A KR20220121964 A KR 20220121964A
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
display
hole
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
KR1020210025828A
Other languages
English (en)
Inventor
김은영
김덕중
방경남
한혜윤
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210025828A priority Critical patent/KR20220121964A/ko
Priority to US17/667,728 priority patent/US20220271097A1/en
Priority to CN202210155767.6A priority patent/CN114975531A/zh
Publication of KR20220121964A publication Critical patent/KR20220121964A/ko
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H01L51/5237—
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H01L27/3225—
    • H01L27/3244—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/821—Patterning of a layer by embossing, e.g. stamping to form trenches in an insulating layer
    • H01L2251/105—

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Abstract

일 실시예의 표시 장치는 표시 영역, 및 표시 영역에 인접하고 관통홀이 정의된 홀 영역을 포함하는 표시층, 표시층 상에 배치된 평탄화층, 및 표시층 상에 배치되고, 도전층 및 적어도 하나의 절연층을 포함하는 평탄부, 및 적어도 하나의 절연층을 포함하여 홀 영역에 대응하여 제공된 돌출 패턴부를 포함하는 입력센서층을 포함하여, 관통홀 형성 시 발생하는 크랙을 감소시켜 개선된 신뢰성 및 내구성을 나타낼 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 센서층을 포함한 표시 장치에 관한 것이다.
표시 장치는 영상을 표시하는 표시 패널, 외부 입력을 감지하는 입력센서, 및 전자 모듈 등 다양한 전자 부품들로 구성될 수 있다. 이러한 전자 부품들은 신호 라인들에 의해 전기적으로 서로 연결될 수 있다. 전자 모듈은 카메라, 적외선 감지 센서 또는 근접 센서 등을 포함할 수 있다. 전자 모듈은 표시 패널 및 입력센서 아래에 배치될 수 있다. 표시 패널 및 입력센서에는 이러한 전자 모듈을 노출하기 위한 홀이 제공될 수 있으며, 홀 형성시의 스트레스로 인하여 표시 패널 및 입력센서 등에 크랙이 전파되어 신뢰성이 저하되는 문제가 발생할 수 있다.
본 발명의 목적은 전자 모듈이 노출되는 홀 형성 시 발생하는 크랙 전파를 최소화한 표시 장치를 제공하는 것이다.
일 실시예는 표시 영역, 및 상기 표시 영역에 인접하고 관통홀이 정의된 홀 영역을 포함하는 표시층; 및 상기 표시층 상에 배치되고, 도전층 및 적어도 하나의 절연층을 포함하는 평탄부, 및 상기 적어도 하나의 절연층을 포함하여 상기 홀 영역에 대응하여 제공된 돌출 패턴부를 포함하는 입력센서층; 을 포함하는 표시 장치를 제공한다.
상기 홀 영역에서 상기 표시층과 상기 입력센서층 사이에 배치된 평탄화층을 더 포함하고, 상기 돌출 패턴부는 상기 평탄화층 상에 배치되며, 상기 평탄화층의 상부면으로부터 돌출된 복수 개의 돌출부들, 및 상기 돌출부들 사이에 정의된 오목부를 포함할 수 있다.
평면 상에서 상기 돌출부들 각각은 상기 관통홀을 감싸는 링 형상일 수 있다.
상기 입력센서층은 순차적으로 적층된 베이스 절연층, 감지 절연층, 및 커버 절연층을 포함하고, 상기 돌출부들은 상기 베이스 절연층, 상기 감지 절연층, 및 상기 커버 절연층 중 적어도 하나를 포함하여 형성된 것일 수 있다.
상기 평탄부는 순차적으로 적층된 상기 베이스 절연층, 상기 감지 절연층, 및 상기 커버 절연층을 포함하고, 상기 돌출부들은 상기 커버 절연층만을 포함할 수 있다.
상기 평탄부는 순차적으로 적층된 상기 베이스 절연층, 상기 감지 절연층, 및 상기 커버 절연층을 포함하고, 상기 돌출부들은 상기 베이스 절연층 및 상기 감지 절연층을 포함하고, 상기 커버 절연층을 포함하지 않는 것일 수 있다.
상기 평탄부는 순차적으로 적층된 상기 베이스 절연층, 상기 감지 절연층, 및 상기 커버 절연층을 포함하고, 상기 돌출부들은 상기 베이스 절연층 및 상기 감지 절연층을 포함하고, 상기 커버 절연층을 미포함하며, 상기 돌출 패턴부는 상기 오목부를 충전하고 상기 돌출부들을 커버하는 상기 커버 절연층을 더 포함할 수 있다.
상기 관통홀을 정의하는 상기 관통홀의 측벽은 상기 표시층 일부의 노출면, 상기 평탄화층의 노출면, 및 상기 커버 절연층의 노출면을 포함할 수 있다.
상기 관통홀에 인접한 부분에서의 상기 커버 절연층의 상부면의 높이가 상기 관통홀에서 이격된 부분에서의 상기 커버 절연층의 상부면의 높이보다 높으며, 상기 상부면의 높이는 상기 평탄화층을 기준으로 한 것일 수 있다.
상기 관통홀에 인접한 부분에서의 상기 커버 절연층의 상부면 엣지는 상기 평탄화층에서 이격되는 방향으로 올라간 형태일 수 있다.
상기 입력센서층은 상기 돌출 패턴부와 상기 관통홀 사이에 배치된 엣지 평탄부를 더 포함하고, 상기 엣지 평탄부는 순차적으로 적층된 상기 베이스 절연층, 상기 감지 절연층, 및 상기 커버 절연층을 포함할 수 있다.
상기 관통홀을 정의하는 상기 관통홀의 측벽은 상기 표시층 일부의 노출면 및 상기 평탄화층의 노출면을 포함할 수 있다.
상기 표시층은 베이스층; 상기 베이스층 상에 배치된 회로층; 상기 회로층 상에 배치된 표시 소자층; 및 상기 표시 소자층을 커버하는 봉지층; 을 포함할 수 있다.
상기 표시층은 상기 홀 영역에 대응하여 상기 베이스층 상에 배치되고, 상기 평탄화층 방향으로 돌출된 댐부; 및 상기 댐부와 상기 관통홀 사이에서 상기 베이스층 상에 배치되고, 상기 평탄화층 방향으로 돌출되며 상기 댐부보다 낮은 높이의 크랙댐; 을 더 포함할 수 있다.
상기 크랙댐은 상기 돌출 패턴부와 중첩하고, 상기 댐부는 상기 평탄부와 중첩할 수 있다.
상기 돌출 패턴부는 상기 댐부와 중첩하고, 상기 크랙댐과 비중첩할 수 있다.
상기 돌출 패턴부는 상기 크랙댐 및 상기 댐부와 중첩할 수 있다.
상기 표시층은 상기 홀 영역에 대응하여 상기 베이스층 방향으로 오목하게 함몰되어 상기 회로층에 정의된 복수 개의 그루브들을 포함하고, 상기 돌출 패턴부는 상기 그루브들 중 적어도 하나와 중첩할 수 있다.
일 실시예는 표시 영역 및 상기 표시 영역에 인접하고 관통홀이 정의된 홀 영역을 포함하는 표시층; 상기 표시층 상에서 상기 홀 영역에 대응하여 배치된 평탄화층; 및 상기 표시층 상에 배치되고, 도전층 및 적어도 하나의 절연층을 포함하는 입력센서층; 을 포함하는 표시 장치를 제공한다. 일 실시예의 표시 장치에서, 상기 표시층은 베이스층; 상기 베이스층 상에 배치된 회로층; 상기 회로층 상에 배치된 표시 소자층; 상기 표시 소자층을 커버하는 봉지층; 및 상기 베이스층 상에 배치되고 상기 평탄화층 방향으로 돌출되어 상기 홀 영역에 대응하여 배치된 크랙댐; 을 포함하고, 상기 입력센서층은 상기 크랙댐에 중첩하여 상기 평탄화층 상에 배치되며, 상기 적어도 하나의 절연층을 포함하여 형성된 돌출 패턴부를 포함한다.
상기 적어도 하나의 절연층은 순차적으로 적층된 베이스 절연층, 감지 절연층, 및 커버 절연층을 포함하고, 상기 돌출 패턴부는 상기 커버 절연층으로 형성된 복수 개의 돌출부들; 및 상기 돌출부들 사이에 정의되고, 상기 평탄화층의 상부면을 노출시키는 오목부; 를 포함할 수 있다.
평면 상에서 상기 돌출부들 각각은 상기 관통홀을 감싸는 링 형상일 수 있다.
일 실시예는 전자 모듈; 및 상기 전자 모듈과 중첩하여 관통홀이 각각 정의된 표시층과 입력센서층, 및 상기 관통홀을 감싸고 상기 표시층과 상기 입력센서층 사이에 배치된 평탄화층을 포함하는 표시 모듈; 을 포함하고, 상기 입력센서층은 상기 평탄화층 상에 배치되고 상기 관통홀을 감싸고 배치된 돌출 패턴부를 포함하는 표시 장치를 제공한다.
상기 입력센서층은 순차적으로 적층된 베이스 절연층, 감지 절연층, 및 커버 절연층을 포함하고, 상기 돌출 패턴부는 상기 베이스 절연층, 상기 감지 절연층, 및 상기 커버 절연층 중 적어도 하나를 포함하여 형성된 복수 개의 돌출 패턴부들을 포함할 수 있다.
상기 표시층은 베이스층; 상기 베이스층 상에 배치된 회로층; 상기 회로층 상에 배치된 표시 소자층; 상기 표시 소자층을 커버하는 봉지층; 및 상기 베이스층 상에 배치되고 상기 평탄화층 방향으로 돌출되어 상기 관통홀에 인접하여 배치된 크랙댐; 을 포함하고, 상기 돌출 패턴부는 상기 크랙댐에 중첩할 수 있다.
일 실시예의 표시 장치는 관통홀이 정의된 홀 영역에 입력센서층의 절연층으로 형성된 돌출 패턴을 포함하여, 크랙 전파를 방지함으로써 개선된 신뢰성 및 내구성을 나타낼 수 있다.
도 1은 일 실시예의 표시 장치의 사시도이다.
도 2는 일 실시예의 표시 장치의 분해 사시도이다.
도 3은 일 실시예의 표시 장치의 단면도이다.
도 4는 일 실시예에 따른 표시 모듈의 단면도이다.
도 5는 일 실시예에 따른 표시 장치의 일 부분의 평면도이다.
도 6은 일 실시예에 따른 표시 모듈의 단면도이다.
도 7은 일 실시예에 따른 표시 모듈의 단면도이다.
도 8은 일 실시예에 따른 표시 모듈의 단면도이다.
도 9는 일 실시예에 따른 표시 모듈의 단면도이다.
도 10은 일 실시예에 따른 표시 모듈의 단면도이다.
도 11은 일 실시예에 따른 표시 모듈의 단면도이다.
도 12는 일 실시예에 따른 표시 모듈의 단면도이다.
도 13은 일 실시예에 따른 표시 모듈의 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
한편, 본 출원에서 “직접 배치”된다는 것은 층, 막, 영역, 판 등의 부분과 다른 부분 사이에 추가되는 층, 막, 영역, 판 등이 없는 것을 의미하는 것일 수 있다. 예를 들어, “직접 배치”된다는 것은 두 개의 층 또는 두 개의 부재들 사이에 접착 부재 등의 추가 부재를 사용하지 않고 배치하는 것을 의미하는 것일 수 있다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다. 본 명세서에서 “상에 배치되는” 것은 어느 하나의 부재의 상부뿐 아니라 하부에 배치되는 경우도 나타내는 것일 수 있다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어(기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안 된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면들을 참조하여 본 발명의 일 실시예에 따른 표시 장치에 대하여 설명한다.
도 1은 일 실시예에 따른 표시 장치를 나타낸 사시도이다. 도 2는 일 실시예의 표시 장치에 대한 분해 사시도이다. 도 3은 일 실시예의 표시 장치에 대한 단면도이다. 도 3은 도 2의 I-I'선에 대응하는 부분을 개략적으로 나타낸 단면도이다.
일 실시예의 표시 장치(DD)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 예를 들어, 표시 장치(DD)는 휴대폰, 태블릿, 자동차 내비게이션, 게임기, 또는 웨어러블 장치일 수 있으나, 실시예가 이에 한정되는 것은 아니다. 도 1에서는 표시 장치(DD)가 휴대폰인 것을 예시적으로 도시하였다.
일 실시예의 표시 장치(DD)는 액티브 영역(AA-DD) 및 주변 영역(NAA-DD)을 포함할 수에 있다. 표시 장치(DD)의 액티브 영역(AA-DD)에서 영상(IM)을 표시하는 것일 수 있다. 도 1에서 영상(IM)의 일 예로 시계와 복수의 아이콘들을 도시하였다. 일 실시예의 표시 장치(DD)의 액티브 영역(AA-DD)은 후술하는 표시 모듈(DM)의 표시 영역(AA)에 대응하고, 주변 영역(NAA-DD)은 표시 모듈(DM)의 비표시 영역(NAA)에 대응하는 부분일 수 있다. 한편, 일 실시예에서 표시 장치(DD)의 액티브 영역(AA-DD) 및 주변 영역(NAA-DD)은 윈도우(WM)의 투과 영역(TA) 및 베젤 영역(BZA)에 대응하는 것일 수 있다.
표시 장치(DD)는 제1 방향축(DR1) 및 제2 방향축(DR2)이 정의하는 평면에 평행한 표시면에서 제3 방향축(DR3) 방향으로 영상(IM)을 표시할 수 있다. 영상(IM)이 표시되는 표시면은 표시 장치(DD)의 상부면(front surface)과 대응될 수 있으며, 윈도우(WM)의 상부면(FS)과 대응될 수 있다. 또한, 표시 장치(DD)는 제1 방향축(DR1)과 제2 방향축(DR2)이 정의하는 평면에 수직한 방향인 제3 방향축(DR3) 방향으로 소정의 두께를 갖는 입체 형상을 가질 수 있다.
본 명세서에서는 영상(IM)이 표시되는 방향을 기준으로 각 부재들의 상부면(또는 전면)과 하부면(또는 배면)이 정의된다. 상부면과 하부면은 제3 방향축(DR3)을 기준으로 서로 대향(opposing)되고, 상부면과 하부면 각각의 법선 방향은 제3 방향축(DR3)과 평행할 수 있다. 한편, 제1 내지 제3 방향축들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향축들(DR1, DR2, DR3)이 각각 지시하는 방향으로 동일한 도면 부호를 참조한다.
액티브 영역(AA-DD)은 제1 방향축(DR1) 및 제2 방향축(DR2)이 정의하는 평면에 평행한 사각 형상을 가질 수 있다. 다만, 이는 예시적으로 도시한 것이고, 액티브 영역(AA-DD)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
주변 영역(NAA-DD)은 광을 차단하는 영역으로 액티브 영역(AA-DD)의 외측에 배치되어 액티브 영역(AA-DD)을 에워싸는 영역일 수 있다. 일 실시예에서 주변 영역(NAA-DD)은 표시 장치(DD)의 전면이 아닌 측면에 배치될 수 있다. 일 실시예에서 주변 영역(NAA-DD)은 생략될 수 있다.
일 실시예의 표시 장치(DD)의 액티브 영역(AA-DD) 내에는 센싱 영역(SA-DD)이 정의될 수 있다. 도 1 에서는 하나의 센싱 영역(SA-DD)을 예시적으로 도시하였으나, 센싱 영역(SA-DD)의 개수가 이에 제한되는 것은 아니다.
센싱 영역(SA-DD)과 중첩하는 영역에는 전자 모듈(EM)이 배치될 수 있다. 전자 모듈(EM)은 센싱 영역(SA-DD)을 통해 전달되는 외부 입력을 수신하거나, 센싱 영역(SA-DD)을 통해 출력을 제공할 수 있다.
일 실시예에서 표시 장치(DD)는 플렉서블(flexible)한 것일 수 있다. “플렉서블”이란 휘어질 수 있는 특성을 의미하며, 완전히 접히는 구조에서부터 수 나노미터 수준으로 휠 수 있는 구조까지 모두 포함하는 것일 수 있다. 예를 들어, 표시 장치(DD)는 커브드(curved) 표시 장치 또는 폴더블(foldable) 표시 장치일 수 있다. 또한, 표시 장치(DD)는 리지드(rigid)한 것일 수 있다.
일 실시예의 표시 장치(DD)는 전자 모듈(EM), 전자 모듈(EM) 상에 배치된 표시 모듈(DM), 표시 모듈(DM) 상에 배치된 광제어층(ARP)을 포함할 수 있다. 일 실시예의 표시 장치(DD)는 표시 모듈(DM) 상에 배치된 윈도우(WM)를 포함하는 것일 수 있다. 또한, 일 실시예의 표시 장치(DD)는 표시 모듈(DM) 하측에 배치된 지지 부재(SP) 및 하우징(HU)을 포함할 수 있다. 도 1 및 도 2에 도시된 일 실시예에 따른 표시 장치(DD)에서, 윈도우(WM)와 하우징(HU)은 결합되어 표시 장치(DD)의 외관을 구성할 수 있다. 한편, 일 실시예에서 전자 모듈(EM)과 중첩하여 지지 부재(SP) 및 표시 모듈(DM)에는 관통홀(HH)이 정의될 수 있다.
일 실시예에 따른 표시 장치(DD)에서 윈도우(WM)는 광제어층(ARP) 상에 배치되는 것일 수 있다. 윈도우(WM)는 베이스 기판(WM-BS) 및 베젤 패턴(WM-BZ)을 포함할 수 있다.
베이스 기판(WM-BS)은 광학적으로 투명한 절연 물질을 포함하는 기판일 수 있다. 베이스 기판(WM-BS)은 연성을 가질 수 있다. 예를 들어, 베이스 기판(WM-BS)은 고분자 필름, 고분자 재료를 포함하는 기판, 또는 박막의 유리 기판을 포함하는 것일 수 있다. 베이스 기판(WM-BS) 상에는 반사 방지층, 지문 방지층, 위상을 제어하는 광학층등과 같은 기능층들이 더 배치될 수 있다.
베젤 패턴(WM-BZ)은 베이스 기판(WM-BS)의 일면 상에 인쇄된 컬러층이거나 또는 베이스 기판(WM-BS)에 증착된 컬러층일 수 있다. 예를 들어, 베젤 패턴(WM-BZ)은 다층구조를 가질 수 있다. 다층구조는 유색의 컬러층 및/또는 검정의 차광층을 포함할 수 있다. 유색의 컬러층과 검정의 차광층은 증착, 인쇄, 코팅 공정을 통해 형성될 수 있다. 베젤 패턴(WM-BZ)은 생략될 수 있고, 베이스 기판(WM-BS)이 아닌 다른 기능층들에 형성될 수도 있다.
윈도우(WM)는 외부에 노출되는 상부면(FS)을 포함한다. 윈도우(WM)의 상부면(FS)에서 투과 영역(TA)은 광학적으로 투명한 영역일 수 있다. 투과 영역(TA)은 표시 모듈(DM)의 표시 영역(AA)과 대응되는 형상을 가질 수 있다. 예를 들어, 투과 영역(TA)은 표시 영역(AA)의 전면 또는 적어도 일부와 중첩한다. 표시 모듈(DM)의 표시 영역(AA)에 표시되는 영상은 투과 영역(TA)을 통해 외부에서 시인될 수 있다.
윈도우(WM)의 베젤 영역(BZA)은 투과 영역(TA)에 인접하며, 투과 영역(TA)을 에워쌀 수 있다. 베젤 영역(BZA)은 표시 모듈(DM)의 비표시 영역(NAA)을 커버하여 비표시 영역(NAA)이 외부에서 시인되는 것을 차단할 수 있다. 센싱 영역(SA)은 윈도우(WM)의 투과 영역(TA) 내에 정의될 수 있다. 윈도우의 센싱 영역(SA)은 표시 장치(DD)의 센싱 영역(SA-DD)으로 정의될 수 있다.
일 실시예의 표시 장치(DD)는 적어도 하나의 접착층(AP1, AP2)을 포함하는 것일 수 있다. 적어도 하나의 접착층(AP1, AP2) 중 일부는 광학투명접착층(Optically Clear Adhesive)일 수 있다. 또한, 적어도 하나의 접착층(AP1, AP2) 중 일부는 생략될 수 있다.
일 실시예에 따른 표시 장치(DD)에서 전자 모듈(EM)은 광 신호를 출력하거나 수신하는 전자부품일 수 있다. 예를 들어, 전자 모듈(EM)은 외부이미지를 촬영하는 카메라 모듈일 수 있다. 또한, 전자 모듈(EM)은 근접센서 또는 적외선 발광센서 등의 센서 모듈일 수 있다.
일 실시예의 표시 장치(DD)에서 표시 모듈(DM)은 전자 모듈(EM) 상에 배치될 수 있다. 표시 모듈(DM)은 표시 영역(AA) 및 표시 영역(AA)에 이웃하는 비표시 영역(NAA)을 포함할 수 있다. 즉, 표시 모듈(DM)의 전면(IS)은 표시 영역(AA) 및 비표시 영역(NAA)을 포함할 수 있다. 표시 영역(AA)은 전기적 신호에 따라 활성화되는 영역일 수 있다.
비표시 영역(NAA)은 표시 영역(AA)에 인접한 것일 수 있다. 비표시 영역(NAA)은 표시 영역(AA)을 에워쌀 수 있다. 비표시 영역(NAA)에는 표시 영역(AA)을 구동하기 위한 구동 회로나 구동 배선, 표시 영역(AA)에 전기적 신호를 제공하는 각종 신호 라인들이나 패드들, 또는 전자 소자 등이 배치될 수 있다.
일 실시예에 따른 표시 모듈(DM)에서 표시 영역(AA) 내에 홀 영역(HA)이 정의될 수 있다. 홀 영역(HA)에는 표시 모듈(DM)의 표시층(DP, 도 4) 및 입력센서층(TP, 도 4)을 관통하는 관통홀(HH)이 정의될 수 있다. 홀 영역(HA)은 표시 장치(DD)의 센싱 영역(SA-DD)에 대응하는 것일 수 있다. 표시층(DP, 도 4) 및 입력센서층(TP, 도 4) 각각에 정의된 관통홀(HH)은 전자 모듈(EM)에 중첩하는 것일 수 있다.
일 실시예의 표시 장치(DD)에서 표시 모듈(DM) 상측에 광제어층(ARP)이 배치될 수 있다. 광제어층(ARP)은 표시 모듈(DM)과 윈도우(WM) 사이에 배치될 수 있다. 광제어층(ARP)은 표시 장치(DD)의 외부에서 입사되는 광에 의한 반사를 감소시키는 반사 방지 기능을 할 수 있다. 일 실시예에서, 광제어층(ARP)은 편광판 또는 복수 개의 필터부들을 포함하는 컬러필터층일 수 있다.
표시 모듈(DM) 하측에 배치된 지지 부재(SP)는 쿠션층 및 금속 지지층 등을 포함하는 것일 수 있다. 지지 부재(SP)에는 관통홀(HH)이 정의될 수 있다. 관통홀(HH)은 표시 모듈(DM)의 홀 영역(HA)에 대응하도록 정의된 것일 수 있다. 관통홀(HH)은 표시 장치(DD)의 센싱 영역(SA-DD)에 대응하는 부분일 수 있다.
전자 모듈(EM)은 관통홀(HH)과 중첩하는 것일 수 있다. 전자 모듈(EM)의 적어도 일부가 관통홀(HH)에 삽입되어 배치될 수 있다.
도 4는 일 실시예에 따른 표시 모듈의 일부를 나타낸 단면도이다. 도 4는 도 2의 II-II'선에 대응하는 부분을 나타낸 단면도이다.
일 실시예에 따른 표시 모듈(DM)은 표시층(DP) 및 표시층(DP) 상에 배치된 입력센서층(TP)을 포함하는 것일 수 있다. 표시층(DP)은 베이스층(BS), 베이스층(BS) 상에 배치된 회로층(CL), 표시 소자층(EDL) 및 봉지층(ENL)을 포함한다. 입력센서층(TP)은 봉지층(ENL) 상에 배치될 수 있다. 봉지층(ENL)은 표시 소자층(EDL)을 커버하는 것일 수 있다.
베이스층(BS)은 표시 소자층(EDL)이 배치되는 베이스 면을 제공하는 부재일 수 있다. 베이스층(BS)은 유리기판, 금속기판, 고분자기판 등일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며 베이스층(BS)은 무기층, 유기층 또는 복합재료층일 수 있다.
베이스층(BS)은 다층구조를 가질 수 있다. 예를 들어, 베이스층(BS)은 합성수지층, 접착층, 및 합성수지층의 3층 구조를 가질 수도 있다. 특히, 합성수지층은 폴리이미드(polyimide)계 수지를 포함하는 것일 수 있다. 또한, 합성수지층은 아크릴(acrylate)계 수지, 메타크릴(methacrylate)계 수지, 폴리이소프렌(polyisoprene)계 수지, 비닐(vinyl)계 수지, 에폭시(epoxy)계 수지, 우레탄(urethane)계 수지, 셀룰로오스(cellulose)계 수지, 실록산(siloxane)계 수지, 폴리아미드(polyamide)계 수지 및 페릴렌(perylene)계 수지 중 적어도 하나를 포함하는 것일 수 있다. 한편, 본 명세서에서 "~~계" 수지는 "~~"의 작용기를 포함하는 것을 의미한다.
회로층(CL)은 베이스층(BS) 상에 배치될 수 있다. 회로층(CL)은 절연층, 반도체 패턴, 도전 패턴, 및 신호 라인 등을 포함할 수 있다. 코팅, 증착 등의 방식으로 절연층, 반도체층, 및 도전층이 베이스층(BS) 위에 형성되고, 이후, 복수 회의 포토리소그래피 공정을 통해 절연층, 반도체층, 및 도전층이 선택적으로 패터닝(patterning)될 수 있다. 이 후, 회로층(CL)에 포함된 반도체 패턴, 도전 패턴, 및 신호 라인이 형성될 수 있다. 회로층(CL)의 구성에 대한 상세한 설명은 후술한다.
표시 소자층(EDL)은 회로층(CL) 상에 배치될 수 있다. 표시 소자층(EDL)은 발광 소자(ED, 도 6)를 포함할 수 있다. 예를 들어, 표시 소자층(EDL)은 유기 발광 소자, 퀀텀닷 발광 소자, 마이크로 엘이디 발광 소자, 또는 나노 엘이디 발광 소자를 포함하는 것일 수 있다.
봉지층(ENL)은 표시 소자층(EDL) 상에 배치될 수 있다. 봉지층(ENL)은 적어도 하나의 무기층 및 적어도 하나의 유기층을 포함할 수 있다. 예를 들어, 봉지층(ENL)은 순차적으로 적층된 무기층, 유기층, 및 무기층을 포함할 수 있으나, 봉지층(ENL)을 구성하는 층들이 이에 제한되는 것은 아니다.
입력센서층(TP)은 표시층(DP) 상에 배치될 수 있다. 입력센서층(TP)은 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 사용자의 입력일 수 있다. 사용자의 입력은 사용자 신체의 일부, 광, 열, 펜, 또는 압력 등 다양한 형태의 외부 입력들을 포함할 수 있다.
입력센서층(TP)은 연속된 공정을 통해 표시층(DP) 상에 형성될 수 있다. 이 경우, 입력센서층(TP)은 표시층(DP) 위에 직접 배치된다고 표현될 수 있다. 직접 배치된다는 것은 입력센서층(TP)과 표시층(DP) 사이에 제 3의 구성요소가 배치되지 않는 것을 의미할 수 있다. 즉, 입력센서층(TP)과 표시층(DP) 사이에는 별도의 접착부재가 배치되지 않을 수 있다. 예를 들어, 입력센서층(TP)은 봉지층(ENL) 상에 직접 배치될 수 있다.
표시 소자층(EDL)은 표시 소자, 예컨대 발광 소자(ED, 도 6)를 포함한다. 표시 소자층(EDL)은 화소 정의막(70, 도 6)을 더 포함할 수 있다.
표시 소자층(EDL)의 발광 소자(ED, 도 6)는 표시 영역(AA, 도 2)에 배치되는 것일 수 있다. 비표시 영역(NAA)에는 발광 소자가 배치되지 않는 것일 수 있다. 또한, 홀 영역(HA, 도 2)에도 발광 소자가 배치되지 않는 것일 수 있다.
도 5는 일 실시예에 따른 표시 모듈의 일 부분을 나타낸 평면도이다. 도 5는 도 2의 BB' 영역을 나타낸 평면도이다.
일 실시예에 따른 표시 모듈의 홀 영역(HA)에 관통홀(HH)이 정의되며, 관통홀(HH)을 감싸고, 돌출 패턴부(EPT)가 배치될 수 있다. 관통홀(HH)은 표시층(DP, 도 4)과 입력센서층(TP, 도 4) 각각의 일부분이 제거되어 정의될 수 있다. 관통홀(HH)은 측벽(SS-H)으로 정의되며, 측벽(SS-H)은 표시층(DP, 도 4)과 입력센서층(TP, 도 4) 각각의 일부분이 제거되어 노출된 노출면일 수 있다.
돌출 패턴부(EPT)는 평면 상에서 링(Ring) 형상일 수 있다. 예를 들어, 돌출 패턴부(EPT)를 구성하는 돌출부들(EP) 각각은 관통홀(HH)을 에워싸는 링 형상일 수 있다. 돌출 패턴부(EPT)는 복수 개의 돌출부들(EP) 및 돌출부들(EP) 사이에 정의된 오목부(OP)로 구성될 수 있다. 돌출 패턴부(EPT)는 홀 영역(HA)에 배치되며, 입력센서층(TP)에 포함된 적어도 하나의 절연층으로 형성된 것일 수 있다.
도 6은 일 실시예에 따른 표시 모듈의 일부를 나타낸 단면도이다. 도 6은 도 5의 III-III' 선에 대응하는 부분을 나타낸 단면도이다. 도 6에서는 관통홀(HH)이 정의된 홀 영역(HA), 홀 영역(HA)에 인접한 표시 영역(AA), 및 홀 영역(HA)에 대응하여 제공된 돌출 패턴부(EPT)를 포함하는 표시 모듈(DM)의 일 실시예를 나타내었다.
일 실시예에서, 표시 모듈(DM)은 표시 영역(AA) 및 표시 영역(AA)에 인접하고 관통홀(HH)이 정의된 홀 영역(HA)을 포함하는 것일 수 있다. 또한, 도 6을 참조하면, 표시층(DP)은 표시 영역(AA) 및 표시 영역(AA)에 인접하고 관통홀(HH)이 정의된 홀 영역(HA)을 포함하는 것일 수 있다.
일 실시예에서, 표시 영역(AA)은 화소 영역(PXA)과 화소 영역(PXA)에 인접한 비화소 영역(NPXA)을 포함할 수 있다. 도 6에서는 홀 영역(HA)에 인접한 표시 영역(AA)의 하나의 화소 영역(PXA)만 예시적으로 도시하였으나, 일 실시예의 표시 모듈(DM)에서 표시 영역(AA) 전체에 복수 개의 화소 영역들이 배치되고, 화소 영역들 사이에 비화소 영역이 배치될 수 있다. 비화소 영역(NPXA)은 화소 영역(PXA)을 에워쌀 수 있다. 일 실시예에서 화소 영역(PXA)은 개구부(70-OP)에 의해 노출된 제1 전극(AE)의 일부 영역에 대응하게 정의되었다.
도 6을 참조하면, 표시층(DP)에서 베이스층(BS)의 상면에 적어도 하나의 무기층이 형성된다. 무기층은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 및 실리콘옥시나이트라이드 중 적어도 하나를 포함할 수 있다. 무기층은 다층으로 형성될 수 있다. 다층의 무기층들은 배리어층 및/또는 버퍼층을 구성할 수 있다. 본 실시예에서 표시층(DP)은 버퍼층(BFL)을 포함하는 것으로 도시되었다.
버퍼층(BFL)은 베이스층(BS)과 반도체 패턴 사이의 결합력을 향상시킬 수 있다. 버퍼층(BFL)은 실리콘옥사이드층, 실리콘나이트라이드층, 및 실리콘옥시나이트라이드층 중 적어도 하나를 포함할 수 있다. 예를 들어, 버퍼층(BFL)은 실리콘옥사이드층, 실리콘나이트라이드층, 및 실리콘옥시나이트라이드층 중 선택되는 두 개 이상의 층들이 교대로 적층된 것일 수 있다.
반도체 패턴은 버퍼층(BFL) 상에 배치될 수 있다. 반도체 패턴은 폴리실리콘을 포함할 수 있다. 그러나 실시예가 제한되지 않고, 반도체 패턴은 비정질실리콘 또는 금속 산화물을 포함할 수도 있다.
도 6은 일부의 반도체 패턴을 도시한 것일 뿐이고, 다른 영역에 반도체 패턴이 더 배치될 수 있다. 반도체 패턴은 화소들에 걸쳐 특정한 규칙으로 배열될 수 있다. 반도체 패턴은 도핑 여부에 따라 전기적 성질이 다를 수 있다. 반도체 패턴은 전도율이 높은 제1 영역과 전도율이 낮은 제2 영역을 포함할 수 있다. 제1 영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. 제2 영역은 채널영역으로도 지칭될 수 있다.
제1 영역의 전도성은 제2 영역보다 크고, 실질적으로 전극 또는 신호 라인의 역할을 할 수 있다. 제2 영역은 실질적으로 트랜지스터의 액티브(또는 채널)에 해당할 수 있다. 다시 말해, 반도체 패턴의 일부분은 트랜지스터의 액티브일수 있고, 다른 일부분은 트랜지스터의 소스 또는 드레인일 수 있고, 또 다른 일부분은 연결 전극 또는 연결 신호라인일 수 있다.
화소들 각각은 복수 개의 트랜지스터들, 하나 또는 복수 개의 커패시터, 및 발광 소자를 포함하는 등가회로를 가질 수 있으며, 화소의 등가회로도는 다양한 형태로 변형될 수 있다. 도 6에서는 화소에 포함되는 하나의 트랜지스터(TR) 및 발광 소자(ED)를 예시적으로 도시하였다.
트랜지스터(TR)의 소스(S1), 액티브(A1), 및 드레인(D1)이 반도체 패턴으로부터 형성될 수 있다. 소스(S1) 및 드레인(D1)은 액티브(A1)로부터 서로 반대 방향으로 연장될 수 있다. 도 6에는 반도체 패턴으로부터 형성된 연결 신호 라인(SCL)의 일부분을 도시하였다. 별도로 도시하지 않았으나, 연결 신호 라인(SCL)은 평면 상에서 트랜지스터(TR)의 드레인(D1)에 전기적으로 연결될 수 있다.
제1 절연층(10)은 버퍼층(BFL) 상에 배치될 수 있다. 제1 절연층(10)은 복수 개의 화소들에 공통으로 중첩하며, 반도체 패턴을 커버할 수 있다. 제1 절연층(10)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(10)은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 및 실리콘옥시나이트라이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서 제1 절연층(10)은 단층의 실리콘옥사이드층일 수 있다. 제1 절연층(10) 뿐만 아니라 후술하는 회로층(CL)의 절연층은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다. 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
트랜지스터(TR)의 게이트(G1)는 제1 절연층(10) 상에 배치된다. 게이트(G1)는 금속 패턴의 일부분일 수 있다. 게이트(G1)는 액티브(A1)에 중첩한다. 반도체 패턴을 도핑하는 공정에서 게이트(G1)는 마스크로 기능할 수 있다.
제2 절연층(20)은 제1 절연층(10) 상에 배치되며, 게이트(G1)를 커버할 수 있다. 제2 절연층(20)은 화소들에 공통으로 중첩할 수 있다. 제2 절연층(20)은 무기층 및/또는 유기층일 수 있으며, 실리콘옥사이드층, 실리콘나이트라이드층, 및 실리콘옥시나이트라이드층 중 적어도 하나를 포함하는 단층 또는 다층 구조를 가질 수 있다.
제3 절연층(30)은 제2 절연층(20) 상에 배치될 수 있으며, 실리콘옥사이드층, 실리콘나이트라이드층, 및 실리콘옥시나이트라이드층 중 적어도 하나를 포함하는 단층 또는 다층 구조를 가질 수 있다.
제1 연결 전극(CNE1)은 제3 절연층(30) 상에 배치될 수 있다. 제1 연결 전극(CNE1)은 제1, 제2, 및 제3 절연층(10, 20, 30)을 관통하는 컨택홀(CNT1)을 통해 연결 신호 라인(SCL)에 접속될 수 있다.
제4 절연층(40)은 제3 절연층(30) 상에 배치될 수 있다. 제4 절연층(40)은 실리콘옥사이드층, 실리콘나이트라이드층, 및 실리콘옥시나이트라이드층 중 적어도 하나를 포함하는 단층 또는 다층 구조를 가질 수 있다. 제5 절연층(50)은 제4 절연층(40) 상에 배치될 수 있다. 제5 절연층(50)은 유기층일 수 있다.
제2 연결 전극(CNE2)은 제5 절연층(50) 상에 배치될 수 있다. 제2 연결 전극(CNE2)은 제4 절연층(40) 및 제5 절연층(50)을 관통하는 컨택홀(CNT2)을 통해 제1 연결 전극(CNE1)에 접속될 수 있다.
제6 절연층(60)은 제5 절연층(50) 상에 배치되며, 제2 연결 전극(CNE2)을 커버할 수 있다. 제6 절연층(60)은 유기층일 수 있다.
표시층(DP)은 댐부(DMP)를 포함할 수 있다. 댐부(DMP)는 베이스층(BS) 상에 배치될 수 있다. 댐부(DMP)는 복수의 절연층들로 구성될 수 있다. 댐부(DMP)는 후술될 유기층(OL)이 확장되는 것을 방지할 수 있다. 또한, 도 6에서는 댐부(DMP)가 두 개인 것을 예시적으로 도시하였으나, 댐부(DMP)의 개수가 이에 제한되는 것은 아니다. 예를 들어, 댐부(DMP)는 하나만 배치되거나, 또는 3개 이상 복수 개로 제공될 수 있다.
표시층(DP)은 크랙댐(CDM)을 포함할 수 있다. 크랙댐(CDM)은 표시층(DP)의 베이스층(BS) 상에 제공될 수 있다. 크랙댐(CDM)은 댐부(DMP) 보다 관통홀(HH)에 인접하여 배치될 수 있다. 크랙댐(CDM)은 관통홀(HH) 형성 시의 스트레스로 인하여 크랙이 발생될 경우 크랙이 회로층(CL) 및 표시 소자층(EDL)으로 전달되는 것을 방지하는 역할을 하는 것일 수 있다.
크랙댐(CDM)은 베이스층(BS) 상에서 돌출된 형태로 배치될 수 있다. 크랙댐(CDM)은 베이스층(BS) 상에 배치되고 평탄화층(OC) 방향으로 돌출되어 홀 영역(HA)에 대응하여 배치될 수 있다. 크랙댐(CDM))은 버퍼층(BFL)에 정의된 홈(CD-OP)을 충전하고 배치될 수 있다. 크랙댐(CDM)은 적어도 하나의 절연층으로 구성될 수 있다.
댐부(DMP)는 복수의 층이 적층된 구조를 가질 수 있다. 예를 들어, 댐부(DMP)는 표시층(DP)의 회로층(CL)의 절연층들(10 내지 60) 중 일부, 또는 화소 정의막(70)과 동일한 공정에서 형성된 것일 수 있다.
도 6을 참조하여, 일 실시예에서 크랙댐(CDM)의 높이는 댐부(DMP)의 높이보다 낮은 것일 수 있다. 한편, 도 6에서는 두 개의 댐부(DMP)의 높이는 동일한 것으로 도시되었으나, 실시예가 이에 한정되는 것은 아니며, 복수 개의 댐부들(DMP) 중 적어도 하나의 댐부는 나머지 댐부들의 높이와 다를 수 있다.
발광 소자(ED)를 포함하는 표시 소자층(EDL)은 회로층(CL) 상에 배치될 수 있다. 발광 소자(ED)는 제1 전극(AE), 발광층(EML), 및 제2 전극(CE)을 포함할 수 있다. 제1 전극(AE)은 제6 절연층(60) 상에 배치될 수 있다. 제1 전극(AE)은 제6 절연층(60)을 관통하는 컨택홀(CNT3)을 통해 제2 연결 전극(CNE2)에 연결될 수 있다.
화소 정의막(70)은 제6 절연층(60) 상에 배치되며, 제1 전극(AE)의 일부분을 커버할 수 있다. 화소 정의막(70)에는 개구부(70-OP)가 정의된다. 화소 정의막(70)의 개구부(70-OP)는 제1 전극(AE)의 적어도 일부분을 노출시킨다.
발광층(EML)은 제1 전극(AE) 상에 배치될 수 있다. 발광층(EML)은 개구부(70-OP)에 배치될 수 있다. 즉, 발광층(EML)은 화소들 각각에 분리되어 형성될 수 있다. 발광층(EML)이 화소들 각각에 분리되어 형성된 경우, 발광층들(EML) 각각은 청색, 적색, 및 녹색 중 적어도 하나의 색의 광을 발광할 수 있다. 다만, 실시예가 이에 제한되는 것은 아니며, 발광층(EML)은 화소들에 연결되어 공통으로 제공될 수도 있다. 이 경우, 발광층(EML)은 청색 광을 제공하거나, 백색 광을 제공할 수도 있다. 발광층(EML)은 유기 발광 재료를 포함하는 것이거나, 또는 퀀텀닷 재료를 포함하는 것일 수 있다.
정공 수송 영역(HTR)은 제1 전극(AE) 상에 배치될 수 있다. 정공 수송 영역(HTR)은 화소 영역(PXA)과 비화소 영역(NPXA)에 공통으로 배치될 수 있다. 정공 수송 영역(HTR)은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다.
전자 수송 영역(ETR)은 발광층(EML) 상에 배치될 수 있다. 전자 수송 영역(ETR)은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 정공 수송 영역(HTR)과 전자 수송 영역(ETR)은 복수 개의 화소들에 공통으로 형성될 수 있다. 하지만 실시예가 이에 한정되는 것은 아니며 정공 수송 영역(HTR) 및 전자 수송 영역(ETR)도 화소 영역(PXA) 대응하도록 패터닝(patterning)되어 제공될 수 있다.
제2 전극(CE)은 전자 수송 영역(ETR) 상에 배치될 수 있다. 제2 전극(CE)은 일체의 형상을 갖고, 복수 개의 화소들 상에 공통층으로 배치될 수 있다.
봉지층(ENL)은 표시 소자층(EDL) 상에 배치될 수 있다. 봉지층(ENL)은 제2 전극(CE) 상에 배치될 수 있다. 봉지층(ENL)은 제1 무기층(IL1), 유기층(OL), 및 제2 무기층(IL2)을 포함할 수 있다. 제1 무기층(IL1), 유기층(OL), 및 제2 무기층(IL2)은 수분/산소로부터 표시 소자층(EDL)을 보호하고, 먼지 입자와 같은 이물질이 유입되는 것을 방지하는 역할을 하는 것일 수 있다. 제1 무기층(IL1) 및 제2 무기층(IL2)은 실리콘 나이트라이드, 실리콘옥시나이트라이드, 실리콘옥사이드 중 적어도 하나를 포함할 수 있다. 예를 들어, 일 실시예에서 제1 무기층(IL1) 및 제2 무기층(IL2)은 티타늄옥사이드, 또는 알루미늄옥사이드 등을 포함할 수 있으나 실시예가 이에 한정되는 것은 아니다. 유기층(OL)은 아크릴계 수지를 포함하는 것일 수 있다. 하지만, 실시예가 이에 한정되지 않는다.
일 실시예에 따른 표시 모듈(DM)은 평탄화층(OC)을 포함하는 것일 수 있다. 평탄화층(OC)은 홀 영역(HA)에서 표시층(DP)과 상기 입력센서층(TP) 사이에 배치된 것일 수 있다.
평탄화층(OC)은 봉지층(ENL) 상에 배치될 수 있다. 예를 들어, 평탄화층(OC)은 관통홀(HH)이 정의된 홀 영역(HA)에 배치되며, 관통홀(HH) 주변을 에워쌀 수 있다. 평탄화층(OC)은 유기 재료를 포함하여 형성될 수 있다. 평탄화층(OC)은 봉지층(ENL) 및 입력센서층(TP) 사이를 충전하는 것일 수 있다. 예를 들어, 평탄화층(OC)은 댐부(DMP), 크랙댐(CDM) 등이 배치되어 정의된 비평탄면을 커버하여 상부에 평탄면을 제공할 수 있다. 따라서, 관통홀(HH)과 인접하며, 유기층(OL)이 배치되지 않은 영역에도 평탄면이 제공될 수 있다.
입력센서층(TP)은 표시층(DP) 및 평탄화층(OC) 상에 배치될 수 있다. 입력센서층(TP)은 도전층(ML1, ML2) 및 적어도 하나의 절연층(BS-TP, IPV, OPV)을 포함하는 것일 수 있다. 입력센서층(TP)은 베이스 절연층(BS-TP), 제1 도전층(ML1), 감지 절연층(IPV), 제2 도전층(ML2), 및 커버 절연층(OPV)을 포함할 수 있다. 입력센서층(TP)은 표시층(DP)을 형성한 후 연속 공정에 의해 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
베이스 절연층(BS-TP)은 실리콘나이트라이드, 실리콘옥시나이트라이드, 및 실리콘옥사이드 중 어느 하나를 포함하는 무기층일 수 있다. 또는 베이스 절연층(BS-TP)은 에폭시 수지, 아크릴 수지, 또는 이미드 계열 수지를 포함하는 유기층일 수도 있다. 베이스 절연층(BS-TP)은 단층 구조를 갖거나, 제3 방향축(DR3)을 따라 적층된 다층 구조를 가질 수 있다.
제1 도전층(ML1) 및 제2 도전층(ML2) 각각은 단층구조를 갖거나, 제3 방향축(DR3)을 따라 적층된 다층 구조를 가질 수 있다. 단층구조의 도전층(ML1, ML2)은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 또는 이들의 합금을 포함할 수 있다. 투명 도전층은 인듐주석산화물(indium tin oxide, ITO), 인듐아연산화물(indium zinc oxide, IZO), 산화아연(zinc oxide, ZnO), 인듐아연주석산화물(indium zinc tin oxide, IZTO) 등과 같은 투명한 전도성산화물을 포함할 수 있다. 또한, 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다.
다층구조의 도전층(ML1, ML2)은 금속층들을 포함할 수 있다. 금속층들은 예컨대 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)의 3층 구조를 가질 수 있다. 다층구조의 도전층(ML1, ML2)은 적어도 하나의 금속층 및 적어도 하나의 투명 도전층을 포함할 수 있다.
감지 절연층(IPV) 및 커버 절연층(OPV)은 각각 무기 재료 또는 유기 재료로 형성된 것일 수 있다. 예를 들어, 감지 절연층(IPV)은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함하는 것일 수 있다. 또한, 예를 들어 커버 졀연층(OPV)은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 및 페릴렌계 수지 중 적어도 하나를 포함하는 것일 수 있다.
입력센서층(TP)은 평탄부(FP) 및 돌출 패턴부(EPT)를 포함하는 것일 수 있다. 평탄부(FP)는 도전층(ML1, ML2) 및 적어도 하나의 절연층(BS-TP, IPV, OPV)을 포함하는 것일 수 있다. 또한, 홀 영역(HA)에서 평탄부(FP)는 적층된 절연층들(BS-TP, IPV, OPV)을 포함하는 것일 수 있다. 또한, 입력센서층(TP)은 홀 영역(HA)에서 적어도 하나의 절연층(BS-TP, IPV, OPV)으로 형성된 돌출 패턴부(EPT)를 포함할 수 있다.
돌출 패턴부(EPT)는 평탄화층(OC) 상에 배치되고 평탄화층(OC)의 상부면으로부터 돌출된 복수 개의 돌출부들(EP) 및 돌출부들(EP) 사이에 정의된 오목부(OP)를 포함하는 것일 수 있다. 도 6에서는 4개의 돌출부들(EP)을 도시하였으나, 돌출부들(EP)의 개수, 돌출부들(EP) 각각의 크기, 및 돌출부들(EP) 사이의 이격 간격이 도시된 것에 한정되지 않는다. 예를 들어, 돌출부들(EP)의 제1 방향축(DR1) 방향으로의 폭은 관통홀(HH)에서 이격되는 방향으로 점차적으로 증가하거나, 또는 점차적으로 커질 수 있다. 또한, 돌출부들(EP)의 제1 방향축(DR1) 방향으로의 폭은 모두 동일하지 않고 랜덤한 폭을 가지도록 형성될 수도 있다. 한편, 돌출부들(EP) 사이의 이격 간격에 해당하는 오목부(OP)의 제1 방향축(DR1) 방향으로의 폭도 관통홀(HH)에서 이격되는 방향으로 점차적으로 증가하거나, 또는 점차적으로 커질 수 있으며, 또한 랜덤한 폭을 가질 수도 있다.
오목부(OP)에서는 평탄화층(OC)의 상부면이 노출될 수 있다. 크랙댐(CDM)과 중첩하는 부분에서 표시 모듈(DM)의 평탄화층(OC)의 일부가 오목부(OP)에서 노출될 수 있다.
돌출부들(EP)의 제3 방향축(DR3) 방향으로의 높이는 평탄부(FP)의 높이에 대응하는 것일 수 있다. 예를 들어, 돌출부들(EP)은 평탄부(FP)와 동일한 높이를 갖도록 제공되어 표시 모듈(DM)의 상부면에서의 단차를 줄일 수 있다.
도 6에 도시된 일 실시예에서, 돌출부들(EP)은 커버 절연층(OPV)과 동일한 공정에서 형성되는 것일 수 있다. 돌출부들(EP)은 커버 절연층(OPV)의 물질로 형성된 것일 수 있다. 예를 들어, 일 실시예에서 돌출부들(EP)은 커버 절연층(OPV)만을 포함하는 것일 수 있다.
도 6을 참조하면, 돌출 패턴부(EPT)는 크랙댐(CDM)에 중첩하는 것일 수 있다. 일 실시예의 표시 모듈(DM)에서 관통홀(HH)에 가장 인접한 돌출 패턴부(EPT)의 돌출부(EP)는 측벽(SS-H)에서 이격되어 배치될 수 있다. 일 실시예에서, 관통홀(HH)을 형성하는 컷팅라인이 되는 측벽(SS-H)의 연장면과 돌출부(EP)의 엣지가 일치되지 않을 수 있다. 즉, 돌출 패턴부(EPT)에서 관통홀(HH)에 인접한 돌출부(EP)의 엣지는 측벽(SS-H)에서 연장되는 가상의 연장면(IML)과 일치되지 않는 것일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 돌출부(EP)의 엣지는 측벽(SS-H)에서 연장되는 가상의 연장면(IML)과 일치되는 것일 수 있다.
도 6에 도시된 일 실시예의 표시 모듈(DM)에서 돌출 패턴부(EPT)는 크랙댐(CDM)에 중첩하고, 댐부(DMP)에 비중첩하는 것일 수 있다. 일 실시예의 표시 모듈(DM)에서 댐부(DMP)는 절연층들(BS-TP, IPV, OPV)이 적층된 평탄부(FP)와 중첩하는 것일 수 있다.
관통홀(HH)을 정의하는 측벽(SS-H)에서 표시층(DP), 평탄화층(OC) 및 입력센서층(TP)의 일 부분이 노출될 수 있다. 도 6에 도시된 일 실시예의 표시 모듈(DM)에서 측벽(SS-H)은 표시층(DP) 일부의 노출면 및 평탄화층(OC)의 노출면으로 정의될 수 있다. 일 실시예에서 측벽(SS-H)은 표시층(DP)의 베이스층(BS), 회로층(CL)의 일부, 봉지층(ENL)의 일부, 및 평탄화층(OC)이 노출되어 정의된 부분일 수 있다.
일 실시예의 표시 장치는 관통홀 주변에 입력센서층의 적어도 하나의 절연층으로 형성된 돌출 패턴부를 배치하여 관통홀 형성 시 발생하는 스트레스에 의해 크랙이 발생하여 표시 영역 측으로 전달하는 것을 방지함으로써 개선된 신뢰성 및 내구성을 나타낼 수 있다.
이하, 도 7 내지 도 13을 참조하여 일 실시예에 따른 표시 모듈에 대하여 설명한다. 도 7 내지 도 13을 참조하여 설명하는 일 실시예에 대하여 도 1 내지 도 6을 참조하여 설명한 내용과 중복되는 내용은 다시 설명하지 않으며 차이점을 위주로 설명한다.
도 7에 도시된 일 실시예의 표시 모듈(DM-1)은 돌출 패턴부(EPT)의 구성에 있어서 상술한 도 6의 표시 모듈(DM)과 차이가 있다. 일 실시예의 표시 모듈(DM-1)에서 돌출 패턴부(EPT)는 복수 개의 돌출부들(EP) 및 돌출부들(EP) 사이에 정의된 오목부(OP)를 포함한다. 또한, 일 실시예에서 돌출부들(EP) 각각은 베이스 절연층(BS-TP) 및 감지 절연층(IPV)을 포함하는 것일 수 있다.
일 실시예에서 돌출부들(EP) 각각은 베이스 절연층(BS-TP) 및 감지 절연층(IPV)을 포함하며, 커버 절연층(OPV)을 미포함하도록 형성된 것일 수 있다. 오목부(OP)에서 평탄화층(OC)의 상부면이 노출될 수 있다.
또한, 도 7에 도시된 일 실시예에서 돌출 패턴부(EPT)는 크랙댐(CDM)에 중첩하고 댐부(DMP)에 비중첩하는 것일 수 있다. 또한, 댐부(DMP)는 평탄부(FP)와 중첩하는 것일 수 있다.
도 7에 도시된 일 실시예에서, 제3 방향축(DR3) 방향으로의 돌출부(EP)의 높이는 평탄부(FP)의 높이보다 낮은 것일 수 있다. 관통홀(HH)에 인접한 돌출부(EP)의 높이가 평탄부(FP) 높이보다 낮도록 하여 관통홀(HH) 주번에서의 입력센서층(TP)의 중립면(Neutral Plane)의 높이를 낮춤으로써 관통홀(HH) 형성 시의 스트레스를 감소시킬 수 있다.
도 7에 도시된 일 실시예에서도 도 6에 도시된 실시예와 유사하게 관통홀(HH)에 인접한 돌출부(EP)의 엣지가 측벽(SS-H)에서 이격되어 위치하는 것일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 돌출부(EP)의 엣지는 측벽(SS-H)에서 연장되는 가상의 연장면과 일치되는 것일 수 있다.
도 8에 도시된 일 실시예의 표시 모듈(DM-2)에서 돌출 패턴부(EPT)는 평탄화층(OC) 상에 배치되며 평탄화층(OC)의 상부면으로부터 돌출된 복수 개의 돌출부들(EP), 돌출부들(EP) 사이에 정의된 오목부(OP) 및, 오목부(OP)를 충전하고 돌출부들(EP)을 커버하는 커버 절연층(OPV)을 포함하는 것일 수 있다. 또한, 돌출부들(EP) 각각은 베이스 절연층(BS-TP) 및 감지 절연층(IPV)을 포함하여 형성된 것일 수 있다.
즉, 일 실시예에서 관통홀(HH)에 인접한 홀 영역(HA)에서 입력센서층(TP)의 베이스 절연층(BS-TP) 및 감지 절연층(IPV)을 패터닝하여 형성된 돌출부들(EP) 및 돌출부들(EP)을 커버하고, 오목부(OP)를 충전하며 평탄부(FP)에서 연장되도록 제공되는 커버 절연층(OPV)을 포함하는 것일 수 있다.
도 8에 도시된 일 실시예의 표시 모듈(DM-2)에서 관통홀(HH)을 정의하는 측벽(SS-H)은 표시층(DP) 일부의 노출면, 평탄화층(OC)의 노출면, 및 입력센서층(TP)의 절연층들(BS-TP, IPV, OPV)의 노출면을 포함하는 것일 수 있다. 즉, 일 실시예에서 관통홀(HH)을 형성하는 컷팅라인은 관통홀(HH)에서 노출되는 입력센서층(TP)의 절연층들(BS-TP, IPV, OPV)의 엣지와 일치하는 것일 수 있다.
한편, 도 8에 도시된 것과 한정되지 않으며 일 실시예에서 관통홀(HH)을 정의하는 측벽(SS-H)은 표시층(DP) 일부의 노출면, 평탄화층(OC)의 노출면, 및 커버 절연층(OPV)의 노출면을 포함하는 것일 수 있다. 즉, 일 실시예에서 관통홀(HH)을 형성하는 컷팅라인은 관통홀(HH)에서 노출되는 커버 절연층(OPV)의 엣지와 일치하며 베이스 절연층(BS-TP) 및 감지 절연층(IPV)의 엣지는 관통홀(HH)에서 노출되지 않을 수 있다.
도 9에 도시된 일 실시예의 표시 모듈(DM-3)에 포함된 입력센서층(TP)은 홀 영역(HA)에 대응하여, 평탄부(FP), 돌출 패턴부(EPT), 및 엣지 평탄부(FP-a)를 포함하는 것일 수 있다. 엣지 평탄부(FP-a)는 돌출 패턴부(EPT)와 관통홀(HH) 사이에 배치된 것일 수 있다.
엣지 평탄부(FP-a)는 순차적으로 적층된 베이스 절연층(BS-TP), 감지 절연층(IPV), 및 커버 절연층(OPV)을 포함하는 것일 수 있다. 도 9에서 도시된 일 실시예의 표시 모듈(DM-3)에서 돌출부들(EP)은 도 7에 도시된 일 실시예의 표시 모듈(DM-1)과 같이 베이스 절연층(BS-TP) 및 감지 절연층(IPV)을 포함하고, 커버 절연층(OPV)을 포함하지 않는 것일 수 있다.
일 실시예의 표시 모듈(DM-3)에서 돌출 패턴부(EPT)는 크랙댐(CDM)과 중첩하고, 평탄부(FP)는 댐부(DMP)와 중첩하며, 엣지 평탄부(FP-a)는 크랙댐(CDM)과 비중첩하며 관통홀(HH)의 측벽(SS-H)을 정의하는 것일 수 있다. 즉, 관통홀(HH)을 형성하는 컷팅라인(CL-TP)은 순차적으로 적층된 베이스 절연층(BS-TP), 감지 절연층(IPV), 및 커버 절연층(OPV)을 포함하는 엣지 평탄부(FP-a)의 노출면을 포함하는 것일 수 있다.
도 10에 도시된 일 실시예의 표시 모듈(DM-3a)은 도 9에 도시된 일 실시예의 표시 모듈(DM-3)과 비교하여 엣지 평탄부(FP-a)의 상부면 형상에 있어서 차이가 있다. 도 10을 참조하면, 관통홀(HH)에 인접한 부분에서의 커버 절연층(OPV)의 상부면의 높이(H2)가 관통홀(HH)에서 이격된 부분에서의 커버 절연층(OPV)의 상부면의 높이(H1)보다 높은 것일 수 있다. 한편, 일 실시예에서 엣지 평탄부(FP-a)의 상부면은 커버 절연층(OPV)의 상부면에 해당하며, 엣지 평탄부(FP-a)에서의 커버 절연층(OPV)의 상부면의 높이는 평탄화층(OC)의 상부면을 기준으로 한 것에 해당한다.
일 실시예에서 관통홀(HH)에 인접한 엣지 평탄부(FP-a)의 상부면 엣지(C-ED)는 평탄화층(OC)에서 이격되는 방향으로 올라간 형태를 갖는 것일 수 있다. 즉, 관통홀(HH) 가공 시 커버 절연층(OPV)의 변형이 일어날 수 있으며, 관통홀(HH)에 인접한 부분에서 커버 절연층(OPV)의 상면은 상측 방향으로 올라간 형태일 수 있다.
한편, 도 8을 참조하여 설명한 일 실시예의 표시 모듈(DM-2)에서도 도시된 것과 달리 관통홀(HH)에 인접한 돌출 패턴부(EPT)의 상부면이 평탄화층(OC)에서 이격되는 방향으로 올라간 형태일 수 있다.
하지만, 실시예가 이에 한정되는 것은 아니며, 관통홀(HH)을 정의하는 측벽(SS-H)을 구성하는 입력센서층(TP)의 절연층들의 노출면은 제2 방향축(DR2) 및 제3 방향축(DR3)이 정의하는 평면과 나란하지 않고, 경사지게 형성될 수도 있다.
도 11을 참조하면, 일 실시예의 표시 모듈(DM-4)에서 돌출 패턴부(EPT)는 댐부(DMP)에 중첩하는 것일 수 있다. 즉, 일 실시예에서, 돌출 패턴부(EPT)는 관통홀(HH)에서 이격되어 표시 영역(AA)에 인접하도록 배치될 수 있다.
일 실시예에서, 돌출 패턴부(EPT)는 댐부(DMP)와 중첩하고 크랙댐(CDM)과 비중첩하는 것일 수 있다. 입력센서층(TP)은 돌출 패턴부(EPT)와 관통홀(HH) 사이에 배치된 엣지 평탄부(FP-a)를 포함할 수 있다. 엣지 평탄부(FP-a)는 크랙댐(CDM)과 중첩하는 것일 수 있다.
돌출 패턴부(EPT)는 평탄화층(OC) 상에 배치되며 평탄화층(OC)의 상부면으로부터 돌출된 복수 개의 돌출부들(EP), 돌출부들(EP) 사이에 정의된 오목부(OP) 및, 오목부(OP)를 충전하고 돌출부들(EP)을 커버하는 커버 절연층(OPV)을 포함하는 것일 수 있다. 또한, 돌출부들(EP) 각각은 베이스 절연층(BS-TP) 및 감지 절연층(IPV)을 포함하여 형성된 것일 수 있다. 일 실시예의 표시 모듈(DM-4)에서 홀 영역(HA)에 대응하는 입력센서층(TP) 전체에서 커버 절연층(OPV)이 배치되어, 입력센서층(TP) 상부면에서의 단차를 줄일 수 있다.
도 11에 도시된 일 실시예의 표시 모듈(DM-4)에서 관통홀(HH)을 정의하는 측벽(SS-H)은 표시층(DP) 일부의 노출면, 평탄화층(OC)의 노출면, 및 입력센서층(TP)의 절연층들(BS-TP, IPV, OPV)의 노출면을 포함하는 것일 수 있다. 즉, 일 실시예에서 관통홀(HH)을 형성하는 컷팅라인은 관통홀(HH)에서 노출되는 입력센서층(TP)의 절연층들(BS-TP, IPV, OPV)의 엣지와 일치하는 것일 수 있다.
도 12에 도시된 일 실시예의 표시 모듈(DM-5)은 도 8에 도시된 일 실시예의 표시 모듈(DM-2)과 비교하여 돌출 패턴부(EPT)가 댐부(DMP)까지 확장되어 제공된 것에서 차이가 있다. 돌출 패턴부(EPT)의 돌출부들(EP)은 크랙댐(CDM) 및 댐부(DMP)와 중첩하는 것일 수 있다.
돌출부들(EP) 각각은 베이스 절연층(BS-TP) 및 감지 절연층(IPV)을 포함하여 형성된 것일 수 있다. 돌출 패턴부(EPT)는 돌출부들(EP)을 커버하는 커버 절연층(OPV)을 포함하는 것일 수 있다. 일 실시예에서 관통홀(HH)의 측벽(SS-H)은 표시층(DP) 일부의 노출면, 평탄화층(OC)의 노출면, 및 커버 절연층(OPV)의 노출면을 포함하는 것일 수 있다.
한편, 도 12에 도시된 것과 달리, 관통홀(HH)에 인접한 커버 절연층(OPV)의 상부면 엣지는 도 10에서 설명한 것과 같이 평탄화층(OC)에서 이격되는 방향으로 상측으로 변형된 것이거나 또는 측벽(SS-H)을 구성하는 커버 절연층(OPV)의 노출면이 평탄화층(OC)의 상면에 대하여 경사를 갖도록 제공될 수도 있다.
도 6 내지 도 12에 도시된 표시 모듈 등은 관통홀(HH) 주변에 배치된 돌출 패턴부(EPT)를 포함하는 일 실시예들을 예시적으로 나타낸 것으로, 실시예가 도시된 형태로 한정되는 것은 아니다. 도 6 내지 도 12를 참조하여 설명한 일 실시예에서 돌출 패턴부(EPT)의 위치, 돌출 패턴부(EPT)에 포함된 돌출부들(EP)을 구성하는 절연층의 종류, 관통홀(HH)을 정의하는 측벽(SS-H)의 구성은 다양하게 조합될 수 있다.
도 13에 도시된 일 실시예의 표시 모듈(DM-a)은 도 6에서 도시된 일 실시예의 표시 모듈(DM)과 비교하여 표시층(DP)의 구성에 있어서 일부 차이가 있다.
도 13에 도시된 일 실시예의 표시 모듈(DM-a)에서 표시층(DP)에는 복수 개의 그루브들(GV1 내지 GV5)이 정의될 수 있다. 그루브들(GV1 내지 GV5)은 회로층(CL)에 정의될 수 있다. 예를 들어, 그루브들(GV1 내지 GV5)은 버퍼층(BFL)에 정의되며 베이스층(BS) 방향으로 오목하게 정의된 부분일 수 있다. 도 13에서는 제1 내지 제5 그루브(GV1 내지 GV5)를 도시하였으나, 그루브의 개수가 이에 한정되는 것은 아니다.
한편, 도시되지는 않았으나 평면 상에서 보았을 때, 그루브들(GV1 내지 GV5) 각각은 관통홀(HH)을 감싸는 형상을 가질 수 있다. 그루브들(GV1 내지 GV5)은 외부 수분이나 산소의 침투 경로를 차단하여 표시 영역(AA)에 배치된 소자들의 손상을 방지할 수 있다. 또한, 그루브들(GV1 내지 GV5)은 관통홀(HH) 가공 시 발생할 수 있는 크랙의 전파를 차단하는 역할을 하는 것일 수 있다. 일 실시예의 표시 모듈(DM-a)은 크랙댐을 포함하지 않고, 관통홀(HH)에 인접하여 배치된 복수 개의 그루브들(GV1 내지 GV5)을 포함하는 것일 수 있다.
도 13에서는 하나의 그루브(GV1)가 댐부(DMP)의 내측 즉, 관통홀(HH)에서 이격되어 표시 영역(AA)에 인접하여 정의된 것으로 도시되었으나 실시예가 이에 한정되는 것은 아니다. 댐부(DMP)의 내측에 복수 개의 그루브들이 정의되거나, 이와 달리 그루브들(GV1 내지 GV5)은 댐부(DMP)의 외측으로 관통홀(HH)에 인접하여 정의된 것일 수 있다.
도 13에 도시된 일 실시예에서 돌출 패턴부(EPT)는 돌출부들(EP) 및 돌출부들(EP) 사이에 정의된 오목부(OP)를 포함하는 것일 수 있다. 오목부(OP)에서는 평탄화층(OC)의 상부면이 노출될 수 있다. 또한, 일 실시예의 표시 모듈(DM-a)에서 돌출부(EP)는 커버 절연층(OPV)으로 형성된 것일 수 있다.
일 실시예에서, 돌출 패턴부(EPT)는 일부의 그루브들(GV4, GV5)과 중첩하며, 나머지 그루브들(GV1 내지 GV3)은 평탄부(FP)와 중첩하는 것일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니다. 돌출 패턴부가 적어도 하나의 그루브들(GV1 내지 GV5)에 중첩하여 배치되는 경우에 있어서, 도 7 내지 도 12에서 도시하여 설명한 다양한 형태의 돌출 패턴부의 형상이 도 13의 실시예에 적용될 수 있다.
일 실시예의 표시 장치는 관통홀이 정의된 홀 영역을 포함하고, 홀 영역에 대응하여 입력센서층의 절연층들로 형성된 돌출 패턴부를 포함하여 관통홀 형성 시 발생할 수 있는 크랙의 전파가 차단된 특성을 나타낼 수 있다. 이에 따라, 일 실시예의 표시 장치는 표시 영역의 소자들의 손상이 방지되어 개선된 신뢰성 및 내구성을 나타낼 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DD : 표시 장치 HH : 관통홀
HA : 홀 영역 DP : 표시층
TP : 입력센서층 OC : 평탄화층
EPT : 돌출 패턴부

Claims (24)

  1. 표시 영역, 및 상기 표시 영역에 인접하고 관통홀이 정의된 홀 영역을 포함하는 표시층; 및
    상기 표시층 상에 배치되고, 도전층 및 적어도 하나의 절연층을 포함하는 평탄부, 및 상기 적어도 하나의 절연층을 포함하여 상기 홀 영역에 대응하여 제공된 돌출 패턴부를 포함하는 입력센서층; 을 포함하는 표시 장치.
  2. 제 1항에 있어서,
    상기 홀 영역에서 상기 표시층과 상기 입력센서층 사이에 배치된 평탄화층을 더 포함하고,
    상기 돌출 패턴부는 상기 평탄화층 상에 배치되며, 상기 평탄화층의 상부면으로부터 돌출된 복수 개의 돌출부들, 및 상기 돌출부들 사이에 정의된 오목부를 포함하는 표시 장치.
  3. 제 2항에 있어서,
    평면 상에서 상기 돌출부들 각각은 상기 관통홀을 감싸는 링 형상인 표시 장치.
  4. 제 2항에 있어서,
    상기 입력센서층은 순차적으로 적층된 베이스 절연층, 감지 절연층, 및 커버 절연층을 포함하고,
    상기 돌출부들은 상기 베이스 절연층, 상기 감지 절연층, 및 상기 커버 절연층 중 적어도 하나를 포함하여 형성된 표시 장치.
  5. 제 4항에 있어서,
    상기 평탄부는 순차적으로 적층된 상기 베이스 절연층, 상기 감지 절연층, 및 상기 커버 절연층을 포함하고,
    상기 돌출부들은 상기 커버 절연층만을 포함하는 표시 장치.
  6. 제 4항에 있어서,
    상기 평탄부는 순차적으로 적층된 상기 베이스 절연층, 상기 감지 절연층, 및 상기 커버 절연층을 포함하고,
    상기 돌출부들은 상기 베이스 절연층 및 상기 감지 절연층을 포함하고, 상기 커버 절연층을 포함하지 않는 표시 장치.
  7. 제 4항에 있어서,
    상기 평탄부는 순차적으로 적층된 상기 베이스 절연층, 상기 감지 절연층, 및 상기 커버 절연층을 포함하고,
    상기 돌출부들은 상기 베이스 절연층 및 상기 감지 절연층을 포함하고, 상기 커버 절연층을 미포함하며,
    상기 돌출 패턴부는 상기 오목부를 충전하고 상기 돌출부들을 커버하는 상기 커버 절연층을 더 포함하는 표시 장치
  8. 제 7항에 있어서,
    상기 관통홀을 정의하는 상기 관통홀의 측벽은 상기 표시층 일부의 노출면, 상기 평탄화층의 노출면, 및 상기 커버 절연층의 노출면을 포함하는 표시 장치.
  9. 제 8항에 있어서,
    상기 관통홀에 인접한 부분에서의 상기 커버 절연층의 상부면의 높이가 상기 관통홀에서 이격된 부분에서의 상기 커버 절연층의 상부면의 높이보다 높으며, 상기 상부면의 높이는 상기 평탄화층을 기준으로 한 것인 표시 장치.
  10. 제 8항에 있어서,
    상기 관통홀에 인접한 부분에서의 상기 커버 절연층의 상부면 엣지는 상기 평탄화층에서 이격되는 방향으로 올라간 형태인 표시 장치.
  11. 제 4항에 있어서,
    상기 입력센서층은 상기 돌출 패턴부와 상기 관통홀 사이에 배치된 엣지 평탄부를 더 포함하고,
    상기 엣지 평탄부는 순차적으로 적층된 상기 베이스 절연층, 상기 감지 절연층, 및 상기 커버 절연층을 포함하는 표시 장치.
  12. 제 2항에 있어서,
    상기 관통홀을 정의하는 상기 관통홀의 측벽은 상기 표시층 일부의 노출면 및 상기 평탄화층의 노출면을 포함하는 표시 장치.
  13. 제 2항에 있어서,
    상기 표시층은
    베이스층;
    상기 베이스층 상에 배치된 회로층;
    상기 회로층 상에 배치된 표시 소자층; 및
    상기 표시 소자층을 커버하는 봉지층; 을 포함하는 표시 장치.
  14. 제 13항에 있어서,
    상기 표시층은
    상기 홀 영역에 대응하여 상기 베이스층 상에 배치되고, 상기 평탄화층 방향으로 돌출된 댐부; 및
    상기 댐부와 상기 관통홀 사이에서 상기 베이스층 상에 배치되고, 상기 평탄화층 방향으로 돌출되며 상기 댐부보다 낮은 높이의 크랙댐; 을 더 포함하는 표시 장치.
  15. 제 14항에 있어서,
    상기 크랙댐은 상기 돌출 패턴부와 중첩하고, 상기 댐부는 상기 평탄부와 중첩하는 표시 장치.
  16. 제 14항에 있어서,
    상기 돌출 패턴부는 상기 댐부와 중첩하고, 상기 크랙댐과 비중첩하는 표시 장치.
  17. 제 14항에 있어서,
    상기 돌출 패턴부는 상기 크랙댐 및 상기 댐부와 중첩하는 표시 장치.
  18. 제 13항에 있어서,
    상기 표시층은 상기 홀 영역에 대응하여 상기 베이스층 방향으로 오목하게 함몰되어 상기 회로층에 정의된 복수 개의 그루브들을 포함하고,
    상기 돌출 패턴부는 상기 그루브들 중 적어도 하나와 중첩하는 표시 장치.
  19. 표시 영역 및 상기 표시 영역에 인접하고 관통홀이 정의된 홀 영역을 포함하는 표시층;
    상기 표시층 상에서 상기 홀 영역에 대응하여 배치된 평탄화층; 및
    상기 표시층 상에 배치되고, 도전층 및 적어도 하나의 절연층을 포함하는 입력센서층; 을 포함하고,
    상기 표시층은
    베이스층;
    상기 베이스층 상에 배치된 회로층;
    상기 회로층 상에 배치된 표시 소자층;
    상기 표시 소자층을 커버하는 봉지층; 및
    상기 베이스층 상에 배치되고 상기 평탄화층 방향으로 돌출되어 상기 홀 영역에 대응하여 배치된 크랙댐; 을 포함하고,
    상기 입력센서층은 상기 크랙댐에 중첩하여 상기 평탄화층 상에 배치되며, 상기 적어도 하나의 절연층을 포함하여 형성된 돌출 패턴부를 포함하는 표시 장치.
  20. 제 19항에 있어서,
    상기 적어도 하나의 절연층은 순차적으로 적층된 베이스 절연층, 감지 절연층, 및 커버 절연층을 포함하고,
    상기 돌출 패턴부는
    상기 커버 절연층으로 형성된 복수 개의 돌출부들; 및
    상기 돌출부들 사이에 정의되고, 상기 평탄화층의 상부면을 노출시키는 오목부; 를 포함하는 표시 장치.
  21. 제 20항에 있어서,
    평면 상에서 상기 돌출부들 각각은 상기 관통홀을 감싸는 링 형상인 표시 장치.
  22. 전자 모듈; 및
    상기 전자 모듈과 중첩하여 관통홀이 각각 정의된 표시층과 입력센서층, 및 상기 관통홀을 감싸고 상기 표시층과 상기 입력센서층 사이에 배치된 평탄화층을 포함하는 표시 모듈; 을 포함하고,
    상기 입력센서층은 상기 평탄화층 상에 배치되고 상기 관통홀을 감싸고 배치된 돌출 패턴부를 포함하는 표시 장치.
  23. 제 22항에 있어서,
    상기 입력센서층은 순차적으로 적층된 베이스 절연층, 감지 절연층, 및 커버 절연층을 포함하고,
    상기 돌출 패턴부는 상기 베이스 절연층, 상기 감지 절연층, 및 상기 커버 절연층 중 적어도 하나를 포함하여 형성된 복수 개의 돌출 패턴부들을 포함하는 표시 장치.
  24. 제 23항에 있어서,
    상기 표시층은
    베이스층;
    상기 베이스층 상에 배치된 회로층;
    상기 회로층 상에 배치된 표시 소자층;
    상기 표시 소자층을 커버하는 봉지층; 및
    상기 베이스층 상에 배치되고 상기 평탄화층 방향으로 돌출되어 상기 관통홀에 인접하여 배치된 크랙댐; 을 포함하고,
    상기 돌출 패턴부는 상기 크랙댐에 중첩하는 표시 장치.
KR1020210025828A 2021-02-25 2021-02-25 표시 장치 Pending KR20220121964A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210025828A KR20220121964A (ko) 2021-02-25 2021-02-25 표시 장치
US17/667,728 US20220271097A1 (en) 2021-02-25 2022-02-09 Display device
CN202210155767.6A CN114975531A (zh) 2021-02-25 2022-02-21 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210025828A KR20220121964A (ko) 2021-02-25 2021-02-25 표시 장치

Publications (1)

Publication Number Publication Date
KR20220121964A true KR20220121964A (ko) 2022-09-02

Family

ID=82900922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210025828A Pending KR20220121964A (ko) 2021-02-25 2021-02-25 표시 장치

Country Status (3)

Country Link
US (1) US20220271097A1 (ko)
KR (1) KR20220121964A (ko)
CN (1) CN114975531A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020202247A1 (ja) * 2019-03-29 2020-10-08 シャープ株式会社 表示装置
JP2024037350A (ja) * 2022-09-07 2024-03-19 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102454664B1 (ko) * 2014-06-25 2022-10-14 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102388711B1 (ko) * 2015-04-27 2022-04-20 삼성디스플레이 주식회사 표시 장치
CN110828387B (zh) * 2018-08-10 2021-10-22 财团法人工业技术研究院 保护结构以及具有此保护结构的电子装置
US10541380B1 (en) * 2018-08-30 2020-01-21 Samsung Display Co., Ltd. Display device with substrate comprising an opening and adjacent grooves
KR102563782B1 (ko) * 2018-10-19 2023-08-04 엘지디스플레이 주식회사 표시 장치
KR102724703B1 (ko) * 2018-10-23 2024-11-01 삼성디스플레이 주식회사 디스플레이 장치 및 디스플레이 장치를 제조하기 위한 마스크
KR102712664B1 (ko) * 2019-06-18 2024-10-04 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
CN114975531A (zh) 2022-08-30
US20220271097A1 (en) 2022-08-25

Similar Documents

Publication Publication Date Title
US12349586B2 (en) Electronic display device having plurality of openings in common electrode overlapping transmission portions of blocking pattern, and method for manufacturing the same
KR102787594B1 (ko) 표시장치
CN218456643U (zh) 显示装置和包括该显示装置的电子装置
US11861126B2 (en) Electronic device including a sensor layer with increased sensing sensitivity
US11616214B2 (en) Display device
KR20210070457A (ko) 입력 감지 유닛 및 이를 포함한 표시장치
KR102952961B1 (ko) 표시 장치
KR20220121964A (ko) 표시 장치
KR20240109646A (ko) 표시 패널 및 이의 제조 방법
KR102886667B1 (ko) 전자 장치
US12527210B2 (en) Display device
KR20200018535A (ko) 표시모듈
US11513652B2 (en) Display device
KR102813393B1 (ko) 전자 장치
KR102418976B1 (ko) 표시모듈
KR20240065423A (ko) 표시패널 및 이의 제조방법
KR20220120737A (ko) 표시장치
CN222128618U (zh) 显示装置
KR20210114595A (ko) 표시 장치
US12504857B2 (en) Display device
US20230225175A1 (en) Display panel
KR20250046377A (ko) 표시 패널 및 이의 제조 방법
KR20260026635A (ko) 표시장치 및 이의 제조방법
KR20250114158A (ko) 표시 장치 및 그 표시 장치의 제조 방법
KR20250152123A (ko) 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E13 Pre-grant limitation requested

Free format text: ST27 STATUS EVENT CODE: A-2-3-E10-E13-LIM-X000 (AS PROVIDED BY THE NATIONAL OFFICE)

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11 Amendment of application requested

Free format text: ST27 STATUS EVENT CODE: A-2-2-P10-P11-NAP-X000 (AS PROVIDED BY THE NATIONAL OFFICE)

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

F13 Ip right granted in full following pre-grant review

Free format text: ST27 STATUS EVENT CODE: A-3-4-F10-F13-REX-PX0701 (AS PROVIDED BY THE NATIONAL OFFICE)

PX0701 Decision of registration after re-examination

St.27 status event code: A-3-4-F10-F13-rex-PX0701