KR20220146468A

KR20220146468A - 전원 제어 디바이스, dc-dc 컨버터, 및 ac-dc 컨버터

Info

Publication number: KR20220146468A
Application number: KR1020227029307A
Authority: KR
Inventors: 요시노리 사또; 사또루 나떼
Original assignee: 로무 가부시키가이샤
Priority date: 2020-02-27
Filing date: 2020-10-29
Publication date: 2022-11-01
Also published as: US20230062534A1; CN115211015A; US12081129B2; JP7572421B2; JPWO2021171700A1; WO2021171700A1

Abstract

전원 제어 디바이스는 버스트 동작에서 경부하를 검출할 때 통상 모드로부터 저전력 모드로의 변경을 달성하도록 구성된 모드 설정기, 및 저전력 모드로의 변경에 응답하여, 스위칭 트랜지스터의 최소 온-시간을 제1 최소 온-시간으로부터 제1 최소 온-시간보다 긴 제2 최소 온-시간으로 변경하도록 구성된 최소 온-시간 설정기를 포함한다.

Description

전원 제어 디바이스, DC-DC 컨버터, 및 AC-DC 컨버터

본 발명은 절연형 DC-DC 컨버터용 전원 제어 디바이스에 관한 것이다.

플라이백 DC-DC 컨버터들은 AC-DC 컨버터들 등에 사용하기 위한 전원 회로들로서 통상적으로 사용된다. 플라이백 컨버터(플라이백 타입의 DC-DC 컨버터)는 절연형 DC-DC 컨버터이다.

이러한 플라이백 컨버터들의 일례가 특허 문헌 1에 개시되어 있다. 특허 문헌 1에 개시된 플라이백 컨버터는 경부하 상태 하에서 스위칭 손실로 인한 효율 저하를 억제하기 위해 간헐 모드(버스트 모드)에서 동작하는 기능을 갖는다.

일본 미심사 특허 공개 제2019-68684호

현재, 전술한 바와 같은 플라이백 컨버터에 대해, 간헐적 모드에서의 동작 동안 효율의 추가 개선이 요구되고 있다.

상술한 상황을 감안하여, 본 발명은 경부하 하에서의 효율을 향상시킬 수 있는 전원 제어 디바이스를 제공하는 것을 목적으로 한다.

본 명세서에 개시된 것의 일 양태에 따르면, 전원 제어 디바이스는 절연형 DC-DC 컨버터에 사용하기 위한 것이다. DC-DC 컨버터는: 1차 권선과 2차 권선을 갖는 변압기; 및 1차 권선에 접속된 스위칭 트랜지스터를 포함한다. 전원 제어 디바이스는: DC-DC 컨버터의 출력 전압에 기초하여 생성된 피드백 신호에 따라 듀티를 갖는 제어 펄스 신호를 생성하여, 제어 펄스 신호에 기초하여 스위칭 트랜지스터를 구동 및 제어하도록 구성된 제어 펄스 생성기; 및 피드백 신호를 임계값과 비교하여 비교 결과로서 버스트 인에이블 신호를 생성하도록 구성된 버스트 비교기를 포함한다. 제어 펄스 생성기는 버스트 인에이블 신호의 레벨에 따라 스위칭 트랜지스터를 구동하는 것과 구동하지 않는 것 사이에서 교대하게 하여, 스위칭 트랜지스터에서의 스위칭을 간헐적으로 수행하는 버스트 동작을 수행하도록 구성된다. 전원 제어 디바이스는: 버스트 동작에서 경부하를 검출하면, 모드를 통상 모드로부터 저전력 모드로 변경하도록 구성된 모드 설정기; 및 모드가 저전력 모드로 변경될 때, 스위칭 트랜지스터의 최소 온-시간을 제1 최소 온-시간으로부터 제1 최소 온-시간보다 긴 제2 최소 온-시간으로 변경하도록 구성된 최소 온-시간 설정기를 추가로 포함한다(제1 구성).

전술한 제1 구성에서, 바람직하게는, 모드 설정기는 스위칭 트랜지스터가 구동되는 버스트 디스에이블 기간 동안 제어 펄스 신호의 펄스들의 수를 카운트함으로써 경부하를 검출하도록 구성된다(제2 구성).

전술한 제2 구성에서, 바람직하게는, 모드 설정기는 모드가 저전력 모드로 변경된 후에, 버스트 디스에이블 기간 동안 제어 펄스 신호의 펄스들의 수를 카운트하고, 펄스들의 수가 미리 결정된 수에 도달할 때, 즉시 모드를 통상 모드로 변경하도록 구성된다(제3 구성).

전술한 제2 또는 제3 구성에서, 바람직하게는, 모드 설정기는: 버스트 인에이블 신호에 따라 리셋 상태와 리셋-해제 상태 사이에서 스위칭하기 위한 펄스들의 수를 카운트하도록 구성된 제1 카운터; 제1 카운터의 출력에 기초한 신호가 공급되는 클록 단자, 전원 전압이 공급되는 D 단자, 및 버스트 인에이블 신호가 공급되는 리셋 단자를 갖는 제1 D 플립플롭; 제1 D 플립플롭의 Q 출력의 레벨을 반전시키도록 구성된 제1 인버터; 버스트 인에이블 신호의 레벨을 반전시키도록 구성된 제2 인버터; 및 제1 인버터의 출력이 공급되는 D 단자와 제2 인버터의 출력이 공급되는 클록 단자를 갖는 제2 D 플립플롭을 포함한다(제4 구성).

전술한 제4 구성에서, 바람직하게는, 모드 설정기는: 버스트 인에이블 신호와 제2 D 플립플롭의 Q 출력이 공급되는 AND 회로; AND 회로의 출력에 따라 리셋 상태와 리셋-해제 상태 사이에서 스위칭하기 위한 펄스들의 수를 카운트하도록 구성된 제2 카운터; 제2 카운터의 출력의 레벨을 반전시키도록 구성된 제3 인버터; 및 제1 카운터 및 제2 카운터의 출력들이 공급되는 OR 회로를 추가로 포함한다. OR 회로의 출력은 제1 D 플립플롭의 클록 단자에 공급된다. 제3 인버터의 출력은 제2 D 플립플롭의 리셋 단자에 공급된다(제5 구성).

전술한 제1 구성에서, 바람직하게는, 모드 설정기는 스위칭 트랜지스터가 구동되는 버스트 디스에이블 기간과 스위칭 트랜지스터가 구동되지 않는 버스트 인에이블 기간을 포함하는 버스트 주기를 측정함으로써 경부하를 검출하도록 구성된다(제6 구성).

전술한 제6 구성에서, 바람직하게는, 모드 설정기는 모드가 저전력 모드로 변경된 후에, 버스트 디스에이블 기간을 측정하기 시작하고, 측정된 버스트 디스에이블 기간이 미리 결정된 시간 이상이면, 모드를 통상 모드로 변경하도록 구성된다(제7 구성).

전술한 제1 내지 제7 구성 중 어느 하나에 따른 전원 제어 디바이스는, DC-DC 컨버터에 선행하는 단에 공급되는 교류 전압의 레벨을 검출하도록 구성된 교류 전압 검출기를 추가로 포함하는 것이 바람직하다. 최소 온-시간 설정기는 검출된 교류 전압의 레벨에 따라 최소 온-시간을 설정하도록 구성된다(제8 구성).

본 명세서에 개시된 것의 다른 양태에 따르면, 플라이백 타입의 DC-DC 컨버터는 변압기, 스위칭 트랜지스터, 및 전술한 제1 내지 제8 구성 중 어느 하나에 따른 전원 제어 디바이스를 포함한다(제9 구성).

본 명세서에 개시된 것의 또 다른 양태에 따르면, AC-DC 컨버터는 교류 전압이 공급되는 다이오드 브리지, 다이오드 브리지에 후속하는 단에 제공되는 커패시터, 및 전술한 제9 구성에 따른 DC-DC 컨버터를 포함한다.

본 명세서에 개시된 전원 제어 디바이스에 의해, 경부하 하에서의 효율을 향상시킬 수 있다.

도 1은 본 발명의 예시적인 실시예에 따른 AC-DC 컨버터의 구성을 도시하는 도면이고;
도 2는 전원 제어 디바이스의 내부 구성의 일례를 도시하는 도면이고;
도 3은 모드 설정기의 동작 절차를 나타내는 흐름도이고;
도 4는 모드 설정기의 일 구성예를 도시하는 회로도이고;
도 5는 도 4에 도시된 모드 설정기의 동작의 일례를 도시하는 타이밍 차트이고;
도 6은 일 변형예에 따른 모드 설정기의 구성을 도시하는 블록도이고;
도 7은 도 6에 도시된 모드 설정기의 동작의 절차를 나타내는 흐름도이다.

본 발명의 예시적인 실시예들이 첨부 도면들을 참조하여 후술될 것이다.

<AC-DC 컨버터의 구성>

도 1은 본 발명의 예시적인 실시예에 따른 AC-DC 컨버터(100)의 구성을 도시하는 도면이다. AC-DC 컨버터(100)는, 대략 분할된, 입력단을 구성하는 다이오드 브리지(25), 커패시터 C1, 다이오드 D1과 D2, 및 저항 R1과, 입력단에 후속하는 단에 배치되는 플라이백 컨버터(100A)를 포함한다.

다이오드 브리지(25)는 입력 단자 P1에 공급되는 교류 전압 Vac에 대하여 전파 정류(full-wave rectification)를 행하고, 정류된 전압을 출력한다. 커패시터 C1은 다이오드 브리지(25)로부터 공급되는 전압을 평활화하여 직류인 입력 전압 Vin을 생성한다.

플라이백 컨버터(100A)는 플라이백 타입의 DC-DC 컨버터이며, 절연형 스위칭 전원 회로이다. 플라이백 컨버터(100A)는 입력 전압 Vin을 목표 전압에서 안정화된 직류 출력 전압 Vout으로 변환하고, 이를 출력 단자 P2에 접속된 부하(도시되지 않음)에 공급한다.

플라이백 컨버터(100A)는 변압기 T1, 다이오드 D3과 D4, 평활 커패시터 C2, 출력 커패시터 C3, 분압 저항 R11과 R12, 저항 R21와 R22, 포토커플러(30), 션트 레귤레이터(35), 및 전원 제어 디바이스(1)를 포함한다. 플라이백 컨버터(100A)는 또한 전원 제어 디바이스(1)에 외부적으로 접속된 감지 저항 Rcs 및 설정 저항 Rset를 포함한다.

전원 제어 디바이스(1)는 1차측 컨트롤러로서의 IC이며, 스위칭 트랜지스터 M을 내장하고 있다. 여기서, 스위칭 트랜지스터는 IC에 외부적으로 접속될 수 있다. 전원 제어 디바이스(1)는 외부와의 전기적 접속을 확립하기 위한 외부 단자들, 즉 VH 단자, VCC 단자, DRAIN 단자, SOURCE 단자, FB 단자, OFF 단자, 및 GND 단자를 포함한다.

변압기 T1은 1차 권선 W1과 2차 권선 W2를 포함한다. 1차 권선 W1의 한 단자는 입력 전압 Vin의 인가 단자에 접속된다. 1차 권선 W1의 다른 단자는 DRAIN 단자를 통해 NMOS 트랜지스터로서 구성되는 스위칭 트랜지스터 M의 드레인에 접속된다. 스위칭 트랜지스터 M의 소스는 SOURCE 단자를 통해 IC 외부의 감지 저항 Rcs의 한 단자에 접속된다. 감지 저항 Rcs의 다른 단자는 접지 단자에 접속된다. 감지 저항 Rcs는 스위칭 트랜지스터 M을 통과하는 전류 Id를 감지하기 위한 소자이다.

다이오드 D4의 애노드는 2차 권선 W2의 한 단자에 접속된다. 다이오드 D4의 캐소드는 커패시터 C3의 한 단자에 접속된다. 다이오드 D4와 출력 커패시터 C3은 2차 권선 W2를 통과하는 전류를 정류 및 평활화하여 출력 전압 Vout을 생성한다.

플라이백 컨버터(100A)는 다음과 같이 동작한다. 먼저, 스위칭 트랜지스터 M이 턴온될 때, 전류 Id는 1차 권선 W1을 통과하고 자속을 생성하여, 에너지가 변압기 T1에 저장되게 한다. 여기서, 2차 다이오드 D4는 오프이다. 그 후, 스위칭 트랜지스터 M이 턴오프될 때, 변압기 T1에 저장된 에너지가 방출되고, 전류는 이제 온인 다이오드 D4를 통해 통과한다.

플라이백 컨버터(100A)는 피드백 회로 FBC를 포함한다. 피드백 회로 FBC는 분압 저항 R11과 R12, 저항 R21과 R22, 포토커플러(30), 및 션트 레귤레이터(35)를 포함한다.

출력 전압 Vout은 분압 저항 R11과 R12에 의해 분압 전압 Vout으로 분압되어, 션트 레귤레이터(35)에 공급된다. 션트 레귤레이터(35)는 공급된 분압 전압 Vouts과 미리 결정된 목표 전압 사이의 차에 상응하는 전류 Ierr을 생성하고, 전류 Ierr로 포토커플러(30) 내의 발광 소자(301)를 구동한다. 발광 소자(301)는 저항 R21 및 R22에 의해 바이어스된다. 포토커플러(30) 내의 수광 소자(302)를 통해, 전술한 차에 상응하는 피드백 전류 Ifb를 통과시킨다. FB 단자에는, 피드백 전류 Ifb에 상응하는 피드백 신호(전압 신호) Vfb가 나타난다. 전원 제어 디바이스(1)는 피드백 신호 Vfb에 기초하여 듀티가 조정된 제어 펄스 신호를 생성하는 PWM 동작을 수행하고, 제어 펄스 신호에 기초하여 스위칭 트랜지스터 M을 턴온 및 턴오프한다.

변압기 T1의 1차측에는, 보조 권선 W3가 제공된다. 다이오드 D3와 평활 커패시터 C2는 보조 권선 W3를 통과하는 전류를 정류 및 평활화하여 1차측 전원 전압 Vcc를 생성한다. 전원 전압 Vcc는 전원 제어 디바이스(1)의 VCC 단자에 공급된다.

다이오드 D1의 애노드는 입력 단자들 P1 중 한쪽에 접속되고, 다이오드 D2의 애노드는 입력 단자들 P1 중 다른쪽에 접속된다. 다이오드 D1 및 D2의 캐소드는 저항 R1의 한 단자에 함께 접속된다. 저항 R1의 다른 단자는 VH 단자에 접속된다.

교류 전압 Vac가 인가되기 시작할 때, 다이오드 D1과 D2, 및 저항 R1으로 인해, 고전압 Vh가 VH 단자에 공급된다. 고전압 Vh는 시동 동안 평활 커패시터 C2를 충전하기 위해 사용된다.

설정 저항 Rset의 한 단자는 OFF 단자에 접속된다. 설정 저항 Rset는 후술하는 스위칭에서 최소 온-시간을 설정하기 위해 사용된다.

<전원 제어 디바이스의 구성>

다음으로, 전원 제어 디바이스(1)의 구성에 대해서 보다 상세하게 설명할 것이다. 도 2는 전원 제어 디바이스(1)의 내부 구성의 일례를 도시하는 도면이다.

도 2에 도시된 바와 같이, 전원 제어 디바이스(1)는, 단일 칩 상에 통합된, 기동 회로(2), 교류 전압 검출기(3), 풀-업 저항(4), 최소 온-시간 설정기(5), 풀-업 저항(6), 모드 설정기(7), 최소 온-시간 카운터(8), 버스트 비교기(9), 제어 펄스 생성기(10), 드라이버(11), OCP(과전류 보호) 비교기(12), 및 스위칭 트랜지스터 M을 갖는다.

교류 전압 Vac가 인가되기 시작할 때, 고전압 Vh가 VH 단자에 공급된다. 여기서, 전류는 VCC 단자를 통해 기동 회로(2)를 통과하여 평활 커패시터 C2를 충전한다. VCC UVLO가 해제될 때까지 전원 전압 Vcc가 상승하면, 충전이 정지된다.

교류 전압 검출기(3)는 고전압 Vh의 피크 전압을 감지함으로써 교류 전압 Vac(예를 들어, AC 100V, AC 230V 등)의 레벨을 감지한다. 감지된 피크 전압은 최소 온-시간 설정기(5)에서 최소 온-시간을 설정하기 위해 사용된다.

풀-업 저항(4)의 한 단자에는, 내부 전원 전압 Reg가 인가된다. 내부 전원 전압 Reg는 전원 제어 디바이스(1)에서의 내부 전원 전압 생성기(도시되지 않음)에 의해 전원 전압 Vcc에 기초하여 생성된다. 풀-업 저항(4)의 다른 단자는 OFF 단자를 통해 설정 저항 Rset의 한 단자에 접속된다. 설정 저항 Rset의 다른 단자는 접지 단자에 접속된다.

최소 온-시간 설정기(5)는 교류 전압 검출기(3)로부터의 감지 결과에 기초하여 제1 최소 온-시간 Tmin1을 설정한다. 최소 온-시간 설정기(5)는 또한 설정 저항 Rset(개방 상태에 있을 수 있음)의 저항값 및 교류 전압 검출기(3)에 의한 감지 결과에 기초하여 제2 최소 온-시간 Tmin2를 설정한다. 제2 최소 온-시간 Tmin2는 제1 최소 온-시간 Tmin1보다 길다. 후술하는 바와 같이, 제1 최소 온-시간 Tmin1은 통상 모드에서 사용되는 설정값이고, 제2 최소 온-시간 Tmin2는 저전력 모드에서 사용되는 설정값이다.

풀-업 저항(6)의 한 단자에는 내부 전원 전압 Reg가 공급된다. 풀-업 저항(6)의 다른 단자는 FB 단자를 통해 수광 소자(302)에 접속된다. 수광 소자(302)를 통과하는 피드백 전류 Ifb는 FB 단자에서 이하의 식에 의해 표현되는 피드백 신호 Vfb를 생성한다.

Vfb=Reg-R·Ifb(여기서 R은 풀-업 저항(6)의 저항값을 나타냄)

버스트 비교기(9)의 비반전 입력 단자(+)에는 피드백 신호 Vfb가 공급된다. 버스트 비교기(9)의 반전 입력 단자(-)에는 버스트 임계 전압 Vbst1 및 Vbst2가 공급된다. 버스트 비교기(9)는 피드백 신호 Vfb를 버스트 임계 전압 Vbst1 및 Vbst2와 비교하고, 비교 결과로서 버스트 인에이블 신호 BSTEN을 출력한다. 버스트 비교기(9)는 히스테리시스 비교기이고, 버스트 임계 전압들은 관계 Vbst2>Vbst1을 갖는다.

피드백 신호 Vfb가 버스트 임계 전압 Vbst2 위로 증가할 때, 버스트 임계 전압 Vbst1 아래로 감소하지 않는 한, 버스트 인에이블 신호 BSTEN은 하이 레벨에 있으며, 이는 버스트 디스에이블 상태를 나타낸다. 피드백 신호 Vfb가 버스트 임계 전압 Vbst1 아래로 감소할 때, 버스트 임계 전압 Vbst2 위로 증가하지 않는 한, 버스트 인에이블 신호 BSTEN은 로우 레벨에 있으며, 이는 버스트 인에이블 상태를 나타낸다.

SOURCE 단자에서는, 스위칭 트랜지스터 M을 통과하는 전류 Id를 감지 저항 Rcs에 의해 전류-대-전압 변환함으로써 획득되는 전류 감지 신호 Vcs가 나타난다.

제어 펄스 생성기(10)는 PWM 비교기(101), AND 회로(102), OR 회로(103), OR 회로(104), AND 회로(105), 및 플립플롭(106)을 포함한다.

PWM 비교기(101)의 비반전 입력 단자(+)에는 전류 감지 신호 Vcs가 공급된다. PWM 비교기(101)의 반전 입력 단자(-)에는 피드백 신호 Vfb가 공급된다. PWM 비교기(101)는 전류 감지 신호 Vcs와 피드백 신호 Vfb를 비교하여, 그 비교 결과를 AND 회로(102)의 제1 입력 단자에 출력한다.

최소 온-시간 카운터(8)는 최소 온-시간 설정기(5)에 의해 설정된 최소 온-시간을 카운트한다. AND 회로(102)의 제2 입력 단자에는 최소 온-시간 카운터(8)로부터 공급되는 카운터 출력 MinOn이 공급된다. OR 회로(103)의 제1 입력 단자에는 AND 회로(102)의 출력이 공급된다.

OCP 비교기(12)의 비반전 입력 단자(+)에는 전류 감지 신호 Vcs가 공급된다. OCP 비교기(12)의 반전 입력 단자(-)에는 기준 전압 Ocpref가 공급된다. OCP 비교기(12)는 전류 감지 신호 Vcs를 기준 전압 Ocpref와 비교하여 비교의 결과로서 OCP 신호 Ocp를 출력한다. OCP 신호 Ocp는 OR 회로(103)의 제2 입력 단자에 공급된다.

OR 회로(103)의 출력은 OR 회로(104)의 제1 입력 단자에 공급된다. OR 회로(104)의 제2 입력 단자에는 그의 논리 레벨이 반전된 버스트 인에이블 신호 BSTEN가 공급된다. OR 회로(104)의 출력은 플립플롭(106)의 리셋 단자(R)에 공급된다.

AND 회로(105)의 제1 입력 단자에는 발진 신호 Os가 공급된다. 발진 신호 Os는 미리 결정된 주파수의 펄스 신호이다. 미리 결정된 주파수는 스위칭 트랜지스터 M의 스위칭 주파수를 결정한다.

AND 회로(105)의 제2 입력 단자에는 버스트 인에이블 신호 BSTEN이 공급된다. AND 회로(105)의 출력은 플립플롭(106)의 세트 단자(S)에 공급된다. 플립플롭(106)의 Q 출력 단자로부터, 제어 펄스 신호 OUT이 출력된다. 드라이버(11)는, 제어 펄스 신호 OUT에 기초하여, 스위칭 트랜지스터 M의 게이트에 게이트 신호 Gt를 공급한다. 제어 펄스 신호 OUT이 하이 레벨일 때, 게이트 신호 Gt는 하이 레벨이고, 스위칭 트랜지스터 M은 온이다. 제어 펄스 신호 OUT이 로우 레벨일 때, 게이트 신호 Gt는 로우 레벨이고, 스위칭 트랜지스터 M은 오프이다.

이제, 제어 펄스 생성기(10)의 동작에 대해서 설명할 것이다. 버스트 인에이블 신호 BSTEN이 하이 레벨(버스트 디스에이블 상태)에 있다고 가정한다. 여기서, 발진 신호 Os가 하이 레벨로 상승할 때, 플립플롭(106)이 설정되고, 제어 펄스 신호 OUT이 하이 레벨로 상승한다. 따라서, 최소 온-시간 카운터(8)는 리셋되고 카운터 출력 MinOn은 로우 레벨로 하강한다. 여기서, 드라이버(11)는 게이트 신호 Gt를 하이 레벨로 하고, 스위칭 트랜지스터 M은 온 상태로 한다.

그 후, 전류 Id는 스위칭 트랜지스터 M을 통과하기 시작하고, 전류 감지 신호 Vcs는 0V로부터 상승하기 시작한다. 그 후, 전류 감지 신호 Vcs가 피드백 신호 Vfb보다 높아질 때, PWM 비교기(101)의 출력이 하이 레벨로 된다. 여기서, 최소 온-시간 카운터(8)는 리셋되고 최소 온-시간의 카운팅을 시작하고, 카운팅의 완료시, 카운터 출력 MinOn을 하이 레벨로 상승시킨다. PWM 비교기(101)의 출력이 하이 레벨로 될 때, 카운터 출력 MinOn이 여전히 로우 레벨에 있는 경우, 그 후에, 카운터 출력 MinOn이 하이 레벨로 상승할 때, AND 회로(102)의 출력은 하이 레벨로 된다. 이러한 방식으로, 스위칭 트랜지스터 M의 온-시간은 최소 온-시간과 같거나 더 길도록 보장된다.

OR 회로(103)는 OCP 신호 Ocp 또는 AND 회로(102)의 출력이 하이 레벨로 될 때 하이 레벨을 출력한다. OR 회로(103)의 출력이 하이 레벨로 될 때, OR 회로(104)의 출력은 하이 레벨로 되고, 플립플롭(106)은 리셋되고 제어 펄스 신호 OUT은 로우 레벨로 하강한다. 따라서, 드라이버(11)는 게이트 신호 Gt를 로우 레벨로 하고, 스위칭 트랜지스터 M은 턴오프되어 오프 상태로 된다.

그 후, 발진 신호 Os가 하이 레벨로 상승할 때, 플립플롭(106)이 다시 설정되고, 제어 펄스 신호 OUT이 하이 레벨로 상승한다.

이러한 방식으로, 버스트 인에이블 신호 BSTEN이 하이 레벨(버스트 디스에이블 상태)일 때, PWM 비교기(101)에 의한 PWM 제어를 통해, 듀티가 조정된 제어 펄스 신호 OUT이 생성되고, 스위칭 트랜지스터 M은 턴온 및 턴오프되도록 구동된다.

이에 반해, 버스트 인에이블 신호 BSTEN이 로우 레벨(버스트 인에이블 상태)일 때, AND 회로(105)의 출력은 발진 신호 Os에 관계없이 로우 레벨이 되고, OR 회로(104)의 출력은 OR 회로(103)의 출력에 관계없이 하이 레벨이 되고, 플립플롭(106)은 리셋 상태를 유지하고, 제어 펄스 신호 OUT은 로우 레벨을 유지한다. 따라서, 게이트 신호 Gt는 로우 레벨을 유지하고, 따라서 스위칭 트랜지스터 M은 오프를 유지하여 스위칭이 중단된다.

여기서, 경부하 하에서, 플라이백 컨버터(100A)는 스위칭 트랜지스터 M에서 스위칭이 수행되는 버스트 디스에이블 상태와 스위칭 트랜지스터 M에서 스위칭이 중단되는 버스트 인에이블 상태가 교번하는 버스트 모드(간헐 모드)에서 동작한다. 이는 경부하 하에서의 스위칭 손실로 인한 효율 저하를 억제하는 것을 돕는다.

모드 설정기(7)는 버스트 인에이블 신호 BSTEN과 제어 펄스 신호 OUT에 기초하여 통상 모드 또는 저전력 모드를 설정하는 회로이다. 최소 온-시간 설정기(5)는 모드 설정기(7)에 의해 설정된 모드에 따라, 최소 온-시간 카운터(8)를 카운트하기 위한 최소 온-시간으로서 제1 최소 온-시간 Tmin1과 제2 최소 온-시간 Tmin2 사이에서 스위칭한다.

<모드 설정>

다음으로, 모드 설정기(7)에 대해서 상세하게 설명할 것이다. 도 3은 모드 설정기(7)의 동작의 절차를 나타내는 흐름도이다.

단계 S1에서, 모드가 통상 모드로 설정된 상태에서, 버스트 디스에이블 상태에서, 제어 펄스 신호 OUT이 생성된다. 단계 S2에서, 모드 설정기(7)는 제어 펄스 신호 OUT의 펄스들의 수를 카운트한다. 여기서, 스위칭 트랜지스터 M의 최소 온-시간은 제1 최소 온-시간 Tmin1으로 설정된다.

버스트 디스에이블 상태에서 카운트된 펄스들의 수가 3(제1 미리 결정된 펄스들의 수의 일례)보다 큰 경우,(즉, 펄스들의 수가 4에 도달했을 때), 절차는 단계 S1으로 되돌아가고, 모드 설정기(7)는 모드를 통상 모드로 설정한다. 이에 반해, 카운트된 펄스들의 수가 3 이하인 경우(즉, 펄스들의 수가 4에 도달하지 않았을 때), 경부하가 검출되었다고 판단되고, 단계 S3에서, 모드 설정기(7)는 모드를 저전력 모드로 설정한다. 이 경우, 최소 온-시간 설정기(5)는 최소 온-시간 카운터(8)에 의해 카운트되는 최소 온-시간으로서, 제2 최소 온-시간 Tmin2를 설정한다.

따라서, 제어 펄스 신호 OUT이 버스트 인에이블된 상태 후에 버스트 디스에이블된 상태의 반복 시에 생성될 때, 스위칭은 제2 최소 온-시간 Tmin2로 설정된 최소 온-시간을 갖는 스위칭 트랜지스터 M에서 수행된다.

저전력 모드에서는, 최소 온-시간을 제1 최소 온-시간 Tmin1보다 긴 제2 최소 온-시간 Tmin2로 설정하고, 따라서 스위칭에 의해 출력되는 전력량이 증가하고, 버스트 디스에이블 상태의 기간(버스트 디스에이블 기간)과 버스트 인에이블 상태의 기간(버스트 인에이블 기간)을 포함하는 단위 기간인 버스트 주기(후술하는 도 5의 Tbst 참조)가 길어진다. 이것은 미리 결정된 기간에서의 스위칭 횟수를 감소시키고 스위칭 손실을 감소시킨다. 따라서, 저소비 전력의 대기 상태에서의 효율을 향상시킬 수 있다. 또한, 버스트 주기가 더 길어짐으로써, 버스트 주기로 인한 주파수가 가청 대역 밖으로 낮아지게 한다.

단계 S4에서, 모드 설정기(7)는 버스트 디스에이블 기간 동안 제어 펄스 신호 OUT의 펄스들의 수를 카운트한다. 카운트된 펄스들의 수가 1인 경우(즉, 펄스들의 수가 2에 도달하지 않았을 때), 절차는 단계 S3으로 되돌아가고, 모드 설정기(7)는 모드를 저전력 모드로 설정한다.

이에 반해, 카운트된 펄스들의 수가 2 이상이면(즉, 펄스들의 수가 2에 도달했을 때), 절차는 단계 S1로 되돌아가고, 모드 설정기(7)는 모드를 통상 모드로 설정한다. 여기서, 모드는 카운트된 펄스들의 수가 2에 도달한 직후에 통상 모드로 리셋된다. 이러한 방식으로, 예를 들어, 부하가 급격하게 무거워질 때, 즉시 모드를 통상 모드로 리셋할 수 있다.

도 4는 모드 설정기(7)의 일 구성예를 도시하는 회로도이다. 도 4에 도시된 모드 설정기(7)는 제어 펄스 신호 OUT을 카운트하는 제1 카운터(70), 제어 펄스 신호 OUT을 카운트하는 제2 카운터(71), OR 회로(72), D 플립플롭(73), 인버터(74), D 플립플롭(75), AND 회로(76), 인버터(77), 인버터(78), 및 인버터(79)를 포함한다.

제1 카운터(70)는 D 플립플롭 FF1 내지 FF4로 구성된다. D 플립플롭 FF1 내지 FF4는 전단으로부터 최종 단까지 이 순서로 배열된다. D 플립플롭 FF1 내지 FF4의 클록 단자들에는 각각 제어 펄스 신호 OUT이 공급된다. D 플립플롭 FF1의 D 단자에는 전원 전압 VCLD가 공급된다. D 플립플롭 FF1 내지 FF4 중, 한 단의 Q 단자는 선행하는 단의 D 단자에 접속된다. D 플립플롭 FF1 내지 FF4의 리셋 단자에는 각각 버스트 인에이블 신호 BSTEN이 공급된다.

따라서, D 플립플롭 FF1 내지 FF4가 리셋 상태로부터 해제될 때, 제어 펄스 신호 OUT이 카운트되기 시작하고, 4개의 제어 펄스 신호 OUT이 카운트될 때, D 플립플롭 FF4의 Q 단자로부터 하이 레벨로 전환된 신호가 출력된다.

제2 카운터(71)는 D 플립플롭 FF11 및 FF12로 구성된다. D 플립플롭 FF11 및 FF12는 전단으로부터 최종단까지 이 순서로 배열된다. D 플립플롭 FF11 및 FF12의 클록 단자들에는 각각 제어 펄스 신호 OUT이 공급된다. D 플립플롭 FF11의 D 단자에는 전원 전압 VCLD가 공급된다. D 플립플롭 FF11의 Q 단자는 D 플립플롭 FF12의 D 단자에 접속된다. D 플립플롭 FF11 내지 FF12의 리셋 단자들에는 각각 AND 회로(76)의 출력이 공급된다.

D 플립플롭 FF11 및 FF12가 리셋 상태로부터 해제될 때, 제어 펄스 신호 OUT이 카운트되기 시작하고, 제어 펄스 신호 OUT의 2개의 펄스가 카운트될 때, 이제 하이 레벨의 신호가 D 플립플롭 FF12의 Q 단자로부터 출력된다.

OR 회로(72)의 제1 입력 단자에는 D 플립플롭 FF4의 Q 단자로부터의 출력이 공급된다. OR 회로(72)의 제2 입력 단자에는 D 플립플롭 FF12의 Q 단자로부터의 출력이 공급된다.

OR 회로(72)의 출력은 D 플립플롭(73)의 클록 단자에 인가된다. D 플립플롭(73)의 D 단자에는 전원 전압 VCLD가 공급된다. D 플립플롭(73)의 리셋 단자에는 버스트 인에이블 신호 BSTEN이 공급된다.

D 플립플롭(73)의 Q 단자로부터의 출력은 인버터(74)에 공급된다. 인버터(74)의 출력은 D 플립플롭(75)의 D 단자에 공급된다. D 플립플롭(75)의 클록 단자에는 인버터(78)를 통해 버스트 인에이블 신호 BSTEN이 공급된다.

D 플립플롭(75)의 리셋 단자에는 인버터(77)를 통해 D 플립플롭 FF12의 Q 단자로부터의 출력이 공급된다. D 플립플롭(75)의 Q 단자로부터의 출력은 저전력 모드 신호 LOWPWR이며 AND 회로(76)의 제1 입력 단자에 공급된다. AND 회로(76)의 제2 입력 단자에는 버스트 인에이블 신호 BSTEN이 공급된다. D 플립플롭(75)의 Q 단자로부터의 출력의 논리 레벨을 인버터(79)로 반전시킨 신호는 통상 모드 신호 NORMAL이다.

최소 온-시간 설정기(5)(도 2)는 통상 모드 신호 NORMAL 또는 저전력 모드 신호 LOWPWR를 출력하도록 만들어질 수 있다. 어느 신호든 설정 모드를 최소 온-시간 설정기(5)에 통지할 수 있다.

도 5는 도 4에 도시된 모드 설정기(7)의 동작의 일례를 도시하는 타이밍 차트이다. 도 5는, 위에서부터 아래로, 피드백 신호 Vfb, 제어 펄스 신호 OUT, 통상 모드 신호 NORMAL, 저전력 모드 신호 LOWPWR, 버스트 인에이블 신호 BSTEN, OR 회로(72)의 출력 OR, 인버터(74)의 출력 A, 인버터(78)의 출력 B, AND 회로(76)의 출력 AND, 및 인버터(77)의 출력 C의 파형들을 도시한다. 피드백 신호 Vfb와 함께, 버스트 임계 전압들 Vbst1 및 Vbst2가 도시된다.

도 5에 도시된 시점 t0에서, 피드백 신호 Vfb는 버스트 임계 전압 Vbst2보다 높고; 따라서, 버스트 인에이블 신호 BSTEN은 (버스트 디스에이블된 상태에서) 하이 레벨이다. 따라서, 제1 카운터(70)와 D 플립플롭(73)은 리셋-해제 상태에 있다. 통상 모드 신호 NORMAL은 하이 레벨이고, 즉, 저전력 모드 신호 LOWPWR는 로우 레벨이고; 따라서, 모드 세트는 통상 모드이다. AND 회로(76)의 출력은 로우 레벨이고; 따라서, 제2 카운터(71)는 리셋 상태에 있고 출력 C는 하이 레벨이다. 따라서, D 플립플롭(75)은 리셋-해제 상태에 있다.

버스트 디스에이블 상태에서, 제어 펄스 신호 OUT이 생성된다. 시점 t1에서, 카운터(70)가 제어 펄스 신호 OUT에서 4개의 펄스를 카운트하면, 이제 하이 레벨의 신호가 출력되고, 출력 OR은 하이 레벨로 상승한다. 따라서, 출력 A는 로우 레벨로 하강한다.

그 후, 시점 t2에서, 피드백 신호 Vfb는 버스트 임계 전압 Vbst1 아래로 하강하고 버스트 인에이블 신호 BSTEN은 로우 레벨로 하강한다. 이에 의해, 카운터(70, 71)와 D 플립플롭(73)이 리셋 상태로 되고, 출력 OR이 로우 레벨로 되고, 출력 A가 하이 레벨로 된다. 여기서, 출력 B는 하이 레벨로 상승하고, 이것을 트리거로 하여, D 플립플롭(75)의 Q 단자의 출력은 로우 레벨로 된다. 따라서, 통상 모드 신호 NORMAL은 하이 레벨이고, 모드는 통상 모드로 설정된다.

그 후, 시점 t3에서, 피드백 신호 Vfb는 버스트 임계 전압 Vbst2보다 높게 되고; 따라서, 버스트 인에이블 신호 BSTEN은 하이 레벨로 상승하고 출력 B는 로우 레벨로 된다. 따라서, 제1 카운터(70)와 D 플립플롭(73)은 리셋 상태로부터 해제된다.

제어 펄스 신호 OUT을 카운트하는 제1 카운터(70)는 버스트 인에이블 신호 BSTEN이 로우 레벨로 하강하는 시점 t4까지 제어 펄스 신호 OUT의 3개의 펄스를 카운트한다. 카운트는 제어 펄스 신호 OUT의 4개의 펄스에 도달하지 않았기 때문에, 시점 t3 내지 t4 사이에서, 출력 OR은 로우 레벨을 유지하고 출력 A는 하이 레벨을 유지한다.

따라서, 시점 t4에서 출력 B가 하이 레벨로 상승할 때, 이것에 의해 트리거되어, D 플립플롭(75)의 Q 단자로부터의 출력은 하이 레벨로 된다. 따라서, 통상 모드 신호 NORMAL은 로우 레벨로 되고, 모드는 저전력 모드로 변경된다. 즉, 제어 펄스 신호 OUT의 펄스들의 수가 3 이하인 것에 의해 경부하가 검출되고, 모드는 저전력 모드로 변경된다.

시점 t4에서, 버스트 인에이블 신호 BSTEN은 로우 레벨로 된다. 이에 의해, 카운터(70, 71)와 D 플립플롭(73)이 리셋 상태로 되고, 출력 OR이 로우 레벨로 되고, 출력 A가 하이 레벨로 된다.

그 후, 시점 t5에서, 피드백 신호 Vfb는 버스트 임계 전압 Vbst2보다 높게 되고; 따라서, 버스트 인에이블 신호 BSTEN은 하이 레벨로 상승하고 출력 B는 로우 레벨로 된다. 따라서, 제1 카운터(70)와 D 플립플롭(73)은 리셋 상태로부터 해제된다. 출력 AND는 하이 레벨로 상승하고, 제2 카운터(71)는 리셋 상태로부터 해제된다. 시점 t5 이후에, 스위칭 트랜지스터 M에서 생성된 제어 펄스 신호 OUT에 기초한 스위칭에서의 최소 온-시간은 제1 최소 온-시간 Tmin1로부터 제2 최소 온-시간 Tmin2로 변한다.

제어 펄스 신호 OUT을 카운트하는 제2 카운터(71)는 버스트 인에이블 신호 BSTEN이 로우 레벨로 하강하는 시점 t6까지 펄스 신호 OUT의 하나의 펄스를 카운트한다. 카운트는 제어 펄스 신호 OUT의 2개의 펄스에 도달하지 않았기 때문에, 시점 t5 내지 t6 사이에서, D 플립플롭 FF12의 Q 단자로부터의 출력은 로우 레벨을 유지하고 출력 C는 하이 레벨을 유지한다.

시점 t5와 t6 사이에서 제1 카운터(70)에 의해 카운트된 제어 펄스 신호 OUT의 펄스들의 수는 1이고 4에 도달하지 않았으므로, 출력 A는 시점 t5와 t6 사이에서 하이 레벨을 유지한다.

따라서, 버스트 인에이블 신호 BSTEN이 로우 레벨로 하강하는 시점 t6에서, 출력 B는 하이 레벨로 상승하고, 이에 의해 트리거되어, D 플립플롭(75)의 Q 단자로부터의 출력은 하이 레벨로 된다. 따라서, 통상 모드 신호 NORMAL은 로우 레벨로 되고, 모드는 저전력 모드를 유지한다.

그 후, 시점 t7에서, 버스트 인에이블 신호 BSTEN이 하이 레벨로 상승할 때, 출력 AND는 하이 레벨로 상승하고, 제2 카운터(71)는 리셋 상태로부터 해제된다. 그 후, 시점 t8에서, 제2 카운터(71)가 제어 펄스 신호 OUT의 2개의 펄스를 카운트할 때, D 플립플롭 FF12의 Q 단자로부터의 출력은 하이 레벨로 상승한다. 따라서, 출력 C는 로우 레벨로 되고, D 플립플롭(75)은 리셋되고, 통상 모드 신호 NORMAL은 하이 레벨로 된다. 따라서, 모드는 통상 모드로 리셋된다. 따라서, 시점 t8 후에, 스위칭 트랜지스터 M에서 생성된 제어 펄스 신호 OUT에 기초한 스위칭에서의 최소 온-시간은 제1 최소 온-시간 Tmin1으로 리셋된다.

여기서, 출력 OR은 하이 레벨로 상승하고, 이에 의해 트리거되어, 출력 A는 로우 레벨로 하강한다. D 플립플롭(75)이 리셋됨으로써, 출력 AND는 로우 레벨로 하강하고; 따라서, 제2 카운터(71)가 리셋되고, 출력 OR은 로우 레벨로 하강하고, 출력 C는 하이 레벨로 상승한다.

시점 t9에서, 버스트 인에이블 신호 BSTEN이 로우 레벨로 하강하고 출력 B가 하이 레벨로 상승할 때, 이에 의해 트리거되어, 통상 모드 신호 NORMAL이 하이 레벨로 된다.

<모드 설정기의 변형예>

도 6은 일 변형예에 따른 모드 설정기(7)의 구성을 도시하는 블록도이다. 도 6에 도시된 모드 설정기(7)는 버스트 주기 측정기(7A), 모드 출력부(7B), 및 버스트 디스에이블 기간 측정기(7C)를 포함한다. 도 6에 도시된 모드 설정기(7)에는 제어 펄스 신호 OUT이 공급될 필요가 없다.

버스트 주기 측정기(7A)는 버스트 인에이블 신호 BSTEN에 기초하여 버스트 주기를 측정한다. 버스트 주기는, 전술한 바와 같이, 버스트 디스에이블 기간 및 버스트 인에이블 기간을 포함하는 단위 기간이다. 버스트 주기 측정기(7A)는, 예를 들어, 버스트 인에이블 신호 BSTEN이 하이 레벨로 된 후 다시 하이 레벨로 전환될 때까지의 시간의 길이를 측정한다.

버스트 디스에이블 기간 측정기(7C)는 버스트 디스에이블 기간을 측정한다. 즉, 버스트 디스에이블 기간 측정기(7C)는 스위칭 트랜지스터 M에서 스위칭이 수행되는 기간을 측정한다.

모드 출력부(7B)는 버스트 주기 측정기(7A) 및 버스트 디스에이블 기간 측정기(7C)에 의한 측정 결과에 기초하여, 통상 모드 신호의 레벨 NORMAL을 설정한다.

도 7은 도 6에 도시된 모드 설정기(7)의 동작의 절차를 나타내는 흐름도이다. 우선, 단계 S11에서, 모드는 통상 모드로 설정된다. 단계 S12에서, 버스트 주기 측정기(7A)는 버스트 주기를 측정한다. 측정된 버스트 주기가 제1 미리 결정된 시간(여기서는, 일례로, 350μs)보다 짧으면, 절차는 단계 S11로 복귀한다. 모드 출력부(7B)는 통상 모드 신호 NORMAL을 하이 레벨로 유지하고, 통상 모드가 유지된다. 이에 반해, 측정된 버스트 주기가 제1 미리 결정된 시간 이상이면, 경부하가 검출되었다고 판단되고; 따라서, 모드 출력부(7B)는 통상 모드 신호 NORMAL을 로우 레벨로 하고, 모드를 저전력 모드로 변경한다(단계 S13).

통상 모드 신호 NORMAL이 로우 레벨로 됨에 따라, 버스트 디스에이블 기간 측정기(7C)는 버스트 디스에이블 기간을 측정하기 시작한다. 측정된 버스트 디스에이블 기간이 제2 미리 결정된 시간(여기서는, 일례로, 200μs) 이상이면(단계 S14에서 예), 절차는 단계 S11로 되돌아가서, 모드 출력부(7B)는 통상 모드 신호 NORMAL을 하이 레벨로 하고, 모드는 통상 모드로 변경된다. 이러한 방식으로, 예를 들어, 부하가 급격하게 무거워질 때, 모드를 통상 모드로 리셋할 수 있다.

이에 반해, 측정된 버스트 디스에이블 기간이 제2 미리 결정된 시간보다 짧으면(단계 S14에서 아니오), 절차는 단계 S15로 진행한다. 여기서, 버스트 주기 측정기(7A)에 의해 측정된 버스트 주기가 제1 미리 결정된 시간 이상이면(단계 S15에서 아니오), 절차는 단계 S13으로 되돌아가서, 모드 출력부(7B)는 저전력 모드를 유지한다. 이에 반해, 측정된 버스트 주기가 제1 미리 결정된 시간보다 짧으면(단계 S15에서 예), 절차는 단계 S11로 되돌아가서, 모드 출력부(7B)는 모드를 통상 모드로 변경한다.

여기서, 도 6에 도시된 변형예와 비교하여, 전술한 도 4에 도시된 구성은 경부하의 검출 정밀도의 관점에서 더 유리하다.

<교류 전압 레벨에 기초한 최소 온-시간의 설정>

스위칭 트랜지스터 M이 턴온될 때, 스위칭 트랜지스터 M을 통과하는 전류 Id는 다음의 식에 의해 주어진 시간 구배로 증가한다.

Id/Ton=Vin/Lp

(여기서, Ton은 온-시간을 나타내고, Lp는 1차 권선 W1의 인덕턴스를 나타냄)

따라서, Vin이 감소함에 따라, Id의 시간 구배가 더 완만해지고; 따라서, 턴-온 후에 Id를 미리 결정된 전류 값까지 증가시키기 위해, 최소 온-시간을 증가시킬 필요가 있다. 따라서, 전술한 바와 같이, 교류 전압 검출기(3)는 고전압 Vh의 피크 전압을 감지하여 Vin의 레벨을 감지하고, 최소 온-시간 설정기(5)는 감지된 피크 전압에 따라 최소 온-시간을 설정한다. 예를 들어, 교류 전압 Vac가 230V일 때와 비교하여, AC 100V일 때, 피크 전압은 더 낮고, 따라서 최소 온-시간이 더 길게 설정된다.

교류 전압 검출기(3)는 다이오드 브리지(25)의 출력의 피크 전압을 검출할 수 있다.

<기타>

상기 실시예들은 모든 양태에서 예시적인 것으로 제한적인 것은 아니라고 이해되어야 한다. 본 발명의 기술적 범위는 위에서 주어진 실시예들의 설명에 의해서가 아니라 첨부된 청구항들에 의해 정의되며, 청구항들의 것과 균등한 의미 및 범위 내에 속하는 임의의 수정들을 포함하는 것으로 이해되어야 한다.

예를 들어, 모드 설정기(7)는 제어 펄스 신호 OUT 대신에 게이트 신호 Gt의 펄스들의 수를 카운트할 수 있다. 펄스들의 수는 게이트 신호 Gt와 제어 펄스 신호 OUT 사이에서 동일하므로; 게이트 신호 Gt의 펄스들의 수를 카운트하는 것은 제어 펄스 신호 OUT의 펄스들의 수를 카운트하는 것과 동등하다.

본 발명은 예를 들어, AC-DC 컨버터들에 적용된다.

1 전원 제어 디바이스
2 기동 회로
3 교류 전압 검출기
4 풀-업 저항
5 최소 온-시간 설정기
6 풀-업 저항
7 모드 설정기
70 제1 카운터
71 제2 카운터
7A 버스트 주기 측정기
7B 모드 출력부
7C 버스트 디스에이블 기간 측정기
8 최소 온-시간 카운터
9 버스트 비교기
10 제어 펄스 생성기
11 드라이버
12 OCP 비교기
25 다이오드 브리지
30 포토커플러
301 발광 소자
302 수광 소자
35 션트 레귤레이터
100 AC-DC 컨버터
100A 플라이백 컨버터
M 스위칭 트랜지스터
D1 내지 D4 다이오드
C1 커패시터
C2 평활 커패시터
C3 출력 커패시터
R1 저항
R11, R12 분압 저항
R21, R22 저항
T1 변압기
W1 1차 권선
W2 2차 권선
W3 보조 권선
Rcs 감지 저항
Rset 설정 저항
P1 입력 단자
P2 출력 단자
FBC 피드백 회로

Claims

절연형 DC-DC 컨버터에 사용하기 위한 전원 제어 디바이스로서,
상기 DC-DC 컨버터는:
1차 권선과 2차 권선을 갖는 변압기; 및
상기 1차 권선에 접속된 스위칭 트랜지스터를 포함하고,
상기 전원 제어 디바이스는:
상기 DC-DC 컨버터의 출력 전압에 기초하여 생성된 피드백 신호에 따라 듀티를 갖는 제어 펄스 신호를 생성하여, 상기 제어 펄스 신호에 기초하여 상기 스위칭 트랜지스터를 구동 및 제어하도록 구성된 제어 펄스 생성기; 및
상기 피드백 신호를 임계값과 비교하여 비교 결과로서 버스트 인에이블 신호를 생성하도록 구성된 버스트 비교기를 포함하고,
상기 제어 펄스 생성기는 상기 버스트 인에이블 신호의 레벨에 따라 상기 스위칭 트랜지스터를 구동하는 것과 구동하지 않는 것 사이에서 교대하게 하여, 상기 스위칭 트랜지스터에서의 스위칭을 간헐적으로 수행하는 버스트 동작을 수행하도록 구성되고,
상기 전원 제어 디바이스는:
상기 버스트 동작에서 경부하를 검출하면, 모드를 통상 모드로부터 저전력 모드로 변경하도록 구성된 모드 설정기; 및
상기 모드가 상기 저전력 모드로 변경될 때, 상기 스위칭 트랜지스터의 최소 온-시간을 제1 최소 온-시간으로부터 상기 제1 최소 온-시간보다 긴 제2 최소 온-시간으로 변경하도록 구성된 최소 온-시간 설정기를 추가로 포함하는 전원 제어 디바이스.
제1항에 있어서,
상기 모드 설정기는 상기 스위칭 트랜지스터가 구동되는 버스트 디스에이블 기간 동안 상기 제어 펄스 신호의 펄스들의 수를 카운트함으로써 상기 경부하를 검출하도록 구성되는 전원 제어 디바이스.
제2항에 있어서,
상기 모드 설정기는 상기 모드가 상기 저전력 모드로 변경된 후에, 상기 버스트 디스에이블 기간 동안 상기 제어 펄스 신호의 펄스들의 수를 카운트하고, 상기 펄스들의 수가 미리 결정된 수에 도달할 때, 즉시 상기 모드를 상기 통상 모드로 변경하도록 구성되는 전원 제어 디바이스.
제2항 또는 제3항에 있어서,
상기 모드 설정기는:
상기 버스트 인에이블 신호에 따라 리셋 상태와 리셋-해제 상태 사이에서 스위칭하기 위한 펄스들의 수를 카운트하도록 구성된 제1 카운터;
상기 제1 카운터의 출력에 기초한 신호가 공급되는 클록 단자,
전원 전압이 공급되는 D 단자, 및
상기 버스트 인에이블 신호가 공급되는 리셋 단자를 갖는 제1 D 플립플롭;
상기 제1 D 플립플롭의 Q 출력의 레벨을 반전시키도록 구성된 제1 인버터;
상기 버스트 인에이블 신호의 레벨을 반전시키도록 구성된 제2 인버터; 및
상기 제1 인버터의 출력이 공급되는 D 단자, 및
상기 제2 인버터의 출력이 공급되는 클록 단자를 갖는 제2 D 플립플롭을 포함하는 전원 제어 디바이스.
제4항에 있어서,
상기 모드 설정기는:
상기 버스트 인에이블 신호와 상기 제2 D 플립플롭의 Q 출력이 공급되는 AND 회로;
상기 AND 회로의 출력에 따라 리셋 상태와 리셋-해제 상태 사이에서 스위칭하기 위한 펄스들의 수를 카운트하도록 구성된 제2 카운터;
상기 제2 카운터의 출력의 레벨을 반전하도록 구성된 제3 인버터; 및
상기 제1 카운터 및 상기 제2 카운터의 출력들이 공급되는 OR 회로를 추가로 포함하고,
상기 OR 회로의 출력은 상기 제1 D 플립플롭의 클록 단자에 공급되고,
상기 제3 인버터의 출력은 상기 제2 D 플립플롭의 리셋 단자에 공급되는 전원 제어 디바이스.
제1항에 있어서,
상기 모드 설정기는 상기 스위칭 트랜지스터가 구동되는 버스트 디스에이블 기간과 상기 스위칭 트랜지스터가 구동되지 않는 버스트 인에이블 기간을 포함하는 버스트 주기를 측정함으로써 상기 경부하를 검출하도록 구성되는 전원 제어 디바이스.
제6항에 있어서,
상기 모드 설정기는 상기 모드가 상기 저전력 모드로 변경된 후에, 상기 버스트 디스에이블 기간을 측정하기 시작하고, 측정된 상기 버스트 디스에이블 기간이 미리 결정된 시간 이상이면, 상기 모드를 상기 통상 모드로 변경하도록 구성되는 전원 제어 디바이스.
제1항 내지 제7항 중 어느 한 항에 있어서,
상기 DC-DC 컨버터에 선행하는 단에 공급되는 교류 전압의 레벨을 검출하도록 구성된 교류 전압 검출기를 추가로 포함하고,
상기 최소 온-시간 설정기는 검출된 상기 교류 전압의 레벨에 따라 상기 최소 온-시간을 설정하도록 구성되는 전원 제어 디바이스.
DC-DC 컨버터로서,
변압기, 스위칭 트랜지스터, 및 제1항 내지 제8항 중 어느 한 항에 따른 전원 제어 디바이스를 포함하는 플라이백 타입의 DC-DC 컨버터.
AC-DC 컨버터로서,
교류 전압이 공급되는 다이오드 브리지, 상기 다이오드 브리지에 후속하는 단에 제공되는 커패시터, 및 제9항에 따른 DC-DC 컨버터를 포함하는 AC-DC 컨버터.