KR20220159936A - 디스플레이 기판 및 그 제조 방법, 및 디스플레이 장치 - Google Patents

디스플레이 기판 및 그 제조 방법, 및 디스플레이 장치 Download PDF

Info

Publication number
KR20220159936A
KR20220159936A KR1020227002123A KR20227002123A KR20220159936A KR 20220159936 A KR20220159936 A KR 20220159936A KR 1020227002123 A KR1020227002123 A KR 1020227002123A KR 20227002123 A KR20227002123 A KR 20227002123A KR 20220159936 A KR20220159936 A KR 20220159936A
Authority
KR
South Korea
Prior art keywords
base
light
control layer
light emitting
light control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020227002123A
Other languages
English (en)
Other versions
KR102886569B1 (ko
Inventor
젠 리
천창 천
스펑 왕
페이 리
펑쥔 차오
진펑 리
즈위안 왕
텅 장
Original Assignee
보에 테크놀로지 그룹 컴퍼니 리미티드
베이징 보에 디스플레이 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보에 테크놀로지 그룹 컴퍼니 리미티드, 베이징 보에 디스플레이 테크놀로지 컴퍼니 리미티드 filed Critical 보에 테크놀로지 그룹 컴퍼니 리미티드
Publication of KR20220159936A publication Critical patent/KR20220159936A/ko
Application granted granted Critical
Publication of KR102886569B1 publication Critical patent/KR102886569B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/855—Optical field-shaping means, e.g. lenses
    • H01L27/1214—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H01L25/0753—
    • H01L27/156—
    • H01L33/56—
    • H01L33/60—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/853—Encapsulations characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/854—Encapsulations characterised by their material, e.g. epoxy or silicone resins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/855—Optical field-shaping means, e.g. lenses
    • H10H20/856—Reflecting means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0361—Manufacture or treatment of packages of wavelength conversion means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0362—Manufacture or treatment of packages of encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0363—Manufacture or treatment of packages of optical field-shaping means

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Abstract

제1 베이스, 복수의 발광 디바이스들, 광 조절 층, 및 제2 베이스를 포함하는 디스플레이 기판. 복수의 발광 디바이스들은 제1 베이스의 일 측면 상에 제공되고, 복수의 발광 디바이스들은 서로로부터 간격을 두고 배열된다. 광 조절 층은 복수의 발광 디바이스들 사이의 갭들 내에 그리고 베이스로부터 먼 발광 디바이스들의 측면의 표면 상에 위치되고, 따라서 적어도 하나의 발광 디바이스는 광 조절 층에 의해 둘러싸인다. 광 조절 층의 재료는 광 흡수 재료를 포함하고, 광 조절 층으로 방출된 광의 적어도 일부를 흡수하도록 구성된다. 제2 베이스는 광 조절 층을 덮는다.

Description

디스플레이 기판 및 그 제조 방법, 및 디스플레이 장치
본 출원은 2020년 3월 27일자로 출원된 중국 특허 출원 제202010232324.3호에 대한 우선권을 주장하며, 그 전체가 본 명세서에 참고로 포함된다.
본 개시내용은 디스플레이 기술 분야에 관한 것으로, 특히 디스플레이 기판 및 그 제조 방법과 디스플레이 장치에 관한 것이다.
미니 발광 다이오드들(미니 LED들) 및 마이크로 발광 다이오드들(마이크로 LED들)은 자기 발광, 고효율, 고휘도, 고신뢰성, 에너지 절약 및 빠른 응답 속도의 그 이점들로 인해 마이크로 디스플레이들, 이동 전화들 및 텔레비전들과 같은 중간 크기의 디스플레이들, 및 영화관들의 스크린들과 같은 큰 크기의 디스플레이들의 분야들에 적용되어 왔다.
일 양태에서, 디스플레이 기판이 제공된다. 디스플레이 기판은 제1 베이스, 복수의 발광 디바이스, 조광층 및 제2 베이스를 포함한다. 복수의 발광 디바이스들은 제1 베이스의 측면 상에 배치되고, 복수의 발광 디바이스는 서로 이격되어 있다. 조광층은 복수의 발광 디바이스들 사이의 갭들에 위치되고, 제1 베이스로부터 먼 복수의 발광 디바이스들의 표면들 상에 위치되고; 적어도 하나의 발광 디바이스가 조광층에 의해 둘러싸이고; 조광층의 재료는 광 흡수 재료를 포함하고; 조광층은 조광층에 진입하는 광의 적어도 일부를 흡수하도록 구성된다. 제2 베이스는 조광층을 덮는다.
몇몇 실시예들에서, 조광층은 제1 하위 조광층 및 제2 하위 조광층을 포함한다. 제1 하위 조광층은 복수의 발광 디바이스들 사이의 갭들에 위치된다. 제1 베이스를 기준으로, 제1 베이스로부터 먼 제1 하위 조광층의 표면은 제1 베이스로부터 먼 복수의 발광 디바이스들의 표면들과 동일 평면 상에 있거나, 또는 제1 베이스로부터 먼 제1 하위 조광층의 표면은 제1 베이스로부터 먼 복수의 발광 디바이스의 표면들보다 더 높거나 더 낮고; 제1 하위 조광층의 재료는 광 흡수 재료를 포함하고, 제1 하위 조광층은 제1 하위 조광층에 진입하는 광의 적어도 일부를 흡수하도록 구성된다. 제2 하위 조광층은 제1 베이스로부터 먼 제1 하위 조광층의 측면 상에 배치된다. 제1 베이스를 기준으로, 제1 베이스로부터 먼 제2 하위 조광층의 표면은 제1 베이스로부터 먼 복수의 발광 디바이스의 표면들보다 더 높고; 제2 하위 조광층은 투명 필름이다.
몇몇 실시예들에서, 제1 베이스를 기준으로, 제1 베이스로부터 먼 제1 하위 조광층의 표면이 제1 베이스로부터 먼 복수의 발광 디바이스들의 표면들보다 더 낮은 경우에, 제2 하위 조광층은 제1 부분들 및 제2 부분을 포함하고; 제1 베이스 상의 제1 부분들의 정사 투영들은 제1 베이스 상의 복수의 발광 디바이스의 정사 투영들과 일치하고, 제1 베이스 상의 제2 부분의 정사 투영은 제1 베이스 상의 제1 하위 조광층의 정사 투영과 일치하고; 제1 부분들의 두께는 20 μm 내지 100 μm의 범위이고, 제2 부분의 두께는 50 μm 내지 100 μm 범위이다.
몇몇 실시예들에서, 제2 하위 조광층의 굴절률은 제2 베이스의 굴절률보다 크다.
몇몇 실시예들에서, 제1 베이스와 제1 베이스로부터 먼 제1 하위 조광층의 표면 사이의 거리는 복수의 발광 디바이스의 두께의 80% 내지 120%의 범위에 있다.
몇몇 실시예들에서, 조광층은 복수의 발광 디바이스들 사이의 갭들에 위치되고 제1 하위 조광층과 제1 베이스 사이에 배치되는 제3 하위 조광층을 더 포함한다. 제1 베이스를 기준으로, 제1 베이스로부터 먼 제3 하위 조광층의 표면은 제1 베이스로부터 먼 복수의 발광 디바이스들의 표면들과 동일 평면 상에 있거나 그보다 더 낮다. 제3 하위 조광층의 재료는 광 반사 재료를 포함하고, 제3 하위 조광층은 복수의 발광 디바이스들로부터 제3 하위 조광층 상으로 입사하는 광을 복수의 발광 디바이스들 내로 다시 반사시키도록 구성된다.
몇몇 실시예들에서, 조광층은 제1 하위 조광층 및 제3 하위 조광층을 포함한다. 제3 하위 조광층은 복수의 발광 디바이스들 사이의 갭들에 위치된다. 제1 베이스를 기준으로, 제1 베이스로부터 먼 제3 하위 조광층의 표면은 제1 베이스로부터 먼 복수의 발광 디바이스의 표면들과 동일 평면 상에 있거나 또는 그보다 낮고; 제3 하위 조광층의 재료는 광 반사 재료를 포함하고, 제3 하위 조광층은 복수의 발광 디바이스들로부터 제3 하위 조광층 상으로 입사하는 광을 복수의 발광 디바이스들 내로 다시 반사시키도록 구성된다. 제1 하위 조광층은 제1 베이스로부터 먼 제3 하위 조광층의 측면 상에 배치된다. 제1 베이스를 기준으로, 제1 베이스로부터 먼 제1 하위 조광층의 표면은 제1 베이스로부터 먼 복수의 발광 디바이스의 표면들보다 더 높고; 제1 하위 조광층의 재료는 광 흡수 재료를 포함하고, 제1 하위 조광층은 제1 하위 조광층에 진입하는 광의 적어도 일부를 흡수하도록 구성된다.
몇몇 실시예들에서, 제3 하위 조광층의 반사율은 70% 이상이다.
몇몇 실시예들에서, 각각의 발광 디바이스는 제3 베이스, 및 제3 베이스의 측면 상에 배치된 발광층을 포함한다. 발광층은 제3 베이스보다 제1 베이스에 더 가깝다.
몇몇 실시예들에서, 조광층이 제2 하위 조광층을 포함하는 경우에, 제3 베이스의 굴절률은 제2 하위 조광층의 굴절률보다 크다.
몇몇 실시예들에서, 조광층이 제3 하위 조광층을 포함하는 경우에, 제1 베이스를 기준으로, 제1 베이스로부터 먼 제3 하위 조광층의 표면은 제1 베이스로부터 먼 복수의 발광 디바이스들의 표면들보다 더 높다.
몇몇 실시예들에서, 조광층이 제1 하위 조광층을 포함하는 경우에, 제1 하위 조광층의 재료는 광 흡수 재료로 도핑된 아크릴 접착제를 포함한다. 조광층이 제2 하위 조광층을 포함하는 경우에, 제2 하위 조광층의 재료는 아크릴 접착제를 포함한다. 조광층이 제3 하위 조광층을 포함하는 경우에, 제3 하위 조광층의 재료는 광 반사 재료로 도핑된 아크릴 접착제를 포함한다.
몇몇 실시예에서, 제1 베이스로부터 먼 제2 베이스의 표면 상에 복수의 미세구조가 제공된다. 복수의 미세구조는 복수의 발광 디바이스로부터 유래되어 제2 베이스를 통과하는 광의 적어도 일부의 전파 방향들을 변경하도록 구성된다.
몇몇 실시예에서, 복수의 미세구조들의 표면들의 형상들은 피라미드, 웨지, 곡선 형상 또는 구 형상 중 적어도 하나를 포함한다.
다른 양태에서, 디스플레이 기판을 제조하는 방법이 제공된다. 이 방법은 제1 베이스를 제공하는 단계; 제1 베이스의 표면 상에 서로 이격된 복수의 발광 디바이스를 제공하는 단계; 제2 베이스를 제공하는 단계; 광 흡수 재료를 이용하여 제2 베이스의 표면 상에 조광층을 형성하는 단계; 및 복수의 발광 디바이스가 형성된 제1 베이스 및 조광층이 형성된 제2 베이스를 프레싱 프로세스를 사용하여 함께 프레싱하여, 복수의 발광 디바이스가 조광층 내에 내장되고, 조광층의 일부가 복수의 발광 디바이스들 사이의 갭들에 위치되고, 조광층의 다른 부분들은 제1 베이스로부터 먼 복수의 발광 디바이스들의 표면들 상에 위치되도록 하는 단계를 포함한다.
몇몇 실시예들에서, 프레싱 프로세스는 진공 프레싱 프로세스 또는 롤링 프로세스를 포함한다.
또 다른 양태에서, 디스플레이 장치가 제공된다. 디스플레이 장치는 상기 실시예들 중 어느 하나에서 설명된 바와 같은 디스플레이 기판을 포함한다.
기술적 해결책들을 본 개시내용에서 더 분명히 설명하기 위해, 본 개시내용의 몇몇 실시예들에 사용될 첨부 도면들을 아래에서 간단히 소개할 것이다. 명백히, 후술된 첨부 도면은 단지 본 개시내용의 몇몇 실시예에 대한 첨부 도면일 뿐이며, 본 기술 분야의 숙련자라면 이러한 도면에 따라 다른 도면을 획득할 수 있다. 또한, 후술될 첨부 도면들은 개략도들로서 고려될 수 있지만, 그러나, 제품들의 실제 크기들, 및 본 개시내용의 실시예들에 수반되는 방법들의 실제 프로세스들에 대한 제한들은 아니다.
도 1은 관련 기술에서의 디스플레이 기판을 제조하는 방법이다.
도 2는 본 개시내용의 몇몇 실시예에 따른 디스플레이 기판의 평면도이다.
도 3은 A-A' 라인을 따라 취해진 도 2의 디스플레이 기판의 단면도이다.
도 4는 A-A' 라인을 따라 취해진 도 2의 디스플레이 기판의 다른 단면도이다.
도 5는 A-A' 라인을 따라 취해진 도 2의 디스플레이 기판의 또 다른 단면도이다.
도 6은 A-A' 라인을 따라 취해진 도 2의 디스플레이 기판의 또 다른 단면도이다.
도 7은 A-A' 라인을 따라 취해진 도 2의 디스플레이 기판의 또 다른 단면도이다.
도 8은 A-A' 라인을 따라 취해진 도 2의 디스플레이 기판의 또 다른 단면도이다.
도 9는 A-A' 라인을 따라 취해진 도 2의 디스플레이 기판의 또 다른 단면도이다.
도 10은 A-A' 라인을 따라 취해진 도 2의 디스플레이 기판의 또 다른 단면도이다.
도 11은 본 개시내용의 몇몇 실시예들에 따른 미니 LED의 구조도이다.
도 12는 본 개시내용의 몇몇 실시예들에 따른 디스플레이 기판의 구조도이다.
도 13은 본 개시내용의 몇몇 실시예들에 따른 디스플레이 기판의 부분 구조도이다.
도 14는 본 개시내용의 몇몇 실시예들에 따른 다른 디스플레이 기판의 부분 구조도이다.
도 15는 본 개시내용의 몇몇 실시예들에 따른 또 다른 디스플레이 기판의 부분 구조도이다.
도 16은 본 개시내용의 몇몇 실시예에 따른 디스플레이 기판을 제조하는 방법의 흐름도이다.
도 17은 본 개시내용의 몇몇 실시예들에 따른, 디스플레이 기판을 제조하기 위한 단계들을 도시하는 도면이다.
도 18은 본 개시내용의 몇몇 실시예들에 따른, 다른 디스플레이 기판을 제조하기 위한 단계들을 도시하는 도면이다.
도 19는 본 개시내용의 몇몇 실시예에 따른 디스플레이 장치의 구조도이다.
본 개시내용의 몇몇 실시예들에서의 기술적 해결책들이 첨부 도면들을 참조하여 아래에 분명히 그리고 완전히 설명될 것이다. 명백히, 설명된 실시예들은 본 개시내용의 전부가 아닌 몇몇 실시예들일 뿐이다. 본 기술 분야의 숙련자가 본 개시내용의 실시예에 기초하여 획득한 다른 모든 실시예는 본 개시내용의 보호 범위에 포함될 것이다.
맥락상 달리 필요하지 않는 한, 설명 및 청구범위 전반에서, 용어 "포함한다(comprise)" 및 그 다른 형태들 예컨대 3인칭 단수 형태 "포함한다(comprises)" 및 현재 분사 형태 "포함하는(comprising)"은 개방적이고 포괄적 의미, 즉, "포함하지만, 이에 제한되지 않는"으로 해석된다. 명세서의 설명에서, "일 실시예", "몇몇 실시예", "예시적인 실시예", "예", 또는 "몇몇 예"와 같은 용어는 실시예(들) 또는 예(들)와 관련된 특정 특징, 구조, 재료 또는 특성이 본 개시내용의 적어도 하나의 실시예 또는 예에 포함된다는 것을 나타내는 것을 의도한다. 상기 용어들의 개략적 표현들은 반드시 동일한 실시예(들) 또는 예(들)를 언급하는 것은 아니다. 또한, 특정 특징들, 구조들, 재료들 또는 특성들은 임의의 적합한 방식으로 임의의 하나 이상의 실시예 또는 예에 포함될 수 있다.
아래에서, 용어 "제1" 및 "제2"는 단지 설명의 목적으로 사용되며, 상대적 중요성을 표시하거나 암시하는 것으로서 또는 표시된 기술적 특징들의 수를 암시적으로 표시하는 것으로서 해석되지 않아야 한다. 따라서, "제1" 또는 "제2"로 정의되는 특징은 특징들 중 하나 이상을 명시적으로 또는 암시적으로 포함할 수 있다. 본 개시내용의 실시예들의 설명에서, 용어 "복수의/상기 복수의"는 달리 지정되지 않는 한 2개 이상을 의미한다.
몇몇 실시예들의 설명에서, 용어 "연결된" 및 그 파생어들이 사용될 수 있다. 예를 들어, 용어 "연결된"은 2개 이상의 컴포넌트가 서로 직접 물리적으로 접촉하거나 전기적으로 접촉하는 것을 표시하기 위해 몇몇 실시예들의 설명에 사용될 수 있다.
"A, B 및 C 중 적어도 하나"라는 문구는 "A, B 또는 C 중 적어도 하나"라는 문구와 동일한 의미를 가지며, 이들 양자 모두는 A, B 및 C의 아래의 조합들을 포함한다: A 단독, B 단독, C 단독, A 및 B의 조합, A 및 C의 조합, B 및 C의 조합, 및 A, B 및 C의 조합.
문구 "A 및/또는 B"는 다음의 3개의 조합을 포함한다: A 단독, B 단독, 및 A 및 B의 조합.
본 명세서에서 "~하도록 구성되는"이라는 문구의 사용은 개방적이고 포괄적인 표현을 의미하며, 이는 추가적인 작업들 또는 단계들을 수행하도록 구성되는 디바이스들을 배제하지 않는다.
또한, "~에 기초하는"이라는 문구의 사용은 언급된 조건들 또는 값들 중 하나 이상에 "기초하는" 프로세스, 단계, 계산 또는 다른 액션들이 실제로, 언급된 것을 넘어서는 추가적인 조건들 또는 값들에 기초할 수 있기 때문에, 개방적이고 포괄적인 것을 의미한다.
본 명세서에서 사용될 때, "약" 또는 "대략"과 같은 용어들은 언급된 값 및 특정 값의 허용 가능한 편차 범위 내의 평균 값을 포함한다. 허용가능한 편차 범위는 해당 측정 및 특정 양의 측정과 연관된 오차(즉, 측정 시스템의 한계)를 고려하여 본 기술 분야의 숙련자에 의해 결정된다.
예시적인 실시예들은 이상화된 예시적 도면들로서 단면도들 및/또는 평면도들을 참조하여 본 명세서에 설명된다. 첨부 도면들에서, 층들의 두께들 및 영역들의 크기들은 명료성을 위해 확대된다. 예를 들어, 제조 기술들 및/또는 공차들로 인한 도면들에 대한 형상의 변동들이 예상될 수 있다. 따라서, 예시적인 실시예들은 본 명세서에 도시된 영역들의 형상들에 제한되는 것으로 해석되지 않아야 하며, 예를 들어, 제조로 인한 형상 편차들을 포함한다. 예를 들어, 직사각형 형상으로 나타내는 에칭된 영역은 일반적으로 만곡된 특징을 갖는다. 따라서, 첨부 도면들에 도시된 영역들은 사실상 개략적이며, 이들의 형상들은 디바이스 내의 영역의 실제 형상들을 도시하는 것을 의도하지 않고, 예시적인 실시예들의 범위를 제한하는 것을 의도하지 않는다.
관련 기술에서, 미니 LED 또는 마이크로 LED는 적색, 녹색, 청색 또는 황색과 같은 다양한 컬러의 광을 방출할 수 있다. 미니 LED들 또는 마이크로 LED들은 디스플레이를 위해 디스플레이 기판에 픽셀들로서 적용될 수 있다.
도 1에 도시된 바와 같이, 복수의 미니 LED가 적용되는 디스플레이 기판을 예로서 든다. 관련 기술에서, 흑색 접착제는 일반적으로 복수의 미니 LED들 사이의 갭들에 그리고 복수의 미니 LED들의 표면들 상에 코팅되고, 흑색 접착제는 미니 LED들의 표면들 상에 위치한 흑색 접착제의 일부의 두께가 원하는 두께가 되도록 연삭 프로세스를 사용하여 연삭된다. 이러한 방식으로, 연삭된 흑색 접착제를 이용함으로써 디스플레이 장치의 콘트라스트가 개선될 수 있다. 여기서, 연삭 프로세스의 제한으로 인해, 미니 LED들의 표면들 상의 흑색 접착제의 부분은 현재 40 μm 내지 50 μm 범위의 두께로만 연삭될 수 있다.
흑색 접착제의 두께가 미니 LED들의 두께보다 크면, 흑색 접착제가 제공되는 디스플레이 기판의 디스플레이 밝기가 흑색 접착제가 제공되지 않는 디스플레이 기판의 디스플레이 밝기와 동일한 경우에, 흑색 접착제가 제공된 디스플레이 기판에 큰 구동 전압이 제공될 필요가 있고, 이는 디스플레이 기판의 전력 소비를 증가시킬 것이다. 또한, 흑색 접착제가 흑색 입자로 도핑된 실리카 겔로 형성된 경우, 흑색 접착제를 연삭하는 프로세스에서 흑색 입자가 실리카 겔로부터 분리되어, 연삭된 흑색 접착제의 표면의 불균일을 초래하여, 디스플레이 기판의 외관에 추가로 영향을 미칠 수 있다.
도 2에 도시된 바와 같이, 본 개시내용의 몇몇 실시예들은 디스플레이 기판(100)을 제공한다. 도 3 내지 9에 도시된 바와 같이, 디스플레이 기판(100)은 제1 베이스(1), 제1 베이스(1)의 측면 상에 배치되는 복수의 발광 디바이스들(2), 조광층(3) 및 제2 베이스(4)를 포함한다.
일부 예들에서, 도 13 및 도 14에 도시된 바와 같이, 디스플레이 기판(100)은 어레이로 배열된 복수의 서브픽셀 영역(S)을 갖는다.
복수의 발광 디바이스들(2)은 다양한 방식들로 배열될 수 있다. 예를 들어, 각각의 서브픽셀 영역(S)에는 하나의 발광 디바이스(2)가 제공된다. 이 경우, 발광 디바이스(2)는 서브픽셀 영역(S) 내의 서브픽셀의 디스플레이를 위해 사용된다. 다른 예를 들어, 각각의 서브픽셀 영역(S)에는 발광 디바이스들(2)이 제공되고, 이 발광 디바이스들은 서브픽셀의 디스플레이에 함께 사용된다.
이하, 본 개시내용의 실시예들은 각각의 서브픽셀 영역(S)에 하나의 발광 디바이스(2)가 제공되는 예를 취함으로써 디스플레이 기판(100)의 구조들을 개략적으로 예시할 것이다.
일부 예들에서, 도 12에 도시된 바와 같이, 제1 베이스(1)는 베이스 기판(11), 복수의 픽셀 구동 회로, 복수의 게이트 라인(Gate), 복수의 데이터 라인(Data), 복수의 전극 리드(13), 및 복수의 패드를 포함한다. 복수의 패드는 애노드 패드(15) 및 캐소드 패드(14)를 포함한다. 복수의 게이트 라인들(Gate)은 제1 방향(X)으로 연장될 수 있고, 복수의 데이터 라인들(Data)은 제2 방향(Y)으로 연장될 수 있고; 제1 방향 X와 제2 방향 Y는 서로 교차한다.
여기서, 베이스 기판(11)의 타입은 다양할 수 있다.
예를 들어, 베이스 기판(11)은 유리 베이스 기판 또는 폴리메틸 메타크릴레이트(PMMA) 베이스 기판과 같은 강성 베이스 기판일 수 있다. 베이스 기판(1)이 유리 베이스 기판을 채택하는 경우, 베이스 기판(1)의 측면 상에 제공되는 배선들(예를 들어, 복수의 픽셀 구동 회로 및 복수의 전극 리드(13))의 정확도를 개선하는 데 유익하다.
예를 들어, 베이스 기판(11)은 폴리에틸렌 테레프탈레이트(PET) 베이스 기판, 폴리에틸렌 나프탈레이트(PEN) 베이스 기판 또는 폴리이미드(PI) 베이스 기판과 같은 가요성 베이스 기판일 수 있다.
복수의 픽셀 구동 회로의 배열은 발광 디바이스들(2)의 배열과 관련된다. 예를 들어, 복수의 픽셀 구동 회로는 베이스 기판(11) 측에 배치되고; 하나의 발광 디바이스(2)가 각각의 서브픽셀 영역(S) 내에 제공되는 경우에, 복수의 픽셀 구동 회로는 복수의 서브픽셀 영역(S)에 위치한다. 제1 방향(X)의 라인으로 배열된 픽셀 구동 회로들은 하나의 게이트 라인(Gate)에 전기적으로 접속될 수 있고, 제2 방향(Y)에서 라인으로 배열된 픽셀 구동 회로들은 하나의 데이터 라인(Data)에 전기적으로 접속될 수 있다.
여기서, 픽셀 구동 회로의 구조는 다양할 수 있다. 예를 들어, 픽셀 구동 회로의 구조는 "2T1C", "6T1C", "7T1C", "6T2C", "7T2C" 등의 구조일 수 있다. 여기서, "T"는 박막 트랜지스터를 나타내고, "T" 이전의 수는 박막 트랜지스터들의 수를 나타내고; "C"는 저장 커패시터를 나타내고, "C" 이전의 수는 저장 커패시터의 수를 나타낸다. 각각의 구조의 픽셀 구동 회로에 포함되는 복수의 박막 트랜지스터들 중 하나는 구동 트랜지스터이다.
복수의 전극 리드들(13) 및 복수의 픽셀 구동 회로들은 베이스 기판(11)의 동일한 측면 상에 위치된다. 복수의 전극 리드(13)의 배열은 발광 디바이스(2)의 배열과 관련된다.
예를 들어, 각각의 전극 리드(13)는 서브픽셀 영역들(S)의 행 내에 배치될 수 있고, 전극 리드(13)의 연장 방향은 서브픽셀 영역들(S)의 행이 배열되는 방향(즉, 제1 방향(X))에 평행(또는 거의 평행)할 수 있다. 대안적으로, 도 13 및 도 14에 도시된 바와 같이, 각각의 전극 리드(13)는 서브픽셀 영역들(S)의 열 내에 배치될 수 있고, 전극 리드(13)의 연장 방향은 서브픽셀 영역들(S)의 열이 배열되는 방향(즉, 제1 방향(Y))에 평행(또는 거의 평행)할 수 있다. 즉, 서브픽셀 영역들(S)의 각각의 행 또는 서브픽셀 영역들(S)의 각각의 열에 배치되는 전극 리드들(13)의 수는 서브픽셀 영역들(S)의 행 또는 서브픽셀 영역들(S)의 열의 각각의 서브픽셀 영역(S)에 배치되는 발광 디바이스(들)(2)의 수와 동일하다.
도 12에 도시된 바와 같이, 복수의 패드는 베이스 기판(11)으로부터 먼 복수의 픽셀 구동 회로 및 복수의 전극 리드(13)의 측면에 배치된다.
복수의 패드들의 배열은 발광 디바이스들(2)의 배열 및 구조와 관련된다.
예를 들어, 각각의 발광 디바이스(2)는 미니 LED 또는 마이크로 LED일 수 있고, 미니 LED 또는 마이크로 LED는 2개의 전극 핀(예를 들어, 캐소드 전극 핀 및 애노드 전극 핀)을 갖는다. 이 경우, 도 13 및 도 14에 도시된 바와 같이, 캐소드 패드(14) 및 애노드 패드(15)가 각각의 서브픽셀 영역(S) 내에 배치될 수 있다. 동일한 서브픽셀 영역(S)에서, 애노드 패드(15)는 픽셀 구동 회로(예를 들어, 도 12에 도시된 구동 트랜지스터(12))에 전기적으로 접속될 수 있고, 캐소드 패드(14)는 전극 리드(13)에 전기적으로 접속될 수 있다. 이러한 방식으로, 발광 디바이스(2)의 캐소드 전극 핀은 동일한 서브픽셀 영역(S) 내의 캐소드 패드(14)에 삽입될 수 있고, 발광 디바이스(2)의 애노드 전극 핀은 동일한 서브픽셀 영역(S) 내의 애노드 패드(15)에 삽입되어, 발광 디바이스(2)와 픽셀 구동 회로 사이 및 발광 디바이스(2)와 전극 리드(13) 사이의 전기적 연결을 달성할 수 있다.
여기서, 픽셀 구동 회로는 발광 디바이스(2)에 구동 전압을 제공하도록 구성되고; 전극 리드(13)는 발광 디바이스(2)에 공통 전압을 제공하도록 구성된다. 이러한 방식으로, 픽셀 구동 회로 및 전극 리드(13)의 협력으로 인해, 발광 디바이스(2)의 발광 상태가 제어될 수 있고, 따라서 디스플레이 기판(100)의 그레이스케일 디스플레이가 달성된다.
물론, 복수의 발광 디바이스들(2)을 구동하기 위한 상기 방식에 더하여, 다른 방식들이 본 개시내용의 실시예들에서 사용될 수 있다. 예를 들어, 복수의 발광 디바이스들(2)은 본 개시내용의 실시예들에서 수동 구동 방식 또는 집적 회로(IC) 구동 방식으로 구동될 수 있다.
예를 들어, 도 15에 도시된 바와 같이, 제1 베이스(1)는 베이스 기판(11), 복수의 집적 회로(16), 복수의 전원 전압 신호 라인(Vcc), 복수의 제1 전압 신호 라인(VR), 복수의 제2 전압 신호 라인(VGB) 및 복수의 데이터 라인(Data)을 포함할 수 있다. 복수의 전원 전압 신호 라인(Vcc)은 제1 방향(X)으로 연장될 수 있고, 복수의 제1 전압 신호 라인(VR), 복수의 제2 전압 신호 라인(VGB) 및 복수의 데이터 라인(Data)은 제2 방향(Y)으로 연장될 수 있다.
집적 회로(16)는 적어도 하나의 발광 디바이스(2)에 전기적으로 접속될 수 있다. 예를 들어, 도 15에 도시된 바와 같이, 구동 칩(81)은 3개의 발광 디바이스들(2)에 전기적으로 접속될 수 있다. 3개의 발광 디바이스(2)는 예를 들어 적색 발광 디바이스, 녹색 발광 디바이스 및 청색 발광 디바이스를 포함한다.
이 경우, 각각의 적색 발광 디바이스의 애노드 전극 핀은 애노드 패드(15)를 통해 제1 전압 신호 라인(VR)에 전기적으로 접속될 수 있고, 각각의 녹색 발광 디바이스의 애노드 전극 핀은 다른 애노드 패드(11)를 통해 제2 전압 신호 라인(VGB)에 전기적으로 접속될 수 있고, 각각의 청색 발광 디바이스의 애노드 전극 핀은 또 다른 애노드 패드를 통해 제2 전압 신호 라인(VGB)에 전기적으로 접속될 수 있다.
예를 들어, 도 15에 도시된 바와 같이, 집적 회로(16)는 6개의 핀을 가질 수 있다. 6개의 핀 중 3개는 캐소드 패드(14)를 통해 일대일 대응으로 3개의 발광 디바이스(2)의 캐소드 전극 핀에 전기적으로 접속된다. 다른 3개의 핀들에 대해, 하나의 핀은 데이터 라인(Data)에 전기적으로 접속될 수 있고, 다른 핀이 전원 전압 신호 라인(Vcc)에 전기적으로 접속될 수 있고, 또 다른 핀은 접지될 수 있다.
일부 예들에서, 도 2에 도시된 바와 같이, 복수의 발광 디바이스들(2)은 복수의 발광 디바이스들(2) 사이에 갭들이 존재하도록 서로 이격된다. 도 3 내지 9에 도시된 바와 같이, 적어도 하나의 발광 디바이스(2)가 조광층(3)에 의해 둘러싸이도록, 조광층(3)은 복수의 발광 디바이스들(2) 사이의 갭들에 위치되고, 제1 베이스(1)로부터 먼 복수의 발광 디바이스들(2)의 표면들 상에 위치된다.
여기서, 조광층(3)이 적어도 하나의 발광 디바이스(2)를 "둘러싼다"는 설명에 대해, 이는 조광층이 적어도 하나의 발광 디바이스(2)의 측면들 및 제1 베이스(1)로부터 먼 적어도 하나의 발광 디바이스(2)의 표면(들)과 비교적 가깝게 접촉하여, 조광층이 적어도 하나의 발광 디바이스(2)의 측면들 및 제1 베이스(1)로부터 먼 적어도 하나의 발광 디바이스(2)의 표면(들)을 완전히 덮는다는 것을 의미한다. 이러한 방식으로, 적어도 하나의 발광 디바이스(2)의 품질을 보장하기 위해 적어도 하나의 발광 디바이스(2)의 표면(들)이 보호될 수 있을 뿐만 아니라, 또한 발광 디바이스(들)(2)가 느슨해지고 제1 베이스(1)에 전기적으로 접속되는 것이 어려운 상태가 되는 것을 방지하기 위해 적어도 하나의 발광 디바이스(2)가 제1 베이스(1) 상에 안정적으로 고정될 수 있고, 이에 의해 디스플레이 기판(100)의 양호한 디스플레이 효과를 보장한다.
일부 예들에서, 조광층(3)의 재료는 광 흡수 재료를 포함하고, 조광층(3)은 조광층(3)에 진입하는 광의 적어도 일부를 흡수하도록 구성된다.
여기서, 조광층(3)에 진입하는 광은 외부로부터 조광층(3)에 진입하는 광, 및 복수의 발광 디바이스들(2)에 의해 방출되는 광을 포함한다.
외부로부터 조광층(3)으로 방출되는 광의 면적은 제1 베이스(1)로부터 먼 조광층(3)의 표면의 면적과 실질적으로 동일하기 때문에, 외부로부터 조광층(3)에 진입하는 광은 기본적으로 조광층(3)에 의해 완전히 흡수될 수 있다. 이러한 방식으로, 디스플레이 기판(100)의 디스플레이 프로세스에서, 조광층(3)은 외부로부터 디스플레이 기판(100)에 진입하고 제1 베이스(1) 및/또는 복수의 발광 디바이스들(2)에 의해 반사되는 광의 양을 감소시킬 수 있다. 그 결과, 디스플레이 기판(100)이 어두운 상태에 있는 경우(즉, 발광 디바이스들이 광을 방출하지 않는 경우), 디스플레이 기판(100)의 디스플레이 표면은 더 어두운 상태에 있을 수 있고, 이는 디스플레이 기판(100)의 콘트라스트를 효과적으로 개선한다.
발광 디바이스(2)에 의해 방출된 광이 임의의 방향들로 전파되기 때문에, 발광 디바이스(2)에 의해 방출된 광이 조광층(3)에 진입하는 경우에, 그 재료가 광 흡수 재료를 포함하는, 조광층(3)의 부분은 광을 흡수할 수 있고, 그 재료가 광 흡수 재료를 포함하지 않는, 조광층(3)의 다른 부분은 광이 원활하게 통과하게 할 수 있다. 이러한 방식으로, 조광층(3)은 발광 디바이스들(2)에 의해 방출되는 광의 일부만을 흡수하고, 관련 기술과 비교하여, 발광 디바이스(2)에 의해 방출되고 조광층(3)에 의해 흡수되는 광의 양이 감소되고, 이는 디스플레이 기판(100)의 전력 소비를 감소시키는데 유익하다.
일부 예들에서, 도 3 내지 도 9에 도시된 바와 같이, 제2 베이스(4)는 조광층(3)을 덮는다.
예를 들어, 제2 베이스(4)는 PET 베이스일 수 있다. PET 베이스는 양호한 가소성 및 높은 투명성을 가지며, 이는 PET 베이스가 양호한 광 투과율을 갖도록 보장하고, PET 베이스를 통과하는 광의 손실을 감소시키거나 회피한다.
예들에서, 조광층(3)은 제2 베이스(4)의 측면 상에 형성되고, 이후 조광층(3) 및 제2 베이스(4)는, 예를 들어, 프레싱 프로세스를 사용함으로써, 복수의 발광 디바이스들(2)이 형성된 제1 베이스(1) 상에서 프레싱된다. 이러한 방식으로, 관련 기술과 비교하여, 제1 베이스(1)로부터 먼 조광층(3)의 표면을 비교적 평탄한 표면이 되게 하기 위한 조광층(3)의 연삭이 회피될 수 있을 뿐만 아니라, 제1 베이스(1)로부터 먼 조광층(3)의 표면에 대한 손상을 방지하고, 디스플레이 기판(100)의 표면 색도가 높은 균일성을 갖게 하기 위해 제2 베이스(4)가 또한 조광층(3)을 보호하는데 이용될 수 있다.
따라서, 본 개시내용의 몇몇 실시예들에서 제공되는 디스플레이 기판(100)에서, 조광층(3)은 복수의 발광 디바이스들(2) 사이의 갭들 내에 그리고 제1 베이스(1)로부터 먼 복수의 발광 디바이스들(2)의 표면들 상에 배치되고, 제2 베이스(4)는 제1 베이스(1)로부터 먼 조광층(3)의 표면을 덮는다. 이러한 방식으로, 조광층(3)은 복수의 발광 디바이스들(2)을 보호하고 제2 베이스(4)는 조광층(3)을 보호할 뿐만 아니라, 또한 조광층(3)은 조광층(3)에 진입하는 광의 적어도 일부를 흡수할 수 있고, 이는 관련 기술과 비교하여 디스플레이 기판(100)의 콘트라스트를 개선하고 디스플레이 기판(100)의 전력 소비를 감소시킨다. 또한, 복수의 발광 디바이스들(2)이 형성된 제1 베이스(1) 상에 조광층(3) 및 제2 베이스(4)가 프레싱되기 때문에, 예를 들어, 프레싱 프로세스에 의해, 관련 기술과 비교하여, 조광층(3)의 연삭이 회피될 수 있고, 프로세스가 절약될 수 있고, 디스플레이 기판(100)의 표면이 높은 균일성을 가질 수 있다.
본 개시내용의 몇몇 실시예들에서, 조광층들(3)의 다양한 구조들이 있으며, 디스플레이 기판(100)에서의 조광층(3)의 구조의 타입은 실제 요구들에 따라 선택적으로 설정될 수 있다. 조광층(3)의 구조가 개략적으로 후술된다.
몇몇 실시예들에서, 도 4에 도시된 바와 같이, 조광층(3)은 복수의 발광 디바이스(2) 사이의 갭들에 위치된 제1 하위 조광층(31), 및 제1 베이스(1)로부터 먼 제1 하위 조광층(31)의 측면 상에 배치된 제2 하위 조광층(32)을 포함한다.
일부 예들에서, 제1 하위 조광층(31)과 복수의 발광 디바이스들(2) 사이에 위치 관계들이 있고, 이들은 복수의 발광 디바이스들(2)의 구조에 관련된다.
예를 들어, 복수의 발광 디바이스들(2)은 미니 LED들을 포함한다. 제1 하위 조광층(31)과 복수의 발광 디바이스(2) 사이의 위치 관계는 다음과 같을 수 있다: 제1 베이스(1)를 기준으로, 제1 베이스(1)로부터 먼 제1 하위 조광층(31)의 표면은 제1 베이스(1)로부터 먼 복수의 발광 디바이스들(2)의 표면들과 동일 평면에 있거나; 또는 도 4에 도시된 바와 같이, 제1 베이스(1)로부터 먼 제1 하위 조광층(31)의 표면은 제1 베이스(1)로부터 먼 복수의 발광 디바이스들(2)의 표면들보다 더 낮다. 이 경우, 제1 하위 조광층(31)은 복수의 발광 디바이스들(2) 사이의 갭들에 모두 위치되고, 제1 하위 조광층(31)은 복수의 발광 디바이스들(2)의 측면들의 적어도 일부들을 덮는다.
여기서, 제1 하위 조광층(31)이 복수의 발광 디바이스들(2) 사이의 갭들에 모두 위치되기 때문에, 제1 베이스(1)와 제1 베이스(1)로부터 먼 제1 하위 조광층(31)의 표면 사이의 거리는 제1 하위 조광층(31)의 두께이다. 제1 하위 조광층(31)의 두께는 복수의 발광 디바이스들(2)의 두께의 80% 내지 100%의 범위(즉, 제1 베이스(1)에 수직인 방향에서의 복수의 발광 디바이스들(2)의 치수)일 수 있다. 예를 들어, 복수의 발광 디바이스들(2)의 두께는 100 μm일 수 있고, 제1 하위 조광층(31)의 두께는 80 μm 내지 100 μm의 범위일 수 있다. 예를 들어, 복수의 발광 디바이스들(2)의 두께는 150 μm일 수 있고, 제1 하위 조광층(31)의 두께는 120 μm 내지 150 μm의 범위일 수 있다. 제1 하위 조광층(31)의 특정 두께는 실제 요구들에 따라 선택적으로 설정될 수 있다.
예를 들어, 복수의 발광 디바이스들(2)은 미니 LED들 또는 마이크로 LED들을 포함한다. 제1 하위 조광층(31)과 복수의 발광 디바이스(2) 사이의 위치 관계는 다음과 같을 수 있다: 제1 베이스(1)를 기준으로, 제1 베이스(1)로부터 먼 제1 하위 조광층(31)의 표면은 제1 베이스(1)로부터 먼 복수의 발광 디바이스들(2)의 표면들보다 더 높다. 이 경우, 제1 하위 조광층(31)의 일부는 복수의 발광 디바이스들(2) 사이의 갭들에 위치되고, 제1 하위 조광층(31)의 다른 부분들은 제1 베이스(1)로부터 먼 복수의 발광 디바이스들(2)의 표면들 상에 위치되고; 제1 하위 조광층(31)은 복수의 발광 디바이스들(2)의 노출된 표면들(복수의 발광 디바이스들(2)의 측면들 및 제1 베이스(1)로부터 먼 복수의 발광 디바이스들(2)의 표면들을 포함함)을 덮는다.
여기서, 제1 베이스(1)와 제1 베이스(1)로부터 먼 제1 하위 조광층(31)의 표면 사이의 거리는 복수의 발광 디바이스들(2)의 두께보다 더 크고 복수의 발광 디바이스들(2)의 두께의 120% 이하일 수 있다.
예를 들어, 복수의 발광 디바이스들(2)은 마이크로 LED들을 포함한다. 마이크로 LED의 두께는 일반적으로 비교적 작고, 예를 들어, 10 μm 미만일 수 있다. 제1 하위 조광층(31)을 제조하기 위한 프로세스를 고려하면, 제1 하위 조광층(31)의 두께가 비교적 작은 경우에, 제조된 제1 하위 조광층(31)의 두께는 대략 10 μm일 수 있다. 이러한 방식으로, 제1 베이스(1)를 기준으로, 제1 베이스(1)로부터 먼 제1 하위 조광층(31)의 표면은 제1 베이스(1)로부터 먼 복수의 발광 디바이스들(2)의 표면들보다 더 높다. 예를 들어, 발광 디바이스(2)의 두께는 10 μm일 수 있고, 제1 베이스(1)와 제1 베이스(1)로부터 먼 제1 하위 조광층(31)의 표면 사이의 거리는 10 μm보다 크고 12 μm 이하일 수 있다. 제1 하위 조광층(31)의 특정 두께는 실제 요구들에 따라 선택적으로 설정될 수 있다.
제1 하위 조광층(31)은 또한 복수의 발광 디바이스(2) 사이의 갭들에 위치된 제1 베이스(1)의 부분들을 덮는다는 것에 유의한다. 이러한 방식으로, 제1 하위 조광층(31)과 제1 베이스(1) 사이에 큰 접착력이 있는 경우에, 제1 하위 조광층(31)은 복수의 발광 디바이스들(2)과 제1 베이스(1) 사이의 연결을 향상시키기 위해 이용될 수 있고, 따라서 복수의 발광 디바이스들(2)은 제1 베이스(1) 상에 견고하게 고정될 수 있다.
일부 예들에서, 제1 하위 조광층(31)의 재료는 광 흡수 재료를 포함하고, 제1 하위 조광층(31)은 제1 하위 조광층(31)에 진입하는 광의 적어도 일부를 흡수하도록 구성된다. 이러한 방식으로, 제1 하위 조광층(31)은 외부로부터 제1 하위 조광층(31)에 진입하는 광을 흡수하여, 광이 제1 베이스(1) 및/또는 복수의 발광 디바이스(2)에 의해 반사되는 것을 약화시키거나 심지어 방지할 수 있다. 그 결과, 디스플레이 기판(100)이 어두운 상태에 있는(즉, 발광 디바이스들이 광을 방출하지 않는) 경우에, 디스플레이 기판(100)의 디스플레이 표면은 더 어두운 상태에 있을 수 있고, 이는 디스플레이 기판(100)의 콘트라스트를 개선하는데 유익하다.
또한, 상기 예에서, 제1 베이스(1)를 기준으로, 제1 베이스(1)로부터 먼 제1 하위 조광층(31)의 표면이 제1 베이스(1)로부터 먼 복수의 발광 디바이스들(2)의 표면들보다 더 높은 경우에, 제1 베이스(1)와 제1 베이스(1)로부터 먼 제1 하위 조광층(31)의 표면 사이의 거리는 발광 디바이스들(2)의 두께의 최대 120%이다. 이러한 방식으로, 관련 기술과 비교하여, 제1 베이스(1)로부터 먼 복수의 발광 디바이스들(2)의 표면들 상의 제1 하위 조광층(31)의 치수가 크게 감소되고, 이는 제1 하위 조광층(31)에 의한 복수의 발광 디바이스들(2)에 의해 방출된 광의 흡수를 감소시키고 디스플레이 기판(100)의 전력 소비를 감소시키는데 유익하다.
일부 다른 예들에서, 도 4에 도시된 바와 같이, 제1 베이스(1)를 기준으로, 제1 베이스(1)로부터 먼 조광층(3)에 포함된 제2 하위 조광층(32)의 표면은 제1 베이스(1)로부터 먼 복수의 발광 디바이스들(2)의 표면들보다 더 높다. 즉, 제2 하위 조광층(32)의 일부는 복수의 발광 디바이스들(2)과 제2 베이스(4) 사이에 위치된다. 이러한 방식으로, 복수의 발광 디바이스들(2)이 형성된 제1 베이스(1) 상에 조광층(3) 및 제2 베이스(4)가 형성되는 경우, 예를 들어, 프레싱 프로세스를 사용함으로써, 복수의 발광 디바이스들(2)과 제2 베이스(4) 사이에 위치된 제2 하위 조광층(32)의 부분은 프레싱 프로세스 동안 복수의 발광 디바이스들(2)이 손상되는 것을 방지하기 위해 복수의 발광 디바이스들(2)을 보호할 수 있다.
여기서, 제2 하위 조광층(32)의 두께는 제1 하위 조광층(31)과 복수의 발광 디바이스(2) 사이의 위치 관계에 관련된다.
예를 들어, 제1 베이스(1)를 기준으로, 제1 베이스(1)로부터 먼 제1 하위 조광층(31)의 표면은 제1 베이스(1)로부터 먼 복수의 발광 디바이스들(2)의 표면들과 동일 평면 상에 있거나, 또는 제1 베이스(1)로부터 먼 제1 하위 조광층(31)의 표면은 제1 베이스(1)로부터 먼 복수의 발광 디바이스들(2)의 표면들보다 더 높은 경우, 제1 베이스(1)에 근접한 제2 하위 조광층(32)의 표면은 제2 하위 조광층(32)의 두께가 비교적 균일하도록 비교적 평탄한 표면이다. 제2 하위 조광층(32)의 두께는 실제 요구에 따라 선택적으로 설정될 수 있다. 예를 들어, 제2 하위 조광층(32)의 두께는 50 μm 내지 100 μm의 범위일 수 있거나, 또는 10 μm 내지 40 μm의 범위일 수 있다.
예를 들어, 도 4에 도시된 바와 같이, 제1 베이스(1)를 기준으로, 제1 베이스(1)로부터 먼 제1 하위 조광층(31)의 표면이 제1 베이스(1)로부터 먼 복수의 발광 디바이스들(2)의 표면들보다 더 낮은 경우, 제1 베이스(1)에 근접한 제2 하위 조광층(32)의 표면은 불균일한 표면이다. 이 경우, 제2 하위 조광층(32)은 제1 부분들(321) 및 제2 부분(322)을 포함한다. 제1 베이스(1) 상의 제1 부분들(321)의 정사 투영들은 제1 베이스(1) 상의 복수의 발광 디바이스(2)의 정사 투영들과 일치하고, 제1 베이스(1) 상의 제2 부분(322)의 정사 투영은 제1 베이스(1) 상의 제1 하위 조광층(31)의 정사 투영과 일치한다. 제1 부분들(321)의 두께는 20 μm 내지 100 μm 범위일 수 있다. 제2 부분(322)의 두께는 50 μm 내지 100 μm의 범위에 있다.
물론, 제1 부분(321)의 두께 및 제2 부분(322)의 두께는 또한 실제 요구들에 따라 선택적으로 설정될 수 있는 다른 수치 범위들일 수 있다.
일부 예들에서, 제2 하위 조광층(32)은 투명 필름이다. 투명 필름은 비교적 높은 광 투과율을 갖는다(예를 들어, 광 투과율은 90% 이상일 수 있다). 복수의 발광 디바이스(2)에 의해 방출된 광은 제2 하위 조광층(32)을 원활하게 통과하여 외부로 출사될 수 있고, 이는 제2 하위 조광층(32)이 복수의 발광 디바이스(2)에 의해 방출된 광의 전파에 악영향을 미치는 것을 방지할 수 있다.
일부 예들에서, 제2 하위 조광층(32)의 굴절률은 제2 베이스(4)의 굴절률보다 크다. 제2 하위 조광층(32)의 굴절률은 대략 1.5일 수 있다. 예를 들어, 제2 하위 조광층(32)의 굴절률은 1.49, 1.5, 1.51, 또는 1.52일 수 있다. 제2 베이스(4)의 굴절률은 대략 1.4일 수 있다. 예를 들어, 제2 베이스(4)의 굴절률은 1.39, 1.4, 1.41, 또는 1.42일 수 있다.
광에 대한 외부 대기의 굴절률은 대략 1.0이기 때문에, 제2 하위 조광층(32)의 굴절률이 제2 베이스(4)의 굴절률보다 크도록 제2 하위 조광층(32)의 굴절률 및 제2 베이스(4)의 굴절률을 설정함으로써, 복수의 발광 디바이스(2)에 의해 방출된 광은 외부로 출사되는 프로세스에서 광학적으로 더 조밀한 매질로부터 광학적으로 더 희소한 매질로 점진적으로 출사될 수 있다. 이러한 방식으로, 복수의 발광 디바이스들(2)에 의해 방출되는 광이 외부 대기에서 직접 출사되는 경우에 비교하여, 광의 출사를 안내하고, 전반사를 약화시키거나 심지어 회피하는 데 유익하다.
일부 다른 실시예들에서, 도 6에 도시된 바와 같이, 제1 하위 조광층(31) 및 제2 하위 조광층(32)을 포함하는 것에 기초하여, 조광층(3)은 제3 하위 조광층(33)을 더 포함한다. 제3 하위 조광층(33)은 복수의 발광 디바이스들(2) 사이의 갭들에 위치되고 제1 하위 조광층(31)과 제1 베이스(1) 사이에 배치된다. 즉, 제3 하위 조광층(33), 제1 하위 조광층(31) 및 제2 하위 조광층(32)은 제1 베이스(1)의 방향으로 순차적으로 적층된다.
일부 예들에서, 제1 하위 조광층(31)과 복수의 발광 디바이스들(2) 사이의 위치 관계는 다음과 같을 수 있다: 제1 베이스(1)를 기준으로, 제1 베이스(1)로부터 먼 제3 하위 조광층(33)의 표면은 제1 베이스(1)로부터 먼 복수의 발광 디바이스들(2)의 표면들과 동일 평면에 있거나; 또는 도 6에 도시된 바와 같이, 제1 베이스(1)로부터 먼 제3 하위 조광층(33)의 표면은 제1 베이스(1)로부터 먼 복수의 발광 디바이스들(2)의 표면들보다 더 낮다. 이 경우, 제3 하위 조광층(33)은 복수의 발광 디바이스들(2) 사이의 갭들에 모두 위치되고, 제3 하위 조광층(33)은 복수의 발광 디바이스들(2)의 측면들의 적어도 일부들을 덮는다.
일부 예들에서, 제3 하위 조광층(33)의 재료는 광 반사 재료를 포함하고, 제3 하위 조광층(33)은 복수의 발광 디바이스들(2)로부터 제3 하위 조광층(332) 상으로 입사하는 광을 복수의 발광 디바이스들(2)로 다시 반사시키도록 구성된다. 이러한 방식으로, 복수의 발광 디바이스들(2)에 의해 방출되는 광이 제3 하위 조광층(33)에 의해 덮여진 복수의 발광 디바이스들(2)의 측면들에 입사하는 경우, 광은 제3 하위 조광층(33)으로 인해 적어도 한번 반사된다. 그 결과, 반사된 광은 제1 베이스(1)로부터 먼 복수의 발광 디바이스들(2)의 표면들로부터 외부로 출사될 수 있고, 이는 복수의 발광 디바이스들(2)에 의해 방출된 광의 이용률을 개선하고, 디스플레이 기판(100)의 광 효율을 개선하고 디스플레이 기판(100)의 전력 소비를 감소시키는 데 유익하다.
제3 하위 조광층(33)은 복수의 발광 디바이스들(2)의 측면들의 적어도 일부들만을 덮고, 이는 복수의 발광 디바이스들(2)에 의해 방출된 광이 제1 베이스(1)로부터 먼 복수의 발광 디바이스들(2)의 표면들로부터 출사될 수 있는 것을 보장하여, 광이 제1 베이스(1)로부터 먼 복수의 발광 디바이스들(2)의 표면들에 입사한 후에 복수의 발광 디바이스들(2)로 다시 반사되어 외부로 출사되기가 어려운 상황을 회피할 수 있다.
일부 예들에서, 제3 하위 조광층(33)의 반사율은 70% 이상이다. 이러한 방식으로, 제3 하위 조광층(33)이 제3 하위 조광층(33) 상에 입사되는 발광 디바이스들(2)에 의해 방출되는 광에 대해 양호한 반사 효과를 갖는 것과, 디스플레이 기판(100)이 높은 광 효율 및 더 낮은 전력 소비를 갖는 것이 효과적으로 보장될 수 있다. 예를 들어, 제3 하위 조광층(33)의 반사율은 70%, 80%, 90%, 또는 95%일 수 있다.
여기서, 조광층(3)이 제3 하위 조광층(33)을 더 포함하는 경우에, 제1 하위 조광층(31)과 복수의 발광 디바이스(2) 사이의 위치 관계는 다음과 같을 수 있다: 제1 베이스(1)를 기준으로, 제1 베이스(1)로부터 먼 제1 하위 조광층(31)의 표면은 제1 베이스(1)로부터 먼 복수의 발광 디바이스들(2)의 표면들과 동일 평면에 있거나, 또는 제1 베이스(1)로부터 먼 제1 하위 조광층(31)의 표면은 제1 베이스(1)로부터 먼 복수의 발광 디바이스들(2)의 표면들보다 더 높거나 더 낮다. 예를 들어, 제1 베이스(1)와 제1 베이스(1)로부터 먼 제1 하위 조광층(31)의 표면 사이의 거리는 복수의 발광 디바이스(2)의 두께의 80% 내지 120%의 범위에 있다. 제1 하위 조광층(31) 및 제2 하위 조광층(32)의 다른 설명들에 대해서는, 상기 예들 중 일부에서의 제1 하위 조광층(31) 및 제2 하위 조광층(32)의 설명들이 참조될 수 있고, 여기서 반복 설명되지 않을 것이다.
또 다른 일부 실시예들에서, 도 5에 도시된 바와 같이, 조광층(3)은 제3 하위 조광층(33) 및 제1 하위 조광층(31)을 포함할 수 있다. 제3 하위 조광층(33)의 재료는 광 반사 재료를 포함하고, 제3 하위 조광층(33)은 복수의 발광 디바이스들(2)로부터 제3 하위 조광층(33) 상으로 입사하는 광을 복수의 발광 디바이스들(2)로 다시 반사시키도록 구성된다. 제1 하위 조광층(31)의 재료는 광 흡수 재료를 포함하고, 제1 하위 조광층(31)은 제1 하위 조광층(31)에 진입하는 광의 적어도 일부를 흡수하도록 구성된다.
일부 예들에서, 도 5에 도시된 바와 같이, 제3 하위 조광층(33)은 복수의 발광 디바이스들(2) 사이의 갭들에 위치된다. 제1 베이스(1)를 기준으로, 제1 베이스(1)로부터 먼 제3 하위 조광층(33)의 표면은 제1 베이스(1)로부터 먼 복수의 발광 디바이스들(2)의 표면들과 동일 평면에 있거나, 또는 제1 베이스(1)로부터 먼 제3 하위 조광층(33)의 표면은 제1 베이스(1)로부터 먼 복수의 발광 디바이스들(2)의 표면들보다 더 낮다. 이 경우, 제3 하위 조광층(33)은 복수의 발광 디바이스들(2) 사이의 갭들에 모두 위치되고, 제3 하위 조광층(33)은 복수의 발광 디바이스들(2)의 측면들의 적어도 일부들을 덮는다.
일부 예들에서, 도 5에 도시된 바와 같이, 제1 하위 조광층(31)은 제1 베이스(1)로부터 먼 제3 하위 조광층(33)의 측면 상에 배치된다. 제1 베이스(1)를 기준으로, 제1 베이스(1)로부터 먼 제1 하위 조광층(31)의 표면은 제1 베이스(1)로부터 먼 복수의 발광 디바이스들(2)의 표면들보다 더 높다. 즉, 제1 베이스(1)로부터 먼 제3 하위 조광층(33)의 표면과 제1 베이스(1)로부터 먼 복수의 발광 디바이스들(2)의 표면들 사이의 위치 관계에 관계없이, 제1 하위 조광층(31)은 복수의 발광 디바이스들(2) 및 제3 하위 조광층(33)을 덮고, 제1 하위 조광층(31)의 부분들은 복수의 발광 디바이스들(2)을 보호하기 위해, 제1 베이스(1)로부터 먼 복수의 발광 디바이스들(2)의 표면들 상에 위치된다.
제3 하위 조광층(33) 및 제1 하위 조광층(31)을 제공함으로써, 제3 하위 조광층(33)과 제1 하위 조광층(31) 사이의 협력으로 인해, 제3 하위 조광층(33)은 복수의 발광 디바이스(2)에 의해 방출되는 광의 이용률을 개선하고, 디스플레이 기판(100)의 광 효율을 개선하고 디스플레이 기판(100)의 전력 소비를 감소시키기 위해 이용될 수 있고, 제1 하위 조광층(31)은 디스플레이 기판(100)의 콘트라스트를 개선하기 위해 이용될 수 있다.
또한, 조광층(3)을 제조하는 프로세스 동안, 제1 하위 조광층(31)의 두께를 조정함으로써, 제1 베이스(1)로부터 먼 복수의 발광 디바이스(2)의 표면들 상에 위치된 제1 하위 조광층(31)의 부분들의 두께(예를 들어, 두께가 10 μm임)가 조정될 수 있어서, 제1 하위 조광층(31)을 이용함으로써 디스플레이 기판(100)의 콘트라스트를 개선하고, 제1 하위 조광층(31)에 의해 복수의 발광 디바이스(2)에 의해 방출된 광의 흡수를 감소시켜 디스플레이 기판(100)의 전력 소비를 감소시킨다.
여기서, 제3 하위 조광층(33) 및 제1 하위 조광층(31)의 다른 설명들에 대해, 상기 예들 중 일부에서의 제3 하위 조광층(33) 및 제1 하위 조광층(31)의 설명들이 참조될 수 있고, 이는 여기서 반복 설명되지 않을 것이다.
실시예들에서, 조광층(3)에 포함되는 각각의 필름의 재료는 다양하다.
일부 예들에서, 조광층(3)이 제1 하위 조광층(31)을 포함하는 경우에, 제1 하위 조광층(31)의 재료는 광 흡수 재료로 도핑된 아크릴 접착제를 포함한다. 예를 들어, 광 흡수 재료는 카본 블랙 입자들을 포함할 수 있다.
일부 예들에서, 조광층(3)이 제2 하위 조광층(32)을 포함하는 경우에, 제2 하위 조광층(32)의 재료는 아크릴 접착제를 포함한다.
일부 예들에서, 조광층(3)이 제3 하위 조광층(33)을 포함하는 경우에, 제3 하위 조광층(33)의 재료는 광 반사 재료로 도핑된 아크릴 접착제를 포함한다. 예를 들어, 광 반사 재료는 티타늄 이산화물 입자들을 포함할 수 있다.
아크릴 접착제는 무색성 및 투명도, 높은 광 투과율(예를 들어, 광 투과율은 90% 이상일 수 있음) 및 양호한 접합 강도의 이점들을 갖는다. 이러한 방식으로, 양호한 접착이 조광층(3) 내의 필름들 사이에 제공될 수 있고, 따라서, 조광층(3)과 제1 베이스(1), 조광층(3)과 발광 디바이스들(2), 및 조광층(3)과 제2 베이스(4) 사이에 양호한 접착이 제공될 수 있다. 따라서, 발광 디바이스들(2)과 제1 베이스(1) 사이의 연결이 강화되는 한편 제2 베이스(4) 또는 조광층(3)이 떨어지는 것을 방지하는 것이 가능하다.
몇몇 실시예들에서, 도 7에 도시된 바와 같이, 디스플레이 기판(100)에 포함된 복수의 발광 디바이스들(2)의 각각의 발광 디바이스(2)는 제3 베이스(22) 및 제3 베이스(22)의 측면 상에 배치된 발광층(21)을 포함한다. 발광층(21)은 제3 베이스(22)보다 제1 베이스(1)에 더 가깝다.
이하, 도 11에 도시된 바와 같이, 발광 디바이스(2)가 미니 LED인 것을 예로서 들어 발광 디바이스(2)의 구조가 개략적으로 예시된다.
도 11에 도시된 바와 같이, 미니 LED는 제3 베이스(22), N-형 반도체 층(23), 발광층(21), P-형 반도체 층(24), 전류 차단 층(25), 전도층(26), 브래그 반사층(27), 및 순차적으로 모두 적층된 캐소드 전극 핀(28)과 애노드 전극 핀(29) 양자 모두를 포함한다. 캐소드 전극 핀(28)은 N-형 반도체 층(23)에 연결되고, 애노드 전극 핀(29)은 전도층(26)에 연결된다.
도 11에 도시된 구조가 도 12에 도시된 구조에 적용되는 경우, 캐소드 전극 핀(28)은 캐소드 패드(14)를 통해 전극 리드(13)에 연결될 수 있고, 애노드 전극 핀(29)은 애노드 패드(15)를 통해 구동 트랜지스터(12)에 연결될 수 있다.
본 실시예에서, 발광층(21)은 광을 방출할 수 있어서, 각각의 발광층(21)에 의해 방출된 광은 제3 베이스(22), 조광층(3) 및 제2 베이스(4)를 순차적으로 통과한 후에 외부로 출사될 수 있다.
일부 예들에서, 조광층(3)이 제2 하위 조광층(32)을 포함하는 경우에, 제3 베이스(22)의 굴절률은 제2 하위 조광층(32)의 굴절률보다 크다.
제2 하위 조광층(32)의 굴절률은 제2 베이스(4)의 굴절률보다 크기 때문에, 제2 베이스(4)의 굴절률은 외부 대기의 굴절률보다 크고, 제3 베이스(22)의 굴절률을 제2 하위 조광층(32)의 굴절률보다 크도록 설정함으로써, 발광층(21)에 의해 방출된 광이 통과할 필요가 있는 매질의 굴절률들은 광이 외부로 출사되는 프로세스에서 특정 구배에 따라 점진적으로 감소된다. 이러한 방식으로, 광이 외부 대기로 직접 출사되는 경우와 비교하여, 광의 출사를 안내하고, 전반사를 약화시키거나 심지어 회피하고, 발광 효율을 개선하는 데 유익하다.
예를 들어, 제3 베이스(22)의 재료는 사파이어 재료를 포함할 수 있고, 제3 베이스(22)의 굴절률은 대략 1.77일 수 있다. 예를 들어, 제3 베이스(22)의 굴절률은 1.76, 1.77, 또는 1.78일 수 있다.
일부 예들에서, 조광층(3)이 제3 하위 조광층(33)을 포함하는 경우에, 제1 베이스(1)로부터 먼 제3 하위 조광층(33)의 표면과 복수의 발광 디바이스들(2) 사이의 위치 관계는 또한 다음과 같을 수 있다: 제1 베이스(1)를 기준으로, 제1 베이스(1)로부터 먼 제3 하위 조광층(33)의 표면은 제1 베이스(1)로부터 먼 복수의 발광 디바이스들(2)의 표면들보다 더 높다. 이러한 방식으로, 제3 하위 조광층(33) 상에 입사하는 광이 기본적으로 발광 디바이스들(2)로 다시 반사되어, 반사된 광이 인접한 발광 디바이스(2)에 진입하여 컬러 혼합을 야기하는 현상을 회피하는 것이 보장될 수 있다.
몇몇 실시예에서, 도 12에 도시된 바와 같이, 디스플레이 기판(100)은 캐소드 패드(14)와 애노드 패드(15) 사이의 갭에 배치된 반사층(5)을 더 포함하고, 반사층(5)은 제1 베이스(1)에 근접한 복수의 발광 디바이스들(2)의 측면 상에 위치된다.
제1 베이스(1)에 근접한 복수의 발광 디바이스들(2)의 측면 상에 반사층(5)을 제공함으로써, 반사층(5)은 반사층(5) 상에 입사하는 광을 복수의 발광 디바이스들(2)로 다시 반사시킬 수 있고, 이후 광은 제1 베이스(1)로부터 먼 복수의 발광 디바이스들(2)의 표면들을 통해 외부로 출사된다. 이러한 방식으로, 복수의 발광 디바이스(2)에 의해 방출되는 광의 이용률을 증가시키고, 디스플레이 기판(100)의 광 효율을 개선하고, 디스플레이 기판(100)의 전력 소비를 감소시키는 데 유익하다.
예를 들어, 반사층(5)은 높은 반사율을 갖는 백색 잉크로 제조될 수 있다.
몇몇 실시예들에서, 제1 베이스(1)로부터 먼 제2 베이스(4)의 표면은 평평한 표면일 수 있다. 물론, 도 8 및 도 9에 도시된 바와 같이, 제1 베이스(1)로부터 먼 제2 베이스(4)의 표면 상에 복수의 미세구조들(41)이 제공될 수 있다. 복수의 미세구조들(41)은 복수의 발광 디바이스들(2)로부터 유래되고 제2 베이스(4)를 통과하는 광의 적어도 일부의 전파 방향들을 변경하도록 구성된다.
여기서, 복수의 미세구조들(41)의 형상은 제2 베이스(4)를 통과하는 광의 적어도 일부의 전파 방향들의 변화와 관련된다.
일부 예에서, 도 8에 도시된 바와 같이, 복수의 미세구조들(41)의 표면들의 형상들은 피라미드 또는 웨지 중 적어도 하나를 포함한다. 피라미드 또는 웨지의 팁은 제2 베이스(41)로부터 먼 측면 상에 위치된다. 이 경우, 복수의 미세구조들(41)은 발광 디바이스들(2)로부터 유래되고 제2 베이스(4)를 통과하는 광의 적어도 일부를 집중시킬 수 있고, 이는 디스플레이 기판(100)의 디스플레이 밝기의 개선에 도움이 된다.
여기서, 미세구조(41)의 치수들은 실제 요구들에 따라 선택적으로 설정될 수 있다. 예를 들어, 미세구조(41)의 높이(즉, 제1 베이스(1)에 수직인 방향에서의 미세구조(41)의 치수)는 대략 12 μm일 수 있고, 미세구조(41)의 폭(즉, 도 9에 도시된 바와 같이 제2 베이스(4)에 연결되는 미세구조(41)의 치수)은 대략 24 μm일 수 있다. 예를 들어, 미세구조(41)의 높이는 11 μm, 12 μm, 또는 13 μm일 수 있고, 미세구조(41)의 폭은 23 μm, 24 μm, 또는 25 μm일 수 있다.
일부 다른 예에서, 도 9에 도시된 바와 같이, 복수의 미세구조들(41)의 표면들의 형상들은 곡선 형상 또는 구 형상 중 적어도 하나를 포함한다. 이 경우, 복수의 미세구조들(41)은 복수의 발광 디바이스들(2)로부터 유래하고 제2 베이스(4)를 통과하는 광의 적어도 일부를 확산시킬 수 있으며, 이에 의해 디스플레이 기판(100)으로부터 출사되는 광의 균일성을 개선하고, 디스플레이 기판(100)의 표면 상의 눈부심 현상을 회피한다.
여기서, 미세구조(41)의 치수들은 실제 요구들에 따라 선택적으로 설정될 수 있다. 예를 들어, 미세구조(41)의 직경은 20 μm 내지 30 μm의 범위일 수 있고, 미세구조(41)의 높이(즉, 제1 베이스(1)에 수직인 방향에서의 미세구조(41)의 치수)는 대략 10 μm일 수 있다. 예를 들어, 미세구조(41)의 직경은 20 μm, 23 μm, 27 μm, 또는 30 μm일 수 있고, 미세구조(41)의 높이는 9 μm, 10 μm, 또는 11 μm일 수 있다.
일부 예들에서, 복수의 미세구조들 및 제2 베이스(4)는 단일편 구조를 형성하고, 이는 디스플레이 기판(100)의 구조를 단순화하는 데 도움이 된다.
예를 들어, 복수의 미세구조들(41)을 형성하기 위해 제1 베이스(1)로부터 먼 제2 베이스(4)의 표면을 에칭하도록 에칭 프로세스가 사용될 수 있다. 제2 베이스(4)는 특정 경도를 갖기 때문에, 에칭 프로세스를 사용하여 형성된 복수의 미세구조(41)의 구조는 매우 안정적이고, 변형을 피할 수 있다.
또한, 몇몇 실시예들에서, 디스플레이 기판(100)은 액정 디스플레이 장치 내의 백라이트 모듈의 광원으로서 액정 디스플레이 장치에 적용될 수 있다.
이 경우, 도 10에 도시된 바와 같이, 조광층(3)은 복수의 발광 디바이스(2) 사이의 갭들에 위치된 제3 하위 조광층(33), 및 제1 베이스(1)로부터 먼 제3 하위 조광층(33)의 측면 상에 배치된 제2 하위 조광층(32)을 포함할 수 있다. 제1 베이스(1)를 기준으로, 제1 베이스(1)로부터 먼 제3 하위 조광층(33)의 표면은 제1 베이스(1)로부터 먼 복수의 발광 디바이스(2) 내의 발광층들(21)의 표면들보다 낮다; 제1 베이스(1)로부터 먼 제2 하위 조광층(32)의 표면은 제1 베이스(1)로부터 먼 복수의 발광 디바이스(2)의 표면들보다 더 높다. 이러한 방식으로, 제3 하위 조광층(33)은 복수의 발광 디바이스(2)에 의해 방출된 광을 다양한 방향들로부터 포괄적으로 반사시킬 수 있고, 제2 하위 조광층(32) 및 제2 베이스(4)는 광을 안내하여 전반사를 회피함으로써, 디스플레이 기판(100)에 의해 디스플레이되는 휘도를 효과적으로 증가시킨다.
이에 기초하여, 디스플레이 기판(100)은 제1 베이스(1)로부터 먼 제2 베이스(4)의 측면 상에 배치되고 복수의 서브픽셀 영역에 위치되는 양자점 필름들을 더 포함한다. 예를 들어, 복수의 발광 디바이스(2)는 모두 청색 광을 방출하고, 청색 광이 복수의 서브픽셀 영역 내의 양자점 필름들을 통과한 후에, 청색 광은 적색 광 또는 녹색 광과 같은 다양한 컬러들을 갖는 광으로 변환된다.
본 개시내용의 몇몇 실시예는 디스플레이 기판을 제조하는 방법을 제공한다. 도 16에 도시된 바와 같이, 디스플레이 기판을 제조하는 방법은 단계들 100 내지 300(S100 내지 S300)을 포함한다.
S100에서, 도 17의 (a) 및 (b)와 도 18의 (a) 및 (b)에 도시된 바와 같이, 제1 베이스(1)가 제공되고, 서로 이격된 복수의 발광 디바이스(2)는 제1 베이스(1)의 표면 상에 제공된다.
일부 예들에서, 복수의 발광 디바이스들(2)은 미니 LED들 또는 마이크로 LED들을 포함할 수 있다. 예를 들어, 복수의 발광 디바이스들(2)이 제1 베이스(1)의 표면 상에 제공될 때, 복수의 발광 디바이스들(2)을 제1 베이스(1)의 표면에 전달하기 위해 대량 전달 기술이 사용될 수 있다.
여기서, 제1 베이스(1)의 구조, 복수의 발광 디바이스들(2)의 구조 및 제1 베이스(1)와 복수의 발광 디바이스들(2) 사이의 연결에 관해, 상기 실시예들에서의 설명들이 참조될 수 있으며, 이는 여기서 반복 설명되지 않을 것이다.
S200에서, 도 17의 (c) 및 도 18의 (c)에 도시된 바와 같이, 제2 베이스(4)가 제공되고, 광 흡수 재료를 사용하여 제2 베이스(4)의 표면 상에 조광층(3)이 형성된다.
예를 들어, 제2 베이스(4)는 PET 베이스일 수 있다. 즉, 제2 베이스(4)는 PET로 구성된 박막일 수 있다.
일부 예들에서, 제2 베이스(4)의 표면 상에 조광층(3)을 형성하는 단계는 제2 베이스(4)의 표면 상에 조광층(3)을 형성하기 위한 재료들을 코팅하고, 조광층(3)을 형성하기 위한 재료들을 경화시켜, 조광층(3)을 형성하는 단계를 포함한다.
일부 예들에서, 도 17의 (c) 및 도 18의 (c)에 도시된 바와 같이, 조광층(3)은 스택으로 배열되는 제1 하위 조광층(31) 및 제2 하위 조광층(32)을 포함한다.
이 경우, 제2 베이스(4)의 표면 상에 조광층(3)을 형성하는 것은, 예를 들어, 제2 베이스(4)의 표면 상에 제2 하위 조광층(32)을 형성하기 위한 재료를 코팅하고, 제2 하위 조광층(32)을 형성하기 위한 재료를 경화시켜, 제2 하위 조광층(32)을 형성하는 단계; 다른 박막(예를 들어, 릴리즈 필름) 상에 제1 하위 조광층(31)을 형성하기 위한 재료를 코팅하고, 제1 하위 조광층(31)을 형성하기 위해, 제1 하위 조광층(31)을 형성하기 위한 재료를 경화시키는 단계; 그 후에, 제1 하위 조광층(31)을 제2 하위 조광층(32)에 부착하고, 제1 하위 조광층(31)의 측면에 부착된 다른 박막을 제거하여, 제2 베이스(4)의 표면 상에 형성된 조광층(3)을 획득하는 단계를 포함할 수 있다.
S300에서, 도 17의 (d) 및 (e) 및 도 18의 (d) 및 (e)에 도시된 바와 같이, 복수의 발광 디바이스들(2)이 형성된 제1 베이스(1) 및 조광층(3)이 형성된 제2 베이스(4)는 프레싱 프로세스를 이용하여 함께 프레싱되어, 복수의 발광 디바이스들(2)은 조광층(3)에 내장되고, 조광층(3)의 일부는 복수의 발광 디바이스들(2) 사이의 갭들에 위치되고, 그리고 조광층(3)의 다른 부분들은 제1 베이스(1)로부터 먼 복수의 발광 디바이스들(2)의 표면들 상에 위치된다.
일부 예들에서, 조광층(3)의 재료는 아크릴 접착제를 더 포함한다.
아크릴 접착제는 실온 또는 중간 온도에서 경화되는 이점을 가지기 때문에, S200에서 제2 베이스(4)의 표면 상에 조광층(3)이 형성될 때, 조광층(3)을 형성하기 위한 재료는 실온 또는 중간 온도에서 경화될 수 있다. 이러한 방식으로, 추가적인 경화 동작이 회피될 수 있고, 이는 디스플레이 기판(100)의 제조 프로세스를 단순화하는 데 도움이 되며, 이에 의해 디스플레이 기판(100)의 제조 비용을 절약한다.
아크릴 접착제는 특정 탄성을 가지며 갭(들)을 채울 수 있기 때문에, 복수의 발광 디바이스들(2)이 형성된 제1 베이스(1) 및 조광층(3)이 형성된 제2 베이스(4)를 함께 프레싱하는 프로세스에서, 복수의 발광 디바이스들(2)은 복수의 발광 디바이스들(2)이 조광층(3)에 완전히 내장될 때까지 조광층(3)에 점진적으로 진입할 수 있다. 조광층(3)의 부분은 복수의 발광 디바이스들(2) 사이의 갭들이 채워질 때까지 복수의 발광 디바이스들(2) 사이의 갭들을 채울 수 있다.
조광층(3)의 다른 부분들은 제1 베이스(1)로부터 먼 복수의 발광 디바이스들(2)의 표면들 상에 위치되는데, 즉, 복수의 발광 디바이스들(2)과 제2 베이스(4) 사이에 위치된다. 이러한 방식으로, 제2 베이스(4)가 복수의 발광 디바이스들(2)과 직접 접촉하여 발광 디바이스들(2)에 손상을 야기하는 것을 방지하기 위해, 조광층(3)의 다른 부분들은 복수의 발광 디바이스들(2)을 보호할 수 있다.
본 개시내용의 실시예들에서 제공되는 디스플레이 기판(100)을 제조하기 위한 방법에서, 제2 베이스(4)의 표면 상에 조광층(3)을 형성하고, 이후 프레싱 프로세스를 사용하여 복수의 발광 디바이스들(2)이 형성된 제1 베이스(1) 및 조광층(3)이 형성된 제2 베이스(4)를 함께 프레싱함으로써, 복수의 발광 디바이스들(2)이 조광층(3)에 내장되고, 조광층(3)의 부분은 복수의 발광 디바이스들(2) 사이의 갭들에 위치되고, 그리고 조광층(3)의 다른 부분들은 제1 베이스(1)로부터 먼 복수의 발광 디바이스들(2)의 표면들 상에 위치된다. 조광층(3)은 조광층(3) 상에 입사하는 광의 적어도 일부를 흡수할 수 있고, 이는 디스플레이 기판(100)의 전력 소비를 증가시키지 않고 디스플레이 기판(100)의 콘트라스트를 개선한다. 또한, 관련 기술과 비교하여, 본 개시내용의 실시예들에서 제공되는 디스플레이 기판(100)을 제조하는 방법은 프로세스가 간단하고 동작이 용이하며, 이는 조광층(3)의 연삭을 회피하고, 이에 의해 디스플레이 기판(100)의 표면의 백화를 회피하고, 디스플레이 기판(100)의 표면이 높은 균일성을 갖게 한다.
몇몇 실시예들에서, 다양한 타입의 프레싱 프로세스가 존재한다.
예를 들어, 프레싱 프로세스는 진공 프레싱 프로세스를 포함할 수 있다.
도 17의 (d)에 도시된 바와 같이, 복수의 발광 디바이스들(2)이 형성된 제1 베이스(1) 및 조광층(3)이 형성된 제2 베이스(4)를 진공 프레싱 프로세스를 이용하여 함께 프레싱하는 프로세스에서, 조광층(3)이 형성된 제2 베이스(4)는 진공 펌핑 동작이 수행되는 동안 완전히 프레싱될 수 있다. 이러한 방식으로, 복수의 발광 디바이스들(2)에 근접한 조광층(3)의 표면은 실질적으로 동시에 복수의 발광 디바이스들(2)과 접촉할 수 있고, 따라서 복수의 발광 디바이스들(2)은 실질적으로 동시에 조광층(3)에 내장될 수 있다. 또한, 조광층(3)과 제1 베이스(1) 사이의 기포들의 형성이 또한 회피된다.
예를 들어, 프레싱 프로세스는 롤링 프로세스를 포함할 수 있다.
도 18의 (d)에 도시된 바와 같이, 롤링 프로세스를 이용하여, 복수의 발광 디바이스들(2)이 형성된 제1 베이스(1) 및 조광층(3)이 형성된 제2 베이스(4)를 함께 프레싱하는 프로세스에서, 복수의 발광 디바이스들(2)이 형성된 제1 베이스(1)의 단부(예를 들어, 도 18에 도시된 우측 단부)는, 조광층(3)이 형성된 제2 베이스(4)의 단부(예를 들어, 도 18에 도시된 우측 단부)와 함께 먼저 프레싱될 수 있어서, 이 단부에서의 발광 디바이스(들)(2)는 조광층(3)에 완전히 내장되고; 그 다음, 프레싱 위치는 대향 단부(예를 들어, 도 18에 도시된 좌측 단부)로 점진적으로 이동되어, 복수의 발광 디바이스들(2)은 제1 베이스(1)의 단부로부터 대향 단부까지 조광층(3)으로 순차적으로 내장되고; 그 후에 가열 탈기 프로세스가 수행된다. 이러한 방식으로, 조광층(3)과 제1 베이스(1) 사이에 발생할 수 있는 기포들이 감소되거나 심지어 제거될 수 있다.
몇몇 실시예들에서, 조광층(3)이 필름들을 포함하는 경우, 복수의 발광 디바이스들(2)에 근접한 필름의 경도는 복수의 발광 디바이스들(2)로부터 먼 다른 필름의 경도보다 더 작다.
예를 들어, 조광층(3)은 적층되는 제1 하위 조광층(31) 및 제2 하위 조광층(32)을 포함한다. 이 경우, 제1 하위 조광층(31)의 경도는 제2 하위 조광층(32)의 경도보다 작다. 이러한 방식으로, 복수의 발광 디바이스들(2)이 형성된 제1 베이스(1) 및 조광층(3)이 형성된 제2 베이스(4)를 함께 프레싱하는 프로세스에서, 복수의 발광 디바이스들(2)이 제1 하위 조광층(31)에 진입하여 내장되는 것이 용이하다. 제1 베이스(1)를 기준으로, 제1 베이스(1)로부터 먼 제1 하위 조광층(31)의 표면이 제1 베이스(1)로부터 먼 복수의 발광 디바이스들(2)의 표면들보다 더 낮은 경우, 복수의 발광 디바이스들(2)이 제2 하위 조광층(32)을 통해 관통하여 제2 베이스(2)와 접촉하는 상황을 회피함으로써, 복수의 발광 디바이스들(2)이 손상되는 상황을 유리하게 회피하도록, 복수의 발광 디바이스들(2)이 제2 하위 조광층(32)에 진입하는 속도를 늦추고 용이하게 제어하는 것이 가능하다.
또한, 본 개시내용의 몇몇 실시예들에서, 복수의 발광 디바이스들(2)이 조광층(3)에 진입하는 속도는 또한 제2 하위 조광층(32)의 두께를 제어함으로써 제어될 수 있다.
본 개시내용의 몇몇 실시예는 디스플레이 장치(200)를 제공한다. 도 19에 도시된 바와 같이, 디스플레이 장치(200)는 전술한 몇몇 실시예에서 제공되는 디스플레이 기판(100)을 포함한다.
디스플레이 장치(200)에 포함된 디스플레이 기판(100)은 상기 실시예에서 제공된 디스플레이 기판(100)과 동일한 구조 및 유익한 효과를 가지며, 여기서 상세한 설명은 반복하지 않는다.
일부 예에서, 디스플레이 장치(200)는 디스플레이 기판(100) 및/또는 디스플레이 기판(100) 상에 장착된 카메라를 탑재하기 위한 하우징을 더 포함한다.
몇몇 실시예들에서, 디스플레이 장치(200)는 전자 종이, 이동 전화, 태블릿 컴퓨터, 텔레비전, 디스플레이, 노트북 컴퓨터, 디지털 포토 프레임 및 내비게이터와 같은 디스플레이 기능을 갖는 임의의 제품 또는 컴포넌트이다.
전술한 설명들은 본 개시내용의 특정 구현들일 뿐이며, 본 개시내용의 보호 범위는 이에 제한되지 않는다. 본 기술 분야의 임의의 통상의 기술자가 본 개시내용의 기술적 범위 내에서 생각할 수 있는 변경들 또는 대체들은 본 개시내용의 보호 범위에 포함될 것이다. 따라서, 본 개시내용의 보호 범위는 청구범위의 보호 범위에 따를 것이다.

Claims (17)

  1. 디스플레이 기판으로서,
    제1 베이스;
    상기 제1 베이스의 일 측면에 배치되는 복수의 발광 디바이스- 상기 복수의 발광 디바이스는 서로 이격되어 배치됨 -;
    상기 복수의 발광 디바이스들 사이의 갭들에 위치되고, 상기 제1 베이스로부터 먼 상기 복수의 발광 디바이스들의 표면들 상에 위치되는 조광층- 적어도 하나의 발광 디바이스는 상기 조광층에 의해 둘러싸이고; 상기 조광층의 재료는 광 흡수 재료를 포함하고, 상기 조광층은 상기 조광층에 진입하는 광의 적어도 일부를 흡수하도록 구성됨 -; 및
    상기 조광층을 덮는 제2 베이스를 포함하는, 디스플레이 기판.
  2. 제1항에 있어서, 상기 조광층은
    상기 복수의 발광 디바이스들 사이의 상기 갭들에 위치되는 제1 하위 조광층- 상기 제1 베이스를 기준으로, 상기 제1 베이스로부터 먼 상기 제1 하위 조광층의 표면은 상기 제1 베이스로부터 먼 상기 복수의 발광 디바이스의 표면들과 동일 평면 상에 있거나, 또는 제1 베이스로부터 먼 제1 하위 조광층의 표면은 제1 베이스로부터 먼 복수의 발광 디바이스의 표면들보다 더 높거나 더 낮고; 상기 제1 하위 조광층의 재료는 광 흡수 재료를 포함하고, 상기 제1 하위 조광층은 상기 제1 하위 조광층에 진입하는 광의 적어도 일부를 흡수하도록 구성됨 -; 및
    상기 제1 베이스로부터 먼 상기 제1 하위 조광층의 측면 상에 배치된 제2 하위 조광층- 상기 제1 베이스를 기준으로, 상기 제1 베이스로부터 먼 상기 제2 하위 조광층의 표면은 상기 제1 베이스로부터 먼 상기 복수의 발광 디바이스의 표면들보다 더 높고; 제2 하위 조광층은 투명 필름임 -을 포함하는, 디스플레이 기판.
  3. 제2항에 있어서, 상기 제1 베이스를 기준으로, 상기 제1 베이스로부터 먼 상기 제1 하위 조광층의 표면이 상기 제1 베이스로부터 먼 상기 복수의 발광 디바이스의 표면들보다 더 낮은 경우에,
    제2 하위 조광층은 제1 부분들 및 제2 부분을 포함하고; 제1 베이스 상의 제1 부분들의 정사 투영들은 제1 베이스 상의 복수의 발광 디바이스의 정사 투영들과 일치하고, 제1 베이스 상의 제2 부분의 정사 투영은 제1 베이스 상의 제1 하위 조광층의 정사 투영과 일치하고; 제1 부분들의 두께는 20 μm 내지 100 μm의 범위이고, 제2 부분의 두께는 50 μm 내지 100 μm 범위인, 디스플레이 기판.
  4. 제2항 또는 제3항에 있어서, 상기 제2 하위 조광층의 굴절률은 상기 제2 베이스의 굴절률보다 큰, 디스플레이 기판.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서, 상기 제1 베이스와, 상기 제1 베이스로부터 먼 상기 제1 하위 조광층의 표면 사이의 거리는 상기 복수의 발광 디바이스의 두께의 80% 내지 120%의 범위에 있는, 디스플레이 기판.
  6. 제2항 내지 제5항 중 어느 한 항에 있어서, 상기 조광층은
    상기 복수의 발광 디바이스들 사이의 상기 갭들 내에 위치되고, 상기 제1 하위 조광층과 상기 제1 베이스 사이에 배치되는 제3 하위 조광층을 더 포함하고; 상기 제1 베이스를 기준으로, 상기 제1 베이스로부터 먼 상기 제3 하위 조광층의 표면이 상기 제1 베이스로부터 먼 상기 복수의 발광 디바이스의 표면들과 동일 평면 상에 있거나 그보다 더 낮고;
    제3 하위 조광층의 재료는 광 반사 재료를 포함하고, 제3 하위 조광층은 복수의 발광 디바이스들로부터 제3 하위 조광층 상으로 입사하는 광을 복수의 발광 디바이스들 내로 다시 반사시키도록 구성되는, 디스플레이 기판.
  7. 제1항에 있어서, 상기 조광층은
    상기 복수의 발광 디바이스들 사이의 상기 갭들에 위치되는 제3 하위 조광층- 상기 제1 베이스를 기준으로, 상기 제1 베이스로부터 먼 상기 제3 하위 조광층의 표면은 상기 제1 베이스로부터 먼 상기 복수의 발광 디바이스의 표면들과 동일 평면 상에 있거나 그보다 더 낮고; 제3 하위 조광층의 재료는 광 반사 재료를 포함하고, 상기 제3 하위 조광층은 상기 복수의 발광 디바이스로부터 상기 제3 하위 조광층 상으로 입사하는 광을 상기 복수의 발광 디바이스 내로 다시 반사시키도록 구성됨 -; 및
    상기 제1 베이스로부터 먼 상기 제3 하위 조광층의 측면 상에 배치된 제1 하위 조광층- 상기 제1 베이스를 기준으로, 상기 제1 베이스로부터 먼 상기 제1 하위 조광층의 표면은 상기 제1 베이스로부터 먼 상기 복수의 발광 디바이스의 표면들보다 더 높고; 제1 하위 조광층의 재료는 광 흡수 재료를 포함하고, 제1 하위 조광층은 제1 하위 조광층에 진입하는 광의 적어도 일부를 흡수하도록 구성됨 -을 포함하는, 디스플레이 기판.
  8. 제6항 또는 제7항에 있어서, 상기 제3 하위 조광층의 반사율은 70% 이상인, 디스플레이 기판.
  9. 제2항 내지 제7항 중 어느 한 항에 있어서, 각각의 발광 디바이스는
    제3 베이스; 및
    상기 제3 베이스의 측면 상에 배치된 발광층- 상기 발광층은 상기 제3 베이스보다 상기 제1 베이스에 더 가까움 -을 포함하는, 디스플레이 기판.
  10. 제9항에 있어서, 상기 조광층이 상기 제2 하위 조광층을 포함하는 경우에, 상기 제3 베이스의 굴절률은 상기 제2 하위 조광층의 굴절률보다 큰, 디스플레이 기판.
  11. 제9항 또는 제10항에 있어서, 상기 조광층이 제3 하위 조광층을 포함하는 경우에, 상기 제1 베이스를 기준으로, 상기 제1 베이스로부터 먼 상기 제3 하위 조광층의 표면은 상기 제1 베이스로부터 먼 상기 복수의 발광 디바이스의 표면들보다 더 높은, 디스플레이 기판.
  12. 제2항 내지 제11항 중 어느 한 항에 있어서,
    상기 조광층이 상기 제1 하위 조광층을 포함하는 경우에, 상기 제1 하위 조광층의 재료는 상기 광 흡수 재료로 도핑된 아크릴 접착제를 포함하고;
    상기 조광층이 상기 제2 하위 조광층을 포함하는 경우에, 상기 제2 하위 조광층의 재료는 아크릴 접착제를 포함하고;
    상기 조광층이 제3 하위 조광층을 포함하는 경우에, 상기 제3 하위 조광층의 재료는 광 반사 재료로 도핑된 아크릴 접착제를 포함하는, 디스플레이 기판.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 제1 베이스로부터 먼 상기 제2 베이스의 표면 상에 복수의 미세구조가 제공되고;
    상기 복수의 미세구조는 상기 복수의 발광 디바이스로부터 유래되어 상기 제2 베이스를 통과하는 광의 적어도 일부의 전파 방향들을 변경하도록 구성되는, 디스플레이 기판.
  14. 제13항에 있어서, 상기 복수의 미세구조들의 표면들의 형상들은 피라미드, 웨지, 곡선 형상 또는 구 형상 중 적어도 하나를 포함하는, 디스플레이 기판.
  15. 디스플레이 기판을 제조하는 방법으로서,
    제1 베이스를 제공하고, 상기 제1 베이스의 표면 상에 서로 이격된 복수의 발광 디바이스를 제공하는 단계;
    제2 베이스를 제공하고, 광 흡수 재료를 사용하여 상기 제2 베이스의 표면 상에 조광층을 형성하는 단계; 및
    프레싱 프로세스를 사용하여, 상기 복수의 발광 디바이스가 형성된 상기 제1 베이스 및 상기 조광층이 형성된 상기 제2 베이스를 함께 프레싱함으로써, 상기 복수의 발광 디바이스가 상기 조광층 내에 내장되고, 상기 조광층의 일부가 상기 복수의 발광 디바이스들 사이의 갭들에 위치되고, 상기 조광층의 다른 부분들은 상기 제1 베이스로부터 먼 상기 복수의 발광 디바이스들의 표면들 상에 위치되도록 하는 단계를 포함하는, 방법.
  16. 제15항에 있어서, 상기 프레싱 프로세스는 진공 프레싱 프로세스 또는 롤링 프로세스를 포함하는, 디스플레이 기판을 제조하는 방법.
  17. 디스플레이 장치로서, 제1항 내지 제14항 중 어느 한 항에 따른 디스플레이 기판을 포함하는, 디스플레이 장치.
KR1020227002123A 2020-03-27 2021-02-26 디스플레이 기판 및 이를 제조하는 방법, 및 디스플레이 장치 Active KR102886569B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202010232324.3A CN113451486A (zh) 2020-03-27 2020-03-27 显示基板及其制备方法、显示装置
CN202010232324.3 2020-03-27
PCT/CN2021/078256 WO2021190245A1 (zh) 2020-03-27 2021-02-26 显示基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
KR20220159936A true KR20220159936A (ko) 2022-12-05
KR102886569B1 KR102886569B1 (ko) 2025-11-17

Family

ID=77808182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227002123A Active KR102886569B1 (ko) 2020-03-27 2021-02-26 디스플레이 기판 및 이를 제조하는 방법, 및 디스플레이 장치

Country Status (7)

Country Link
US (2) US12402456B2 (ko)
EP (1) EP4131435A4 (ko)
JP (2) JP7686616B2 (ko)
KR (1) KR102886569B1 (ko)
CN (1) CN113451486A (ko)
TW (1) TWI765491B (ko)
WO (1) WO2021190245A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12593545B2 (en) 2023-02-15 2026-03-31 AUO Corporation Display apparatus and manufacturing method thereof

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12074250B2 (en) * 2020-01-23 2024-08-27 BOE MLED Technology Co., Ltd. Display substrate and method of manufacturing the same, and display device
CN113097371B (zh) * 2021-03-31 2022-08-12 厦门天马微电子有限公司 一种显示面板及其制备方法、显示装置
KR102864367B1 (ko) * 2021-08-09 2025-09-24 동우 화인켐 주식회사 발광 다이오드 어셈블리용 회로 기판, 이를 포함하는 백라이트 유닛 및 이를 포함하는 화상 표시 장치
US20240405157A1 (en) * 2021-09-30 2024-12-05 Shenzhen Jufei Optoelectronics Co., Ltd. Display module, led optical device and manufacturing method therefor
CN116014051A (zh) * 2021-10-22 2023-04-25 隆达电子股份有限公司 微型发光二极管封装结构
CN116031251A (zh) * 2021-10-27 2023-04-28 京东方科技集团股份有限公司 封装结构、显示基板及其制作方法、显示装置
CN114241943B (zh) * 2021-12-14 2024-03-15 惠州华星光电显示有限公司 显示屏、显示装置及显示屏的制作方法
TWI801122B (zh) 2022-01-28 2023-05-01 友達光電股份有限公司 封裝結構及其製造方法
CN114551697A (zh) * 2022-02-09 2022-05-27 深圳市华星光电半导体显示技术有限公司 显示基板及显示面板
JP7766534B2 (ja) * 2022-03-25 2025-11-10 日東電工株式会社 表示体および光半導体素子封止用シート
JP7829438B2 (ja) * 2022-08-01 2026-03-13 信越ポリマー株式会社 ドライフィルム、発光型電子部品、及び発光型電子部品の製造方法
JP7840812B2 (ja) * 2022-08-01 2026-04-06 信越ポリマー株式会社 ドライフィルム、発光型電子部品、及び発光型電子部品の製造方法
CN115939294A (zh) * 2022-09-30 2023-04-07 惠州市聚飞光电有限公司 一种封装组件的制作方法及显示装置的制作方法
US20260020392A1 (en) * 2022-10-04 2026-01-15 Lg Electronics Inc. Transparent display device using light-emitting diode
CN115867070A (zh) * 2022-12-28 2023-03-28 Tcl华星光电技术有限公司 显示面板及其制作方法、终端
US20250048811A1 (en) * 2023-01-18 2025-02-06 BOE MLED Technology Co., Ltd. Display substrate and method for preparing the same, display device
JP7840905B2 (ja) * 2023-05-24 2026-04-06 信越ポリマー株式会社 ドライフィルム、一体型封止シート、発光型電子部品、及び発光型電子部品の製造方法
WO2025083997A1 (ja) * 2023-10-16 2025-04-24 信越ポリマー株式会社 ドライフィルム、発光素子パッケージおよびその製造方法
WO2026023194A1 (ja) * 2024-07-23 2026-01-29 信越ポリマー株式会社 ドライフィルム、一体型封止シート、発光型電子部品およびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100545A (en) * 1997-10-10 2000-08-08 Toyoda Gosei Co., Ltd. GaN type semiconductor device
JP2005203737A (ja) * 2003-12-19 2005-07-28 Nitto Denko Corp 半導体発光素子の製造方法
CN103594463A (zh) * 2013-11-19 2014-02-19 长春希达电子技术有限公司 晶圆倒置式集成led显示封装模块
US20180102348A1 (en) * 2016-10-06 2018-04-12 Osram Opto Semiconductors Gmbh Optoelectronic component and method of producing an optoelectronic component
KR20200029191A (ko) * 2018-09-10 2020-03-18 삼성전자주식회사 디스플레이 장치 및 그 제조 방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007300134A (ja) 2002-05-27 2007-11-15 Nichia Chem Ind Ltd 窒化物半導体発光素子、発光素子、素子積層体、並びにそれらを用いた発光装置
US7189591B2 (en) * 2003-12-19 2007-03-13 Nitto Denko Corporation Process for producing light-emitting semiconductor device
KR100880812B1 (ko) 2004-03-29 2009-01-30 아티큘레이티드 테크놀러지스 엘엘씨 롤-투-롤 제조된 광 시트 및 캡슐화된 반도체 회로디바이스들
US7259030B2 (en) * 2004-03-29 2007-08-21 Articulated Technologies, Llc Roll-to-roll fabricated light sheet and encapsulated semiconductor circuit devices
JP4818654B2 (ja) 2005-07-25 2011-11-16 ソニーケミカル＆インフォメーションデバイス株式会社 発光素子の封止方法
JP5250949B2 (ja) 2006-08-07 2013-07-31 デクセリアルズ株式会社 発光素子モジュール
TWI573299B (zh) * 2008-12-31 2017-03-01 榮創能源科技股份有限公司 化合物半導體元件之封裝模組結構及其製造方法
US8431423B2 (en) * 2009-07-16 2013-04-30 Koninklijke Philips Electronics N.V. Reflective substrate for LEDS
JP5566785B2 (ja) 2010-06-22 2014-08-06 日東電工株式会社 複合シート
WO2013112435A1 (en) * 2012-01-24 2013-08-01 Cooledge Lighting Inc. Light - emitting devices having discrete phosphor chips and fabrication methods
US9825202B2 (en) 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
CN107075324B (zh) * 2014-11-11 2020-10-23 三星Sdi株式会社 显示器窗膜以及包含其的显示装置
KR102019252B1 (ko) * 2016-09-15 2019-11-14 일룩스 아이엔씨. 광 관리 시스템을 구비하는 발광 디스플레이
CN106384738A (zh) * 2016-10-28 2017-02-08 福州大学 一种基于压印工艺的Micro‑LED显示器件
JP7082273B2 (ja) * 2017-07-21 2022-06-08 日亜化学工業株式会社 発光装置、集積型発光装置および発光モジュール
JP6411685B1 (ja) 2017-10-12 2018-10-24 ルーメンス カンパニー リミテッド ディスプレイ用ｌｅｄモジュール組立体
CN107731864B (zh) 2017-11-20 2020-06-12 开发晶照明（厦门）有限公司 微发光二极管显示器和制作方法
KR20190077789A (ko) * 2017-12-26 2019-07-04 한국광기술원 마이크로 led를 이용한 디스플레이 및 그 제조방법
WO2019220267A1 (ja) * 2018-05-17 2019-11-21 株式会社半導体エネルギー研究所 表示装置
JP7067269B6 (ja) * 2018-05-24 2023-12-20 大日本印刷株式会社 自発光型表示体
CN108878626B (zh) 2018-06-29 2020-02-18 京东方科技集团股份有限公司 一种显示面板及制作方法、显示装置
TWI676851B (zh) * 2018-08-22 2019-11-11 隆達電子股份有限公司 畫素陣列封裝結構及顯示面板
CN211879404U (zh) * 2020-03-27 2020-11-06 京东方科技集团股份有限公司 显示基板及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100545A (en) * 1997-10-10 2000-08-08 Toyoda Gosei Co., Ltd. GaN type semiconductor device
JP2005203737A (ja) * 2003-12-19 2005-07-28 Nitto Denko Corp 半導体発光素子の製造方法
CN103594463A (zh) * 2013-11-19 2014-02-19 长春希达电子技术有限公司 晶圆倒置式集成led显示封装模块
US20180102348A1 (en) * 2016-10-06 2018-04-12 Osram Opto Semiconductors Gmbh Optoelectronic component and method of producing an optoelectronic component
KR20200029191A (ko) * 2018-09-10 2020-03-18 삼성전자주식회사 디스플레이 장치 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12593545B2 (en) 2023-02-15 2026-03-31 AUO Corporation Display apparatus and manufacturing method thereof

Also Published As

Publication number Publication date
TWI765491B (zh) 2022-05-21
JP2023518626A (ja) 2023-05-08
US20220262995A1 (en) 2022-08-18
KR102886569B1 (ko) 2025-11-17
EP4131435A4 (en) 2023-10-04
CN113451486A (zh) 2021-09-28
JP7686616B2 (ja) 2025-06-02
US20250294934A1 (en) 2025-09-18
WO2021190245A1 (zh) 2021-09-30
JP2025134699A (ja) 2025-09-17
EP4131435A1 (en) 2023-02-08
US12402456B2 (en) 2025-08-26
TW202136873A (zh) 2021-10-01

Similar Documents

Publication Publication Date Title
US20250294934A1 (en) Display substrate and method for manufacturing the same, and display apparatus
JP2023518626A5 (ko)
CN211879404U (zh) 显示基板及显示装置
US11709395B2 (en) Display device
US12013609B2 (en) Displays with direct-lit backlight units
WO2023108724A1 (zh) 显示面板及电子装置
CN114005918B (zh) 显示装置
US11526051B2 (en) Displays with direct-lit backlight units
KR102718824B1 (ko) 디스플레이 기판 및 그 제조 방법 및 디스플레이 디바이스
US20230163264A1 (en) Display substrate and method for manufacturing the same, and display apparatus
US11804580B2 (en) Lighting device and method of producing light source substrate
US12408500B2 (en) Light-emitting module and display device
KR101880130B1 (ko) 백라이트 유닛 및 그를 이용한 디스플레이 장치
KR101769933B1 (ko) 백라이트 유닛 및 이를 포함하는 디스플레이 장치
KR20240050446A (ko) 반도체 발광 소자 및 디스플레이 장치
TWI848128B (zh) 發光模組
KR101824035B1 (ko) 백라이트 유닛 및 그를 이용한 디스플레이 장치
US11994771B1 (en) Drive backplate and display device
KR102896303B1 (ko) 표시장치
US20240355966A1 (en) Backlight modules, display modules, and splicing display devices
KR20250120030A (ko) 발광 소자 패키지 및 이를 이용한 디스플레이 장치
KR20250115104A (ko) 발광 소자 패키지 및 이를 이용한 디스플레이 장치
WO2026076762A1 (zh) 发光基板和显示模组
WO2025091412A9 (zh) 发光基板、背光模组以及显示装置
KR101674944B1 (ko) 발광소자 패키지 및 그를 이용한 백라이트 유닛

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

D22 Grant of ip right intended

Free format text: ST27 STATUS EVENT CODE: A-1-2-D10-D22-EXM-PE0701 (AS PROVIDED BY THE NATIONAL OFFICE)

PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

F11 Ip right granted following substantive examination

Free format text: ST27 STATUS EVENT CODE: A-2-4-F10-F11-EXM-PR0701 (AS PROVIDED BY THE NATIONAL OFFICE)

PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

U12 Designation fee paid

Free format text: ST27 STATUS EVENT CODE: A-2-2-U10-U12-OTH-PR1002 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

Q13 Ip right document published

Free format text: ST27 STATUS EVENT CODE: A-4-4-Q10-Q13-NAP-PG1601 (AS PROVIDED BY THE NATIONAL OFFICE)

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000