KR20220161273A

KR20220161273A - 높은 광 추출 효율을 갖는 마이크로 발광 다이오드

Info

Publication number: KR20220161273A
Application number: KR1020227029456A
Authority: KR
Inventors: 치밍 리
Original assignee: 제이드 버드 디스플레이(상하이) 리미티드
Priority date: 2020-01-25
Filing date: 2021-01-22
Publication date: 2022-12-06
Also published as: DE21744964T1; JP2023511847A; WO2021150953A1; TWI871424B; TW202147637A; EP4094247A4; JP7562676B2; US20210234080A1; TW202517090A; JP2025000765A; TW202517091A; CN115210801B; TWI871423B; AU2021209929A1; EP4094247A1; US20240145657A1; US11908988B2; US20230207765A1; US12211970B2; US11626550B2

Abstract

높은 광 추출 효율을 갖는 마이크로 발광 다이오드(LED)는 바닥 전도성 층, 바닥 전도성 층 상의 발광 층, 및 발광 층 상의 최상부 전도성 구조를 포함한다. 마이크로 LED는 추가적으로, 발광 층의 측벽을 바닥 전도성 층과 전기적으로 연결하는 전도성 측부 암, 및 발광 층 아래에 그리고 바닥 전도성 층 위에 배열된 반사 바닥 유전체 층을 포함한다. 일부 실시예들에서, 마이크로 LED는 작은 영역을 갖고 투명한, 최상부 전도성 구조와 발광 층 사이의 옴 컨택을 더 포함하고, 이로써, 광 발현 영역을 증가시키고 광 추출 효율을 개선한다.

Description

높은 광 추출 효율을 갖는 마이크로 발광 다이오드

본 출원은 "MICRO LIGHT EMITTING DIODE WITH HIGH LIGHT EXTRACTION EFFICIENCY"라는 명칭으로 2020년 1월 25일자로 출원된 미국 가특허 출원 번호 62/965,889에 대한 우선권을 주장하며, 상기 출원은 이로써 참조로 포함된다.

본 개시내용은 일반적으로, 디스플레이 디바이스들에 관한 것으로, 더 구체적으로, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드(LED)를 위한 시스템들 및 제조 방법들에 관한 것이다.

디스플레이 기술들은 오늘날의 상업용 전자 디바이스들에서 점점 더 대중화되고 있다. 이러한 디스플레이 패널들은 정지형 대형 스크린들, 예컨대, 액정 디스플레이 텔레비전들(LCD TV들) 및 유기 발광 다이오드 텔레비전들(OLED TV들)뿐만 아니라 휴대용 전자 디바이스들, 예컨대, 랩톱 개인용 컴퓨터들, 스마트폰들, 태블릿들 및 웨어러블 전자 디바이스들에서 널리 사용된다. 최근 몇 년간 미니 LED 및 마이크로 LED 기술의 개발로, 소비자 디바이스들 및 응용들, 예컨대, 증강 현실(AR), 프로젝션, 헤드업 디스플레이(HUD), 모바일 디바이스 디스플레이들, 웨어러블 디바이스 디스플레이들, 및 자동차 디스플레이들은 개선된 효율 및 해상도를 갖는 LED 패널들을 요구한다. 예를 들어, 고글 내에 통합되고 착용자의 눈에 가깝게 위치되는 AR 디스플레이는 HD 선명도(1280x720 픽셀들) 또는 그 이상을 여전히 요구하면서 손톱의 치수를 가질 수 있다.

발광 다이오드(LED)는 접합 발광 디바이스이고, LED의 주요 구조는 P-N 접합이다. 순방향 바이어스 하에서, P-N 접합은 가시 광 또는 적외선 광을 방출한다. LED의 방출 효율은 에피택시 물질, 옴 컨택 전극, 칩 구조, 기하학적 형상 등에 의존한다.

LED를 위한 현재의 기술에서, P형 LED의 형성은 큰 도전과제를 제기한다. 예를 들어, P-GaN과 매칭되는 높은 일함수 금속의 결여로 인해 P-GaN LED를 도핑하는 데에 어려움이 있다. 추가적으로, 어닐링 온도, 시간, 및 대기 등을 제어함으로써 낮은 옴 컨택 저항이 요구된다. 전극은 LED로부터의 광의 투과율을 보장하기 위해 투명할 것이 요구된다. 일반적으로, 양호한 옴 컨택을 형성하기 위해 Au/Ni 합금이 필요하다. Au는 방출된 파장들에 대해 투명하지 않고, 이는 금속 전극이, 발현 광선을 차폐하게 한다. 그러므로, 전극은 너무 두꺼울 수 없다. 그러나, 전극이 너무 얇을 때, 전극의 얇은 층은 전류의 불균일한 확산을 야기할 수 있고, 이는 차례로, 국소 영역에서의 과열 및 전극의 투명도의 감소를 야기할 것이다.

LED 디스플레이들에 대한 다수의 개발들은 LED의 효율을 개선하는 것에 관한 것이다. 예를 들어, 플립-칩 LED 구조는 LED 구조를 거꾸로 뒤집고 뒤집힌 LED 구조를 전극들을 갖는 기판과 본딩함으로써 구현된다. 플립-칩 LED 구조는 다른 구조들과 비교하여 효율 및 기술적 성숙성에 더 많은 장점들을 갖는데, 이는 플립-칩 LED 구조가 P형 옴 컨택 전극에 의해 흡수되는 광자들을 감소시킬 수 있고, 전극에 의한 방출 광 차폐를 회피할 수 있기 때문이다. 플립-칩 LED들이 광범위하게 연구되었지만, 전반사 효과의 제한은 아직 극복되지 않았고, 이는 광 추출 효율의 개선을 제한한다.

브래그 미러는 통상적으로 반사율을 개선하는 데 사용되지만, 브래그 미러는 오직 수직 입사 광에 대해서만 높은 반사율을 갖는다. 브래그 미러는 경사 입사 광에 대해 낮은 반사율을 갖는다. 이 상황에서, 전반사는 달성될 수 없다.

또한, 후방 반사 구조가 플립-칩 LED 구조에 추가될 때, 금속 전극과 반도체 물질 사이의 컨택 면적이 감소되고, 이로써 옴 컨택 저항이 극적으로 증가하게 한다. 후방 반사 구조에 형성된 후방 컨택은 후방 반사 구조의 반사 영역을 감소시키고, 이는 차례로, 반사 구조의 반사율 및 LED의 광 추출 효율을 감소시킨다.

추가적으로, 플립-칩 LED 구조에서, N-GaN 옴 컨택을 달성하기 위해 전극에 대해 낮은 일함수 금속이 필요하다. 식각 프로세스 후에 남은 영역이 제한되기 때문에, N형 옴 컨택을 준비하는 것은 매우 어렵다.

위에서 설명된 것들과 같은 종래의 LED 시스템들 및 구조들의 단점들을 해결하는 것을 돕고 개선하는 개선된 LED 설계들이 필요하다. 특히, 양호한 옴 컨택, 높은 추출 영역, 높은 반사율, 및 높은 추출 효율을 갖는 고효율 마이크로 LED 구조들을 갖는 디스플레이 패널들이 필요하다.

다양한 실시예들은 대응하는 픽셀 구동기 회로들(예를 들어, FET들)에 전기적으로 결합된 픽셀 광원들(예를 들어, LED들, OLED들)의 어레이를 포함하는 디스플레이 패널을 포함한다.

일부 실시예들에서, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드는: 바닥 전도성 층; 바닥 전도성 층 상의 발광 층; 발광 층 상의 최상부 전도성 구조; 바닥 전도성 층과 발광 층 사이에 위치된 바닥 유전체 층; 및 발광 층의 바닥 층의 측벽과 바닥 전도성 층을 연결하는 전도성 측부 암을 포함한다.

일부 실시예들에서, 마이크로 발광 다이오드는: 최상부 전도성 구조와 발광 층 사이에 위치된 옴 컨택 층을 더 포함한다.

일부 실시예들에서, 옴 컨택 층의 측방향 폭은 발광 층의 측방향 폭보다 훨씬 좁다.

일부 실시예들에서, 최상부 전도성 구조는 옴 컨택 층을 직접 커버하고, 발광 층의 상당 부분은 옴 컨택 층에 의해 차폐되지 않는다.

일부 실시예들에서, 옴 컨택 층은 금속 막이다.

일부 실시예들에서, 옴 컨택 층의 두께는 20 nm 미만이고, 옴 컨택 층의 측방향 폭은 0.5 ㎛ 미만이다.

일부 실시예들에서, 옴 컨택 층의 물질은 주기율표로부터의 I족, II족, III족, IV족, VI족 및 VIII족 금속들로 구성된 그룹으로부터 선택된 적어도 하나 이상을 포함한다.

일부 실시예들에서, 최상부 전도성 구조는 투명하고 옴 컨택 층은 투명하다.

일부 실시예들에서, 바닥 유전체 층은 복합 반사 층이다.

일부 실시예들에서, 복합 반사 층은 적어도 절연 반사 유전체 층 및 복합 금속 반사 층을 포함하는 다수의 층들을 포함하고, 복합 금속 반사 층은 절연 반사 유전체 층의 바닥에 위치되고 바닥 전도성 층과 접촉한다.

일부 실시예들에서, 복합 금속 반사 층은 다수의 층들을 갖는다.

일부 실시예들에서, 절연 반사 유전체 층은 최상부 절연 유전체 층 및 바닥 브래그 미러를 더 포함한다.

일부 실시예들에서, 최상부 절연 유전체 층은 3개 이상의 층들을 갖는다.

일부 실시예들에서, 최상부 절연 유전체 층의 물질은 금속 산화물이다.

일부 실시예들에서, 바닥 전도성 층의 측방향 폭은 바닥 유전체 층의 측방향 폭보다 더 커서, 바닥 전도성 층은 바닥 유전체 층의 외부로 연장되는 돌출된 최상부를 갖고; 전도성 측부 암의 일 단부는 발광 층의 바닥 층에 연결되고 전도성 측부 암의 다른 단부의 적어도 일부는 바닥 전도성 층의 돌출된 최상부에 연결되고 그 상에서 지지된다.

일부 실시예들에서, 바닥 유전체 층의 측방향 폭은 발광 층의 바닥의 폭 이상이다.

일부 실시예들에서, 발광 층은 차례로 위에서 아래로 제1 유형의 반도체 층, 활성 층 및 제2 유형의 반도체 층을 더 포함한다. 일부 실시예들에서, 제2 유형의 반도체 층은 활성 층 및 제1 유형의 반도체 층의 외부로 연장되는 돌출된 최상부를 갖고, 전도성 측부 암의 단부는 제2 유형의 반도체 층의 돌출된 최상부를 커버하고 그와 접촉하고, 전도성 측부 암의 다른 단부는 바닥 전도성 층과 접촉한다.

일부 실시예들에서, 바닥 전도성 층의 측방향 폭은 제2 유형의 반도체 층의 측방향 폭 및 바닥 유전체 층의 측방향 폭보다 더 커서, 바닥 전도성 층은 제2 유형의 반도체 층 및 바닥 유전체 층의 외부로 연장되는 돌출된 최상부를 갖는다. 일부 실시예들에서, 전도성 측부 암의 적어도 일부는 바닥 전도성 층의 돌출된 최상부 상에 지지된다.

일부 실시예들에서, 바닥 전도성 층의 측방향 폭은 2 ㎛ 미만이다.

일부 실시예들에서, 바닥 전도성 층의 돌출된 최상부의 폭은 제2 유형의 반도체 층의 돌출된 최상부의 폭 이하이다.

일부 실시예들에서, 제2 유형의 반도체 층은 제2 유형의 최상부 반도체 층 및 제2 유형의 바닥 반도체 층을 더 포함하고, 제2 유형의 바닥 반도체 층은 제2 유형의 최상부 반도체 층에 대해 외부로 연장되어, 돌출된 최상부를 형성한다.

일부 실시예들에서, 제2 유형의 최상부 반도체 층의 물질은 제2 유형의 바닥 반도체 층의 물질과 상이하다.

일부 실시예들에서, 제2 유형의 최상부 반도체 층은 AlGaInP이고 제2 유형의 바닥 반도체 층은 GaP이고; 제1 유형의 반도체 층은 AlInP이다.

일부 실시예들에서, 전도성 측부 암의 단부는: 제2 유형의 바닥 반도체 층의 돌출된 최상부와 전기적으로 접촉하고, 제2 유형의 최상부 반도체 층과 전기적으로 접촉하지 않고, 발광 층 및 제1 유형의 반도체 층과 전기적으로 접촉하지 않는다.

일부 실시예들에서, 제1 유형의 반도체 층의 측방향 폭은 활성 층의 측방향 폭과 동일하거나 더 크다.

일부 실시예들에서, 제1 유형의 반도체 층의 측방향 폭은 활성 층의 측방향 폭보다 훨씬 더 좁다.

일부 실시예들에서, 전도성 측부 암은 역 L 형상을 갖는다.

일부 실시예들에서, 전도성 측부 암은 바닥 유전체 층의 측벽에 부착되고 연결된다.

일부 실시예들에서, 바닥 전도성 층의 측방향 폭은 바닥 유전체 층의 측방향 폭보다 더 크고, 바닥 전도성 층의 측벽은 전도성 측부 암의 측벽 밖으로 그 넘어 돌출된다.

일부 실시예들에서, 마이크로 발광 다이오드는: 제2 유형의 반도체 층의 돌출된 최상부, 전도성 측부 암의 최상부 및 측벽, 발광 층의 측벽, 및 제1 유형의 반도체 층의 측벽을 적어도 커버하는 투명 격리 층을 더 포함하고, 최상부 전도성 구조는 투명 격리 층의 최상부 상에 위치된다.

일부 실시예들에서, 전도성 측부 암의 물질은 전도성 금속이다.

일부 실시예들에서, 제1 유형의 반도체 층은 N형 반도체 층이고 제2 유형의 반도체 층은 P형 반도체 층이다.

일부 실시예들에서, 제1 유형의 반도체 층은 P형 반도체 층이고 제2 유형의 반도체 층은 N형 반도체 층이다.

일부 실시예들에서, 바닥 전도성 층의 물질은 한가지 이상의 유형의 전도성 금속을 포함한다.

일부 실시예들에서, 마이크로 발광 다이오드는 바닥 전도성 층의 바닥에 전기 회로 베이스를 더 포함하고, 바닥 전도성 층은 전기 회로 베이스의 표면과 본딩되는 본딩 층으로서 사용된다.

일부 실시예들에서, 전기 회로 베이스는 발광 층의 방출을 제어하는 구동 회로를 적어도 포함한다.

일부 실시예들에서, 마이크로 발광 다이오드는 적어도 20%의 광 추출 효율을 갖는다.

일부 실시예들에서, 마이크로 발광 다이오드는 적어도 40%의 광 추출 효율을 갖는다.

일부 실시예들에서, 마이크로 발광 다이오드는 적어도 60%의 광 추출 효율을 갖는다.

위에서 설명된 다양한 실시예들은 본원에 설명된 임의의 다른 실시예들과 조합될 수 있다는 점을 주목한다. 본 명세서에 설명된 특징들 및 장점들은 모두 포괄적인 것은 아니며, 특히, 많은 추가적인 특징들 및 장점들은 도면들, 명세서, 및 청구항들을 고려하여 관련 기술분야의 통상의 기술자에게 명백할 것이다. 또한, 본 명세서에 사용된 언어는 가독성 및 교육적 목적들을 위해 주로 선택되었고, 본 발명의 주제를 기술하거나 제한하기 위해 선택되지 않았을 수 있다는 점을 주목해야 한다.

본 개시내용이 더 상세히 이해될 수 있도록, 더 구체적인 설명이 다양한 실시예들의 특징들을 참조하여 이루어질 수 있으며, 이들 중 일부는 첨부 도면들에 예시된다. 그러나, 첨부 도면들은 본 개시내용의 관련 특징들을 예시할 뿐이므로 제한적인 것으로 간주되어서는 안 되는데, 이는 설명이 다른 효과적인 특징들을 허용할 수 있기 때문이다.
도 1은 제1 실시예에 따른 마이크로 LED 구조의 단면도이다.
도 2는 제2 실시예에 따른 마이크로 LED 구조의 단면도이다.
도 3은 제3 실시예에 따른 마이크로 LED 구조의 단면도이다.
도 4는 일부 실시예들에 따른, 마이크로 LED 구조의 바닥 유전체 층의 구조의 단면도를 도시한다.
도 5는 일부 실시예들에 따른, 마이크로 LED 구조의 바닥 유전체 층의 구조의 단면도를 도시한다.
도 6은 제4 실시예에 따른 마이크로 LED 구조의 단면도이다.
도 7은 제5 실시예에 따른 마이크로 LED 구조의 단면도이다.
도 8은 제6 실시예에 따른 마이크로 LED 구조의 단면도이다.
도 9는 제7 실시예에 따른 마이크로 LED 구조의 단면도이다.
도 10은 제8 실시예에 따른 마이크로 LED 구조의 단면도이다.
도 11은 제9 실시예에 따른 마이크로 LED 구조의 단면도이다.
도 12는 일부 실시예들에 따른, 마이크로 LED 디스플레이 패널(1200)의 평면도이다.
일반적인 통례에 따르면, 도면들에 예시된 다양한 피쳐들은 축척에 따라 도시되지 않을 수 있다. 이에 따라, 다양한 피쳐들의 치수들은 명확성을 위해 임의로 확대되거나 축소될 수 있다. 추가적으로, 도면들 중 일부는 주어진 시스템, 방법 또는 디바이스의 모든 구성요소들을 도시하지 않을 수 있다. 마지막으로, 유사한 참조 번호들은 명세서 및 도면들 전체에 걸쳐 유사한 피쳐들을 나타내기 위해 사용될 수 있다.

첨부 도면들에 예시된 예시적인 실시예들의 철저한 이해를 제공하기 위해 다수의 상세들이 본원에 설명된다. 그러나, 일부 실시예들은 많은 특정 상세들 없이 실시될 수 있고, 청구항들의 범위는 청구항들에 구체적으로 열거된 그 특징들 및 양상들에 의해서만 제한된다. 또한, 잘 알려진 프로세스들, 구성요소들, 및 물질들은 본원에 설명된 실시예들의 관련 양상들을 불필요하게 모호하게 하지 않기 위해 완전히 상세히 설명되지 않았다. 이제, 본 발명의 추가의 이해를 제공하기 위해 본 바람직한 실시예들을 상세히 참조할 것이다. 논의된 특정 실시예들 및 첨부 도면들은 본 발명을 실시하고 사용하는 특정 방식들을 예시할 뿐이며, 본 발명 또는 첨부된 청구항들의 범위를 제한하지 않는다.

본 개시내용에 따른 실시예들은, 픽셀 구동기 회로들의 어레이를 갖는 기판, 기판 위에 형성된, 아래에 설명되는 구조들을 갖는 LED들의 어레이를 포함하는 디스플레이 패널, 및 디스플레이 패널을 제조하는 방법들을 포함한다. 높은 광 추출 효율을 갖는 디스플레이 패널들은 종래의 디스플레이 시스템들의 결점들을 극복할 수 있다.

도 1은 제1 실시예에 따른 마이크로 LED 구조의 단면도이다. 도 1에 예시된 마이크로 LED 구조(100)는 높은 광 추출 효율을 갖는다. 일부 실시예들에서, 광 추출 효율은 적어도 20%이다. 일부 실시예들에서, 광 추출 효율은 적어도 30%이다. 일부 실시예들에서, 광 추출 효율은 적어도 40%이다. 일부 실시예들에서, 마이크로 LED는 바닥 전도성 층(102), 바닥 전도성 층(102) 상의 발광 층(106), 및 발광 층(106) 상의 최상부 전도성 구조(108)를 포함한다. 일부 실시예들에서, 마이크로 LED는 바닥 전도성 층(102)과 발광 층(106) 사이에 배열된 바닥 유전체 층(104)을 더 포함한다. 일부 실시예들에서, 바닥 유전체 층(104)은 발광 층(106)의 일부이다. 일부 실시예들에서, 발광 층(106)은 많은 상이한 층들을 포함한다. 일부 실시예들에서, 전도성 측부 암(110)은 발광 층(106)의 바닥 층 또는 바닥 부분(도 1에 별도로 도시되지 않음)의 측벽과 바닥 전도성 층(102)을 연결한다. 일부 실시예들에서, 전도성 측부 암들(110)은 마이크로 LED 구조의 양 측들 상에 있다. 일부 실시예들에서, 최상부 전도성 구조(108)는 최상부 전도성 구조를 형성하고, 이는 이 실시예의 범위에 의해 제한되지 않는다. 일부 실시예들에서, 최상부 전도성 구조의 형상은 선, 정사각형, 직사각형, 또는 어떤 다른 형상들이다.

도 2는 제2 실시예에 따른 마이크로 LED 구조의 단면도이다. 도 2에 예시된 마이크로 LED 구조(200)는 높은 광 추출 효율을 갖는다. 일부 실시예들에서, 광 추출 효율은 적어도 20%이다. 일부 실시예들에서, 광 추출 효율은 적어도 30%이다. 일부 실시예들에서, 광 추출 효율은 적어도 40%이다. 일부 실시예들에서, 광 추출 효율은 적어도 50%이다. 일부 실시예들에서, 도 2의 마이크로 LED 구조(200)는 도 1의 마이크로 LED 구조(100)에 기초한다. 도 1의 마이크로 LED 구조(100)와 유사하게, 마이크로 LED 구조(200)는 바닥 전도성 층(202), 발광 층(206), 바닥 유전체 층(204), 최상부 전도성 구조(208), 및 전도성 측부 암(210)을 포함한다. 추가적으로, 일부 실시예들에서, 전도성 측부 암(210)에 연결된 바닥 전도성 층(202)은 돌출된 바닥(202-1)을 갖고, 따라서 전도성 측부 암(210)의 바닥은 바닥 전도성 층(202)의 돌출된 바닥(202-1)에 의해 적어도 부분적으로 또는 대안적으로 완전히 지지된다. 일 예에서, 전도성 측부 암(210)의 측벽은 도 2에 도시된 바와 같이 바닥 전도성 층(202)의 돌출된 바닥(202-1)의 측벽과 정렬된다. 또한, 일부 실시예들에서, 옴 컨택 층(212)은 최상부 전도성 구조(208)와 발광 층(206) 사이에 배치된다. 일부 실시예들에서, 옴 컨택 층(212)은 금속 막이다. 옴 컨택 층(212)의 금속 막의 성분은 주기율표의 I족, II족, III족, IV족, VI족, 및 VIII족, 및 이들의 조합들, 예컨대, Au, Cr, Be, Zn, Pt, Ti, Ge, Ni, In, 및 이들의 조합들 중 하나 이상으로부터 적어도 선택된다. 일부 실시예들에서, 광이 LED(200)의 최상부로부터 방출될 때, 방출된 광에 대해 투명한 최상부 전도성 구조, 예컨대, 산화인듐주석(ITO) 투명 전도성 막이 최상부 전도성 구조(208)로서 사용된다. 일부 실시예들에서, 옴 컨택 층(212)은 방출된 광에 대해 투명하다. 바람직하게, 옴 컨택 층(212)의 두께가 20 nm 미만일 때, 옴 컨택 층(212)은 방출된 광에 대해 투명할 수 있다.

도 3은 제3 실시예에 따른 마이크로 LED 구조의 단면도이다. 도 3에 예시된 마이크로 LED 구조(300)는 높은 광 추출 효율을 갖는다. 일부 실시예들에서, 광 추출 효율은 적어도 20%이다. 일부 실시예들에서, 광 추출 효율은 적어도 30%이다. 일부 실시예들에서, 광 추출 효율은 적어도 40%이다. 일부 실시예들에서, 광 추출 효율은 적어도 50%이다. 일부 실시예들에서, 광 추출 효율은 적어도 60%이다. 일부 실시예들에서, 도 3의 마이크로 LED 구조(300)는 도 2의 마이크로 LED 구조(200)에 기초한다. 도 2의 마이크로 LED 구조(200)와 유사하게, 마이크로 LED 구조(300)는 바닥 전도성 층(302), 발광 층(306), 바닥 유전체 층(304), 및 최상부 전도성 구조(308), 전도성 측부 암(310), 전도성 측부 암(310) 아래의 바닥 전도성 층(302)의 돌출된 바닥(302-1), 및 옴 컨택 층(312)을 포함한다. 일부 실시예들에서, 옴 컨택 지점을 형성하기 위해, 옴 컨택 층(312)의 폭은 발광 층(306)의 폭보다 훨씬 더 좁다. 최상부 전도성 구조(308)는 옴 컨택 층(312)을 커버하고, 발광 층(306)은 옴 컨택 층(312)에 의해 완전히 차폐되지 않는다. 일부 실시예들에서, 광 추출 효율을 개선하기 위해, 옴 컨택 층(312)의 측방향 폭은 1 ㎛ 미만, 바람직하게 0.5 ㎛ 미만이다. 일부 실시예들에서, 옴 컨택 층(312)의 광 투과율을 개선하기 위해, 옴 컨택 층(312)의 두께는 20 nm 미만이다. 일부 실시예들에서, 옴 컨택 층(312)의 물질은 발광 층(306)의 유형 및 최상부 전도성 구조(308)의 물질에 의존한다. 일부 실시예들에서, 옴 컨택 층(312)의 물질은 금속이다. 일부 바람직한 실시예들에서, 옴 컨택 층(312)은 도 2의 옴 컨택 층(212)에 의해 사용되는 물질들과 같은 복합 금속 물질들에 의해 형성된 다수의 층들을 갖는다.

도 4는 일부 실시예들에 따른, 마이크로 LED 구조의 바닥 유전체 층의 구조의 단면도를 도시한다. 바닥 유전체 층(404)은 도 1 내지 3의 바닥 유전체 층으로서 사용될 수 있다. 바닥 유전체 층(404)은 반사율을 갖는다. 일부 실시예들에서, 바닥 유전체 층(404)은 50% 초과의 반사율을 갖는다. 일부 실시예들에서, 바닥 유전체 층(404)은 70% 초과의 반사율을 갖는다. 일부 실시예들에서, 바닥 유전체 층(404)은 90% 초과의 반사율을 갖는다. 일부 바람직한 실시예들에서, 바닥 유전체 층(404)은, 반사 영역을 증가시키고 반사 효율을 개선하는 복합 반사 층이다. 도 4에 도시된 바와 같이, 복합 반사 층(404)은, 절연 반사 유전체 층(404-1) 및 복합 금속 반사 층(404-2)을 적어도 포함하는 다수의 층들을 갖는다. 일부 실시예들에서, 복합 금속 반사 층(404-2)은 절연 반사 유전체 층(404-1)의 바닥에 배열된다. 일부 실시예들에서, 복합 금속 반사 층(404-2)은 도 1 내지 3에 도시된 바닥 전도성 층과 접촉한다. 일부 실시예들에서, 복합 금속 반사 층(404-2)의 물질은 바닥 전도성 층의 물질, 예컨대, Cr 및/또는 Au 등과 유사하거나 동일하고, 이는 반사 층으로서뿐만 아니라 절연 반사 유전체 층(404-1)과 바닥 전도성 층 사이의 버퍼링 층으로서 사용된다. 복합 금속 반사 층(404-2)이 절연 반사 유전체 층(404-1)과 바닥 전도성 층 사이의 접착력을 더 증가시켜, 절연 반사 유전체 층(404-1)과 바닥 전도성 층은 함께 단단히 본딩된다.

도 5는 일부 실시예들에 따른, 마이크로 LED 구조의 바닥 유전체 층의 구조의 단면도를 도시한다. 바닥 유전체 층(504)은 도 1 내지 4의 바닥 유전체 층으로서 사용될 수 있다. 일부 실시예들에서, 바닥 유전체 층(504)은 절연 반사 유전체 층(504-1) 및 복합 금속 반사 층(504-2)을 포함한다. 일부 실시예들에서, 도 4에 또한 도시된 절연 반사 유전체 층(504-1)은 최상부 절연 유전체 층(504-11) 및 바닥 분산 브래그 반사기(DBR)(504-12)를 포함한다. 일부 실시예들에서, 최상부 절연 유전체 층(504-11)의 물질은 금속 산화물이고, 일부 예들에서 최상부 절연 유전체 층(504-11)의 물질은 Si, In, 또는/및 Sn 등을 더 포함한다. 일부 실시예들에서, 다층 브래그 미러(DBR)는 바닥 DBR(504-12)로서 사용되고, 이는 관련 기술분야의 통상의 기술자들에게 알려져 있고 본원에 더 설명되지 않는다. 일부 실시예들에서, 최상부 절연 유전체 층(504-11)은 광선들의 투과율 및 굴절률을 증가시킬 수 있어, 광선들이 바닥 DBR(504-12) 내에 효과적으로 진입한다. 일부 실시예들에서, 최상부 절연 유전체 층(504-11)은 다수의 층들, 예컨대, 3개 이상의 층들을 포함한다.

도 6은 제4 실시예에 따른 마이크로 LED 구조의 단면도이다. 도 6에 예시된 마이크로 LED 구조(600)는 높은 광 추출 효율을 갖는다. 일부 실시예들에서, 광 추출 효율은 적어도 20%이다. 일부 실시예들에서, 광 추출 효율은 적어도 30%이다. 일부 실시예들에서, 광 추출 효율은 적어도 40%이다. 일부 실시예들에서, 광 추출 효율은 적어도 50%이다. 일부 실시예들에서, 광 추출 효율은 적어도 60%이다. 일부 실시예들에서, 도 6의 마이크로 LED 구조(600)는 도 3의 마이크로 LED 구조(300)에 기초한다. 도 3의 마이크로 LED 구조(300)와 유사하게, 마이크로 LED 구조(600)는 바닥 전도성 층(602), 발광 층(606), 바닥 유전체 층(604), 최상부 전도성 구조(608), 전도성 측부 암(610), 및 옴 컨택 지점을 형성하기 위해 발광 층(606)보다 훨씬 더 좁은 옴 컨택 층(612)을 포함한다. 도 6에 도시된 바와 같은 일부 실시예들에서, 바닥 전도성 층(602)의 측방향 폭은 복합 반사 층(바닥 유전체 층(604))의 측방향 폭보다 커서, 바닥 전도성 층(602)은 외부로 돌출되는 돌출된 최상부(602-2)를 갖는다. 일부 실시예들에서, 전도성 측부 암(610)의 일 단부는 발광 층(606)의 바닥 층 또는 바닥 부분(도 6에 별도로 도시되지 않음)에 연결되고, 전도성 측부 암(610)의 다른 단부의 적어도 일부는 바닥 전도성 층(602)의 돌출된 최상부(602-2)에 연결된다. 도 6에 도시된 바와 같이, 전도성 측부 암(610)의 바닥의 일부는 바닥 전도성 층(602)의 돌출된 최상부(602-2) 상에 지지된다. 일부 실시예들에서, 마이크로 LED 구조(600)의 높은 추출 효율을 보장하기 위해, 바닥 전도성 층(602)의 측방향 폭은 2 ㎛ 미만이고, 바람직하게 0.3~2 ㎛의 범위에 있다.

도 7은 제5 실시예에 따른 마이크로 LED 구조의 단면도이다. 도 7에 예시된 마이크로 LED 구조(700)는 높은 광 추출 효율을 갖는다. 일부 실시예들에서, 광 추출 효율은 적어도 20%이다. 일부 실시예들에서, 광 추출 효율은 적어도 30%이다. 일부 실시예들에서, 광 추출 효율은 적어도 40%이다. 일부 실시예들에서, 광 추출 효율은 적어도 50%이다. 일부 실시예들에서, 광 추출 효율은 적어도 60%이다. 일부 실시예들에서, 도 7의 마이크로 LED 구조(700)는 도 6의 마이크로 LED 구조(600)에 기초한다. 도 6의 마이크로 LED 구조(600)와 유사하게, 마이크로 LED 구조(700)는 바닥 전도성 층(702), 발광 층(706), 바닥 유전체 층(704), 최상부 전도성 구조(708), 전도성 측부 암(710), 및 옴 컨택 지점을 형성하기 위해 발광 층(706)보다 훨씬 더 좁은 옴 컨택 층(712)을 포함한다. 바닥 전도성 층(702)의 측방향 폭은 복합 반사 층(바닥 유전체 층(704))의 측방향 폭보다 커서, 바닥 전도성 층(702)은 외부로 돌출되는 돌출된 최상부(702-2)를 갖는다. 일부 실시예들에서, 바닥 전도성 층(702)은 바닥 유전체 층(704)에 대해 외부로 돌출되는 돌출된 최상부(702-2)를 가져서, 전도성 측부 암(710)의 바닥은 바닥 전도성 층(702)의 돌출된 최상부(702-2) 상에 적어도 부분적으로 또는 대안적으로 완전히 지지된다. 일 예에서, 전도성 측부 암(710)의 측벽은 도 7에 도시된 바와 같이 바닥 전도성 층(702)의 측벽과 정렬된다.

도 6 및 도 7에 예시된 실시예들에 대해, 일부 예들에서, 바닥 유전체 층(704)의 측방향 폭은 발광 층(706)의 바닥의 폭 이상이고, 발광 층(706)의 측벽은 수직이거나 경사진다. 다른 예에서, 바닥 유전체 층(704)의 측방향 폭은 발광 층(706)의 바닥의 폭 미만일 수 있으며, 한편 전도성 측부 암(710)의 형상은 L 형상이다.

도 8은 제6 실시예에 따른 마이크로 LED 구조의 단면도이다. 도 8에 예시된 마이크로 LED 구조(800)는 높은 광 추출 효율을 갖는다. 일부 실시예들에서, 광 추출 효율은 적어도 20%이다. 일부 실시예들에서, 광 추출 효율은 적어도 30%이다. 일부 실시예들에서, 광 추출 효율은 적어도 40%이다. 일부 실시예들에서, 광 추출 효율은 적어도 50%이다. 일부 실시예들에서, 광 추출 효율은 적어도 60%이다. 일부 실시예들에서, 도 8의 마이크로 LED 구조(800)는 도 7의 마이크로 LED 구조(700)에 기초한다. 도 7의 마이크로 LED 구조(700)와 유사하게, 마이크로 LED 구조(800)는 바닥 전도성 층(802), 발광 층(806), 바닥 유전체 층(804), 최상부 전도성 구조(808), 전도성 측부 암(810), 및 옴 컨택 지점을 형성하기 위해 발광 층(806)보다 훨씬 더 좁은 옴 컨택 층(812)을 포함한다. 바닥 전도성 층(802)의 측방향 폭은 복합 반사 층(바닥 유전체 층(804))의 측방향 폭보다 커서, 바닥 전도성 층(802)은 외부로 돌출되는 돌출된 최상부(802-2)를 갖고, 전도성 측부 암(810)의 바닥은 바닥 전도성 층(802)의 돌출된 최상부(802-2) 상에 적어도 부분적으로 또는 대안적으로 완전히 지지된다. 일 예에서, 전도성 측부 암(810)의 측벽은 도 8에 도시된 바와 같이 바닥 전도성 층(802)의 측벽과 정렬된다. 일부 실시예들에서, 발광 층(806)의 바닥 측방향 폭은 바닥 유전체 층(804)의 측방향 폭 미만이다. 일부 실시예들에서, 전도성 측부 암(810)은 역 L 형상을 갖는다. 전도성 측부 암(810)은 수평 부분(810-1) 및 수직 부분(810-2)을 포함한다. 수평 부분(810-1)의 단부는 발광 층(806)의 바닥 층 또는 바닥 부분(도 8에 별도로 도시되지 않음)으로 연장되고 그와 접촉하는 반면, 수직 부분(810-2)의 단부는 바닥 전도성 층(802)으로 연장되고 그와 접촉한다.

도 9는 제7 실시예에 따른 마이크로 LED 구조의 단면도이다. 도 9에 예시된 마이크로 LED 구조(900)는 높은 광 추출 효율을 갖는다. 일부 실시예들에서, 광 추출 효율은 적어도 20%이다. 일부 실시예들에서, 광 추출 효율은 적어도 30%이다. 일부 실시예들에서, 광 추출 효율은 적어도 40%이다. 일부 실시예들에서, 광 추출 효율은 적어도 50%이다. 일부 실시예들에서, 광 추출 효율은 적어도 60%이다. 일부 실시예들에서, 광 추출 효율은 적어도 70%이다. 일부 실시예들에서, 도 9의 마이크로 LED 구조(900)는 도 8의 마이크로 LED 구조(800)에 기초한다. 도 8의 마이크로 LED 구조(800)와 유사하게, 마이크로 LED 구조(900)는 바닥 전도성 층(902), 발광 층(906), 바닥 유전체 층(904), 최상부 전도성 구조(908), 전도성 측부 암(910), 및 옴 컨택 지점을 형성하기 위해 발광 층(906)보다 훨씬 더 좁은 옴 컨택 층(912)을 포함한다. 또한, 바닥 전도성 층(902)의 측방향 폭은 복합 반사 층(바닥 유전체 층(904))의 측방향 폭보다 커서, 바닥 전도성 층(902)은 외부로 돌출되는 돌출된 최상부(902-2)를 갖고, 전도성 측부 암(910)의 바닥은 바닥 전도성 층(902)의 돌출된 최상부(902-2) 상에 적어도 부분적으로 또는 대안적으로 완전히 지지된다. 일 예에서, 전도성 측부 암(910)의 측벽은 도 9에 도시된 바와 같이 바닥 전도성 층(902)의 측벽과 정렬된다. 일부 실시예들에서, 전도성 측부 암(910)은 역 L 형상을 갖는다. 전도성 측부 암(910)은 수평 부분(910-1) 및 수직 부분(910-2)을 포함한다.

도 9에 도시된 바와 같이, 일부 실시예들에서, 발광 층(906)은 차례로 위에서 아래로 제1 유형의 반도체 층(906-1), 활성 층(906-2) 및 제2 유형의 반도체 층(906-3)을 포함한다. 일부 실시예들에서, 제2 유형의 반도체 층(906-3)은 제1 유형의 반도체 층(906-1)의 측방향 폭 및 활성 층(906-2)의 측방향 폭보다 큰 측방향 폭을 가지므로, 제2 유형의 반도체 층(906-3)의 에지에 돌출된 최상부(906-3-3)를 형성한다. 일부 실시예들에서, 제1 유형의 반도체 층(906-1)의 측방향 폭은 활성 층(906-2)의 측방향 폭과 동일하다. 일부 실시예들에서, 제1 유형의 반도체 층(906-1)의 측방향 폭은 최상부 전도성 구조(908)의 측방향 폭과 동일하다.

일부 실시예들에서, 전도성 측부 암(910)의 수평 부분(910-1)의 단부는 제2 유형의 반도체 층(906-3)의 돌출된 최상부(906-3-3)를 커버하고 그와 접촉하고, 전도성 측부 암(910)의 수직 부분(910-2)의 다른 단부는 바닥 전도성 층(902)과 접촉한다.

일부 실시예들에서, 제1 유형의 반도체 층(906-1)은 N형 반도체 층이고, 제2 유형의 반도체 층(906-3)은 P형 반도체 층이다. 대안적으로, 일부 실시예들에서, 제1 유형의 반도체 층(906-1)은 P형 반도체 층이고, 제2 유형의 반도체 층(906-3)은 N형 반도체 층이다. 일부 실시예들에서, N형 반도체의 물질은 N형 AlInP 또는 N형 GaAs, 또는 다양한 N형 반도체 층들의 복합 물질이다. 일부 실시예들에서, P형 반도체 층의 물질은 P형 GaP, 또는 P형 AlGaInP이다.

일부 실시예들에서, 바닥 전도성 층(902)의 측방향 폭은 제2 유형의 반도체 층(906-3)의 측방향 폭보다 더 크다. 일부 실시예들에서, 제2 유형의 반도체 층(906-3)의 측방향 폭은 바닥 유전체 층(904)의 측방향 폭과 동일하다. 바닥 전도성 층(902)은 제2 유형의 반도체 층(906-3) 및 바닥 유전체 층(904)에 대해 외부로 연장되는 돌출된 최상부(902-2)를 갖는다. 일부 실시예들에서, 전도성 측부 암(910)의 적어도 일부는 바닥 전도성 층(902)의 돌출된 최상부(902-2) 상에 적어도 부분적으로 또는 대안적으로 완전히 지지된다. 일부 실시예들에서, 도 9에 도시된 바와 같이, 전도성 측부 암(910)의 전체 바닥은 바닥 전도성 층(902)의 돌출된 최상부(902-2) 상에 지지된다.

일부 실시예들에서, 제2 유형의 반도체 층(906-3)의 돌출된 최상부(906-3-3)에 연결되는 전도성 측부 암(910)의 단부는 활성 층(906-2)에 직접 연결되지 않는다. 도 9에 도시된 바와 같이, 전도성 측부 암(910)의 수평 부분(910-1)의 수직 측벽과 활성 층(906-2) 사이에 갭이 존재한다. 일부 바람직한 실시예들에서, 바닥 전도성 층(902)의 돌출된 최상부(902-2)의 측방향 폭(바닥 유전체 층(904)의 외부로 연장되는 부분의 폭만)은 제2 유형의 반도체 층(906-3)의 돌출된 최상부(906-3-3)의 측방향 폭(활성 층(906-2)의 외부로 연장되는 부분의 폭만) 이하이다. 그러한 폭 배열은, 안정적이고 신뢰성 있는 전기 컨택 구조를 형성하기 위해 전도성 측부 암(910)의 바닥 단부가 바닥 전도성 층(902) 상에 놓이고 전도성 측부 암(910)의 상부 단부가 활성 층(906-2)과 접촉하는 것을 회피하는 것을 보장한다.

도 10은 제8 실시예에 따른 마이크로 LED 구조의 단면도이다. 도 10에 예시된 마이크로 LED 구조(1000)는 높은 광 추출 효율을 갖는다. 일부 실시예들에서, 광 추출 효율은 적어도 20%이다. 일부 실시예들에서, 광 추출 효율은 적어도 30%이다. 일부 실시예들에서, 광 추출 효율은 적어도 40%이다. 일부 실시예들에서, 광 추출 효율은 적어도 50%이다. 일부 실시예들에서, 광 추출 효율은 적어도 60%이다. 일부 실시예들에서, 광 추출 효율은 적어도 70%이다. 일부 실시예들에서, 광 추출 효율은 적어도 80%이다. 일부 실시예들에서, 도 10의 마이크로 LED 구조(1000)는 도 9의 마이크로 LED 구조(900)에 기초한다. 도 9의 마이크로 LED 구조(900)와 유사하게, 마이크로 LED 구조(1000)는 바닥 전도성 층(1002), 발광 층(1006), 바닥 유전체 층(1004), 최상부 전도성 구조(1008), 역 L 형상을 갖는 전도성 측부 암(1010), 및 옴 컨택 지점을 형성하기 위해 발광 층(1006)보다 훨씬 더 좁은 옴 컨택 층(1012)을 포함한다. 일부 실시예들에서, 발광 층(1006)은 위에서 아래로 제1 유형의 반도체 층(1006-1), 활성 층(1006-2) 및 제2 유형의 반도체 층(1006-3)을 포함한다.

도 10에 보이는 바와 같이, 일부 실시예들에서, 제2 유형의 반도체 층(1006-3)은 제2 유형의 최상부 반도체 층(1006-31) 및 제2 유형의 바닥 반도체 층(1006-32)을 포함한다. 제2 유형의 바닥 반도체 층(1006-32)은 제2 유형의 최상부 반도체 층(1006-31)에 대해 외부로 연장되어, 제2 유형의 바닥 반도체 층(1006-32)의 연장된 부분은 돌출된 최상부(1006-32-1)로서 사용된다. 일부 실시예들에서, 제2 유형의 최상부 반도체 층(1006-31)의 물질 및 제2 유형의 바닥 반도체 층(1006-32)의 물질은 동일하거나 상이할 수 있다. 일부 실시예들에서, 제2 유형의 최상부 반도체 층(1006-31)은 AlGaInP이고, 제2 유형의 바닥 반도체 층(1006-32)은 GaP이다. 추가적으로, 일부 실시예들에서, 제1 유형의 반도체 층(1006-1)은 하나의 층 또는 다수의 층들을 갖는다. 예를 들어, 제1 유형의 반도체 층(1006-1)은 위에서 아래로 N형 AlInP 및 N형 GaAs를 포함한다. 다른 예에서, 제1 유형의 반도체 층(1006-1)은 N형 AlInP만을 갖는다. 일부 실시예들에서, N형 AlInP는 옴 컨택 층(1012) 및 최상부 전도성 구조(1008) 바로 아래에 있고 그와 접촉한다. 하나의 바람직한 실시예에서, 발광 층(1006)은 차례로 위에서 아래로 N형 AlInP, 양자 활성 층, P형 AlGaInP 및 P형 GaP를 포함한다.

도 10에 예시된 바와 같이, 일부 실시예들에서, 전도성 측부 암(1010)의 수평 부분(1010-1)은 제2 유형의 바닥 반도체 층(1006-32)을 커버하고 그와 직접 접촉하며, 수평 부분(1010-1)의 단부는 제2 유형의 최상부 반도체 층(1006-31), 활성 층(1006-2) 및/또는 제1 유형의 반도체 층(1006-1)에 직접 연결되지 않는다. 일부 실시예들에서, 바닥 전도성 층(1002)의 측방향 폭은 바닥 유전체 층(1004)의 측방향 폭보다 더 크다. 일부 실시예들에서, 바닥 전도성 층(1002)의 측벽은 전도성 측부 암(1010)의 측벽(도 10에 도시되지 않음)으로부터 외부로 돌출된다. 일부 실시예들에서, 전도성 측부 암(1010)의 물질은 전도성 금속 또는 다른 전도성 물질이다.

도 1 내지 9와 유사하게, 일부 실시예들에서, 도 10의 마이크로 LED 구조(1000)의 각각의 측 상에 2개의 전도성 측부 암들(1010)이 있다. 또한, 도 1 내지 9와 유사하게, 일부 실시예들에서, 전도성 측부 암(1010)은 도 10의 바닥 유전체 층(1004)의 측벽에 부착되고 그와 접촉할 수 있다. 실시예에 대한 대안에서, 전도성 측부 암(1010)의 형상은 바닥 유전체 층(1004)의 측벽(도 10에 도시되지 않음)과 접촉하지 않고 다른 형상으로 변경될 수 있고, 등가의 실시예들 또는 변형들이 관련 기술분야의 통상의 기술자에 의해 구현될 수 있다.

도 11은 제9 실시예에 따른 마이크로 LED 구조의 단면도이다. 도 11에 예시된 마이크로 LED 구조(1100)는 높은 광 추출 효율을 갖는다. 일부 실시예들에서, 광 추출 효율은 적어도 20%이다. 일부 실시예들에서, 광 추출 효율은 적어도 30%이다. 일부 실시예들에서, 광 추출 효율은 적어도 40%이다. 일부 실시예들에서, 광 추출 효율은 적어도 50%이다. 일부 실시예들에서, 광 추출 효율은 적어도 60%이다. 일부 실시예들에서, 광 추출 효율은 적어도 70%이다. 일부 실시예들에서, 광 추출 효율은 적어도 80%이다. 일부 실시예들에서, 광 추출 효율은 적어도 90%이다. 일부 실시예들에서, 도 11의 마이크로 LED 구조(1100)는 도 10의 마이크로 LED 구조(1000)에 기초한다. 도 10의 마이크로 LED 구조(1000)와 유사하게, 마이크로 LED 구조(1100)는 바닥 전도성 층(1102), 발광 층(1106), 바닥 유전체 층(1104), 최상부 전도성 구조(1108), 역 L 형상을 갖는 전도성 측부 암(1110), 및 옴 컨택 지점을 형성하기 위해 발광 층(1106)보다 훨씬 더 좁은 옴 컨택 층(1112)을 포함한다. 일부 실시예들에서, 발광 층(1106)은 위에서 아래로 제1 유형의 반도체 층(1106-1), 활성 층(1106-2) 및 제2 유형의 반도체 층(1106-3)을 포함한다. 일부 실시예들에서, 제2 유형의 반도체 층(1106-3)은 제2 유형의 최상부 반도체 층(1106-31) 및 제2 유형의 바닥 반도체 층(1106-32)을 포함한다.

도 11에 따르면, 높은 광 추출 효율을 갖는 마이크로 LED 구조(1100)는 투명 격리 층(1114)을 더 포함한다. 일부 실시예들에서, 마이크로 LED 구조(1100)의 각각의 측 상에 2개의 투명 격리 층들(1114)이 있다. 일부 실시예들에서, 투명 격리 층(1114)은 제2 유형의 바닥 반도체 층(1106-32)의 돌출된 최상부(1106-32-1)의 발광 층(1106)의 측벽과 전도성 측부 암(1110) 사이의 갭 내의 부분을, 또는 대안적으로, 갭 전부를 적어도 직접 커버한다. 투명 격리 층(1114)은 또한, 제2 유형의 최상부 반도체 층(1106-31)의 노출된 측벽, 전도성 측부 암(1110)의 마이크로 LED 구조(1100)를 향한 최상부 및 측벽, 활성 층(1106-2)의 측벽, 및 제1 유형의 반도체 층(1106-1)의 바닥 위로의 측벽의 적어도 상당 부분을 직접 커버한다. 일부 실시예들에서, 제1 유형의 반도체 층(1106-1)의 바닥 위로의 측벽의 상당 부분은 측벽의 적어도 50%이다. 일부 실시예들에서, 제1 유형의 반도체 층(1106-1)의 바닥 위로의 측벽의 상당 부분은 측벽의 적어도 70%이다. 일부 실시예들에서, 제1 유형의 반도체 층(1106-1)의 바닥 위로의 측벽의 상당 부분은 측벽의 적어도 90%이다.

일부 실시예들에서, 최상부 전도성 구조(1108)는 옴 컨택 층(1112)의 측벽 및 최상부, 제1 유형의 반도체 층(1106-1)의 돌출된 최상부, 및 투명 격리 층(1114)의 최상부 상에 배열된다. 일부 실시예들에서, 투명 격리 층(1114)의 최상부는 제1 유형의 반도체 층(1106-1)의 최상부의 일부(도 11에 도시되지 않음)를 적어도 커버하고, 옴 컨택 층(1112)의 최상부를 커버하지 않는다.

일부 실시예들에서, 바닥 전도성 층의 물질(1102)은 한가지 이상의 유형의 전도성 금속, 예컨대, Cr, Pt, Au, Sn 등을 포함한다. 바닥 전도성 층(1102)으로서 사용되는 다층 복합 전도성 층은 이러한 금속들에 의해 만들어진다. 일부 실시예들에서, 바닥 전도성 층(1102)은 발광 층(1106)을 전기 회로 베이스(1116)와 전기적으로 연결하기 위해, 전기 회로 베이스(1116)의 표면(도 11에 도시되지 않음) 상에 본딩되는 본딩 층으로서 더 사용된다. 전기 회로 베이스(1116)는, 발광 층(1106)의 발광을 제어하는 구동 회로를 적어도 포함한다.

일부 실시예들에서, 전도성 측부 암(1110)의 바닥은 하향으로 연장되지만 전기 회로 베이스(1116)와 접촉하지 않는다. 일부 실시예들에서, 전도성 측부 암(1110)의 바닥이 하향으로 연장되어 전기 회로 베이스(1116)와 접촉할 때, 전기 회로 베이스(1116)의 컨택 전극은 전도성 측부 암(1110)의 바닥에 연결되고, 전도성 측부 암(1110)의 바닥 아래의 컨택 전극과 접촉하지 않는 다른 영역은 절연된다. 일부 실시예들에서, 전도성 측부 암(1110)의 바닥은 또한, 전기 회로 베이스(1116)의 표면 상에 본딩된다.

도 1 내지 11에서 위에서 설명된 바와 같이, 본원에 개시된 높은 광 추출 효율을 갖는 LED 구조들에서, 발광 층은 하향 전기 컨택을 달성하기 위해 바닥 전도성 층을 사용하고 상향 전기 컨택을 달성하기 위해 최상부 전도성 구조를 사용한다. 또한, 전도성 측부 암은 발광 층의 측벽을 바닥 전도성 층의 양쪽 측들과 전기적으로 연결시킨다. 전도성 측부 암의 바닥이 전기 회로 베이스와 접촉하기 위해 하향으로 연장될 때, 전도성 측부 암은 발광 층을 전기 회로 베이스와 더 전기적으로 연결시키고, 이는 광 발현 영역을 증가시키고 광 추출 효율을 개선한다.

추가적으로, 복합 반사 층(바닥 유전체 층)의 반사 영역은 발광 층의 측벽과 바닥 전도성 층을 전기적으로 연결하는 전도성 측부 암을 사용하여 확대되며, 이는 LED의 광 추출 효율을 더 개선한다.

또한, 최상부 전도성 구조와 발광 층 사이에 형성된 옴 컨택 층은 매우 작고 얇게, 예컨대, 투명 금속 막으로 만들어질 수 있다. 그러한 구조는 발광 층과 최상부 전도성 구조 사이의 양호한 옴 컨택을 보장하고, 이는 광 발현 영역을 증가시키고 광 추출 효율을 또한 개선한다.

상세한 설명이 많은 상세를 포함하지만, 이들은 본 발명의 범위를 제한하는 것으로 해석되어서는 안 되며, 단지 본 발명의 상이한 예들 및 양상들을 예시하는 것으로 해석되어야 한다. 본 발명의 범위는 위에서 상세히 논의되지 않은 다른 실시예들을 포함한다는 것을 이해해야 한다. 예를 들어, 정사각형 베이스 또는 다른 다각형 베이스와 같은, 상이한 형상들 및 두께들을 갖는 마이크로 LED 구조들 및 층들이 또한 사용될 수 있다. 관련 기술분야의 통상의 기술자에게 명백할 다양한 다른 수정들, 변경들 및 변형들이, 첨부된 청구항들에 정의된 바와 같은 본 발명의 사상 및 범위로부터 벗어나지 않고서, 본원에 개시된 본 발명의 방법 및 장치의 배열, 작동 및 상세들에서 이루어질 수 있다. 그러므로, 본 발명의 범위는 첨부된 청구항들 및 그들의 법적 등가물들에 의해 결정되어야 한다.

추가의 실시예들은 또한, 다양한 다른 실시예들에서 조합되거나 다른 방식으로 재배열되는, 도 1 내지 11에 도시된 실시예들을 포함하는 상기 실시예들의 다양한 하위세트들을 포함한다.

도 12는 일부 실시예들에 따른, 마이크로 LED 디스플레이 패널(1200)의 평면도이다. 디스플레이 패널(1200)은 데이터 인터페이스(1210), 제어 모듈(1220) 및 픽셀 영역(1250)을 포함한다. 데이터 인터페이스(1210)는 디스플레이될 이미지를 정의하는 데이터를 수신한다. 이 데이터의 소스(들) 및 포맷은 응용에 따라 변할 것이다. 제어 모듈(1220)은 들어오는 데이터를 수신하고 그것을 디스플레이 패널의 픽셀들을 구동하기에 적합한 형태로 변환한다. 제어 모듈(1220)은 수신된 포맷으로부터 픽셀 영역(1250)에 적절한 것으로 변환하기 위한 디지털 로직 및/또는 상태 머신들, 데이터를 저장하고 전달하기 위한 시프트 레지스터들 또는 다른 유형들의 버퍼들 및 메모리, 디지털-아날로그 변환기들 및 레벨 시프터들, 및 클로킹 회로를 포함하는 스캔 제어기들을 포함할 수 있다.

픽셀 영역(1250)은 픽셀들의 어레이를 포함한다. 일부 예들에서 픽셀들은, 픽셀 구동기들과 통합된 마이크로 LED들, 예컨대, 도 1-11에 설명된 구조들을 갖는 마이크로 LED(1234)를 포함한다. 이 예에서, 디스플레이 패널(1200)은 컬러 RGB 디스플레이 패널이다. 이는 적색, 녹색 및 청색 픽셀들을 포함한다. 각각의 픽셀 내에서, LED(1234)는 픽셀 구동기에 의해 제어된다. 일부 실시예들에 따르면, 픽셀은 접지 패드(1236)를 통해 공급 전압(도시되지 않음) 및 접지에, 그리고 또한 제어 신호에 접촉한다. 도 12에 도시되지 않았지만, LED(1234)의 p-전극과 구동 트랜지스터의 출력은 전기적으로 연결된다. LED 전류 구동 신호 연결(LED의 p-전극과 픽셀 구동기의 출력 사이), 접지 연결(n-전극과 시스템 접지 사이), 공급 전압(Vdd) 연결(픽셀 구동기의 소스와 시스템 Vdd 사이), 및 픽셀 구동기의 게이트에 대한 제어 신호 연결은 다양한 실시예들에 따라 이루어진다.

도 12는 단지 대표적인 도면이다. 다른 설계들이 명백할 것이다. 예를 들어, 컬러들은 적색, 녹색 및 청색일 필요는 없다. 그들은 또한, 컬럼들 또는 스트라이프들로 배열될 필요는 없다. 일 예로서, 도 12에 도시된 픽셀들의 정사각형 매트릭스의 배열과는 별도로, 픽셀들의 육각형 매트릭스의 배열이 또한, 디스플레이 패널(1200)을 형성하는 데 사용될 수 있다.

일부 응용들에서, 픽셀들의 완전히 프로그램가능한 직사각형 어레이는 필수적이지 않다. 다양한 형상들 및 디스플레이들을 갖는 디스플레이 패널들의 다른 설계들이 또한, 본원에 설명된 디바이스 구조들을 사용하여 형성될 수 있다. 예들의 하나의 부류는 사이니지 및 자동차 응용들을 포함하는 특수 응용들이다. 예를 들어, 다수의 픽셀들이, 디스플레이 패널을 형성하기 위해 별 또는 나선의 형상으로 배열될 수 있고, 디스플레이 패널 상의 상이한 패턴들이, LED들을 켜고 끄는 것에 의해 생성될 수 있다. 다른 특수 예는 자동차 헤드라이트들 및 스마트 조명이고, 여기서 특정 픽셀들은 다양한 조명 형상들을 형성하기 위해 함께 그룹화되고 LED 픽셀들의 각각의 그룹은 개별 픽셀 구동기들에 의해 켜지거나 꺼지거나 다른 방식으로 조정될 수 있다.

상이한 유형들의 디스플레이 패널들이 제조될 수 있다. 예를 들어, 디스플레이 패널의 해상도는 전형적으로, 8x8 내지 3840x2160의 범위일 수 있다. 일반적인 디스플레이 해상도들은 320x240 해상도 및 4:3의 종횡비를 갖는 QVGA, 1024x768 해상도 및 4:3의 종횡비를 갖는 XGA, 1280x720 해상도 및 16:9의 종횡비를 갖는 D, 1920x1080 해상도 및 16:9의 종횡비를 갖는 FHD, 3840x2160 해상도 및 16:9의 종횡비를 갖는 UHD, 및 4096x2160 해상도를 갖는 4K를 포함한다. 미크론 미만으로부터 10 mm 이하 및 그 초과까지의 범위의 매우 다양한 픽셀 크기들이 또한 존재할 수 있다. 전체 디스플레이 영역의 크기는 또한, 수십 미크론 이하만큼 작은 대각선들로부터 수백 인치 이상까지의 범위로 폭넓게 변할 수 있다.

예시적인 응용들은 디스플레이 스크린들, 가정/사무실 프로젝터들을 위한 광 엔진들, 및 휴대용 전자기기들, 예컨대, 스마트 폰들, 랩톱들, 웨어러블 전자기기들, AR 및 VR 안경들, 및 망막 프로젝션들을 포함한다. 전력 소비는 망막 프로젝터들의 경우에 수 밀리와트만큼 낮은 것으로부터 대형 스크린 실외 디스플레이들, 프로젝터들, 및 스마트 자동차 헤드라이트들의 경우에 킬로와트만큼 높은 것까지 변할 수 있다. 프레임 레이트의 관점에서, 무기 LED들의 빠른 응답(나노초)으로 인해, 프레임 레이트는 작은 해상도들의 경우에 KHz, 또는 심지어 MHz만큼 높을 수 있다.

추가의 실시예들은 또한, 다양한 다른 실시예들에서 조합되거나 다른 방식으로 재배열되는, 도 1 내지 12에 도시된 바와 같은 실시예들을 포함하는 상기 실시예들의 다양한 하위세트들을 포함한다.

상세한 설명이 많은 상세를 포함하지만, 이들은 본 발명의 범위를 제한하는 것으로 해석되어서는 안 되며, 단지 본 발명의 상이한 예들 및 양상들을 예시하는 것으로 해석되어야 한다. 본 발명의 범위는 위에서 상세히 논의되지 않은 다른 실시예들을 포함한다는 것을 이해해야 한다. 예를 들어, 위에서 설명된 접근법들은 LED들 및 OLED들 이외의 기능 디바이스들과 픽셀 구동기들 이외의 제어 회로의 통합에 적용될 수 있다. 비-LED 디바이스들의 예들은 수직 공진 표면 발광 레이저(VCSEL), 광검출기들, 마이크로 전자 기계 시스템(MEMS), 규소 광자 디바이스들, 전력 전자 디바이스들, 및 분산 피드백 레이저(DFB)를 포함한다. 다른 제어 회로의 예들은 전류 구동기들, 전압 구동기들, 트랜스-임피던스 증폭기들, 및 로직 회로들을 포함한다.

개시된 실시예들의 이전 설명은 관련 기술분야의 통상의 기술자가 본원에 설명된 실시예들 및 그의 변형들을 만들거나 사용할 수 있게 하기 위해 제공된다. 이러한 실시예들에 대한 다양한 수정들이 관련 기술분야의 통상의 기술자들에게 용이하게 명백할 것이며, 본원에서 정의된 일반적인 원리들은 본원에 개시된 주제의 사상 또는 범위로부터 벗어나지 않고 다른 실시예들에 적용될 수 있다. 따라서, 본 개시내용은 본원에 도시된 실시예들로 제한되도록 의도되지 않고, 다음의 청구항들 및 본원에 개시된 원리들 및 신규한 특징들과 일치하는 가장 넓은 범위를 따르도록 의도된다.

본 발명의 특징들은 본원에 제시된 특징들 중 임의의 것을 수행하도록 처리 시스템을 프로그래밍하는 데 사용될 수 있는 명령어들이 저장된 저장 매체(매체들) 또는 컴퓨터 판독가능 저장 매체(매체들)와 같은 컴퓨터 프로그램 제품으로, 또는 이들을 사용하여, 또는 이들의 도움으로 구현될 수 있다. 저장 매체는 고속 랜덤 액세스 메모리, 예컨대, DRAM, SRAM, DDR RAM 또는 다른 랜덤 액세스 고체 상태 메모리 디바이스들을 포함할 수 있지만, 이들에 제한되지 않고, 비휘발성 메모리, 예컨대, 하나 이상의 자기 디스크 저장 디바이스, 광 디스크 저장 디바이스, 플래시 메모리 디바이스, 또는 다른 비휘발성 고체 상태 저장 디바이스를 포함할 수 있다. 메모리는 선택적으로, CPU(들)로부터 원격으로 위치된 하나 이상의 저장 디바이스를 포함한다. 메모리 또는 대안적으로 메모리 내의 비휘발성 메모리 디바이스(들)는 비일시적 컴퓨터 판독가능 저장 매체를 포함한다.

임의의 기계 판독가능 매체(매체들) 상에 저장되면, 본 발명의 특징들은, 처리 시스템의 하드웨어를 제어하기 위해, 그리고 처리 시스템이, 본 발명의 결과들을 활용하는 다른 메커니즘들과 상호작용할 수 있게 하기 위해 소프트웨어 및/또는 펌웨어에 통합될 수 있다. 그러한 소프트웨어 또는 펌웨어는 애플리케이션 코드, 디바이스 드라이버들, 운영 체제들, 및 실행 환경들/컨테이너들을 포함할 수 있지만, 이에 제한되지 않는다.

다양한 요소들 또는 단계들을 설명하기 위해 "제1", "제2" 등의 용어들이 본원에서 사용될 수 있지만, 이러한 요소들 또는 단계들은 이러한 용어들에 의해 제한되어서는 안 된다는 점이 이해될 것이다. 이러한 용어들은 하나의 요소 또는 단계를 다른 것과 구별하는 데만 사용된다.

본원에서 사용된 용어는 단지 특정 실시예들을 설명하기 위한 것이며, 청구항들을 제한하는 것으로 의도되지 않는다. 실시예들의 설명 및 첨부된 청구항들에 사용된 단수 형태들은, 맥락이 명백하게 달리 지시하지 않은 한, 복수 형태들도 포함하는 것으로 의도된다. 또한, 본원에 사용되는 바와 같은 "및/또는"이라는 용어는 연관된 열거된 항목들 중 하나 이상의 것의 임의의 그리고 모든 가능한 조합들을 지칭하고 포괄한다는 것을 이해할 것이다. "포함한다" 및/또는 "포함하는"이라는 용어들은, 본 명세서에서 사용될 때, 언급된 특징들, 정수들, 단계들, 작동들, 요소들 및/또는 구성요소들의 존재를 특정하지만, 하나 이상의 다른 특징, 정수, 단계, 작동, 요소, 구성요소 및/또는 이들의 그룹의 존재 또는 추가를 배제하지 않는다는 것을 더 이해할 것이다.

전술한 설명은, 설명의 목적을 위해, 특정 실시예들을 참조하여 설명되었다. 그러나, 상기 예시적인 논의들은 철저하거나 청구항들을 개시된 정확한 형태들로 제한하도록 의도되지 않는다. 많은 수정들 및 변형들이 상기 교시들을 고려하여 가능하다. 실시예들은 실제 응용들 및 작동의 원리들을 가장 잘 설명하고, 이로써, 관련 기술분야의 통상의 기술자들을 가능하게 하기 위해 선택되고 설명되었다.

Claims

높은 광 추출 효율을 갖는 마이크로 발광 다이오드로서,
바닥 전도성 층;
상기 바닥 전도성 층 상의 발광 층;
상기 발광 층 상의 최상부 전도성 구조;
상기 바닥 전도성 층과 상기 발광 층 사이에 위치된 바닥 유전체 층; 및
상기 발광 층의 바닥 층의 측벽과 상기 바닥 전도성 층을 연결하는 전도성 측부 암
을 포함하는, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제1항에 있어서,
상기 최상부 전도성 구조와 상기 발광 층 사이에 위치된 옴 컨택 층을 더 포함하는, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제2항에 있어서,
상기 옴 컨택 층의 측방향 폭은 상기 발광 층의 측방향 폭보다 훨씬 좁은, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제2항 또는 제3항에 있어서,
상기 최상부 전도성 구조는 상기 옴 컨택 층을 직접 커버하고, 상기 발광 층의 상당 부분은 상기 옴 컨택 층에 의해 차폐되지 않는, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제2항 내지 제4항 중 어느 한 항에 있어서,
상기 옴 컨택 층은 금속 막인, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제2항 내지 제5항 중 어느 한 항에 있어서,
상기 옴 컨택 층의 두께는 20 nm 미만이고, 상기 옴 컨택 층의 측방향 폭은 0.5 ㎛ 미만인, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제2항 내지 제6항 중 어느 한 항에 있어서,
상기 옴 컨택 층의 물질은 주기율표로부터의 I족, II족, III족, IV족, VI족 및 VIII족 금속들로 구성된 그룹으로부터 선택된 적어도 하나 이상을 포함하는, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제2항 내지 제7항 중 어느 한 항에 있어서,
상기 최상부 전도성 구조는 투명하고 상기 옴 컨택 층은 투명한, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제1항 내지 제8항 중 어느 한 항에 있어서,
상기 바닥 유전체 층은 복합 반사 층인, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제9항에 있어서,
상기 복합 반사 층은 적어도 절연 반사 유전체 층 및 복합 금속 반사 층을 포함하는 다수의 층들을 포함하고, 상기 복합 금속 반사 층은 상기 절연 반사 유전체 층의 바닥에 위치되고 상기 바닥 전도성 층과 접촉하는, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제10항에 있어서,
상기 복합 금속 반사 층은 다수의 층들을 갖는, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제10항 또는 제11항에 있어서,
상기 절연 반사 유전체 층은 최상부 절연 유전체 층 및 바닥 브래그 미러를 더 포함하는, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제12항에 있어서,
상기 최상부 절연 유전체 층은 3개 이상의 층들을 갖는, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제12항 또는 제13항에 있어서,
상기 최상부 절연 유전체 층의 물질은 금속 산화물인, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제1항 내지 제14항 중 어느 한 항에 있어서,
상기 바닥 전도성 층의 측방향 폭은 상기 바닥 유전체 층의 측방향 폭보다 더 커서, 상기 바닥 전도성 층은 상기 바닥 유전체 층의 외부로 연장되는 돌출된 최상부를 갖고; 상기 전도성 측부 암의 일 단부는 상기 발광 층의 바닥 층에 연결되고 상기 전도성 측부 암의 다른 단부의 적어도 일부는 상기 바닥 전도성 층의 상기 돌출된 최상부에 연결되고 그 돌출된 최상부 상에서 지지되는, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제1항 내지 제15항 중 어느 한 항에 있어서,
상기 바닥 유전체 층의 측방향 폭은 상기 발광 층의 바닥의 폭 이상인, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제1항 내지 제16항 중 어느 한 항에 있어서,
상기 발광 층은 차례로 위에서 아래로 제1 유형의 반도체 층, 활성 층 및 제2 유형의 반도체 층을 더 포함하고,
상기 제2 유형의 반도체 층은 상기 활성 층 및 상기 제1 유형의 반도체 층의 외부로 연장되는 돌출된 최상부를 갖고,
상기 전도성 측부 암의 단부는 상기 제2 유형의 반도체 층의 상기 돌출된 최상부를 커버하고 그 돌출된 최상부와 접촉하고, 상기 전도성 측부 암의 다른 단부는 상기 바닥 전도성 층과 접촉하는, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제17항에 있어서,
상기 바닥 전도성 층의 측방향 폭은 상기 제2 유형의 반도체 층의 측방향 폭 및 상기 바닥 유전체 층의 측방향 폭보다 더 커서, 상기 바닥 전도성 층은 상기 제2 유형의 반도체 층 및 상기 바닥 유전체 층의 외부로 연장되는 돌출된 최상부를 갖고,
상기 전도성 측부 암의 적어도 일부는 상기 바닥 전도성 층의 돌출된 최상부 상에 지지되는, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제18항에 있어서,
상기 바닥 전도성 층의 측방향 폭은 2 ㎛ 미만인, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제18항 또는 제19항에 있어서,
상기 바닥 전도성 층의 상기 돌출된 최상부의 폭은 상기 제2 유형의 반도체 층의 상기 돌출된 최상부의 폭 이하인, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제17항 내지 제20항 중 어느 한 항에 있어서,
상기 제2 유형의 반도체 층은 제2 유형의 최상부 반도체 층 및 제2 유형의 바닥 반도체 층을 더 포함하고, 상기 제2 유형의 바닥 반도체 층은 상기 제2 유형의 최상부 반도체 층에 대해 외부로 연장되어, 돌출된 최상부를 형성하는, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제21항에 있어서,
상기 제2 유형의 최상부 반도체 층의 물질은 상기 제2 유형의 바닥 반도체 층의 물질과 상이한, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제21항 또는 제22항에 있어서,
상기 제2 유형의 최상부 반도체 층은 AlGaInP이고 상기 제2 유형의 바닥 반도체 층은 GaP이고; 상기 제1 유형의 반도체 층은 AlInP인, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제21항 내지 제23항 중 어느 한 항에 있어서,
상기 전도성 측부 암의 상기 단부는:
상기 제2 유형의 바닥 반도체 층의 상기 돌출된 최상부와 전기적으로 접촉하고,
상기 제2 유형의 최상부 반도체 층과 전기적으로 접촉하지 않고,
상기 발광 층 및 상기 제1 유형의 반도체 층과 전기적으로 접촉하지 않는, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제17항 내지 제24항 중 어느 한 항에 있어서,
상기 제1 유형의 반도체 층의 측방향 폭은 상기 활성 층의 측방향 폭과 동일하거나 더 큰, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제17항 내지 제24항 중 어느 한 항에 있어서,
상기 제1 유형의 반도체 층의 측방향 폭은 상기 활성 층의 측방향 폭보다 훨씬 더 좁은, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제1항 내지 제26항 중 어느 한 항에 있어서,
상기 전도성 측부 암은 역 L 형상을 갖는, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제1항 내지 제27항 중 어느 한 항에 있어서,
상기 전도성 측부 암은 상기 바닥 유전체 층의 측벽에 부착되고 연결되는, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제1항 내지 제28항 중 어느 한 항에 있어서,
상기 바닥 전도성 층의 측방향 폭은 상기 바닥 유전체 층의 측방향 폭보다 더 크고, 상기 바닥 전도성 층의 측벽은 상기 전도성 측부 암의 측벽 밖으로 그 넘어 돌출되는, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제17항 내지 제29항 중 어느 한 항에 있어서,
상기 제2 유형의 반도체 층의 상기 돌출된 최상부, 상기 전도성 측부 암의 최상부 및 측벽, 상기 발광 층의 측벽, 및 상기 제1 유형의 반도체 층의 측벽을 적어도 커버하는 투명 격리 층을 더 포함하고,
상기 최상부 전도성 구조는 상기 투명 격리 층의 최상부 상에 위치되는, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제1항 내지 제30항 중 어느 한 항에 있어서,
상기 전도성 측부 암의 물질은 전도성 금속인, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제17항 내지 제31항 중 어느 한 항에 있어서,
상기 제1 유형의 반도체 층은 N형 반도체 층이고 상기 제2 유형의 반도체 층은 P형 반도체 층인, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제17항 내지 제31항 중 어느 한 항에 있어서,
상기 제1 유형의 반도체 층은 P형 반도체 층이고 상기 제2 유형의 반도체 층은 N형 반도체 층인, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제1항 내지 제33항 중 어느 한 항에 있어서,
상기 바닥 전도성 층의 물질은 한가지 이상의 유형의 전도성 금속을 포함하는, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제1항 내지 제34항 중 어느 한 항에 있어서,
상기 바닥 전도성 층의 바닥에 전기 회로 베이스를 더 포함하고, 상기 바닥 전도성 층은 상기 전기 회로 베이스의 표면과 본딩되는 본딩 층으로서 사용되는, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제35항에 있어서,
상기 전기 회로 베이스는 상기 발광 층의 방출을 제어하는 구동 회로를 적어도 포함하는, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제1항 내지 제36항 중 어느 한 항에 있어서,
상기 마이크로 발광 다이오드는 적어도 20%의 광 추출 효율을 갖는, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제1항 내지 제36항 중 어느 한 항에 있어서,
상기 마이크로 발광 다이오드는 적어도 40%의 광 추출 효율을 갖는, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.
제1항 내지 제36항 중 어느 한 항에 있어서,
상기 마이크로 발광 다이오드는 적어도 60%의 광 추출 효율을 갖는, 높은 광 추출 효율을 갖는 마이크로 발광 다이오드.