KR20220165980A - 컨트롤러 및 컨트롤러의 동작 방법 - Google Patents

컨트롤러 및 컨트롤러의 동작 방법 Download PDF

Info

Publication number
KR20220165980A
KR20220165980A KR1020210074697A KR20210074697A KR20220165980A KR 20220165980 A KR20220165980 A KR 20220165980A KR 1020210074697 A KR1020210074697 A KR 1020210074697A KR 20210074697 A KR20210074697 A KR 20210074697A KR 20220165980 A KR20220165980 A KR 20220165980A
Authority
KR
South Korea
Prior art keywords
task
internal
controller
tasks
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020210074697A
Other languages
English (en)
Inventor
권구익
류병우
박수익
장진원
주용준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210074697A priority Critical patent/KR20220165980A/ko
Priority to US17/506,366 priority patent/US12277342B2/en
Priority to CN202210108875.8A priority patent/CN115454324A/zh
Publication of KR20220165980A publication Critical patent/KR20220165980A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/5038—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the execution order of a plurality of tasks, e.g. taking priority or time dependency constraints into consideration
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/505—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the load
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 발명은 컨트롤러 및 컨트롤러의 동작 방법에 관한 것이다.
본 발명의 일측면에 따르면, 메모리 장치를 제어하는 컨트롤러에 있어서, 호스트와 상기 컨트롤러 사이에서 입출력되는 데이터에 기초하여 결정된 데이터 처리량이 현재 워크로드 패턴 하에서 요구되는 최대 처리량보다 낮은 경우, 여분 자원 지수를 결정하고 태스크 스케줄링 명령을 출력하는 호스트 인터페이스; 및 상기 태스크 스케줄링 명령에 응하여, 상기 여분 자원 지수 및 복수의 내부 태스크들의 자원 소모 지수에 기초하여 상기 복수의 내부 태스크들 중에서 적어도 하나의 내부 태스크를 선택하고, 상기 선택된 내부 태스크를 입출력 태스크가 수행되는 동안 수행하는 프로세서를 포함할 수 있다.

Description

컨트롤러 및 컨트롤러의 동작 방법 {CONTROLLER AND OPERATION METHOD THEREOF}
본 발명은 컨트롤러 및 컨트롤러의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명은 메모리 시스템의 입출력 성능을 유지하면서 내부 동작을 수행할 수 있는 컨트롤러 및 컨트롤러의 동작 방법을 제공하고자 한다.
본 발명의 실시 예에 따르면, 메모리 장치를 제어하는 컨트롤러는, 호스트와 상기 컨트롤러 사이에서 입출력되는 데이터에 기초하여 결정된 데이터 처리량이 현재 워크로드 패턴 하에서 요구되는 최대 처리량보다 낮은 경우, 여분 자원 지수를 결정하고 태스크 스케줄링 명령을 출력하는 호스트 인터페이스; 및 상기 태스크 스케줄링 명령에 응하여, 상기 여분 자원 지수 및 복수의 내부 태스크들의 자원 소모 지수에 기초하여 상기 복수의 내부 태스크들 중에서 적어도 하나의 내부 태스크를 선택하고, 상기 선택된 내부 태스크를 입출력 태스크가 수행되는 동안 수행하는 프로세서를 포함한다.
또한, 상기 프로세서는 상기 복수의 내부 태스크들 중 자원 소모 지수가 여분 자원 지수 이하인 내부 태스크들을 후보 태스크들로 결정하고, 상기 후보 태스크들 중 현재 워크로드 패턴 하에서 우선순위가 가장 높은 내부 태스크를 선택할 수 있다.
또한, 상기 프로세서는 상기 선택된 내부 태스크의 자원 소모 지수에 기초하여 상기 여분 자원 지수를 변경하고, 상기 변경된 여분 자원 지수가 '0'보다 큰 경우 내부 태스크를 더 선택할 수 있다.
또한, 상기 프로세서는 상기 복수의 내부 태스크들 중 자원 소모 지수가 여분 자원 지수 이하인 내부 태스크들이 없는 경우, 상기 호스트 인터페이스로 완료 응답을 제공할 수 있다.
또한, 상기 호스트 인터페이스는 상기 프로세서가 상기 선택된 내부 태스크를 수행할 때의 데이터 처리량을 모니터링하고, 상기 데이터 처리량이 유지되는 경우 상기 프로세서로 태스크 스케줄링 명령을 더 제공할 수 있다.
또한, 상기 호스트 인터페이스는 상기 프로세서가 상기 선택된 내부 태스크를 수행할 때의 성능을 모니터링하고, 상기 데이터 처리량이 감소되는 경우 상기 프로세서로 태스크 취소 명령을 제공하고, 상기 프로세서는 상기 태스크 취소 명령에 응하여 최근에 선택된 내부 태스크를 취소할 수 있다.
또한, 상기 호스트 인터페이스는 상기 현재 워크로드 패턴의 변경을 감지하면 상기 프로세서로 태스크 리셋 명령을 제공하고, 상기 프로세서는 상기 태스크 리셋 명령에 응하여 상기 선택된 내부 태스크를 모두 취소할 수 있다.
또한, 상기 컨트롤러는 상기 복수의 내부 태스크들 각각의 자원 소모 지수 및 상기 복수의 내부 태스크들 각각의 워크로드 패턴별 우선순위를 저장하는 메모리를 더 포함할 수 있다.
또한, 상기 호스트 인터페이스는 상기 여분 자원 지수를 상기 데이터 처리량 및 상기 최대 처리량의 비율에 기초하여 결정할 수 있다.
또한, 상기 호스트 인터페이스는 상기 데이터 처리량을 단위시간 당 입출력되는 데이터의 양에 기초하여 결정할 수 있다.
본 발명의 실시 예에 따르면, 메모리 장치를 제어하는 컨트롤러의 동작 방법은, 호스트와 상기 컨트롤러 사이에서 입출력되는 데이터에 기초하여 데이터 처리량을 결정하는 단계; 상기 결정된 데이터 처리량이 현재 워크로드 패턴 하에서 요구되는 최대 처리량보다 낮은 경우, 여분 자원 지수를 결정하는 단계; 상기 여분 자원 지수 및 복수의 내부 태스크들의 자원 소모 지수에 기초하여 상기 복수의 내부 태스크들 중에서 적어도 하나의 내부 태스크를 선택하는 단계; 및 상기 선택된 내부 태스크를 입출력 태스크가 수행되는 동안 수행하는 단계를 포함한다.
또한, 상기 적어도 하나의 내부 태스크를 선택하는 단계는 상기 복수의 내부 태스크들 중 자원 소모 지수가 여분 자원 지수 이하인 내부 태스크들을 후보 태스크들로 결정하는 단계; 및 상기 후보 태스크들 중 현재 워크로드 패턴 하에서 우선순위가 가장 높은 내부 태스크를 선택하는 단계를 포함할 수 있다.
또한, 상기 적어도 하나의 내부 태스크를 선택하는 단계는 상기 선택된 내부 태스크의 자원 소모 지수에 기초하여 상기 여분 자원 지수를 변경하는 단계; 및 상기 변경된 여분 자원 지수가 '0'보다 큰 경우 내부 태스크를 더 선택하는 단계를 포함할 수 있다.
또한, 상기 복수의 내부 태스크들 중 자원 소모 지수가 여분 자원 지수 이하인 내부 태스크들이 없는 경우 상기 적어도 하나의 내부 태스크를 선택하는 단계를 종료할 수 있다.
또한, 상기 동작 방법은 상기 선택된 내부 태스크가 수행될 때의 데이터 처리량을 모니터링하는 단계를 더 포함하고, 상기 데이터 처리량이 유지되는 경우 상기 적어도 하나의 내부 태스크를 선택하는 단계를 더 수행할 수 있다.
또한, 상기 동작 방법은 상기 선택된 내부 태스크가 수행될 때의 성능을 모니터링하는 단계; 및 상기 데이터 처리량이 감소되는 경우 최근에 선택된 내부 태스크를 취소하는 단계를 더 포함할 수 있다.
또한, 상기 동작 방법은 상기 현재 워크로드 패턴의 변경을 감지하면 상기 선택된 내부 태스크를 모두 취소하는 단계를 더 포함할 수 있다.
또한, 상기 동작 방법은 상기 복수의 내부 태스크들 각각의 자원 소모 지수 및 상기 복수의 내부 태스크들 각각의 워크로드 패턴별 우선순위를 메모리에 저장하는 단계를 더 포함할 수 있다.
또한, 상기 여분 자원 지수를 결정하는 단계는 상기 데이터 처리량 및 상기 최대 처리량의 비율에 기초하여 수행될 수 있다.
또한, 상기 데이터 처리량을 결정하는 단계는 단위시간 당 입출력되는 데이터의 양에 기초하여 수행될 수 있다.
본 발명은 메모리 시스템의 입출력 성능을 유지하면서 내부 동작을 수행할 수 있는 컨트롤러 및 컨트롤러의 동작 방법을 제공할 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템(110)을 포함하는 데이터 처리 시스템(100)의 일 예를 개략적으로 도시한 도면이다.
도 2는 본 발명의 실시 예에 따른 컨트롤러(130)를 나타내는 도면이다.
도 3은 본 발명의 실시 예에 따른 컨트롤러(130)의 동작을 상세히 설명하기 위한 도면이다.
도 4는 내부 태스크 테이블(362)의 일 예를 나타내는 도면이다.
도 5a 내지 도 5b는 본 발명의 실시 예에 따른 호스트 인터페이스(132) 및 프로세서(134)의 트랜잭션을 나타내는 도면이다.
도 6은 본 발명의 실시 예에 따른 프로세서(134)의 동작을 나타내는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다.
그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템(110)을 포함하는 데이터 처리 시스템(100)의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(102) 및 메모리 시스템(110)을 포함한다.
호스트(102)는 전자 장치, 예를 들어 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함할 수 있다.
호스트(102)는 적어도 하나의 운영 시스템(OS: operating system)을 포함할 수 있다. 운영 시스템은 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 운영 시스템은 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있다.
메모리 시스템(110)은 호스트(102)의 요청에 응하여 호스트(102)의 데이터를 저장하기 위해 동작할 수 있다. 예를 들어, 메모리 시스템(110)은 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Serial Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
메모리 시스템(110)은 다양한 종류의 저장 장치에 의해 구현될 수 있다. 예를 들어, 상기 저장 장치는 DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치를 포함할 수 있다. 상기 플래시 메모리는 3차원 스택 구조를 가질 수 있다.
메모리 시스템(110)은 메모리 장치(150) 및 컨트롤러(130)를 포함할 수 있다. 메모리 장치(150)는 호스트(102)를 위한 데이터를 저장할 수 있으며, 컨트롤러(130)는 메모리 장치(150)로의 데이터 저장을 제어할 수 있다.
컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 사용되면, 메모리 시스템(110)에 연결된 호스트(102)의 동작 속도는 향상될 수 있다. 게다가, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있다. 예를 들어, 컨트롤러(130) 및 메모리 장치(150)는 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
메모리 장치(150)는 비휘발성 메모리 장치일 수 있으며, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있다. 메모리 장치(150)는 프로그램 동작을 통해 호스트(102)로부터 제공된 데이터를 저장할 수 있고, 리드 동작을 통해 호스트(102)로 메모리 장치(150)에 저장된 데이터를 제공할 수 있다. 메모리 장치(150)는 복수의 메모리 블록들을 포함하며, 메모리 블록들 각각은 복수의 페이지들을 포함하며, 상기 페이지들 각각은 워드라인에 연결된 복수의 메모리 셀들을 포함할 수 있다. 일 실시예에서, 메모리 장치(150)는 플래시 메모리가 될 수 있다. 상기 플래시 메모리는 3차원 스택 구조를 가질 수 있다.
메모리 장치(150)는 1비트 데이터를 저장하는 싱글 레벨 셀(SLC) 메모리 블록, 복수 비트 데이터를 저장하는 멀티 레벨 셀(MLC) 메모리 블록 등을 포함하는 복수의 메모리 블록들을 포함할 수 있다. SLC 메모리 블록들은 한 메모리 셀에 한 비트 데이터를 저장하는 메모리 셀들로 구현되는 복수의 페이지들을 포함할 수 있다. SLC 메모리 블록들은 높은 내구성과 빠른 데이터 동작 성능을 가질 수 있다. 반면에, MLC 메모리 블록들은 한 메모리 셀에 둘 이상의 비트와 같은 복수 비트의 데이터를 저장하는 메모리 셀들로 구현되는 복수의 페이지들을 포함할 수 있다. 상기 MLC 메모리 블록들은 상기 SLC 메모리 블록들보다 큰 데이터 저장 공간을 가질 수 있다. 즉, 상기 MLC 메모리 블록들은 고집적화될 수 있다.
컨트롤러(130)는 호스트(102)로부터의 요청에 응하여 메모리 장치(150)를 제어할 수 있다. 예를 들어, 컨트롤러(130)는 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장할 수 있다. 이러한 동작을 위해, 컨트롤러(130)는 메모리 장치(150)의 리드(read), 프로그램(program), 이레이즈(erase) 등의 입출력 동작을 제어할 수 있다. 이하에서, 컨트롤러(130)가 메모리 장치(150)의 입출력 동작을 제어하기 위해 수행하는 동작은 입출력 태스크로 지칭된다.
컨트롤러(130)는 메모리 시스템(110)을 관리하기 위한 다양한 내부 태스크를 수행할 수 있다. 예를 들어, 내부 태스크는 가비지 컬렉션(GC: Garbage Collection) 동작, 웨어 레벨링(WL: Wear Leveling) 동작, 맵 플러시(map flush) 동작, 배드 블록 관리(bad block management) 동작과 같은 백그라운드 태스크(background task)를 포함할 수 있다.
컨트롤러(130)는 내부 자원을 사용하여 입출력 태스크 및 내부 태스크를 수행할 수 있다. 만약 메모리 시스템(110)에서 규정된 최대의 처리량(throughput)으로 데이터 입출력이 수행되는 경우, 컨트롤러(130)의 내부 자원은 대부분 입출력 태스크를 수행하기 위해 사용될 수 있다.
데이터 입출력 동작이 메모리 시스템(110)에서 규정된 최대 처리량보다 낮은 처리량으로 수행되는 경우가 있다. 예를 들어, 호스트(102)가 메모리 시스템(110)의 커맨드 큐의 큐 깊이(queue depth)를 어떻게 설정하는지에 따라서 데이터 입출력 동작이 최대 처리량보다 낮은 처리량으로 수행될 수 있다. 큐 깊이는 커맨드 큐에 동시에 큐잉될 수 있는 커맨드의 개수를 지칭할 수 있다. 데이터 입출력 동작이 최대 처리량보다 낮은 처리량으로 수행되는 경우, 컨트롤러(130)에서 여분 자원이 발생할 수 있다.
본 발명의 실시 예에 따르면, 컨트롤러(130)는 데이터 입출력 동작이 수행되는 동안 여분 자원을 이용하여 내부 태스크를 수행함으로써 내부 자원을 효율적으로 활용할 수 있다.
컨트롤러(130)는 메모리 시스템(110)의 데이터 처리량을 모니터링하고, 워크로드 패턴을 분석할 수 있다. 워크로드 패턴은 리드, 라이트 등의 데이터 입출력 타입 및 시퀀셜, 랜덤 등의 데이터 속성을 포함할 수 있다. 컨트롤러(130)는 현재의 데이터 처리량이 현재의 워크로드 패턴 하에서 요구되는 최대 처리량보다 낮은 경우, 현재의 데이터 처리량 및 요구되는 최대 처리량에 기초하여 컨트롤러(130)의 여분 자원량을 결정할 수 있다. 컨트롤러(130)는 입출력 태스크를 수행하는 동안, 상기 여분 자원량을 이용하여 내부 태스크를 추가적으로 수행할 수 있다. 구체적으로, 컨트롤러(130)는 상기 여분 자원량을 이용하여 수행될 수 있는 내부 태스크들 중에 현재의 워크로드 패턴 하에서 가장 우선순위가 높은 내부 태스크를 선택하고, 상기 선택된 내부 태스크를 추가적으로 수행할 수 있다.
본 발명의 실시 예에 따른 컨트롤러(130)가 도 2 내지 도 6을 참조하여 상세히 설명된다.
도 2는 본 발명의 실시 예에 따른 컨트롤러(130)를 나타내는 도면이다.
도 2의 컨트롤러(130)는 도 1을 참조하여 설명된 컨트롤러(130)와 대응할 수 있다. 컨트롤러(130)는 서로 내부 버스를 통해 동작 가능하도록 연결된 호스트 인터페이스(132), 프로세서(134), ECC(error correction code, 138), 메모리 인터페이스(142) 및 메모리(144)를 포함할 수 있다.
호스트 인터페이스(132)는 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다.
호스트 인터페이스(132)는 호스트(102)와 데이터를 주고받기 위해 호스트 인터페이스 계층(HIL: Host Interface Layer)이라 불리는 펌웨어(firmware)를 구동할 수 있다.
ECC(138)는 메모리 장치(150)로부터 독출되는 데이터에 포함된 에러를 검출 및 정정할 수 있다. 즉, ECC(138)는 ECC 인코딩 프로세스에서 사용된 ECC 코드를 통해 메모리 장치(150)로부터 독출된 데이터에 에러 정정 디코딩 프로세스를 수행할 수 있다. 에러 정정 디코딩 프로세스의 결과에 따라, ECC(138)는 예를 들어 에러 정정 성공/실패 신호와 같은 신호를 출력할 수 있다. 에러 비트의 수가 정정 가능한 에러 비트의 임계치를 초과하면, ECC(138)는 에러 비트를 정정하지 못하고, 에러 정정 실패 신호를 출력할 수 있다.
ECC(138)는 LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhuri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있다. 그러나, ECC(138)는 특정한 구조로 한정되는 것은 아니다. ECC(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
메모리 인터페이스(142)는 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하도록, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 위한 메모리/스토리지(storage) 인터페이스로서의 역할을 할 수 있다. 메모리 장치(150)가 플래시 메모리, 특히 NAND 플래시 메모리인 경우, 메모리 인터페이스(142)는 메모리 장치(150)를 위한 제어 신호를 생성하고, 프로세서(134)의 제어 하에 메모리 장치(150)로 제공되는 데이터를 처리할 수 있다. 메모리 인터페이스(142)는 컨트롤러(130)와 메모리 장치(150) 사이의 커맨드 및 데이터를 처리하기 위한 인터페이스, 예를 들어 NAND 플래시 인터페이스로서 동작할 수 있다.
메모리 인터페이스(142)는 플래시 인터페이스 계층(FIL: Flash Interface Layer)이라 불리는 펌웨어(firmware)를 구동할 수 있다.
메모리(144)는 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서의 역할을 수행할 수 있으며, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장할 수 있다. 컨트롤러(130)는 호스트(102)로부터의 요청에 응하여 메모리 장치(150)가 리드, 프로그램, 이레이즈 동작을 수행하도록 메모리 장치(150)를 제어할 수 있다. 컨트롤러(130)는 메모리 장치(150)로부터 독출되는 데이터를 호스트(102)로 제공할 수 있으며, 호스트(102)로부터 제공되는 데이터를 메모리 장치(150)에 저장할 수 있다. 메모리(144)는 컨트롤러(130)와 메모리 장치(150)가 이러한 동작을 수행하는 데 필요한 데이터를 저장할 수 있다.
메모리(144)는 휘발성 메모리로 구현될 수 있다. 예를 들어, 메모리(144)는 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 메모리(144)는 컨트롤러(130) 내부 또는 외부에 배치될 수 있다. 도 1은 컨트롤러(130) 내부에 배치된 메모리(144)를 예시한다. 일 실시예에서, 메모리(144)는 외부 휘발성 메모리 장치로 구현될 수 있으며, 상기 메모리(144)는 컨트롤러(130)와 데이터를 입출력하기 위한 메모리 인터페이스를 가질 수 있다.
메모리(144)는 호스트(102)와 메모리 장치(150) 간의 라이트, 리드 등의 동작을 수행하기 위한 데이터를 저장하기 위해 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함할 수 있다.
프로세서(134)는 메모리 시스템(110)의 전체적인 동작을 제어할 수 있다. 프로세서(134)는 메모리 시스템(110)의 전반적인 동작을 제어하기 위해 펌웨어를 구동할 수 있다. 상기 펌웨어는 플래시 변환 계층(FTL: Flash Translation Layer)으로 불릴 수 있다. 그리고, 프로세서(134)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
프로세서(134)는 플래시 변환 계층을 구동하여 호스트(102)로부터 수신된 요청에 대응하는 입출력 동작을 수행할 수 있다. 예를 들어, 프로세서(134)는 호스트로부터의 라이트 요청에 응하여 메모리 장치(150)의 라이트 동작을 제어하고, 리드 요청에 응하여 메모리 장치(150)의 리드 동작을 제어할 수 있다.
또한, 컨트롤러(130)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해 메모리 장치(150)에 대한 내부 동작을 수행할 수도 있다.
도 3은 본 발명의 실시 예에 따른 컨트롤러(130)의 동작을 상세히 설명하기 위한 도면이다.
도 3은 컨트롤러(130)의 구성요소들 중 호스트 인터페이스(132), 프로세서(134) 및 메모리(144)를 도시한다. 호스트 인터페이스(132), 프로세서(134) 및 메모리(144)는 도 2를 참조하여 설명된 것과 대응한다.
호스트 인터페이스(132)는 처리량 모니터(322) 및 워크로드 패턴 분석부(324)를 포함할 수 있다.
처리량 모니터(322)는 메모리 시스템(110)의 데이터 처리량을 모니터링할 수 있다. 예를 들어, 처리량 모니터(322)는 호스트(102)로부터 입력되는 라이트 데이터(write data)의 양 및 호스트(102)로 출력되는 리드 데이터(read data)의 양을 모니터링할 수 있다. 처리량 모니터(322)는 단위시간 당 라이트 데이터의 양 및 리드 데이터의 양에 기초하여 데이터 처리량을 결정할 수 있다.
워크로드 패턴 분석부(324)는 처리량 모니터(322)에 의해 모니터링된 라이트 데이터의 양 및 리드 데이터의 양에 기초하여 워크로드 패턴을 결정할 수 있다. 워크로드 패턴의 유형은 시퀀셜 리드 패턴, 시퀀셜 라이트 패턴, 랜덤 리드 패턴, 랜덤 라이트 패턴 등이 있다. 워크로드 패턴에 따라 메모리 시스템(110)에 요구되는 최대 데이터 처리량은 달라질 수 있다.
워크로드 패턴 분석부(324)는 처리량 모니터(322)로부터 획득된 현재의 데이터 처리량이 현재의 워크로드 패턴 하에서 요구되는 최대 처리량보다 낮은지 여부를 결정할 수 있다. 현재의 데이터 처리량이 요구되는 최대 처리량보다 낮은 경우, 컨트롤러(130)에 여분 자원이 발생할 수 있다. 컨트롤러(130)는 여분 자원을 내부 태스크를 수행하기 위해 사용할 수 있다.
워크로드 패턴 분석부(324)는 컨트롤러(130)의 여분 자원 지수(spare resource index)를 결정할 수 있다. 여분 자원 지수는 컨트롤러(130)의 여분 자원의 양을 대략적으로 나타낼 수 있는 지수로서, 현재의 데이터 처리량 및 요구되는 최대 처리량에 기초하여 결정될 수 있다. 예를 들어, 현재의 데이터 처리량이 요구되는 최대 처리량의 70%에 해당하는 경우, 컨트롤러(130)의 전체 자원의 약 30%에 해당하는 여분 자원이 발생할 수 있다. 컨트롤러(130)의 전체 자원량을 정해진 상수, 예를 들어 '10'으로 나타낼 수 있다. 현재의 데이터 처리량이 최대 처리량의 70%에 해당하는 경우의 여분 자원 지수는 '10'의 30%에 해당하는 '3'으로 결정될 수 있다.
구현에 따라, 처리량 모니터(322)는 컨트롤러(130) 칩 상에 하드웨어로 구현되고, 워크로드 패턴 분석부(324)는 메모리(144)에 로드되어 호스트 인터페이스(132)에서 구동되는 펌웨어로 구현될 수 있다. 그러나, 본 발명은 이에 제한되지 않는다.
프로세서(134)는 태스크 스케줄러(342)를 포함할 수 있다. 태스크 스케줄러(342)는 워크로드 패턴의 변화 및 데이터 처리량의 변화에 기초하여 입출력 태스크를 수행하는 동안 수행될 내부 태스크를 선택하거나, 선택된 내부 태스크를 취소할 수 있다. 예를 들어, 태스크 스케줄러(342)는 워크로드 패턴 분석부(324)로부터 현재의 워크로드 패턴 및 여분의 자원량 정보를 획득할 수 있다. 워크로드 패턴 분석부(324)는 여분의 자원량을 이용하여 수행될 수 있는 내부 태스크들 중 현재의 워크로드 패턴 하에서 높은 우선순위를 갖는 내부 태스크를 추가로 수행하기로 결정할 수 있다.
태스크 스케줄러(342)는 펌웨어로 구현되어 메모리(144)에 로드되어 프로세서(134)에서 구동될 수 있으나, 본 발명은 이에 제한되지 않는다.
메모리(144)는 내부 태스크 테이블(362)을 저장할 수 있다. 컨트롤러(130)는 다양한 종류의 내부 태스크들을 수행할 수 있다. 내부 태스크 테이블(362)은 내부 태스크별 자원 소모 지수 및 우선순위를 포함할 수 있다. 내부 태스크의 자원 소모 지수는 상기 내부 태스크가 수행될 때 컨트롤러(130)에서 사용되는 자원량을 대략적으로 나타낼 수 있는 지수이다. 내부 태스크 테이블(362)은 메모리 장치(150)에 저장되어 있다가 메모리 시스템(110)의 부팅 시 메모리(144)로 로드될 수 있다.
도 4는 내부 태스크 테이블(362)의 일 예를 나타내는 도면이다.
내부 태스크 테이블(362)의 첫 번째 열(column)은 다양한 종류의 내부 태스크들(Task1 - Task6)을 도시한다. 내부 태스크 테이블(362)의 상위 행(row)은 워크로드 패턴별 우선순위 및 자원 소모 지수를 도시한다.
자원 소모 지수는 어떤 내부 태스크를 수행할 때 소모되는 자원의 양에 기초하여 결정될 수 있다. 컨트롤러(130)의 전체 자원량이 '10'이고, 어떤 내부 태스크를 수행할 때 전체 자원의 20%가 사용되는 경우, 상기 내부 태스크의 자원 소모 지수는 '10'의 20%에 해당하는 '2'로 결정될 수 있다.
태스크 스케줄러(342)는 현재의 여분 자원 지수 및 각 내부 태스크의 자원 소모 지수에 기초하여 추가적으로 수행될 내부 태스크를 선택할 수 있다. 예를 들어, 현재의 여분 자원 지수가 '3'인 경우, 자원 소모 지수가 '3' 이하인 내부 태스크들 중 적어도 어느 하나가 선택될 수 있다.
자원 소모 지수가 현재의 여분 자원 지수 이하인 내부 태스크들이 여러 개인 경우, 우선순위가 높은 내부 태스크부터 먼저 선택될 수 있다. 도 4에서, 워크로드 패턴별 각 태스크의 우선순위가 'High', 'Middle', 'Low' 중 어느 하나로 표시된다. 내부 태스크별 우선순위는 워크로드 패턴에 따라 달라질 수 있다. 각 내부 태스크의 워크로드 패턴별 우선순위는 사전에 정책적으로 결정될 수 있다.
제1 예로, 워크로드 패턴이 랜덤 라이트 패턴인 경우 가비지 컬렉션 태스크가 가장 높은 우선순위를 가질 수 있다. 랜덤 라이트 동작이 수행되는 동안, 이레이즈 상태의 메모리 블록인 프리 블록의 수가 감소될 수 있다. 랜덤 라이트 패턴의 입출력 태스크가 수행되는 동안 가비지 컬렉션 태스크가 추가적으로 수행되면 프리 블록의 수가 감소되는 현상이 완화될 수 있다. 프리 블록의 수가 감소되는 현상이 완화되면, 라이트 동작을 수행하는 도중 과도한 가비지 컬렉션 태스크가 수행되어 상기 라이트 동작의 처리량이 감소되는 일이 방지될 수 있다.
제2 예로, 워크로드 패턴이 시퀀셜 리드 또는 랜덤 리드 패턴인 경우 리드 리클레임 태스크가 가장 높은 우선순위를 가질 수 있다. 리드 리클레임 태스크는 메모리 블록에 저장된 데이터의 신뢰성을 유지하기 위해, 상기 데이터를 메모리(144)로 로드하면서 상기 데이터의 에러를 정정하고, 에러가 정정된 데이터를 다른 메모리 블록에 프로그램하는 서브태스크들을 포함할 수 있다. 리드 동작이 수행되는 동안 리드 리클레임 태스크가 수행되면 리드되는 데이터의 신뢰성이 유지될 수 있다.
제3 예로, 워크로드 패턴이 시퀀셜 라이트 패턴인 경우 마이그레이션(migration) 태스크가 가장 높은 우선순위를 가질 수 있다. 컨트롤러(130)는 호스트(102)에게 높은 시퀀셜 라이트 성능을 제공하기 위해 호스트(102)로부터의 라이트 데이터를 메모리 장치(150)의 SLC 메모리 블록에 먼저 프로그램하고, 상기 프로그램된 라이트 데이터를 MLC 메모리 블록에 옮겨서 프로그램할 수 있다. 마이그레이션 태스크는 상기 프로그램된 라이트 데이터를 MLC 메모리 블록에 옮겨서 프로그램하는 동작을 포함할 수 있다. 컨트롤러(130)에 여분의 자원이 있는 경우, 컨트롤러(130)는 시퀀셜 라이트 동작이 수행되는 동안 마이그레이션 태스크를 수행할 수 있다.
본 발명의 실시 예에 따르면, 컨트롤러(130)는 현재의 입출력 데이터 처리량이 현재의 워크로드 패턴 하에서 요구되는 최대 처리량보다 낮은 경우, 컨트롤러(130)의 여분 자원을 이용하여 입출력 태스크와 함께 내부 태스크를 추가적으로 수행할 수 있다. 예를 들어, 컨트롤러(130)는 컨트롤러(130)의 여분 자원 하에서 수행될 수 있으며 현재의 워크로드 패턴 하에서 가장 높은 우선순위를 갖는 내부 태스크를 추가적으로 수행할 수 있다.
이하에서, 도 5a 내지 도 6을 참조하여 컨트롤러(130)가 입출력 태스크가 수행되는 동안 추가적으로 수행될 내부 태스크를 선택하는 방법이 상세히 설명된다.
도 5a는 본 발명의 실시 예에 따른 태스크 스케줄링을 수행하기 위한 호스트 인터페이스(132) 및 프로세서(134)의 트랜잭션을 나타내는 도면이다.
단계 S502에서, 호스트 인터페이스(132)는 현재의 데이터 처리량이 현재의 워크로드 패턴 하에서 요구되는 최대 처리량보다 낮은 상태를 검출할 수 있다.
단계 S504에서, 호스트 인터페이스(132)는 상기 현재의 데이터 처리량과 요구되는 최대 처리량에 기초하여 여분 자원 지수를 결정할 수 있다.
단계 S506에서, 호스트 인터페이스(132)는 프로세서(134)로 태스크 스케줄링 명령(instruction)을 제공할 수 있다. 태스크 스케줄링 명령은 현재의 입출력 태스크가 수행되는 동안 추가적으로 수행될 내부 태스크를 선택하도록 지시하는 명령을 지칭할 수 있다. 호스트 인터페이스(132)는 프로세서(134)로 태스크 스케줄링 명령을 제공하면서 여분 자원 지수 및 워크로드 패턴 정보를 함께 제공할 수 있다.
단계 S508에서, 프로세서(134)는 상기 태스크 스케줄링 명령에 응하여 현재의 입출력 태스크가 수행되는 동안 수행될 내부 태스크를 선택할 수 있다. 프로세서(134)는 컨트롤러(130)에서 수행될 수 있는 다양한 종류의 내부 태스크들 중 하나 이상의 내부 태스크를 선택할 수 있다. 프로세서(134)가 내부 태스크를 선택하는 방법의 예가 도 6을 참조하여 후술된다.
프로세서(134)는 내부 태스크의 선택을 완료하면, 단계 S510에서 호스트 인터페이스(132)로 응답을 제공하고, 입출력 태스크를 수행하는 동안 상기 선택된 내부 태스크를 수행할 수 있다.
호스트 인터페이스(132)는 상기 응답에 응하여, 프로세서(134)가 상기 입출력 태스크와 함께 상기 선택된 내부 태스크를 수행할 때의 성능을 모니터링할 수 있다. 컨트롤러(130)가 입출력 태스크와 함께 선택된 내부 태스크를 수행하여도 여분 자원이 있는 경우에는 데이터 처리량이 유지될 수 있다. 단계 S512 내지 단계 S518은 데이터 처리량이 유지되는 경우의 동작을 나타낸다.
단계 S512에서, 호스트 인터페이스(132)는 상기 선택된 내부 태스크가 수행되면서 데이터 처리량이 유지되는 상태를 검출할 수 있다. 데이터 처리량이 유지되는 경우, 컨트롤러(130)에 여분 자원이 남아있을 수 있다. 컨트롤러(130)가 상기 여분 자원을 이용하여 다른 내부 태스크를 더 수행할 수 있다면, 컨트롤러(130)의 자원이 더욱 효율적으로 사용될 수 있다.
단계 S514에서, 호스트 인터페이스(132)는 프로세서(134)가 내부 태스크를 더 추가하도록 태스크 스케줄링 명령을 제공할 수 있다.
단계 S516에서, 프로세서(134)는 상기 태스크 스케줄링 명령에 응하여 현재의 입출력 태스크가 수행되는 동안 수행될 내부 태스크를 더 추가할 수 있다.
단계 S518에서, 프로세서(134)는 상기 태스크 스케줄링 명령에 대한 응답을 호스트 인터페이스(132)로 제공할 수 있다.
호스트 인터페이스(132)는 상기 응답에 응하여, 메모리 시스템(110)의 데이터 처리량을 모니터링할 수 있다.
컨트롤러(130)가 내부 태스크를 수행하기 위해 과도한 자원을 사용하는 경우 입출력 태스크를 위해 사용될 수 있는 자원이 감소되고, 데이터 처리량이 떨어질 수 있다. 단계 S520 내지 단계 S526은 데이터 처리량이 떨어지는 경우의 동작을 나타낸다.
단계 S520에서, 호스트 인터페이스(132)는 내부 태스크가 추가된 후에 데이터 처리량이 떨어진 상태를 검출할 수 있다. 데이터 입출력 성능이 떨어진 경우, 컨트롤러(130)는 추가된 내부 태스크를 취소함으로써 데이터 처리량을 회복할 수 있다.
단계 S522에서, 호스트 인터페이스(132)는 프로세서(134)로 태스크 취소 명령을 제공할 수 있다.
단계 S524에서, 프로세서(134)는 상기 태스크 취소 명령에 응하여 최근에 추가된 내부 태스크를 취소할 수 있다. 내부 태스크의 적어도 일부가 취소되면 컨트롤러(130)의 자원 소모가 감소되어 데이터 처리량이 회복될 수 있다.
단계 S526에서, 프로세서(134)는 상기 태스크 취소 명령에 대한 응답을 호스트 인터페이스(132)로 제공할 수 있다.
호스트(102)로부터 제공되는 커맨드에 따라 데이터의 입출력 타입 및 데이터 속성이 달라질 수 있으며, 워크로드 패턴이 변경될 수 있다. 워크로드 패턴이 변경되는 경우 요구되는 최대 처리량도 변경되고, 내부 태스크의 우선순위도 달라질 수 있다. 따라서, 워크로드 패턴이 변경되었음에도 불구하고 기존의 내부 태스크를 그대로 수행하는 경우 메모리 시스템(110)의 성능이 떨어질 수 있다. 컨트롤러(130)는 워크로드 패턴이 변경되면 태스크 스케줄링을 리셋할 수 있다.
도 5b는 본 발명의 실시 예에 따라 태스크 스케줄링을 리셋하기 위한 호스트 인터페이스(132) 및 프로세서(134)의 트랜잭션을 나타내는 도면이다.
단계 S528에서, 호스트 인터페이스(132)는 워크로드 패턴 변경을 감지할 수 있다.
단계 S530에서, 호스트 인터페이스(132)는 프로세서(134)로 태스크 리셋 명령을 제공할 수 있다.
단계 S532에서, 프로세서(134)는 상기 태스크 리셋 명령에 응하여, 단계 S508 및 단계 S516에서 추가된 내부 태스크를 모두 취소할 수 있다.
단계 S534에서, 프로세서(134)는 호스트 인터페이스(132)로 상기 태스크 리셋 명령에 대한 응답을 제공할 수 있다.
추가된 내부 태스크가 모두 취소된 상태에서, 현재의 데이터 처리량이 변경된 워크로드 패턴 하에서 요구되는 최대 데이터 처리량보다 낮은 경우 컨트롤러(130)에 다시 여유 자원이 발생할 수 있다. 현재의 데이터 처리량이 요구되는 최대 데이터 처리량보다 낮은 경우, 컨트롤러(130)는 도 5a의 단계 S502부터 동작을 다시 수행할 수 있다.
이하에서, 도 6을 참조하여 본 발명의 실시 예에 따라 프로세서(134)가 추가될 내부 태스크를 선택하는 방법이 설명된다.
도 6은 본 발명의 실시 예에 따른 프로세서(134)의 동작을 나타내는 도면이다.
단계 S602에서, 프로세서(134)는 호스트 인터페이스(132)로부터 태스크 스케줄링 명령, 여분 자원 지수 및 워크로드 패턴 정보를 수신할 수 있다. 단계 S602는 도 5a의 단계 S506 또는 단계 S514에 대응할 수 있다.
단계 S604에서, 프로세서(134)는 추가할 수 있는 내부 태스크 후보가 있는지 판단할 수 있다. 예를 들어, 프로세서(134)는 내부 태스크 테이블(362)의 다양한 내부 태스크들 중 자원 소모 지수가 상기 여분 자원 지수 이하인 태스크들을 후보 태스크로 결정할 수 있다.
후보 태스크가 없는 경우(단계 S604에서, "NO"), 프로세서(134)는 내부 태스크를 선택하지 않고 단계 S612에서 호스트 인터페이스(132)로 완료 응답을 제공할 수 있다. 단계 S612는 도 5a의 단계 S510 또는 단계 S518에 대응할 수 있다.
하나 이상의 후보 태스크가 있는 경우(단계 S604에서, "YES"), 프로세서(134)는 단계 S606에서 내부 태스크 후보들 중 가장 높은 우선순위를 갖는 내부 태스크를 선택할 수 있다.
단계 S608에서, 프로세서(134)는 여분 자원 지수를 추가된 내부 태스크의 자원 소모 지수에 기초하여 업데이트할 수 있다. 예를 들어, 여분 자원 지수가 '3'이고 선택된 내부 태스크의 자원 소모 지수가 '2'인 경우, 여분 자원 지수에서 상기 자원 소모 지수를 빼서 여분 자원 지수를 '1'로 업데이트할 수 있다.
단계 S610에서, 프로세서(134)는 컨트롤러(130)에 여분 자원이 남아있는지 판단할 수 있다. 예를 들어, 프로세서(134)는 여분 자원 지수가 정해진 값, 예를 들어 '0'보다 큰지 여부를 판단할 수 있다.
컨트롤러(130)에 여분 자원이 남아있는 경우(단계 S610에서, "YES"), 프로세서(134)는 단계 S604를 다시 수행함으로써 내부 태스크를 더 선택할 수 있다.
컨트롤러(130)에 여분 자원이 남아있지 않은 경우(단계 S610에서, "NO"), 프로세서(134)는 단계 S612에서 호스트 인터페이스(132)로 완료 응답을 제공할 수 있다.
본 발명의 일 실시 예에 따르면, 컨트롤러(130)는 데이터 처리량이 현재 워크로드 패턴 하에서 요구되는 최대 처리량보다 낮은 경우 여분 자원 지수를 결정하고, 상기 여분 자원 지수 및 복수의 내부 태스크들의 자원 소모 지수 및 상기 복수의 내부 태스크들 각각의 워크로드 패턴별 우선순위에 기초하여 상기 복수의 내부 태스크들 중 적어도 하나의 내부 태스크를 선택할 수 있다.
컨트롤러(130)는 입출력 태스크를 수행하는 동안 상기 선택된 내부 태스크를 더 수행함으로써 내부 자원을 효율적으로 사용할 수 있다. 그리고, 상기 선택된 내부 태스크가 수행되면 메모리 시스템(110)의 신뢰성 또는 수명이 향상될 수 있으면서도 데이터 처리량은 유지될 수 있다.
이상 본 발명의 실시예에 따른 컨트롤러 및 컨트롤러의 동작 방법을 구체적인 실시 형태로서 설명하였으나, 이는 예시에 불과한 것으로서 본 발명은 이에 한정되지 않는 것이며, 본 명세서에 개시된 기초 사상에 따르는 최광의 범위를 갖는 것으로 해석되어야 한다. 당업자는 개시된 실시 형태들을 조합, 치환하여 적시되지 않은 실시 형태를 실시할 수 있으나, 이 역시 본 발명의 권리범위를 벗어나지 않는 것이다. 이외에도 당업자는 본 명세서에 기초하여 개시된 실시형태를 용이하게 변경 또는 변형할 수 있으며, 이러한 변경 또는 변형도 본 발명의 권리범위에 속함은 명백하다.

Claims (20)

  1. 메모리 장치를 제어하는 컨트롤러에 있어서,
    호스트와 상기 컨트롤러 사이에서 입출력되는 데이터에 기초하여 결정된 데이터 처리량이 현재 워크로드 패턴 하에서 요구되는 최대 처리량보다 낮은 경우, 여분 자원 지수를 결정하고 태스크 스케줄링 명령을 출력하는 호스트 인터페이스; 및
    상기 태스크 스케줄링 명령에 응하여, 상기 여분 자원 지수 및 복수의 내부 태스크들의 자원 소모 지수에 기초하여 상기 복수의 내부 태스크들 중에서 적어도 하나의 내부 태스크를 선택하고, 상기 선택된 내부 태스크를 입출력 태스크가 수행되는 동안 수행하는 프로세서
    를 포함하는 컨트롤러.
  2. 제1항에 있어서,
    상기 프로세서는
    상기 복수의 내부 태스크들 중 자원 소모 지수가 여분 자원 지수 이하인 내부 태스크들을 후보 태스크들로 결정하고, 상기 후보 태스크들 중 현재 워크로드 패턴 하에서 우선순위가 가장 높은 내부 태스크를 선택하는
    컨트롤러.
  3. 제2항에 있어서,
    상기 프로세서는
    상기 선택된 내부 태스크의 자원 소모 지수에 기초하여 상기 여분 자원 지수를 변경하고, 상기 변경된 여분 자원 지수가 '0'보다 큰 경우 내부 태스크를 더 선택하는
    컨트롤러.
  4. 제3항에 있어서,
    상기 프로세서는
    상기 복수의 내부 태스크들 중 자원 소모 지수가 여분 자원 지수 이하인 내부 태스크들이 없는 경우, 상기 호스트 인터페이스로 완료 응답을 제공하는
    컨트롤러.
  5. 제1항에 있어서,
    상기 호스트 인터페이스는
    상기 프로세서가 상기 선택된 내부 태스크를 수행할 때의 데이터 처리량을 모니터링하고, 상기 데이터 처리량이 유지되는 경우 상기 프로세서로 태스크 스케줄링 명령을 더 제공하는
    컨트롤러.
  6. 제1항에 있어서,
    상기 호스트 인터페이스는
    상기 프로세서가 상기 선택된 내부 태스크를 수행할 때의 성능을 모니터링하고, 상기 데이터 처리량이 감소되는 경우 상기 프로세서로 태스크 취소 명령을 제공하고,
    상기 프로세서는
    상기 태스크 취소 명령에 응하여 최근에 선택된 내부 태스크를 취소하는
    컨트롤러.
  7. 제1항에 있어서,
    상기 호스트 인터페이스는
    상기 현재 워크로드 패턴의 변경을 감지하면 상기 프로세서로 태스크 리셋 명령을 제공하고,
    상기 프로세서는
    상기 태스크 리셋 명령에 응하여 상기 선택된 내부 태스크를 모두 취소하는
    컨트롤러.
  8. 제2항에 있어서,
    상기 컨트롤러는
    상기 복수의 내부 태스크들 각각의 자원 소모 지수 및 상기 복수의 내부 태스크들 각각의 워크로드 패턴별 우선순위를 저장하는 메모리를 더 포함하는
    컨트롤러.
  9. 제1항에 있어서,
    상기 호스트 인터페이스는
    상기 여분 자원 지수를 상기 데이터 처리량 및 상기 최대 처리량의 비율에 기초하여 결정하는
    컨트롤러.
  10. 제1항에 있어서,
    상기 호스트 인터페이스는
    상기 데이터 처리량을 단위시간 당 입출력되는 데이터의 양에 기초하여 결정하는
    컨트롤러.
  11. 메모리 장치를 제어하는 컨트롤러의 동작 방법에 있어서,
    호스트와 상기 컨트롤러 사이에서 입출력되는 데이터에 기초하여 데이터 처리량을 결정하는 단계;
    상기 결정된 데이터 처리량이 현재 워크로드 패턴 하에서 요구되는 최대 처리량보다 낮은 경우, 여분 자원 지수를 결정하는 단계;
    상기 여분 자원 지수 및 복수의 내부 태스크들의 자원 소모 지수에 기초하여 상기 복수의 내부 태스크들 중에서 적어도 하나의 내부 태스크를 선택하는 단계; 및
    상기 선택된 내부 태스크를 입출력 태스크가 수행되는 동안 수행하는 단계
    를 포함하는 동작 방법.
  12. 제11항에 있어서,
    상기 적어도 하나의 내부 태스크를 선택하는 단계는
    상기 복수의 내부 태스크들 중 자원 소모 지수가 여분 자원 지수 이하인 내부 태스크들을 후보 태스크들로 결정하는 단계; 및
    상기 후보 태스크들 중 현재 워크로드 패턴 하에서 우선순위가 가장 높은 내부 태스크를 선택하는 단계를 포함하는
    동작 방법.
  13. 제12항에 있어서,
    상기 적어도 하나의 내부 태스크를 선택하는 단계는
    상기 선택된 내부 태스크의 자원 소모 지수에 기초하여 상기 여분 자원 지수를 변경하는 단계; 및
    상기 변경된 여분 자원 지수가 '0'보다 큰 경우 내부 태스크를 더 선택하는 단계를 포함하는
    동작 방법.
  14. 제13항에 있어서,
    상기 복수의 내부 태스크들 중 자원 소모 지수가 여분 자원 지수 이하인 내부 태스크들이 없는 경우 상기 적어도 하나의 내부 태스크를 선택하는 단계를 종료하는
    동작 방법.
  15. 제11항에 있어서,
    상기 동작 방법은
    상기 선택된 내부 태스크가 수행될 때의 데이터 처리량을 모니터링하는 단계를 더 포함하고,
    상기 데이터 처리량이 유지되는 경우 상기 적어도 하나의 내부 태스크를 선택하는 단계를 더 수행하는
    동작 방법.
  16. 제11항에 있어서,
    상기 동작 방법은
    상기 선택된 내부 태스크가 수행될 때의 성능을 모니터링하는 단계; 및
    상기 데이터 처리량이 감소되는 경우 최근에 선택된 내부 태스크를 취소하는 단계
    를 더 포함하는
    동작 방법.
  17. 제11항에 있어서,
    상기 동작 방법은
    상기 현재 워크로드 패턴의 변경을 감지하면 상기 선택된 내부 태스크를 모두 취소하는 단계
    를 더 포함하는 동작 방법.
  18. 제12항에 있어서,
    상기 동작 방법은
    상기 복수의 내부 태스크들 각각의 자원 소모 지수 및 상기 복수의 내부 태스크들 각각의 워크로드 패턴별 우선순위를 메모리에 저장하는 단계
    를 더 포함하는 동작 방법.
  19. 제11항에 있어서,
    상기 여분 자원 지수를 결정하는 단계는
    상기 데이터 처리량 및 상기 최대 처리량의 비율에 기초하여 수행되는
    동작 방법.
  20. 제11항에 있어서,
    상기 데이터 처리량을 결정하는 단계는
    단위시간 당 입출력되는 데이터의 양에 기초하여 수행되는
    동작 방법.
KR1020210074697A 2021-06-09 2021-06-09 컨트롤러 및 컨트롤러의 동작 방법 Withdrawn KR20220165980A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210074697A KR20220165980A (ko) 2021-06-09 2021-06-09 컨트롤러 및 컨트롤러의 동작 방법
US17/506,366 US12277342B2 (en) 2021-06-09 2021-10-20 Controller and method of performing internal operation thereof
CN202210108875.8A CN115454324A (zh) 2021-06-09 2022-01-28 控制器及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210074697A KR20220165980A (ko) 2021-06-09 2021-06-09 컨트롤러 및 컨트롤러의 동작 방법

Publications (1)

Publication Number Publication Date
KR20220165980A true KR20220165980A (ko) 2022-12-16

Family

ID=84296475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210074697A Withdrawn KR20220165980A (ko) 2021-06-09 2021-06-09 컨트롤러 및 컨트롤러의 동작 방법

Country Status (3)

Country Link
US (1) US12277342B2 (ko)
KR (1) KR20220165980A (ko)
CN (1) CN115454324A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12204792B2 (en) * 2021-08-06 2025-01-21 Micron Technology, Inc. Adaptive throughput monitoring

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8819328B2 (en) 2010-12-30 2014-08-26 Sandisk Technologies Inc. Controller and method for performing background operations
US9298493B1 (en) * 2011-06-29 2016-03-29 Emc Corporation Managing system I/O load
KR20170085286A (ko) * 2016-01-14 2017-07-24 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US10156999B2 (en) * 2016-03-28 2018-12-18 Seagate Technology Llc Dynamic bandwidth reporting for solid-state drives
US10108450B2 (en) * 2016-04-21 2018-10-23 Samsung Electronics Co., Ltd. Mechanism for SSDs to efficiently manage background activity with notify
US10353628B2 (en) * 2017-04-13 2019-07-16 Samsung Electronics Co., Ltd. Opportunity window hints for background operations in SSD
KR102294319B1 (ko) 2017-04-17 2021-08-26 엘지이노텍 주식회사 카메라 모듈의 영상 획득 방법
KR20190026231A (ko) * 2017-09-04 2019-03-13 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
CN109726006B (zh) * 2017-10-27 2023-06-06 伊姆西Ip控股有限责任公司 用于控制存储系统的方法、装置和计算机存储介质
CN110413206B (zh) * 2018-04-28 2023-05-30 伊姆西Ip控股有限责任公司 存储系统中的操作控制方法、设备和计算机程序产品
CN110737398B (zh) * 2018-07-20 2023-09-01 伊姆西Ip控股有限责任公司 协调访问操作的方法、设备和计算机程序产品
KR20200084201A (ko) 2019-01-02 2020-07-10 에스케이하이닉스 주식회사 컨트롤러 및 컨트롤러의 동작방법
US11314547B1 (en) * 2020-03-27 2022-04-26 Amazon Technologies, Inc. Background task scheduling based on shared background bandwidth

Also Published As

Publication number Publication date
US20220398039A1 (en) 2022-12-15
US12277342B2 (en) 2025-04-15
CN115454324A (zh) 2022-12-09

Similar Documents

Publication Publication Date Title
CN110765035B (zh) 存储器系统及其操作方法
US11138080B2 (en) Apparatus and method for reducing cell disturb in an open block of a memory system during a recovery procedure
US10957411B2 (en) Apparatus and method for managing valid data in memory system
CN109426449B (zh) 存储器系统及其操作方法
US11544157B2 (en) Apparatus and method for storing data in an MLC area of a memory system
US10866889B2 (en) Memory system performing a garbage collection operation and a sudden power-off recovery operation and operating method thereof
US20200089566A1 (en) Apparatus for diagnosing memory system and operating method thereof
CN108255739A (zh) 存储器系统及其操作方法
US10846022B2 (en) Memory system and operation method for the same
US20200034081A1 (en) Apparatus and method for processing data in memory system
KR102823338B1 (ko) 메모리 장치에서 연속으로 수행되는 다수의 커맨드 동작에 필요한 파워값을 정확하게 예측할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법
US11200960B2 (en) Memory system, data processing system and operation method of the same
KR102891044B1 (ko) 데이터를 분산 리드할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법
US10942848B2 (en) Apparatus and method for checking valid data in memory system
KR102749356B1 (ko) 메모리 장치에서 연속으로 수행되는 다수의 커맨드 동작에 사용되는 파워값을 최소화하기 위해 수행시점 차이를 정확하게 조절할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법
KR102389542B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210012641A (ko) 메모리 시스템, 데이터 시스템 및 그 동작방법
US20170255413A1 (en) Memory controller and method for managing memory
US12277342B2 (en) Controller and method of performing internal operation thereof
KR102653235B1 (ko) 메모리 블록을 효율적으로 관리할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법
KR20210152738A (ko) 스트라이프 형태로 데이터를 액세스하는 메모리 시스템 및 메모리 시스템의 동작방법
KR20210137679A (ko) 메모리 컨트롤러
KR20210024722A (ko) 수행가능성을 예측하여 내부동작을 수행하는 메모리 시스템 및 메모리 시스템을 포함하는 데이터 처리 시스템
KR20230032610A (ko) 데이터 처리 시스템 및 데이터 처리 시스템의 동작 방법
KR20220040351A (ko) 메모리 시스템들의 신뢰성을 관리하는 호스트를 포함하는 데이터 처리 시스템 및 그에 대한 방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PC1203 Withdrawal of no request for examination

St.27 status event code: N-1-6-B10-B12-nap-PC1203