KR20230167775A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20230167775A
KR20230167775A KR1020220067399A KR20220067399A KR20230167775A KR 20230167775 A KR20230167775 A KR 20230167775A KR 1020220067399 A KR1020220067399 A KR 1020220067399A KR 20220067399 A KR20220067399 A KR 20220067399A KR 20230167775 A KR20230167775 A KR 20230167775A
Authority
KR
South Korea
Prior art keywords
disposed
bending area
bridge
line portion
sensing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
KR1020220067399A
Other languages
English (en)
Inventor
김용명
김병기
김혁진
박성상
손현철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220067399A priority Critical patent/KR20230167775A/ko
Priority to US18/138,172 priority patent/US12124659B2/en
Priority to CN202310445434.1A priority patent/CN117170516A/zh
Publication of KR20230167775A publication Critical patent/KR20230167775A/ko
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명의 표시장치는, 제1 비벤딩영역, 벤딩영역, 및 상기 벤딩영역을 사이에 두고 상기 제1 비벤딩영역과 제1 방향에서 이격된 제2 비벤딩영역을 포함하는 표시패널 및 감지 전극들, 제1 트레이스 배선, 및 제2 트레이스 배선을 포함하고 상기 표시패널 상에 배치된 입력센서를 포함한다. 상기 제1 트레이스 배선은 제1 라인부분, 상기 제1 라인부분과 다른 층 상에 배치된 제2 라인부분, 및 상기 제1 라인부분과 상기 제2 라인부분을 연결하며, 상기 제1 및 제2 라인부분들과 다른 층 상에 배치된 제1 브릿지를 포함한다. 상기 제2 트레이스 배선은 제3 라인부분, 상기 제3 라인부분과 다른 층 상에 배치된 제4 라인부분, 및 상기 제3 라인부분과 상기 제4 라인부분을 연결하며, 상기 제3 및 상기 제4 라인부분들과 다른 층 상에 배치된 제2 브릿지를 포함하고, 상기 제1 방향과 직교하는 제2 방향에서 볼 때, 상기 제1 및 제2 브릿지들은 서로 비-중첩한다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것으로, 상세하게는 센싱 신뢰도가 개선된 표시장치에 관한 것이다.
사용자에게 영상을 제공하는 스마트 폰, 디지털 카메라, 노트북 컴퓨터, 내비게이션, 및 텔레비전 등의 전자기기는 영상을 표시하기 위한 표시장치를 포함한다. 표시장치는 영상을 생성하여 표시하는 표시패널 및 키보드, 마우스, 또는 입력센서 등의 입력장치를 포함할 수 있다.
입력센서는 표시패널 상에 배치되며, 사용자가 표시장치의 화면을 터치할 경우, 입력 신호가 발생한다. 입력센서에서 발생된 입력 신호는 표시패널에 제공되고, 표시패널은 입력센서로부터 제공받은 입력 신호에 응답하여 입력 신호에 대응하는 영상을 사용자에게 제공할 수 있다.
본 발명의 목적은, 입력센서의 제조 공정을 단순화하여, 원가가 절감된 표시장치를 제공하는 것이다. 또한, 본 발명의 목적은, 입력센서의 쇼트 불량률을 감소시켜, 센싱 신뢰성이 개선된 표시장치를 제공하는 것이다.
본 발명에 따른 표시장치는, 화소를 포함하는 제1 비벤딩영역, 가상의 축을 기준으로 벤딩되는 벤딩영역, 및 상기 벤딩영역을 사이에 두고 상기 제1 비벤딩영역과 제1 방향에서 이격된 제2 비벤딩영역을 포함하는 표시패널 및 상기 제1 비벤딩영역에 중첩하는 감지 전극들, 상기 감지 전극들 중 대응하는 감지 전극에 연결된 제1 트레이스 배선, 및 상기 감지 전극들 중 대응하는 감지 전극에 연결된 제2 트레이스 배선을 포함하고 상기 표시패널 상에 배치된 입력센서를 포함한다. 상기 제1 트레이스 배선은, 상기 제1 비벤딩영역에 중첩하는 제1 라인부분, 상기 벤딩영역에 중첩하고 상기 제1 라인부분과 다른 층 상에 배치된 제2 라인부분, 및 상기 제1 비벤딩영역에 중첩하고 상기 제1 라인부분과 상기 제2 라인부분을 연결하며 상기 제1 및 제2 라인부분들과 다른 층 상에 배치된 제1 브릿지를 포함한다. 상기 제2 트레이스 배선은, 상기 제1 비벤딩영역에 중첩하는 제3 라인부분, 상기 벤딩영역에 중첩하고 상기 제3 라인부분과 다른 층 상에 배치된 제4 라인부분, 및 상기 제1 비벤딩영역에 중첩하고 상기 제3 라인부분과 상기 제4 라인부분을 연결하며 상기 제3 및 상기 제4 라인부분들과 다른 층 상에 배치된 제2 브릿지를 포함한다. 상기 제1 방향과 직교하는 제2 방향에서 볼 때, 상기 제1 및 제2 브릿지들은 서로 비-중첩한다.
상기 입력센서는, 상기 표시패널 상에 배치되고, 상기 제1 및 제3 라인부분들이 배치된 제1 감지 절연층 및 상기 제1 감지 절연층 상에 배치되고 상기 제1 및 제2 브릿지들이 배치된 제2 감지 절연층을 포함하는 것을 특징으로 할 수 있다.
상기 제1 감지 절연층은 무기물을 포함하고, 상기 제2 감지 절연층은 유기물을 포함하는 것을 특징으로 할 수 있다.
상기 감지 전극들은, 상기 제1 감지 절연층에 배치되는 제1 감지 패턴들 및 상기 제2 감지 절연층에 배치되고 상기 제2 감지 절연층에 정의된 컨택홀을 통해 인접한 상기 제1 감지 패턴들과 연결된 연결 패턴을 포함하는 제1 감지 전극 및 상기 제1 감지 전극과 절연되고 상기 제1 감지 절연층에 배치되는 제2 감지 전극을 포함하는 것을 특징으로 할 수 있다.
상기 화소는, 트랜지스터 및 상기 트랜지스터와 연결된 발광소자를 포함하고, 상기 표시패널은, 상기 트랜지스터 상에 배치되고 상기 제2 및 제4 라인부분들이 배치된 제1 유기 절연층 및 상기 제1 유기 절연층 상에 배치되고 상기 발광소자가 배치된 제2 유기 절연층을 더 포함하는 것을 특징으로 할 수 있다.
상기 표시패널은 상기 화소와 비-중첩하고 상기 제1 비벤딩영역에 배치된 적어도 하나의 댐 패턴을 더 포함하고, 평면 상에서, 상기 제1 및 제3 라인부분들 중 상기 적어도 하나의 댐 패턴과 중첩한 부분의 상기 제2 방향에서의 폭은 상기 제1 및 제3 라인부분들 중 나머지 부분의 상기 제2 방향에서의 폭보다 넓은 것을 특징으로 할 수 있다.
상기 발광소자는 상기 제2 유기 절연층에 배치되는 하부전극 및 상기 하부전극 상에 배치되는 상부전극을 포함하고, 상기 표시패널은 상기 제2 유기 절연층 상에 배치되고 상기 하부전극의 적어도 일부를 노출시키는 발광 개구부를 포함하는 화소 정의막을 더 포함하고, 상기 댐 패턴은 상기 제1 유기 절연층, 상기 제2 유기 절연층, 및 상기 화소 정의막 중 적어도 하나와 동일 물질을 포함하는 것을 특징으로 할 수 있다.
상기 제1 트레이스 배선은, 상기 제2 비벤딩영역에 중첩하고 상기 제1 라인부분과 동일 층 상에 배치되는 제5 라인부분 및 상기 제2 비벤딩영역에 중첩하고 상기 제1 브릿지와 동일 층 상에 배치되며 상기 제2 및 제5 라인부분들과 연결되는 제3 브릿지를 더 포함하고, 상기 제2 트레이스 배선은, 상기 제2 비벤딩영역에 중첩하고 상기 제3 라인부분과 동일 층 상에 배치되는 제6 라인부분 및 상기 제2 비벤딩영역에 중첩하고 상기 제3 브릿지와 동일 층 상에 배치되며 상기 제4 및 제6 라인부분들과 연결되는 제4 브릿지를 더 포함하고, 상기 제2 방향에서 볼 때, 상기 제3 브릿지와 상기 제4 브릿지는 서로 비-중첩한 것을 특징으로 할 수 있다.
평면 상에서, 상기 제1 브릿지의 상기 벤딩영역으로부터 이격된 거리는 상기 제2 브릿지의 상기 벤딩영역으로부터 이격된 거리보다 길고, 평면 상에서, 상기 제3 브릿지의 상기 벤딩영역으로부터 이격된 거리는 상기 제4 브릿지의 상기 벤딩영역으로부터 이격된 거리보다 긴 것을 특징으로 할 수 있다.
평면 상에서, 상기 제1 브릿지의 상기 벤딩영역으로부터 이격된 거리는 상기 제2 브릿지의 상기 벤딩영역으로부터 이격된 거리보다 길고, 평면 상에서, 상기 제3 브릿지의 상기 벤딩영역으로부터 이격된 거리는 상기 제4 브릿지의 상기 벤딩영역으로부터 이격된 거리보다 짧은 것을 특징으로 할 수 있다.
상기 표시패널은 상기 제2 비벤딩영역에 중첩하고 상기 제1 및 제2 트레이스 배선들 각각과 전기적으로 연결된 감지 패드들을 더 포함하고, 상기 입력센서는, 상기 제2 비벤딩영역에 중첩하고 상기 제3 브릿지와 동일 층 상에 배치되며 상기 제5 라인부분 및 상기 감지 패드들 중 대응되는 감지 패드와 연결되는 제5 브릿지 및 상기 제2 비벤딩영역에 중첩하고 상기 제4 브릿지와 동일 층 상에 배치되며 상기 제6 라인부분 및 상기 감지 패드들 중 대응되는 감지 패드와 연결되는 제6 브릿지를 더 포함하는 것을 특징으로 할 수 있다.
상기 제5 라인부분은, 상기 제3 브릿지와 연결되고 상기 제1 방향으로 연장된 제1 부분, 상기 제5 브릿지와 연결되고 상기 제1 방향으로 연장된 제2 부분, 및 상기 제1 및 제2 부분들 사이에 배치되고 상기 제1 방향의 사선 방향으로 연장된 제3 부분을 포함하고, 상기 제6 라인부분은, 상기 제4 브릿지와 연결되고 상기 제1 방향으로 연장된 제4 부분, 상기 제6 브릿지와 연결되고 상기 제1 방향으로 연장된 제5 부분, 및 상기 제4 및 제5 부분들 사이에 배치되고 상기 사선 방향으로 연장된 제6 부분을 포함하는 것을 특징으로 할 수 있다.
상기 제2 및 제5 부분들 사이의 이격 거리는 상기 제1 및 제4 부분들 사이의 이격 거리 및 상기 제3 및 제6 부분들 사이의 이격 거리보다 큰 것을 특징으로 할 수 있다.
상기 제5 브릿지 및 상기 제6 브릿지는 상기 제2 방향으로 서로 이격된 것을 특징으로 할 수 있다.
상기 제1 트레이스 배선 및 상기 제2 트레이스 배선 각각은 복수 개이고, 상기 제1 트레이스 배선들 및 상기 제2 트레이스 배선들은 서로 교번하여 배열되는 것을 특징으로 할 수 있다.
상기 입력센서는 상기 제1 및 제2 트레이스 배선들 사이에 배치된 제3 트레이스 배선을 더 포함하고, 상기 제3 트레이스 배선은, 상기 제1 비벤딩영역에 중첩하는 제1 추가 라인부분, 상기 벤딩영역에 중첩하고 상기 제1 추가 라인부분과 다른 층 상에 배치된 제2 추가 라인부분, 및 상기 제1 비벤딩영역에 중첩하고 상기 제1 추가 라인부분과 상기 제2 추가 라인부분을 연결하며 상기 제1 및 제2 추가 라인부분들과 다른 층 상에 배치된 제1 추가 브릿지를 포함하고, 상기 제2 방향에서 볼 때, 상기 제1 추가 브릿지는 상기 제1 및 제2 브릿지들 각각과 서로 비-중첩한 것을 특징으로 할 수 있다.
상기 제1 트레이스 배선은, 상기 제2 비벤딩영역에 중첩하고 상기 제1 라인부분과 동일 층 상에 배치되는 제5 라인부분 및 상기 제2 비벤딩영역에 중첩하고 상기 제1 브릿지와 동일 층 상에 배치되며 상기 제2 및 제5 라인부분들과 연결되는 제3 브릿지를 더 포함하고, 상기 제2 트레이스 배선은, 상기 제2 비벤딩영역에 중첩하고 상기 제3 라인부분과 동일 층 상에 배치되는 제6 라인부분 및 상기 제2 비벤딩영역에 중첩하고 상기 제2 브릿지와 동일 층 상에 배치되며 상기 제4 및 제6 라인부분들과 연결되는 제4 브릿지를 더 포함하고, 상기 제3 트레이스 배선은, 상기 제2 비벤딩영역에 중첩하고 상기 제1 추가 라인부분과 동일 층 상에 배치되는 제3 추가 라인부분 및 상기 제2 비벤딩영역에 중첩하고 상기 제1 추가 브릿지와 동일 층 상에 배치되며 상기 제2 및 제3 추가 라인부분들과 연결되는 제2 추가 브릿지를 더 포함하고, 상기 제2 방향에서 볼 때, 상기 제3 및 제4 브릿지들 및 상기 제2 추가 브릿지는 서로 비-중첩한 것을 특징으로 할 수 있다.
평면 상에서, 상기 제1 및 제2 브릿지들 각각의 상기 제2 방향에서의 폭은 상기 제1 내지 제4 라인부분들 각각의 상기 제2 방향에서의 폭보다 넓은 것을 특징으로 할 수 있다.
상기 입력센서 상에 배치된 편광필름 및 상기 편광필름 상에 배치된 윈도우 패널을 더 포함하는 것을 특징으로 할 수 있다.
본 발명에 따른 표시장치는, 제1 비벤딩영역, 가상의 축을 기준으로 벤딩되는 벤딩영역, 및 상기 벤딩영역을 사이에 두고 상기 제1 비벤딩영역과 제1 방향에서 이격된 제2 비벤딩영역을 포함하는 베이스층, 상기 제1 비벤딩영역에 배치된 복수 개의 발광소자들, 상기 제1 비벤딩영역에 배치되고 상기 복수 개의 발광소자들을 밀봉하는 박막 봉지층, 상기 제1 비벤딩영역에 배치되고 상기 박막 봉지층 상에 배치된 감지 전극들, 상기 제1 및 제2 비벤딩영역들과 상기 벤딩영역에 배치되고 상기 감지 전극들 중 대응하는 감지 전극에 연결된 제1 트레이스 배선, 및 상기 제1 및 제2 비벤딩영역들과 상기 벤딩영역에 배치되고 상기 감지 전극들 중 대응하는 감지 전극에 연결된 제2 트레이스 배선을 포함한다. 상기 제1 트레이스 배선은, 상기 제1 비벤딩영역에 배치되는 제1 라인부분, 상기 벤딩영역에 배치되고 상기 제1 라인부분과 다른 층 상에 배치된 제2 라인부분, 및 상기 제1 비벤딩영역에 배치되고 상기 제1 라인부분과 상기 제2 라인부분을 연결하며 상기 제1 및 제2 라인부분들과 다른 층 상에 배치된 제1 브릿지를 포함한다. 상기 제2 트레이스 배선은, 상기 제1 비벤딩영역에 배치되는 제3 라인부분, 상기 벤딩영역에 배치되고 상기 제3 라인부분과 다른 층 상에 배치된 제4 라인부분, 및 상기 제1 비벤딩영역에 배치되고 상기 제3 라인부분과 상기 제4 라인부분을 연결하며 상기 제3 및 제4 라인부분들과 다른 층 상에 배치된 제2 브릿지를 포함한다. 평면 상에서, 상기 제1 브릿지의 상기 벤딩영역으로부터 이격된 거리는 상기 제2 브릿지의 상기 벤딩영역으로부터 이격된 거리와 상이하다.
본 발명에 따르면, 입력센서 내의 트레이스 배선들은 서로 다른 층 상에 배치된 라인부분들을 전기적으로 연결하는 브릿지 패턴들을 포함함으로써, 컨택홀을 형성하기 위한 일부 공정을 생략할 수 있다. 이에 따라, 입력센서의 제조 공정이 단순화되어, 원가가 절감된 표시장치를 제공할 수 있다.
본 발명에 따르면, 브릿지 패턴들 사이의 이격 거리를 증가시킴에 따라, 무기물을 포함하는 잔막 또는 금속 입자에 의해 트레이스 배선들 간에 쇼트가 발생하는 것을 방지할 수 있다. 이에 따라, 센싱 신뢰도가 개선된 표시장치를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시장치의 분해 사시도이다.
도 3a는 본 발명의 일 실시예에 따른 표시패널의 평면도이다.
도 3b는 본 발명의 일 실시예에 따른 표시패널의 액티브영역의 일부를 확대한 단면도이다.
도 4a는 본 발명의 일 실시예에 따른 표시모듈의 단면도이다.
도 4b는 본 발명의 일 실시예에 따른 입력센서의 평면도이다.
도 5는 도 4b의 PP' 영역을 확대한 본 발명의 일 실시예에 따른 표시모듈의 일부 구성의 평면도이다.
도 6a는 도 5의 I-I'을 따라 절단한 본 발명의 일 실시예에 따른 표시모듈의 단면도이다.
도 6b는 도 5의 II-II'을 따라 절단한 본 발명의 일 실시예에 따른 표시모듈의 단면도이다.
도 7은 도 4b의 PP' 영역을 확대한 본 발명의 일 실시예에 따른 표시모듈의 일부 구성의 평면도이다.
도 8은 본 발명의 일 실시예에 따른 표시모듈의 일부 구성의 확대 평면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수 개의 표현을 포함한다.
또한, “아래에”, “하측에”, “상에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안 된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 사시도이다. 도 2는 본 발명의 일 실시예에 따른 표시장치의 분해 사시도이다.
도 1 및 도 2를 참조하면, 표시장치(DD)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 표시장치(DD)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 표시장치(DD)는 스마트 폰, 스마트 워치, 태블릿, 노트북, 컴퓨터, 스마트 텔레비전 등의 전자장치에 적용될 수 있다. 본 실시예에서, 표시장치(DD)는 스마트 폰인 것을 예시적으로 도시하였다.
표시장치(DD)는 제1 방향(DR1) 및 이에 직교하는 제2 방향(DR2) 각각에 평행한 표시면(FS)에, 제3 방향(DR3)을 향해 영상(IM)을 표시할 수 있다. 영상(IM)은 동적인 영상은 물론 정지 영상을 포함할 수 있다. 도 1에서 영상(IM)의 일 예로 시계 창 및 아이콘들이 도시되었다. 영상(IM)이 표시되는 표시면(FS)은 표시장치(DD)의 전면(front surface)과 대응될 수 있으며, 윈도우 패널(WP)의 전면과 대응될 수 있다.
본 실시예에서는 영상(IM)이 표시되는 방향을 기준으로 각 부재들의 전면(또는 상면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향되고, 전면과 배면 각각의 법선 방향은 제3 방향(DR3)과 평행할 수 있다. 한편, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 본 명세서에서 "평면 상에서"는 제3 방향(DR3)에서 보았을 때를 의미할 수 있다.
도 2에 도시된 바와 같이, 표시장치(DD)는 윈도우 패널(WP), 표시모듈(DM), 구동회로(DC), 광학필름(RPP), 및 하우징(HU)을 포함할 수 있다. 윈도우 패널(WP)과 하우징(HU)은 서로 결합되어 표시장치(DD)의 외관을 구성할 수 있다.
윈도우 패널(WP)은 광학적으로 투명한 절연 물질을 포함할 수 있다. 예를 들어, 윈도우 패널(WP)은 유리 또는 플라스틱을 포함할 수 있다. 윈도우 패널(WP)은 다층구조 또는 단층구조를 가질 수 있다. 예를 들어, 윈도우 패널(WP)은 접착제로 결합된 복수 개의 플라스틱 필름을 포함하거나, 접착제로 결합된 유리 기판과 플라스틱 필름을 포함할 수 있다.
윈도우 패널(WP)의 전면은 상술한 바와 같이, 표시장치(DD)의 표시면(FS)을 정의할 수 있다. 표시면(FS)은 투과영역(TA) 및 베젤영역(BZA)을 포함할 수 있다. 투과영역(TA)은 광학적으로 투명한 영역일 수 있다. 예를 들어, 투과영역(TA)은 약 90% 이상의 가시광선 투과율을 가진 영역일 수 있다.
베젤영역(BZA)은 투과영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 베젤영역(BZA)은 투과영역(TA)의 형상을 정의할 수 있다. 베젤영역(BZA)은 투과영역(TA)에 인접하며, 투과영역(TA)을 에워쌀 수 있다.
베젤영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤영역(BZA)은 표시모듈(DM)의 주변영역(NAA)을 커버하여 주변영역(NAA)이 외부에서 시인되는 것을 차단할 수 있다. 한편. 이는 예시적으로 도시한 것으로 본 발명의 일 실시예에 따른 윈도우 패널(WP)에 있어서, 베젤영역(BZA)은 생략될 수 있다.
표시모듈(DM)은 영상(IM)을 표시하고 외부 입력을 감지할 수 있다. 표시모듈(DM)은 액티브영역(AA) 및 주변영역(NAA)을 포함하는 전면(IS)을 포함할 수 있다. 액티브영역(AA)은 전기적 신호에 따라 활성화되는 영역일 수 있다.
본 실시예에서, 액티브영역(AA)은 영상(IM)이 표시되는 영역이며, 동시에 외부 입력이 감지되는 영역일 수 있다. 투과영역(TA)은 액티브영역(AA)의 적어도 일부와 중첩할 수 있다. 예를 들어, 투과영역(TA)은 액티브영역(AA)의 전 면 또는 적어도 일부와 중첩할 수 있다.
이에 따라, 사용자는 투과영역(TA)을 통해 영상(IM)을 시인하거나, 외부 입력을 제공할 수 있다. 다만, 이는 예시적으로 도시한 것으로, 본 발명의 일 실시예에 따른 표시모듈(DM)은 액티브영역(AA) 내에서 영상(IM)이 표시되는 영역과 외부 입력이 감지되는 영역이 서로 분리될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
주변영역(NAA)은 베젤영역(BZA)에 의해 커버되는 영역일 수 있다. 주변영역(NAA)은 액티브영역(AA)에 인접할 수 있다. 주변영역(NAA)은 액티브영역(AA)을 에워쌀 수 있다. 주변영역(NAA)에는 액티브영역(AA)을 구동하기 위한 구동 회로나 구동 배선 등이 배치될 수 있다.
표시모듈(DM)은 표시패널(DP) 및 입력센서(ISL)를 포함할 수 있다. 표시패널(DP)은 실질적으로 영상(IM)을 생성하는 구성일 수 있다. 표시패널(DP)이 생성하는 영상(IM)은 투과영역(TA)을 통해 외부에서 사용자에게 시인될 수 있다.
표시패널(DP)은 발광형 표시패널일 수 있고, 특별히 제한되지 않는다. 예컨대, 표시패널(DP)은 유기발광 표시패널 또는 무기발광 표시패널일 수 있다. 유기발광 표시패널은 발광층이 유기발광 물질을 포함한다. 무기발광 표시패널은 발광층이 퀀텀닷, 퀀텀로드, 또는 마이크로 LED를 포함한다. 이하, 표시패널(DP)은 유기발광 표시패널로 설명된다.
입력센서(ISL)는 외부에서 인가되는 외부 입력을 센싱할 수 있다. 외부 입력은 표시 장치(DD)의 외부에서 제공되는 다양한 형태의 입력들을 포함할 수 있다. 예를 들어, 외부 입력은 사용자의 손 등 신체의 일부에 의한 접촉은 물론 표시장치(DD)와 근접하거나, 소정의 거리로 인접하여 인가되는 외부 입력(예를 들어, 호버링)을 포함할 수 있다. 또한, 외부 입력은 힘, 압력, 광 등 다양한 형태를 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
구동회로(DC)는 연성 회로기판(CF) 및 메인 회로기판(MB)을 포함할 수 있다. 연성 회로기판(CF)은 표시모듈(DM)과 전기적으로 연결될 수 있다. 연성 회로기판(CF)은 표시모듈(DM)과 메인 회로기판(MB)을 전기적으로 연결할 수 있다. 다만, 이는 예시적인 것으로 도시한 것으로, 본 발명에 따른 연성 회로기판(CF)은 메인 회로기판(MB)과 연결되지 않을 수 있고, 연성 회로기판(CF)은 리지드한 기판일 수 있다.
연성 회로기판(CF)은 주변영역(NAA)에 배치된 표시모듈(DM)의 패드들에 접속될 수 있다. 연성 회로기판(CF)은 표시모듈(DM)을 구동하기 위한 전기적 신호를 표시모듈(DM)에 제공할 수 있다. 전기적 신호는 연성 회로기판(CF)에서 생성되거나 메인 회로기판(MB)에서 생성된 것일 수 있다.
메인 회로기판(MB)은 표시모듈(DM)을 구동하기 위한 각종 구동회로나 전원 공급을 위한 커넥터 등을 포함할 수 있다. 메인 회로기판(MB)은 연성 회로기판(CF)을 통해 표시모듈(DM)에 접속될 수 있다.
광학필름(RPP)은 윈도우 패널(WP) 및 표시모듈(DM) 사이에 배치될 수 있다. 광학필름(RPP)은 윈도우 패널(WP)과 별도의 접착층을 통해 결합될 수 있다. 또한, 광학필름(RPP)은 표시모듈(DM)과 별도의 접착층을 통해 결합될 수 있다.
광학필름(RPP)은 윈도우 패널(WP)의 상측으로부터 입사되는 외부광의 반사율을 감소시킨다. 광학필름(RPP)은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자(retarder)는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자(polarizer) 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자(retarder) 및 편광자(polarizer)는 하나의 편광필름으로 구현될 수 있다.
하우징(HU)은 윈도우 패널(WP)과 결합될 수 있다. 하우징(HU)은 윈도우 패널(WP)과 결합되어 소정의 내부 공간을 제공할 수 있다. 표시모듈(DM)은 내부 공간에 수용될 수 있다.
하우징(HU)은 상대적으로 강성이 높은 물질을 포함할 수 있다. 예를 들어, 하우징(HU)은 유리, 플라스틱, 또는 금속을 포함하거나, 이들의 조합으로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다. 하우징(HU)은 내부 공간에 수용된 표시장치(DD)의 구성들을 외부 충격으로부터 안정적으로 보호할 수 있다.
도 3a는 본 발명의 일 실시예에 따른 표시패널의 평면도이다. 도 3b는 본 발명의 일 실시예에 따른 표시패널의 일부를 확대한 단면도이다.
도 3a를 참조하면, 표시패널(DP)은 평면상에서 액티브영역(DP-AA) 및 주변영역(DP-NAA)으로 구분될 수 있다. 표시패널(DP)의 액티브영역(DP-AA)은 영상이 표시되는 영역이고, 주변영역(DP-NAA)은 구동 회로나 구동 배선 등이 배치된 영역일 수 있다.
액티브영역(DP-AA)에는 복수의 화소들(PX, 이하 화소들) 각각의 발광소자들이 배치될 수 있다. 액티브영역(DP-AA)은 투과영역(TA, 도 2 참조)의 적어도 일부와 중첩할 수 있고, 주변영역(DP-NAA)은 베젤영역(BZA, 도 2 참조)에 의해 커버될 수 있다. 표시패널(DP)의 액티브영역(DP-AA) 및 주변영역(DP-NAA)은 도 2에 도시된 표시모듈(DM)의 액티브영역(AA) 및 주변영역(NAA)에 각각 대응한다.
일 실시예에 따르면, 표시패널(DP)은 화소들(PX), 복수 개의 신호 라인들(SGL), 주사 구동회로(GDC), 및 신호 패드부(PDP)을 포함할 수 있다.
화소들(PX) 각각은 발광소자와 그에 연결된 복수의 트랜지스터들을 포함할 수 있다. 화소들(PX)은 인가되는 전기적 신호에 대응하여 광을 발광할 수 있다.
신호 라인들(SGL)은 스캔 라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 및 제어 신호 라인(CSL)을 포함할 수 있다. 스캔 라인들(GL) 각각은 화소들(PX) 중 대응하는 화소에 연결될 수 있다. 데이터 라인들(DL) 각각은 화소들(PX) 중 대응하는 화소에 연결될 수 있다. 전원 라인(PL)은 화소들(PX)에 연결되어 전원 전압을 제공할 수 있다. 제어 신호 라인(CSL)은 주사 구동회로(GDC)에 제어 신호들을 제공할 수 있다.
주사 구동회로(GDC)는 주변영역(DP-NAA)에 배치될 수 있다. 주사 구동회로(GDC)는 스캔 신호들을 생성하고, 스캔 신호들을 스캔 라인들(GL)에 순차적으로 출력할 수 있다. 주사 구동회로(GDC)는 화소들(PX)의 구동 회로에 또 다른 제어 신호를 더 출력할 수 있다.
주사 구동회로(GDC)는 화소들(PX)의 구동 회로와 동일한 공정, 예컨대 LTPS(Low Temperature Polycrystalline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성된 복수 개의 박막 트랜지스터들을 포함할 수 있다.
본 실시예에서, 표시패널(DP)은 제1 방향(DR1)으로 순차적으로 배열된 제1 비벤딩영역(NBA1), 벤딩영역(BA), 및 제2 비벤딩영역(NBA2)을 포함할 수 있다. 제1 비벤딩영역(NBA1)은 벤딩영역(BA)을 사이에 두고 제2 비벤딩영역(NBA2)과 제1 방향(DR1)으로 이격될 수 있다.
제1 비벤딩영역(NBA1)은 액티브영역(DP-AA)과 주변영역(DP-NAA)의 일부를 포함할 수 있다. 벤딩영역(BA) 및 제2 비벤딩영역(NBA2)은 주변영역(NAA)의 나머지 일부를 이룰 수 있다.
벤딩영역(BA)은 제2 방향(DR2)으로 연장된 가상의 축을 따라 벤딩될 수 있다. 벤딩영역(BA)이 벤딩되는 경우, 제2 비벤딩영역(NBA2)은 제1 비벤딩영역(NBA1)의 하측에 배치되어 제1 비벤딩영역(NBA1)과 마주할 수 있다. 일 실시예에 따르면, 표시패널(DP)의 제2 방향(DR2)에 대한 폭은 제1 비벤딩영역(NBA1)에서보다 벤딩영역(BA)에서 작을 수 있다.
신호 패드부(PDP)는 제2 비벤딩영역(NBA2)의 끝 단에 인접하여 배치될 수 있다. 신호 패드부(PDP)는 표시 패드들(DP-PD) 및 감지 패드들(ISL-PD1, ISL-PD2)을 포함할 수 있다.
표시 패드들(DP-PD)은 표시패널(DP)의 신호 라인들(SGL)의 말단에 각각 연결될 수 있다. 표시 패드들(DP-PD)은 표시패널(DP)과 연성 회로기판(CF, 도 2 참조) 사이를 전기적으로 연결시킬 수 있다.
감지 패드들(ISL-PD1, ISL-PD2)은 표시 패드들(DP-PD)을 사이에 두고 제2 방향(DR2)으로 서로 이격된 제1 감지 패드들(ISL-PD1) 및 제2 감지 패드들(ISL-PD2)을 포함할 수 있다. 감지 패드들(ISL-PD1, ISL-PD2)은 도 4b에서 후술할 입력센서(ISL)의 트레이스 배선들(TL)의 말단에 각각 연결될 수 있다. 감지 패드들(ISL-PD1, ISL-PD2)은 입력센서(ISL, 도 2 참조)와 연성 회로기판(CF, 도 2 참조) 사이를 전기적으로 연결시킬 수 있다.
벤딩 라인부분들(TL-B)은 벤딩영역(BA)에서 표시패널(DP)의 절연층들 중 어느 하나에 배치될 수 있다. 벤딩 라인부분들(TL-B)은 트레이스 배선들(TL, 도 4b 참조)의 일부를 이룰 수 있다. 벤딩 라인부분들(TL-B) 각각의 일단은 제1 입력 컨택홀(CNT-I1)을 통해 대응되는 트레이스 배선(TL, 도 4b 참조) 중 제1 비벤딩영역(NBA1)에 배치된 부분과 연결될 수 있다. 또한, 벤딩 라인부분들(TL-B) 각각의 타단은 제2 입력 컨택홀(CNT-I2)을 통해 대응되는 트레이스 배선(TL, 도 4b 참조) 중 제2 비벤딩영역(NBA2)에 배치된 부분과 연결될 수 있다.
표시패널(DP)은 댐 패턴들(DMP1, DMP2)을 포함할 수 있다. 댐 패턴들(DMP1, DMP2)은 제1 비벤딩영역(NBA1)의 주변영역(DP-NAA)에 배치되고 액티브영역(DP-AA)을 에워쌀 수 있다. 댐 패턴들(DMP1, DMP2) 각각은 폐-라인 형상을 가질 수 있다. 댐 패턴들(DMP1, DMP2)은 표시패널(DP)의 잉크젯 공정에 있어서 액상의 유기물이 넘치는 것을 방지하는 댐 역할을 갖는다.
도 3a는 2개의 댐 패턴들(DMP1, DMP2)을 예시적으로 도시하였으나, 댐 패턴의 개수는 어느 하나의 실시예로 한정되는 것은 아니다.
도 3b는 표시패널(DP)의 액티브영역(DP-AA)의 일부를 확대하여 도시한 단면도이다. 도 3b를 참조하면, 표시패널(DP)은 베이스층(BL), 회로 소자층(DP-CL), 표시 소자층(DP-OLED), 및 박막 봉지층(TFE)을 포함할 수 있다.
베이스층(BL)은 회로 소자층(DP-CL), 표시 소자층(DP-OLED), 박막 봉지층(TFE)이 적층될 수 있는 기저층일 수 있다. 베이스층(BL)은 플렉서블 하거나 리지드 할 수 있으며, 어느 하나로 한정되지 않는다. 베이스층(BL)은 단층으로 제공되거나 복층 구조를 가질 수 있으며, 어느 하나로 한정되지 않는다.
회로 소자층(DP-CL)은 베이스층(BL) 상에 배치될 수 있다. 회로 소자층(DP-CL)은 복수의 절연층들, 복수의 도전층들, 및 반도체층을 포함할 수 있다. 코팅, 증착 등에 의한 절연층, 반도체층, 및 도전층 형성공정과 포토리소그래피 공정에 의한 절연층, 반도체층, 및 도전층의 패터닝 공정을 통해 회로 소자층(DP-CL)이 형성될 수 있다. 회로 소자층(DP-CL)의 복수의 도전층들은 신호 라인들 또는 화소들(PX, 도 3a 참조) 각각의 제어 회로를 구성할 수 있다.
버퍼층(BFL)은 두께 방향으로 적층된 복수 개의 무기층들을 포함할 수 있다. 트랜지스터(TR)는 반도체 패턴 및 게이트(G1)를 포함하고, 반도체 패턴은 버퍼층(BFL) 상에 배치된다. 버퍼층(BFL)은 베이스층(BL)과 반도체 패턴 사이의 결합력을 향상시킨다.
반도체 패턴은 폴리실리콘을 포함할 수 있다. 그러나 이에 제한되지 않고, 반도체 패턴은 비정질실리콘 또는 금속 산화물을 포함할 수도 있다. 도 3b는 일부의 반도체 패턴을 도시한 것일 뿐이고, 회로 소자층(DP-CL)은 평면 상에서 다른 영역에 배치된 반도체 패턴을 더 포함할 수 있다. 반도체 패턴은 화소들(PX, 도 3a 참조)에 걸쳐 특정한 규칙으로 배열될 수 있다.
반도체 패턴은 도핑 여부에 따라 전기적 성질이 다르다. 반도체 패턴은 도핑농도 및 전도율이 낮은 제1 영역(A1)과 상대적으로 도핑농도 및 전도율이 높은 제2 영역들(S1, D1)을 포함할 수 있다. 하나의 제2 영역(S1)이 제1 영역(A1)의 일측에 배치되고, 다른 하나의 제2 영역(D1)이 제1 영역(A1)의 타측에 배치될 수 있다. 제2 영역들(S1, D1)은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. P타입의 트랜지스터는 P형 도판트로 도핑된 도핑영역을 포함한다. 제1 영역(A1)은 비-도핑영역이거나, 제2 영역들(S1, D1) 대비 낮은 농도로 도핑될 수 있다.
제2 영역들(S1, D1) 각각은 실질적으로 전극 또는 신호 라인의 역할을 갖는다. 하나의 제2 영역(S1)이 트랜지스터(TR)의 소스에 해당하고 다른 하나의 제2 영역(D1)이 트랜지스터(TR)의 드레인에 해당할 수 있다. 도 3b에는 반도체 패턴으로부터 형성된 연결 신호 라인(SCL)의 일부분을 도시하였다. 별도로 도시하지 않았으나, 연결 신호 라인(SCL)은 평면상에서 트랜지스터(TR)의 드레인에 연결될 수 있다.
제1 절연층(10)은 버퍼층(BFL) 상에 배치될 수 있다. 제1 절연층(10)은 복수 개의 화소들(PX, 도 3a 참조)에 공통으로 중첩하며, 반도체 패턴을 커버한다. 제1 절연층(10)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(10)은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드, 실리콘 옥시나이트라이드, 지르코늄 옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 제1 절연층(10)뿐만 아니라 후술하는 회로 소자층(DP-CL)의 절연층은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다.
게이트(G1)는 제1 절연층(10) 상에 배치된다. 게이트(G1)는 금속 패턴의 일부분일 수 있다. 게이트(G1)는 제1 영역(A1)에 중첩한다. 반도체 패턴을 도핑하는 공정에서 게이트(G1)는 마스크로 기능할 수 있다.
제2 절연층(20)은 제1 절연층(10) 상에 배치되며, 게이트(G1)를 커버할 수 있다. 제2 절연층(20)은 화소들(PX, 도 3a 참조)에 공통으로 중첩한다. 상부전극(UE)은 제2 절연층(20) 상에 배치될 수 있다. 상부전극(UE)은 게이트(G1)와 중첩할 수 있다. 상부전극(UE)은 다층의 금속층을 포함할 수 있다. 본 발명의 일 실시예에서 상부전극(UE)은 생략될 수도 있다.
제3 절연층(30)은 제2 절연층(20) 상에 배치되며, 상부전극(UE)을 커버할 수 있다. 제1 연결전극(CNE1)은 제3 절연층(30) 상에 배치될 수 있다. 제1 연결전극(CNE1)은 제1 내지 제3 절연층들(10 내지 30)을 관통하는 컨택홀(CNT-1)을 통해 연결 신호 라인(SCL)에 접속될 수 있다.
제4 절연층(40)은 제3 절연층(30) 상에 배치되고, 제5 절연층(50)은 제4 절연층(40) 상에 배치될 수 있다. 제5 절연층(50)은 유기층일 수 있다. 제5 절연층(50)은 "제1 유기 절연층"으로 지칭될 수 있다.
제2 연결전극(CNE2)은 제5 절연층(50) 상에 배치될 수 있다. 제2 연결전극(CNE2)은 제4 및 제5 절연층들(40, 50)을 관통하는 컨택홀(CNT-2)을 통해 제1 연결전극(CNE1)에 접속될 수 있다.
제6 절연층(60)은 제5 절연층(50) 상에 배치되며, 제2 연결전극(CNE2)을 커버할 수 있다. 제6 절연층(60)은 유기층일 수 있다. 제6 절연층(60)은 "제2 유기 절연층"으로 지칭될 수 있다. 도 3a에서 설명한 벤딩 라인부분들(TL-B)은 제2 연결전극(CNE2)과 동일한 층 상에 배치될 수 있다.
표시 소자층(DP-OLED)은 발광소자(OLED) 및 화소 정의막(PDL)을 포함한다. 발광소자(OLED)는 제6 절연층(60) 상에 배치될 수 있다. 발광소자(OLED)는 하부전극(AE), 정공 제어층(HCL), 발광층(EML), 전자 제어층(ECL), 및 상부전극(CE)을 포함할 수 있다.
하부전극(AE)은 제6 절연층(60) 상에 배치될 수 있다. 하부전극(AE)은 제6 절연층(60)을 관통하는 컨택홀(CNT-3)을 통해 제2 연결전극(CNE2)에 연결된다.
화소 정의막(PDL)은 제6 절연층(60) 상에 배치될 수 있다. 화소 정의막(PDL)에는 발광 개구부(OP)가 정의되어, 화소 정의막(PDL)은 하부전극(AE)의 적어도 일부분을 노출시킨다. 화소 정의막(PDL)은 유기층일 수 있다.
도 3b에 도시된 것과 같이, 액티브영역(DP-AA)은 발광영역(PXA)과 발광영역(PXA)에 인접한 비발광영역(NPXA)을 포함할 수 있다. 본 실시예에서, 발광영역(PXA)은 발광 개구부(OP)에 의해 노출된 하부전극(AE)의 일부 영역에 대응하게 정의될 수 있다. 비발광영역(NPXA)은 발광영역(PXA)을 에워쌀 수 있다.
정공 제어층(HCL)은 발광영역(PXA)과 비발광영역(NPXA)에 공통으로 배치될 수 있다. 정공 제어층(HCL)은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다. 정공 제어층(HCL) 상에 발광층(EML)이 배치될 수 있다. 발광층(EML)은 발광 개구부(OP)에 대응하는 영역에 배치될 수 있다. 즉, 발광층(EML)은 화소들(PX, 도 3a 참조) 각각에 분리되어 형성될 수 있다.
발광층(EML) 상에 전자 제어층(ECL)이 배치될 수 있다. 전자 제어층(ECL)은 발광영역(PXA) 및 비발광영역(NPXA)에 공통으로 배치될 수 있다. 전자 제어층(ECL)은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 정공 제어층(HCL)과 전자 제어층(ECL)은 오픈 마스크를 이용하여 복수 개의 화소들(PX, 도 3a 참조)에 공통으로 형성될 수 있다.
상부전극(CE)은 전자 제어층(ECL) 상에 배치될 수 있다. 상부전극(CE)은 일체의 형상을 갖고, 복수 개의 화소들(PX, 도 3a 참조)에 공통적으로 배치될 수 있다.
박막 봉지층(TFE)은 표시 소자층(DP-OLED) 상에 배치되며, 복수 개의 박막들을 포함할 수 있다. 일 실시예에 따르면, 박막 봉지층(TFE)은 제1 봉지 무기층(IOL1), 제1 봉지 무기층(IOL1) 상에 배치된 봉지 유기층(OL), 및 봉지 유기층(OL) 상에 배치된 제2 봉지 무기층(IOL2)을 포함할 수 있다. 제1 봉지 무기층(IOL1) 및 제2 봉지 무기층(IOL2)은 수분/산소로부터 표시 소자층(DP-OLED)을 보호하고, 봉지 유기층(OL)은 먼지 입자와 같은 이물질로부터 표시 소자층(DP-OLED)을 보호할 수 있다.
도 4a는 본 발명의 일 실시예에 따른 표시모듈의 단면도이다. 도 4b는 본 발명의 일 실시예에 따른 입력센서의 평면도이다. 도 1 내지 도 3b에서 설명한 구성과 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.
도 4a를 참조하면, 표시모듈(DM)은 표시패널(DP) 및 표시패널(DP) 상에 배치된 입력센서(ISL)를 포함할 수 있다. 입력센서(ISL)는 박막 봉지층(TFE) 상에 배치될 수 있다. 입력센서(ISL)는 제1 감지 절연층(TIL1), 제1 감지 도전층(TML1), 제2 감지 절연층(TIL2), 및 제2 감지 도전층(TML2)을 포함할 수 있다.
제1 감지 절연층(TIL1)은 박막 봉지층(TFE) 상에 직접 배치될 수 있다. 일 실시예에 따르면, 제1 감지 절연층(TIL1)은 제2 봉지 무기층(IOL2, 도 3b 참조) 상에 배치될 수 있다. 제2 감지 절연층(TIL2)은 제1 감지 절연층(TIL1) 상에 배치될 수 있다. 한편, 입력센서(ISL)의 일 실시예에 따라 제1 감지 절연층(TIL1)은 생략될 수 있다.
제1 및 제2 감지 절연층들(TIL1, TIL2) 각각은 무기막 또는 유기막을 포함할 수 있다. 일 실시예에서, 제1 감지 절연층(TIL1)은 무기물로 이루어진 무기막을 포함할 수 있다. 무기막은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드 실리콘 옥시나이트라이드, 지르코늄 옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 제2 감지 절연층(TIL2)은 유기물로 이루어진 유기막을 포함할 수 있다. 유기막은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 및 페릴렌계 수지 중 적어도 하나를 포함할 수 있다.
제1 감지 도전층(TML1)은 제1 감지 절연층(TIL1) 상에 배치되고, 제2 감지 절연층(TIL2)에 의해 커버될 수 있다. 제2 감지 도전층(TML2)은 제2 감지 절연층(TIL2) 상에 배치될 수 있다. 본 실시예에서, 제2 감지 도전층(TML2)은 입력센서(ISL)의 최상부에 배치될 수 있다.
제1 및 제2 감지 도전층들(TML1, TML2) 각각은 단층 구조를 갖거나, 다층 구조를 가질 수 있다. 다층 구조의 도전층은 투명 도전층 및 금속층의 조합으로 이루어질 수 있다. 다층 구조의 도전층은 서로 다른 금속을 포함하는 금속층들을 포함할 수 있다.
제1 및 제2 감지 도전층들(TML1, TML2) 각각은 투명 도전층으로 인듐 주석 산화물(ITO, indium tin oxide), 인듐 아연 산화물(IZO, indium zinc oxide), 아연 산화물(ZnO, zinc oxide), 인듐 주석 아연 산화물(ITZO, indium tin zinc oxide), 폴리에틸렌디옥시티오펜(PEDOT, polyethylenedioxythiophene), 금속 나노 와이어, 및 그래핀 중 적어도 하나를 포함할 수 있다. 제1 및 제2 감지 도전층들(TML1, TML2) 각각은 금속층으로 몰리브덴(Mo), 은(Ag), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 및 이들의 합금을 포함할 수 있다.
예를 들어, 제1 및 제2 감지 도전층들(TML1, TML2) 각각은 티타늄/알루미늄/티타늄으로 구성된 3층 구조를 가질 수 있다. 상대적으로 내구성이 높고 반사율이 낮은 금속을 도전층의 외층에 적용할 수 있고, 전기 전도율이 높은 금속을 도전층의 내층에 적용할 수 있다.
도 4b를 참조하면, 입력센서(ISL)는 액티브영역(IS-AA) 및 액티브영역(IS-AA)에 인접한 주변영역(IS-NAA)으로 구분될 수 있다. 입력센서(ISL)의 액티브영역(IS-AA) 및 주변영역(IS-NAA)은 각각 표시패널(DP, 도 3a 참조)의 액티브영역(DP-AA, 도 3a 참조) 및 주변영역(DP-NAA, 도 3a 참조)과 대응될 수 있다. 도 4b에는 설명의 편의를 위해 표시패널(DP, 도 3a 참조)의 제1 비벤딩영역(NBA1), 벤딩영역(BA), 및 제2 비벤딩영역(NBA2)을 표시하였다.
일 실시예에 따르면, 입력센서(ISL)는 복수의 감지 전극들(TE1, TE2) 및 감지 전극들(TE1, TE2)에 각각 연결되는 복수의 트레이스 배선들(TL)을 포함할 수 있다. 감지 전극들(TE1, TE2)은 제1 감지 전극들(TE1) 및 제2 감지 전극들(TE2)을 포함할 수 있다.
제1 감지 전극들(TE1)은 제1 방향(DR1)으로 연장되고, 제2 방향(DR2)을 따라 배열될 수 있다. 제1 감지 전극들(TE1)은 제1 감지 패턴들(SP1) 및 제1 도전 패턴들(BP1)을 포함할 수 있다. 제1 감지 패턴들(SP1)은 제1 방향(DR1)을 따라 배열될 수 있다. 적어도 하나의 제1 도전 패턴(BP1)은 서로 인접한 두 개의 제1 감지 패턴들(SP1)에 연결될 수 있고, "연결 패턴"으로 지칭될 수 있다.
제2 감지 전극들(TE2)은 제2 방향(DR2)으로 연장되고, 제1 방향(DR1)을 따라 배열될 수 있다. 제2 감지 전극들(TE2)은 제2 감지 패턴들(SP2) 및 제2 도전 패턴들(BP2)을 포함할 수 있다. 제2 감지 패턴들(SP2)은 제2 방향(DR2)을 따라 배열될 수 있다. 적어도 하나의 제2 도전 패턴(BP2)은 서로 인접한 두 개의 제2 감지 패턴들(SP2) 사이에 배치될 수 있다. 일 실시예에 따르면, 제2 감지 패턴들(SP2) 및 제2 도전 패턴들(BP2)은 동일 공정에 의해 패터닝 되는 일체 형상의 패턴일 수 있다.
일 실시예에 따르면, 제1 감지 패턴들(SP1), 제2 감지 패턴들(SP2), 및 제2 도전 패턴들(BP2)은 도 4a에서 설명한 제1 감지 도전층(TML1)에 포함될 수 있다. 즉, 제1 감지 패턴들(SP1), 제2 감지 패턴들(SP2), 및 제2 도전 패턴들(BP2)은 제1 감지 절연층(TIL1)에 배치되고, 제2 감지 절연층(TIL2)에 의해 커버될 수 있다. 제1 도전 패턴들(BP1)은 도 4a에서 설명한 제2 감지 도전층(TML2)에 포함될 수 있다. 즉, 제1 도전 패턴들(BP1)은 제2 감지 절연층(TIL2)에 배치되어, 입력센서(ISL)의 최상부에 배치될 수 있다.
본 발명에 따르면, 입력센서(ISL)는 제2 감지 도전층(TML2)을 커버하는 별도의 절연층을 형성하기 위한 마스크 공정을 생략함으로써, 표시모듈(DM)의 제조 공정을 단순화 할 수 있고, 원가가 절감된 표시모듈(DM)이 제공될 수 있다.
다만, 제2 감지 도전층(TML2)이 절연층에 의해 커버되지 않음에 따라, 외부의 충격 또는 외부로부터 유입된 이물에 의해 손상될 가능성이 높아질 수 있으나, 본 발명에 따라, 제1 감지 패턴들(SP1) 및 제2 감지 전극들(TE2)을 제1 감지 절연층(TIL1)에 배치하고 제1 도전 패턴들(BP1)을 제2 감지 절연층(TIL2)에 배치함으로써, 감지 전극들(TE1, TE2)의 손상을 최소화할 수 있다. 이때, 단면 상에서, 제1 감지 패턴들(SP1), 제2 감지 패턴들(SP2), 및 제2 도전 패턴들(BP2) 각각의 두께는 제1 도전 패턴들(BP1) 각각의 두께보다 두꺼울 수 있다.
트레이스 배선들(TL)은 감지 전극들(TE1, TE2)로부터 각각 연장될 수 있다. 트레이스 배선들(TL)은 감지 전극들(TE1, TE2)과 감지 패드들(ISL-PD1, ISL-PD2)을 각각 전기적으로 연결시킬 수 있다. 이를 통해, 감지 전극들(TE1, TE2)은 연성 회로기판(CF, 도 2 참조)을 통해 메인 회로기판(MB, 도 2 참조)과 전기적으로 연결될 수 있다.
트레이스 배선들(TL) 각각은 제1 비벤딩영역(NBA1)에서 제1 및 제2 감지 절연층들(TIL1, TIL2, 도 4a 참조) 중 어느 하나에 배치되는 상측 부분, 벤딩영역(BA)에서 표시패널(DP, 도 3a 참조)의 절연층들 중 어느 하나에 배치되는 연결 부분, 및 제2 비벤딩영역(NBA2)에서 제1 및 제2 감지 절연층들(TIL1, TIL2, 도 4a 참조) 중 어느 하나에 배치되는 하측 부분을 포함할 수 있다.
도 4b에는 상측 부분 및 하측 부분은 실선으로 도시하고, 연결 부분은 점선으로 도시하였다. 도 4b의 연결 부분은 도 3a에서 전술한 벤딩 라인부분들(TL-B)과 대응될 수 있다.
상측 부분 및 연결 부분은 제1 비벤딩영역(NBA1)에서 제1 입력 컨택홀(CNT-I1)에 의해 연결되고, 연결 부분 및 하측 부분은 제2 비벤딩영역(NBA2)에서 제2 입력 컨택홀(CNT-I2)에 의해 연결될 수 있다.
일 실시예에 따르면, 트레이스 배선들(TL)은 제1 내지 제4 그룹 배선들(TL-1, TL-2, TL-3, TL-4)을 포함할 수 있다.
제1 그룹 배선들(TL-1)은 제2 감지 전극들(TE2) 일부의 일단들에 각각 전기적으로 연결될 수 있다. 제2 그룹 배선들(TL-2)은 제2 감지 전극들(TE2)의 나머지 일부의 타단들에 각각 전기적으로 연결될 수 있다.
예를 들어, 제1 그룹 배선들(TL-1)은 제2 감지 전극들(TE2) 중 좌측 하단에 배치된 제2 감지 전극들의 일단에 전기적으로 연결되고, 제2 그룹 배선들(TL-2)은 제2 감지 전극들(TE2) 중 우측 상단에 배치된 제2 감지 전극들의 타단에 전기적으로 연결될 수 있다.
제3 그룹 배선들(TL-3)은 제1 감지 전극들(TE1) 일부의 일단들에 각각 전기적으로 연결될 수 있다. 제4 그룹 배선들(TL-4)은 제1 감지 전극들(TE1)의 나머지 일부의 일단들에 각각 전기적으로 연결될 수 있다. 제3 및 제4 그룹 배선들(TL-3, TL-4)이 전기적으로 연결된 제1 감지 전극들(TE1)의 일단들은 벤딩영역(BA)에 인접한 부분일 수 있다.
예를 들어, 제3 그룹 배선들(TL-3)은 제1 감지 전극들(TE1) 중 좌측에 배치된 제1 감지 전극들의 일단에 전기적으로 연결되고, 제4 그룹 배선들(TL-4)은 제1 감지 전극들(TE1) 중 우측에 배치된 제1 감지 전극들의 일단에 전기적으로 연결될 수 있다.
제1 내지 제4 그룹 배선들(TL-1, TL-2, TL-3, TL-4) 각각의 상측 부분은 제1 비벤딩영역(NBA1)에서 감지 전극들(TE1, TE2) 중 대응되는 감지 전극으로부터 벤딩영역(BA)과 가까워지도록 연장될 수 있다.
예를 들어, 제1 및 제3 그룹 배선들(TL-1, TL-3) 각각의 상측 부분은 감지 전극들(TE1, TE2)과 댐 패턴들(DMP1, DMP2) 사이에서 제1 비벤딩영역(NBA1)의 좌측 엣지와 인접한 좌측 부분에 배치될 수 있다. 제2 및 제4 그룹 배선들(TL-2, TL-4) 각각의 상측 부분은 감지 전극들(TE1, TE2)과 댐 패턴들(DMP1, DMP2) 사이에서 제1 비벤딩영역(NBA1)의 우측 엣지와 인접한 우측 부분에 배치될 수 있다. 제1 내지 제4 그룹 배선들(TL-1, TL-2, TL-3, TL-4) 각각의 상측 부분은 평면 상에서 감지 전극들(TE1, TE2)과 댐 패턴들(DMP1, DMP2) 사이에서부터 벤딩영역(BA)과 가까워지는 제1 방향(DR1)으로 연장될 수 있다.
제1 내지 제4 그룹 배선들(TL-1, TL-2, TL-3, TL-4) 각각의 하측 부분은 감지 패드들(ISL-PD1, ISL-PD2) 중 대응되는 감지 패드에 연결될 수 있다. 예를 들어, 제1 및 제3 그룹 배선들(TL-1, TL-3) 각각의 하측 부분은 제1 감지 패드들(ISL-PD1) 중 대응되는 제1 감지 패드에 전기적으로 연결되고, 제2 및 제4 그룹 배선들(TL-2, TL-4) 각각의 하측 부분은 제2 감지 패드들(ISL-PD2) 중 대응되는 제2 감지 패드에 전기적으로 연결될 수 있다.
제1 내지 제4 그룹 배선들(TL-1, TL-2, TL-3, TL-4) 각각의 하측 부분은 제3 입력 컨택홀(CNT-I3)에 의해 대응되는 감지 패드에 연결될 수 있다.
일 실시예에서, 제1 내지 제4 그룹 배선들(TL-1, TL-2, TL-3, TL-4) 각각의 하측 부분은 제1 방향(DR1)으로 연장된 부분 및 제1 방향(DR1)의 사선 방향으로 연장된 부분을 포함할 수 있다. 트레이스 배선들(TL)의 자세한 형상은 후술한다.
도 5는 도 4b의 PP' 영역을 확대한 본 발명의 일 실시예에 따른 표시모듈의 일부 구성의 평면도이다. 도 6a는 도 5의 I-I'을 따라 절단한 본 발명의 일 실시예에 따른 표시모듈의 단면도이다. 도 6b는 도 5의 II-II'을 따라 절단한 본 발명의 일 실시예에 따른 표시모듈의 단면도이다.
도 5에는 도 4b에 도시한 트레이스 배선들(TL) 중 제1 그룹 배선들(TL-1)의 일부를 도시한 것이다. 도 5는 제1 그룹 배선들(TL-1)만을 예시적으로 도시한 것으로, 이하, 제1 그룹 배선들(TL-1)에 대한 설명은 제2 내지 제4 그룹 배선들(TL-2, TL-3, TL-4, 도 4b 참조)에도 동일/유사하게 적용될 수 있다. 도 6a는 제1 비벤딩영역(NBA1)의 주변영역(NAA)에 해당하는 표시모듈(DM)의 단면을 도시한 것이며, 도 6b는 제1 비벤딩영역(NBA1)의 주변영역(NAA) 일부, 벤딩영역(BA), 및 제2 비벤딩영역(NBA2)에 해당하는 표시모듈(DM)의 단면을 도시한 것이다. 이하, 도 5 내지 도 6b를 참조하여, 주변영역(NAA)에서의 표시모듈(DM)의 적층구조 및 트레이스 배선들(TL)의 구성 및 형상을 자세히 설명한다.
우선, 도 6a 및 도 6b를 참조하면, 표시패널(DP)의 베이스층(BL), 버퍼층(BFL), 및 제1 내지 제5 절연층들(10 내지 50)은 제1 비벤딩영역(NBA1)의 주변영역(NAA) 및 제2 비벤딩영역(NBA2) 내에 전체적으로 배치될 수 있다. 유기 물질을 포함하는 제5 절연층(50)은 벤딩영역(BA)에 배치될 수 있는 반면, 무기 물질을 포함하는 버퍼층(BFL) 및 제1 내지 제4 절연층들(10 내지 40)은 벤딩영역(BA)에서 미-배치될 수 있다.
버퍼층(BFL) 및 제1 내지 제4 절연층들(10 내지 40)에는 벤딩영역(BA) 내에서 벤딩 개구부(OP-BA)가 정의될 수 있다. 버퍼층(BFL) 및 제1 내지 제4 절연층들(10 내지 40)을 적층시킨 후 식각 공정을 통해 벤딩 개구부(OP-BA)를 형성할 수 있다. 이에 따라, 벤딩 개구부(OP-BA)의 내측에 제5 절연층(50)의 일부분이 배치될 수 있다.
일 실시예에 따르면, 표시패널(DP)의 제6 절연층(60), 화소 정의막(PDL), 및 봉지 유기층(OL)은 제1 비벤딩영역(NBA1)의 주변영역(NAA)의 일부, 벤딩영역(BA), 및 제2 비벤딩영역(NBA2)에서 미-배치될 수 있다. 제1 및 제2 봉지 무기층들(IOL1, IOL2)은 제1 비벤딩영역(NBA1)의 주변영역(NAA) 중 봉지 유기층(OL)이 미-배치되는 영역에서 서로 접촉할 수 있고, 봉지 유기층(OL)을 밀봉시킬 수 있다. 제1 봉지 무기층(IOL1)의 일부는 제5 절연층(50)과 접촉할 수 있다.
본 실시예에서, 표시패널(DP)은 댐 패턴들(DMP1, DMP2) 및 절연 패턴(ISP)을 포함할 수 있다.
댐 패턴들(DMP1, DMP2)은 제6 절연층(60)과 동일 공정으로 형성될 수 있다. 즉, 댐 패턴들(DMP1, DMP2)은 제5 절연층(50) 상에 배치되며 제6 절연층(60)과 동일 물질을 포함할 수 있다.
다만, 이에 한정되지 않으며, 제5 절연층(50)이 제6 절연층(60)과 유사하게 제1 비벤딩영역(NBA1)에만 배치될 수 있고, 이때, 댐 패턴들(DMP1, DMP2)은 제5 절연층(50)과 동일 공정에 의해 형성되어, 제5 절연층(50)과 동일 물질을 포함할 수도 있다. 또는, 제6 절연층(60)이 제1 비벤딩영역(NBA1)의 주변영역(NAA)의 전체에 배치될 수 있고, 이때, 댐 패턴들(DMP1, DMP2)은 화소 정의막(PDL)과 동일 공정에 의해 형성되어, 화소 정의막(PDL)과 동일 물질을 포함할 수도 있다.
도 6a에는 댐 패턴들(DMP1, DMP2) 각각이 단일층을 이루는 것을 예시적으로 도시하였으나, 이에 한정되지 않으며, 댐 패턴들(DMP1, DMP2) 각각은 제5 및 제6 절연층들(50, 60)과 화소 정의막(PDL) 중 적어도 두 개와 동일 공정에 형성되는 다층 구조를 가질 수 있다.
댐 패턴들(DMP1, DMP2) 각각은 단면 상에서 사다리꼴 형상일 수 있다. 댐 패턴들(DMP1, DMP2)은 제5 절연층(50)에 접촉하는 하면, 이에 대향되는 상면, 및 하면과 상면을 연결하며 경사진 측면을 포함할 수 있다.
절연 패턴(ISP)은 제1 비벤딩영역(NBA1)의 주변영역(NAA)으로부터 제2 비벤딩영역(NBA2)까지 연장되어 배치될 수 있다. 절연 패턴(ISP)은 벤딩영역(BA) 전체에 배치될 수 있다. 절연 패턴(ISP)은 댐 패턴들(DMP1, DMP2)을 사이에 두고 제6 절연층(60)과 제1 방향(DR1)으로 이격될 수 있다.
절연 패턴(ISP)은 제6 절연층(60)과 동일 공정으로 형성될 수 있다. 즉, 절연 패턴(ISP)은 제5 절연층(50) 상에 배치되며 제6 절연층(60)과 동일 물질을 포함할 수 있다.
다만, 이에 한정되지 않으며, 제5 절연층(50)이 도 6a 및 도 6b에 도시한 제6 절연층(60)과 유사하게 제1 비벤딩영역(NBA1)에만 배치될 수 있고, 이때, 절연 패턴(ISP)은 제5 절연층(50)과 동일 공정에 의해 형성될 수도 있다. 또는, 제6 절연층(60)이 제1 비벤딩영역(NBA1)의 주변영역(DP-NAA) 전체에 배치될 수 있고, 이때, 절연 패턴(ISP)은 화소 정의막(PDL)과 동일 공정에 의해 형성될 수도 있다.
도 6a에는 절연 패턴(ISP)이 단일층을 이루는 것을 예시적으로 도시하였으나, 이에 한정되지 않으며, 절연 패턴(ISP)은 제5 및 제6 절연층들(50, 60)과 화소 정의막(PDL) 중 적어도 두 개와 동일 공정에 형성되어 다층 구조를 가질 수 있다.
제1 및 제2 봉지 무기층들(IOL1, IOL2)은 댐 패턴들(DMP1, DMP2) 전체 및 절연 패턴(ISP)의 일부와 중첩할 수 있다. 제1 및 제2 봉지 무기층들(IOL1, IOL2)은 벤딩영역(BA) 및 제2 비벤딩영역(NBA2)에 미-배치될 수 있다.
제1 감지 절연층(TIL1)은 제1 및 제2 비벤딩영역들(NBA1, NBA2)에 중첩하고, 벤딩영역(BA)에는 비-중첩할 수 있다. 제1 감지 절연층(TIL1) 중 제1 비벤딩영역(NBA1)의 주변영역(NAA)에 중첩하는 부분은 댐 패턴들(DMP1, DMP2)과 중첩하고, 절연 패턴(ISP)의 일부와 중첩할 수 있다. 일 실시예에 따르면, 제1 감지 절연층(TIL1)은 절연 패턴(ISP) 상에 배치된 제1 및 제2 봉지 무기층들(IOL1, IOL2)의 끝 단을 커버할 수 있다.
제2 감지 절연층(TIL2)은 제1 및 제2 비벤딩영역들(NBA1, NBA2) 및 벤딩영역(BA)에 중첩할 수 있다. 제2 감지 절연층(TIL2)은 댐 패턴들(DMP1, DMP2) 및 절연 패턴(ISP)과 중첩할 수 있다. 제2 감지 절연층(TIL2)은 제1 감지 절연층(TIL1)이 미-배치되는 영역에서 절연 패턴(ISP)과 접촉할 수 있다. 다만, 이에 한정되지 않으며, 제2 감지 절연층(TIL2)은 벤딩영역(BA)에 비-중첩할 수도 있다.
일 실시예에 따르면, 감지 패드들(ISL-PD1, ISL-PD2, 도 4b 참조)은 제4 절연층(40)에 배치될 수 있다. 다만, 이에 한정되지 않고, 감지 패드들(ISL-PD1, ISL-PD2, 도 4b 참조)은 제1 내지 제3 절연층들(10 내지 30) 중 어느 하나에 배치될 수도 있다. 도 3a에서 전술한 표시 패드들(DP-PD)은 감지 패드들(ISL-PD1, ISL-PD2, 도 4b 참조)과 동일 층 상에 배치될 수 있다.
감지 패드들(ISL-PD1, ISL-PD2, 도 4b 참조) 각각의 끝단 부분은 제5 절연층(50), 절연 패턴(ISP), 및 제2 감지 절연층(TIL2)으로부터 노출될 수 있다. 노출된 감지 패드의 끝단 부분에 연성 회로기판(CF, 도 2 참조)이 부착되어, 입력센서(ISL)는 메인 회로기판(MB, 도 2 참조)과 전기적으로 연결될 수 있다.
도 5를 함께 참조하면, 제1 그룹 배선들(TL-1)은 제1 및 제2 트레이스 배선들(TL1, TL2)을 포함할 수 있다. 본 실시예에서, 제1 및 제2 트레이스 배선들(TL1, TL2) 각각은 복수 개이며, 제1 및 제2 트레이스 배선들(TL1, TL2)은 서로 교번하여 배열될 수 있다.
제1 트레이스 배선(TL1)은 제1 라인부분(L1), 제2 라인부분(L2), 및 제1 브릿지(B1)를 포함할 수 있다.
도 5에서 제1 라인부분(L1) 및 제1 브릿지(B1)는 실선으로 도시하였으며, 도 4b에서 전술한 상측 부분에 포함될 수 있다. 도 5에는 평면 상에서 상측 부분 중 감지 전극들(TE1, TE2) 및 댐 패턴들(DMP1, DMP2) 사이에서부터 제1 방향(DR1)으로 연장된 부분을 확대하여 도시하였다. 도 5에서 제2 라인부분(L2)은 점선으로 도시하였다. 제2 라인부분(L2)은 도 4b에서 전술한 연결 부분에 포함될 수 있으며, 도 3a에서 전술한 벤딩 라인부분(TL-B)과 대응될 수 있다.
제1 라인부분(L1)은 제1 비벤딩영역(NBA1)에 중첩할 수 있다. 제1 라인부분(L1)은 도 4a에서 전술한 제1 감지 도전층(TML1)에 포함될 수 있다. 즉, 제1 라인부분(L1)은 제1 감지 절연층(TIL1)에 배치되며, 제2 감지 절연층(TIL2)에 의해 커버될 수 있다.
제2 라인부분(L2)은 제1 비벤딩영역(NBA1)의 주변영역(NAA)으로부터 제2 비벤딩영역(NBA2)까지 제1 방향(DR1)으로 연장되어, 벤딩영역(BA) 전체에 중첩할 수 있다. 제2 라인부분(L2)은 제5 절연층(50, 제1 유기 절연층)에 배치되며, 제6 절연층(60, 제2 유기 절연층)에 의해 커버될 수 있다. 제2 라인부분(L2)은 표시패널(DP)의 제2 연결전극(CNE2, 도 3b 참조)과 동일 층 상에 배치될 수 있다.
제1 브릿지(B1)는 제1 비벤딩영역(NBA1)에 중첩할 수 있다. 제1 브릿지(B1)는 벤딩영역(BA)에 인접한 제1 라인부분(L1)의 일단 및 제1 비벤딩영역(NBA1) 내에 배치된 제2 라인부분(L2)의 일단과 연결될 수 있다. 제1 브릿지(B1)는 도 4a에서 전술한 제2 감지 도전층(TML2)에 포함될 수 있다. 즉, 제1 브릿지(B1)는 제2 감지 절연층(TIL2)에 배치될 수 있다.
제1 브릿지(B1)는 제1 컨택홀(CNT1)에 의해 제1 라인부분(L1)과 연결될 수 있다. 제1 컨택홀(CNT1)은 제2 감지 절연층(TIL2)을 관통하여 정의될 수 있다.
제1 브릿지(B1)는 제2 컨택홀(CNT2)에 의해 제2 라인부분(L2)과 연결될 수 있다. 도 5에 도시한 제2 컨택홀(CNT2)은 도 3a 및 도 4b에 도시한 제1 입력 컨택홀(CNT-I1)과 대응될 수 있다. 제2 컨택홀(CNT2)은 제1 및 제2 감지 절연층들(TIL1, TIL2) 및 제6 절연층(60)을 관통하여 정의될 수 있다. 다만, 다른 일 실시예에 따르면, 제1 감지 절연층(TIL1)은 제2 컨택홀(CNT2)이 정의되는 영역에 미-배치될 수 있고, 이때, 제2 컨택홀(CNT2)은 제2 감지 절연층(TIL2) 및 제6 절연층(60)만을 관통하여 정의될 수도 있다.
제2 트레이스 배선(TL2)은 제3 라인부분(L3), 제4 라인부분(L4), 및 제2 브릿지(B2)를 포함할 수 있다.
도 5에서 제3 라인부분(L3) 및 제2 브릿지(B2)는 실선으로 도시하였으며, 도 4b에서 전술한 상측 부분에 포함될 수 있다. 도 5에서 제4 라인부분(L4)은 점선으로 도시하였으며, 도 4b에서 전술한 연결 부분에 포함될 수 있다. 또한, 제4 라인부분(L4)은 도 3a에서 전술한 벤딩 라인부분(TL-B)과 대응될 수 있다.
제3 라인부분(L3)은 제1 비벤딩영역(NBA1)에 중첩할 수 있다. 제3 라인부분(L3)은 도 4a에서 전술한 제1 감지 도전층(TML1)에 포함될 수 있다. 즉, 제3 라인부분(L3)은 제1 감지 절연층(TIL1)에 배치되며, 제2 감지 절연층(TIL2)에 의해 커버될 수 있다.
제4 라인부분(L4)은 제1 비벤딩영역(NBA1)으로부터 제2 비벤딩영역(NBA2)까지 제1 방향(DR1)으로 연장되어, 벤딩영역(BA) 전체에 중첩할 수 있다. 제4 라인부분(L4)은 제5 절연층(50, 제1 유기 절연층)에 배치되며, 제6 절연층(60, 제2 유기 절연층)에 의해 커버될 수 있다. 제4 라인부분(L4)은 표시패널(DP)의 제2 연결전극(CNE2, 도 3b 참조)과 동일 층 상에 배치될 수 있다.
제2 브릿지(B2)는 제1 비벤딩영역(NBA1)에 중첩할 수 있다. 제2 브릿지(B2)는 벤딩영역(BA)에 인접한 제3 라인부분(L3)의 일단 및 제1 비벤딩영역(NBA1) 내에 배치된 제4 라인부분(L4)의 일단과 연결될 수 있다. 제2 브릿지(B2)는 도 4a에서 전술한 제2 감지 도전층(TML2)에 포함될 수 있다. 즉, 제2 브릿지(B2)는 제2 감지 절연층(TIL2)에 배치될 수 있다.
제2 브릿지(B2)는 제2 감지 절연층(TIL2)에 정의된 제1 컨택홀(CNT1)에 의해 제3 라인부분(L3)과 연결될 수 있다. 제2 브릿지(B2)는 제1 및 제2 감지 절연층들(TIL1, TIL2) 및 제6 절연층(60)에 정의된 제2 컨택홀(CNT2)에 의해 제4 라인부분(L4)과 연결될 수 있다.
도 5에는 하나의 제1 라인부분(L1)과 제1 브릿지(B1)를 연결하는 제1 컨택홀(CNT1) 및 하나의 제2 라인부분(L2)과 제2 브릿지(B2)를 연결하는 제1 컨택홀(CNT1)은 각각 두 개인 것을 예시적으로 도시하였다. 다만, 제1 컨택홀(CNT1)의 개수는 어느 하나의 실시예로 한정되는 것은 아니다.
제1 및 제3 라인부분들(L1, L3) 각각은 보상영역들(CA) 및 노멀영역들(NA)을 포함할 수 있다. 보상영역들(CA)은 평면 상에서 제1 및 제3 라인부분들(L1, L3) 중 댐 패턴들(DMP1, DMP2)과 각각 중첩하는 영역들이며, 노멀영역들(NA)은 보상영역들(CA)을 제외한 나머지 영역들일 수 있다.
제1 및 제3 라인부분들(L1, L3)을 형성하는 과정에서, 제1 및 제3 라인부분들(L1, L3) 각각의 초기에 제공된 물질(예를 들어, 증착 공정에 의해 제공된 증착 물질)은 보상영역들(CA)에서 경사진 댐 패턴(DMP1, DMP2)의 측면을 따라 흘러내려 노멀영역들(NA)에 비해 얇게 적층될 수 있다. 본 실시예에 따르면, 평면 상에서 보상영역들(CA) 각각의 제2 방향(DR2)에서의 폭을 노멀영역들(NA) 각각의 제2 방향(DR2)에서의 폭보다 넓게 제공함으로써, 상호 커패시턴스 값의 편차를 완화할 수 있고, 센싱 신뢰도를 개선시킬 수 있다.
본 발명에 따르면, 제1 및 제2 라인부분들(L1, L2)은 제1 브릿지(B1)를 통해 전기적으로 연결되고, 제3 및 제4 라인부분들(L3, L4)은 제2 브릿지(B2)를 통해 전기적으로 연결될 수 있다. 본 발명과 달리, 제1 라인부분(L1)을 제2 라인부분(L2)에 직접 연결하고 제3 라인부분(L3)을 제4 라인부분(L4)에 직접 연결하는 경우, 제1 감지 절연층(TIL1)을 관통하는 컨택홀을 형성하기 위해 별도의 마스크를 필요로 하게 된다.
반면, 본 발명에서는, 제1 브릿지(B1) 및 제1 라인부분(L1)과 제2 브릿지(B2) 및 제3 라인부분(L3)을 각각 연결하는 제1 컨택홀들(CNT1) 및 제1 브릿지(B1) 및 제2 라인부분(L2)과 제2 브릿지(B2) 및 제4 라인부분(L4)을 각각 연결하는 제2 컨택홀들(CNT2)은 모두, 액티브영역(IS-AA, 도 4b 참조)에서 인접한 제1 감지 패턴들(SP1, 도 4b 참조) 및 제1 도전 패턴들(BP1, 도 4b 참조)을 연결하기 위한 컨택홀들과 동일 마스크를 사용하여 동일 공정으로 형성할 수 있다. 이에 따라, 제1 및 제2 라인부분들(L1, L2)과 제3 및 제4 라인부분들(L3, L4)을 전기적으로 연결하기 위하여 별도의 마스크를 더 사용하지 않을 수 있다. 따라서, 표시모듈(DM)의 공정이 단순화되어, 원가가 절감된 표시장치(DD, 도 1 참조)가 제공될 수 있다.
평면 상에서, 제1 브릿지(B1)의 제2 방향(DR2)에서의 폭은 제1 및 제2 라인부분들(L1, L2) 각각의 제2 방향(DR2)에서의 폭보다 넓을 수 있다. 제2 브릿지(B2)의 제2 방향(DR2)에서의 폭은 제3 및 제4 라인부분들(L3, L4) 각각의 제2 방향(DR2)에서의 폭보다 넓을 수 있다. 이에 따라, 제1 내지 제4 라인부분들(L1, L2, L3, L4)의 배열 또는 제1 및 제2 브릿지들(B1, B2)의 배열에 공정상 오차가 발생하더라도, 컨택 불량이 발생하지 않을 수 있다.
일 실시예에 따르면, 제1 및 제2 브릿지들(B1, B2) 각각은 제1 방향(DR1)으로 연장될 수 있다. 제1 및 제2 브릿지들(B1, B2) 각각은 평면 상에서 제1 방향(DR1)으로 연장된 장변들 및 제2 방향(DR2)으로 연장된 단변들을 포함하는 직사각 형상일 수 있다. 다만, 이에 한정되지 않고, 제1 및 제2 브릿지들(B1, B2)의 형상은 제1 및 제2 라인부분들(L1, L2)과 제3 및 제4 라인부분들(L3, L4)을 전기적으로 연결시킬 수 있는 형태라면, 어느 하나의 실시예로 한정되는 것은 아니다.
본 발명에 따르면, 제2 방향(DR2)에서 바라볼 때, 제1 및 제2 브릿지들(B1, B2)은 서로 비-중첩할 수 있다. 평면 상에서, 제1 브릿지(B1)의 벤딩영역(BA)으로부터 이격된 거리(d1-1)는 제2 브릿지(B2)의 벤딩영역(BA)으로부터 이격된 거리(d2-1)보다 클 수 있다.
제2 감지 도전층(TML2, 도 4a 참조)이 최상부에 배치됨에 따라, 제2 감지 도전층(TML2, 도 4a 참조)을 형성하는 과정에서, 제2 감지 절연층(TIL2) 내에 잔존하는 수분에 의해 TiO2 잔막이 제2 감지 절연층(TIL2) 상에 형성될 수 있고, 제2 감지 도전층(TML2, 도 4a 참조)을 형성하는 과정에서 제공된 금속 입자 또는 타 공정에서 제공된 금속 입자가 제2 감지 절연층(TIL2) 상에 잔존할 수 있다. 제1 및 제2 브릿지들(B1, B2)이 제2 방향(DR2)으로 정렬되어 나열되는 경우, 제1 및 제2 브릿지들(B1, B2) 사이에 형성된 TiO2 잔막 또는 금속 입자들은 제1 및 제2 브릿지들(B1, B2) 간에 쇼트를 발생시킬 수 있다.
반면, 본 발명에 따르면, 제2 방향(DR2)에서 볼 때, 제1 및 제2 브릿지들(B1, B2)을 서로 이격 시키고, 벤딩영역(BA)으로부터 제1 및 제2 브릿지들(B1, B2) 사이의 이격 거리를 서로 다르게 배치시킴에 따라, 금속 입자들 또는 TiO2 잔막이 형성되더라도 인접한 제1 및 제2 브릿지들(B1, B2) 간에 쇼트가 발생하는 것을 방지할 수 있다. 이에 따라, 센싱 신뢰도가 개선된 표시장치(DD, 도 1 참조)를 제공할 수 있다.
비교 실시예에 따르면, 제1 및 제2 브릿지들이 제2 방향(DR2)으로 일렬로 정렬될 수 있고, 제1 및 제2 브릿지들 사이의 제2 방향(DR2)에 대한 이격 거리는 1 마이크로미터 이상 20 마이크로미터 이하일 수 있다. 반면, 본 실시예에 따르면, 제1 및 제2 브릿지들(B1, B2) 사이의 제2 방향(DR2)에 대한 이격 거리는 5 마이크로미터 이상 100 마이크로미터 이하일 수 있다. 예를 들어, 본 실시예에 따른 제1 및 제2 브릿지들(B1, B2) 사이의 제2 방향(DR2)에 대한 이격 거리는 비교 실시예에 따른 제1 및 제2 브릿지들 사이의 제2 방향(DR2)에 대한 이격 거리보다 약 5배 커질 수 있다.
제1 트레이스 배선(TL1)은 제2 비벤딩영역(NBA2)에 중첩하는 제5 라인부분(L5), 제3 브릿지(B3), 및 제4 브릿지(B4)를 포함하고, 제2 트레이스 배선(TL2)은 제2 비벤딩영역(NBA2)에 중첩하는 제6 라인부분(L6), 제5 브릿지(B5), 및 제6 브릿지(B6)를 포함할 수 있다. 제5 및 제6 라인부분들(L5, L6) 및 제3 내지 제6 브릿지들(B3 내지 B6)은 도 4b에서 전술한 하측 부분에 포함될 수 있다.
제5 라인부분(L5)은 제2 라인부분(L2)과 전기적으로 연결되고, 제6 라인부분(L6)은 제4 라인부분(L4)과 전기적으로 연결될 수 있다. 제5 및 제6 라인부분들(L5, L6) 각각은 감지 패드들(ISL-PD1) 중 대응되는 감지 패드와 전기적으로 연결될 수 있다.
제1 트레이스 배선(TL1)의 제5 라인부분(L5)은 제2 라인부분(L2) 및 감지 패드들(ISL-PD1) 중 대응되는 감지 패드(ISL-PD1)와 전기적으로 연결될 수 있다. 제5 라인부분(L5)은 도 4a에서 전술한 제1 감지 도전층(TML1)에 포함될 수 있다. 즉, 제5 라인부분(L5)은 제1 감지 절연층(TIL1)에 배치될 수 있다.
일 실시예에서, 제5 라인부분(L5)은 제1 내지 제3 부분들(P1, P2, P3)을 포함할 수 있다.
제1 부분(P1)의 일단은 제2 라인부분(L2)과 인접한 제5 라인부분(L5)의 일단과 대응될 수 있다. 제1 부분(P1)은 제1 방향(DR1)으로 연장될 수 있다. 제2 부분(P2)의 일단은 대응되는 감지 패드(ISL-PD1)와 인접한 제5 라인부분(L5)의 타단과 대응될 수 있다. 제2 부분(P2)은 제1 방향(DR1)으로 연장될 수 있다.
제3 부분(P3)은 제1 및 제2 부분들(P1, P2) 사이에 배치될 수 있다. 제3 부분(P3)은 제1 부분(P1)의 타단으로부터 제2 부분(P2)의 타단까지 연장될 수 있다. 일 실시예에서, 제3 부분(P3)은 제1 방향(DR1)의 사선 방향으로 연장될 수 있다.
제2 트레이스 배선(TL2)의 제6 라인부분(L6)은 제4 라인부분(L4) 및 감지 패드들(ISL-PD1) 중 대응되는 감지 패드(ISL-PD1)와 전기적으로 연결될 수 있다. 제6 라인부분(L6)은 도 4a에서 전술한 제1 감지 도전층(TML1)에 포함될 수 있다. 즉, 제6 라인부분(L6)은 제1 감지 절연층(TIL1)에 배치될 수 있다.
일 실시예에서, 제6 라인부분(L6)은 제4 내지 제6 부분들(P4, P5, P6)을 포함할 수 있다.
제4 부분(P4)의 일단은 제4 라인부분(L4)과 인접한 제6 라인부분(L6)의 일단과 대응될 수 있다. 제4 부분(P4)은 제1 방향(DR1)으로 연장될 수 있다. 제5 부분(P5)의 일단은 대응되는 감지 패드(ISL-PD1)와 인접한 제6 라인부분(L6)의 타단과 대응될 수 있다. 제5 부분(P5)은 제1 방향(DR1)으로 연장될 수 있다.
제6 부분(P6)은 제4 및 제5 부분들(P4, P5) 사이에 배치될 수 있다. 제6 부분(P6)은 제4 부분(P4)의 타단으로부터 제5 부분(P5)의 타단까지 연장될 수 있다. 일 실시예에서, 제6 부분(P6)은 제1 방향(DR1)의 사선 방향으로 연장될 수 있다.
본 실시예에서, 제2 및 제5 부분들(P2, P5) 사이의 최소 이격 거리(d2-2)는 제1 및 제4 부분들(P1, P4) 사이의 최소 이격 거리(d1-2) 및 제3 및 제6 부분들(P3, P6) 사이의 최소 이격 거리(d3-2)보다 클 수 있다. 사선 방향으로 연장된 제3 및 제6 부분들(P3, P6)을 포함함으로써, 감지 패드들(ISL-PD1)과 연결되는 제2 및 제5 부분들(P2, P5) 사이의 최소 이격 거리를 증가시킬 수 있다.
하측 부분 중 감지 패드들(ISL-PD1)과 인접한 제2 및 제5 부분들(P2, P5)에서만 최소 이격 거리(d2-2)를 증가시킴에 따라, 하측 부분 중 제2 및 제5 부분들(P2, P5)을 제외한 나머지 영역들, 상측 부분, 및 연결 부분에서는 트레이스 배선들(TL)이 배치되는 영역을 최소화할 수 있다. 이에 따라, 타 부품 간의 간섭을 줄임으로써, 타 부품의 제작 자유도가 증가할 수 있다.
제1 트레이스 배선(TL1)의 제3 브릿지(B3)는 제2 비벤딩영역(NBA2)에 배치된 제2 라인부분(L2)의 타단 및 제5 라인부분(L5)의 일단(즉, 제1 부분(P1)의 일단)과 연결될 수 있다. 제3 브릿지(B3)는 도 4a에서 전술한 제2 감지 도전층(TML2)에 포함될 수 있다. 즉, 제3 브릿지(B3)는 제2 감지 절연층(TIL2)에 배치될 수 있다.
제3 브릿지(B3)는 제3 컨택홀(CNT3)에 의해 제2 라인부분(L2)과 연결될 수 있다. 제3 컨택홀(CNT3)은 제2 감지 절연층(TIL2)을 관통하여 정의될 수 있다.
제3 브릿지(B3)는 제4 컨택홀(CNT4)에 의해 제5 라인부분(L5)과 연결될 수 있다. 제4 컨택홀(CNT4)은 제1 및 제2 감지 절연층들(TIL1, TIL2) 및 제6 절연층(60)을 관통하여 정의될 수 있다. 다만, 다른 일 실시예에 따르면, 제1 감지 절연층(TIL1)은 제4 컨택홀(CNT4)이 정의되는 영역에서 미-배치될 수 있고, 이때, 제4 컨택홀(CNT4)은 제2 감지 절연층(TIL2) 및 제6 절연층(60)만을 관통하여 정의될 수도 있다.
제2 트레이스 배선(TL2)의 제4 브릿지(B4)는 제2 비벤딩영역(NBA2)에 배치된 제4 라인부분(L4)의 타단 및 제6 라인부분(L5)의 일단(즉, 제4 부분(P4)의 일단)과 연결될 수 있다. 제4 브릿지(B4)는 도 4a에서 전술한 제2 감지 도전층(TML2)에 포함될 수 있다. 즉, 제4 브릿지(B4)는 제2 감지 절연층(TIL2)에 배치될 수 있다.
제4 브릿지(B4)는 제2 감지 절연층(TIL2)에 정의된 제3 컨택홀(CNT3)에 의해 제4 라인부분(L4)과 연결될 수 있다. 제4 브릿지(B4)는 제1 및 제2 감지 절연층들(TIL1, TIL2) 및 제6 절연층(60)에 정의된 제4 컨택홀(CNT4)에 의해 제6 라인부분(L5)과 연결될 수 있다.
본 발명에 따르면, 제2 및 제5 라인부분들(L2, L5)을 전기적으로 연결하는 제3 브릿지(B3)를 포함함으로써, 제2 및 제5 라인부분들(L2, L5)을 직접 연결하는 컨택홀을 형성하기 위한 별도의 마스크를 더 사용하지 않을 수 있다. 또한, 제4 및 제6 라인부분들(L4, L6)을 전기적으로 연결하는 제4 브릿지(B4)를 포함함으로써, 제4 및 제6 라인부분들(L4, L6)을 직접 연결하는 컨택홀을 형성하기 위한 별도의 마스크를 더 사용하지 않을 수 있다. 따라서, 표시모듈(DM)의 공정이 단순화되어, 원가가 절감된 표시장치(DD, 도 1 참조)가 제공될 수 있다.
본 발명에 따르면, 제2 방향(DR2)에서 바라볼 때, 제3 및 제4 브릿지들(B3, B4)은 서로 비-중첩할 수 있다. 이에 따라, 제3 및 제4 브릿지들(B3, B4) 사이의 이격 거리를 증가시킴으로써, 제2 감지 절연층(TIL2) 상에 TiO2 잔막 또는 금속 입자들이 형성되더라도, 제3 및 제4 브릿지들(B3, B4) 간에 쇼트가 발생되는 것을 방지할 수 있다. 이에 따라, 센싱 신뢰도가 개선된 표시장치(DD, 도 1 참조)를 제공할 수 있다.
본 실시예에 따르면, 평면 상에서 제3 브릿지(B3)의 벤딩영역(BA)으로부터 이격된 거리(d3-1)는 제4 브릿지(B4)의 벤딩영역(BA)으로부터 이격된 거리(d4-1)보다 클 수 있다. 즉, 제1 및 제3 브릿지들(B1, B3) 사이의 이격 거리는 제2 및 제4 브릿지들(B2, B4) 사이의 이격 거리보다 클 수 있다. 이에 따라, 제2 라인부분(L2)의 제1 방향(DR1)에서의 길이는 제4 라인부분(L4)의 제1 방향(DR1)에서의 길이보다 길 수 있다.
제1 트레이스 배선(TL1)의 제5 브릿지(B5)는 제5 라인부분(L5)의 타단 및 대응되는 감지 패드(ISL-PD1)와 연결될 수 있다. 제5 브릿지(B5)는 도 4a에서 전술한 제2 감지 도전층(TML2)에 포함될 수 있다. 즉, 제5 브릿지(B5)는 제2 감지 절연층(TIL2)에 배치될 수 있다.
제5 브릿지(B5)는 제5 컨택홀(CNT5)에 의해 제5 라인부분(L5)과 연결될 수 있다. 제5 컨택홀(CNT5)은 제2 감지 절연층(TIL2)을 관통하여 정의될 수 있다.
제5 브릿지(B5)는 제6 컨택홀(CNT6)에 의해 대응되는 감지 패턴(ISL-PD1)과 연결될 수 있다. 제6 컨택홀(CNT6)은 제1 및 제2 감지 절연층들(TIL1, TIL2) 및 제5 및 제6 절연층들(50, 60)을 관통하여 정의될 수 있다. 다만, 다른 일 실시예에 따르면, 제1 감지 절연층(TIL1)은 제6 컨택홀(CNT6)이 정의되는 영역에서 미-배치될 수 있고, 이때, 제6 컨택홀(CNT6)은 제2 감지 절연층(TIL2) 및 제6 절연층(60)만을 관통하여 정의될 수도 있다.
제2 트레이스 배선(TL2)의 제6 브릿지(B6)는 제6 라인부분(L6)의 타단 및 대응되는 감지 패드(ISL-PD1)와 연결될 수 있다. 제6 브릿지(B6)는 도 4a에서 전술한 제2 감지 도전층(TML2)에 포함될 수 있다. 즉, 제6 브릿지(B6)는 제2 감지 절연층(TIL2)에 배치될 수 있다.
제6 브릿지(B6)는 제1 감지 절연층(TIL1)에 정의된 제5 컨택홀(CNT5)에 의해 제6 라인부분(L6)과 연결될 수 있다. 제6 브릿지(B6)는 제1 및 제2 감지 절연층들(TIL1, TIL2) 및 제5 및 제6 절연층들(50, 60)에 정의된 제6 컨택홀(CNT6)에 의해 대응되는 감지 패드(ISL-PD1)와 연결될 수 있다.
본 발명에 따르면, 제5 라인부분(L5) 및 대응되는 감지 패드(ISL-PD1)를 전기적으로 연결하는 제5 브릿지(B5)를 포함함으로써, 제5 라인부분(L5) 및 대응되는 감지 패드(ISL-PD1)를 직접 연결하는 컨택홀을 형성하기 위한 별도의 마스크를 더 사용하지 않을 수 있다. 또한, 제6 라인부분(L6) 및 대응되는 감지 패턴(ISL-PD1)을 전기적으로 연결하는 제6 브릿지(B6)를 포함함으로써, 제6 라인부분(L6) 및 대응되는 감지 패드(ISL-PD1)를 직접 연결하는 컨택홀을 형성하기 위한 별도의 마스크를 더 사용하지 않을 수 있다. 따라서, 표시모듈(DM)의 공정이 단순화되어, 원가가 절감된 표시장치(DD, 도 1 참조)가 제공될 수 있다.
일 실시예에 따르면, 제5 및 제6 브릿지들(B5, B6)은 제2 방향(DR2)으로 배열될 수 있다. 제5 라인부분(L5)의 제2 부분(P2) 및 제6 라인부분(L6)의 제5 부분(P5) 사이의 이격 거리가 증가함에 따라, 제5 및 제6 브릿지들(B5, B6) 사이의 이격 거리 또한 증가할 수 있다. 이에 따라, 제5 및 제6 브릿지들(B5, B6)을 일렬로 배치하더라도 TiO2 잔막 또는 금속 입자들에 의한 쇼트 불량이 발생하지 않을 수 있다. 다만, 이에 한정되지 않고, 제5 및 제6 브릿지들(B5, B6) 또한 제1 내지 제4 브릿지들(B1, B2, B3, B4)과 유사하게, 제2 방향(DR2)에서 바라볼 때 서로 비-중첩하게 배치될 수도 있다.
본 발명의 다른 실시예에 따르면, 제1 트레이스 배선(TL1) 중 제5 라인부분(P5) 및 제3 브릿지(B3)를 생략할 수 있고, 제2 트레이스 배선(TL2) 중 제6 라인부분(P6) 및 제4 브릿지(B4)를 생략할 수 있다. 이때, 제2 라인부분(P2)이 제2 비벤딩영역(NBA2)까지 연장되어 대응되는 감지 패드(ISL-PD1)와 연결될 수 있고, 제4 라인부분(P4)이 제2 비벤딩영역(NBA2)까지 연장되어 대응되는 감지 패드(ISL-PD1)와 연결될 수 있다.
도 7은 도 4b의 PP' 영역을 확대한 본 발명의 일 실시예에 따른 표시모듈의 일부 구성의 평면도이다. 도 7은 제1 그룹 배선들(TL-1A)만을 예시적으로 도시한 것으로, 이하, 제1 그룹 배선들(TL-1A)에 대한 설명은 제2 내지 제4 그룹 배선들(TL-2, TL-3, TL-4, 도 4b 참조)에도 동일/유사하게 적용될 수 있다. 도 1 내지 도 6b에서 설명한 구성과 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.
제1 그룹 배선들(TL-1A)은 제1 트레이스 배선(TL1-A) 및 제2 트레이스 배선(TL2-A)을 포함할 수 있다. 제1 트레이스 배선(TL1-A)은 제1, 제2, 및 제5 라인부분들(L1, L2-A, L5-A) 및 제1, 제3, 및 제5 브릿지들(B1, B3-A, B5)을 포함할 수 있다. 제2 트레이스 배선(TL2)은 제3, 제4, 및 제6 라인부분들(L3, L4-A, L6-A) 및 제2, 제4, 및 제6 브릿지들(B2, B4-A, B6)을 포함할 수 있다.
제1 및 제3 라인부분들(L1, L3) 및 제1 및 제2 브릿지들(B1, B2)은 제1 비벤딩영역(NBA1)에 중첩하고, 제2 및 제4 라인부분들(L2-A, L4-A)은 벤딩영역(BA)에 배치되며, 제5 및 제6 라인부분들(L5-A, L6-A) 및 제3 내지 제6 브릿지들(B3-A, B4-A, B5, B6)은 제2 비벤딩영역(NBA2)에 중첩할 수 있다.
제2 방향(DR2)에서 바라볼 때, 제1 및 제2 브릿지들(B1, B2)은 서로 비-중첩할 수 있다. 또한, 제2 방향(DR2)에서 바라볼 때, 제3 및 제4 브릿지들(B3-A, B4-A)은 서로 비-중첩할 수 있다.
본 실시예에 따르면, 평면 상에서 제1 브릿지(B1)의 벤딩영역(BA)으로부터 이격된 거리(d1-1)는 제2 브릿지(B2)의 벤딩영역(BA)으로부터 이격된 거리(d2-1)보다 클 수 있다. 평면 상에서 제3 브릿지(B3-A)의 벤딩영역(BA)으로부터 이격된 거리(d3-1')는 제4 브릿지(B4-A)의 벤딩영역(BA)으로부터 이격된 거리(d4-1')보다 작을 수 있다.
일 실시예에 따르면, 제1 및 제3 브릿지들(B1, B3-A) 사이의 이격 거리는 제2 및 제4 브릿지들(B2, B4-A) 사이의 이격 거리와 실질적으로 동일할 수 있다. 즉, 제2 라인부분(L2-A)의 제1 방향(DR1)에서의 길이는 제4 라인부분(L4-A)의 제1 방향(DR1)에서의 길이와 실질적으로 동일할 수 있다.
제1 트레이스 배선(TL1-A)의 제5 라인부분(L5-A)은 제1 내지 제3 부분들(P1-A, P2, P3)을 포함하고, 제2 트레이스 배선(TL2-A)의 제6 라인부분(L6)은 제4 내지 제6 부분들(P4-A, P5, P6)을 포함할 수 있다. 본 실시예에 따르면, 서로 인접한 제1 및 제2 트레이스 배선들(TL1-A, TL2-A)에 있어서, 제1 부분(P1-A)의 제1 방향(DR1)에서의 길이는 제4 부분(P4-A)의 제1 방향(DR1)에서의 길이보다 길 수 있다.
도 8은 본 발명의 일 실시예에 따른 표시모듈의 일부 구성의 확대 평면도이다. 도 1 내지 도 7에서 설명한 구성과 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.
본 실시예에서, 트레이스 배선들(TL-B)은 제1 내지 제3 트레이스 배선들(TL1, TL2, TL3)을 포함할 수 있다. 제3 트레이스 배선(TL3)은 제1 및 제2 트레이스 배선들(TL1, TL2) 사이에 배치될 수 있다. 트레이스 배선들(TL-B)은 제1, 제3, 및 제2 트레이스 배선들(TL1, TL3, TL2)의 순서로 반복 배열된 것일 수 있다.
제1 트레이스 배선(TL1)은 제1, 제2, 및 제5 라인부분들(L1, L2, L5) 및 제1, 제3, 및 제5 브릿지들(B1, B3, B5, 도 5 참조)을 포함할 수 있다. 제2 트레이스 배선(TL2)은 제3, 제4, 및 제6 라인부분들(L3, L4, L6) 및 제2, 제4, 및 제6 브릿지들(B2, B4, B6, 도 5 참조)을 포함할 수 있다. 도 5에서 전술한 제1 내지 제6 라인부분들(L1 내지 L6) 및 제1 내지 제6 브릿지(B1 내지 B6)에 관한 설명은 도 8에도 유사하게 적용될 수 있다.
제3 트레이스 배선(TL3)은 제1 내지 제3 추가 라인부분들(L1-M, L2-M, L3-M) 및 제1 및 제2 추가 브릿지들(B1-M, B2-M)을 포함할 수 있다. 제1 추가 라인부분(L1-M) 및 제1 추가 브릿지(B1-M)는 제1 비벤딩영역(NBA1)에 중첩하며 도 4b에서 전술한 상측 부분에 포함되고, 제2 추가 라인부분(L2-M)은 벤딩영역(BA)에 배치되며 도 4b에서 전술한 연결 부분에 포함되고, 제3 추가 라인부분(L3-M) 및 제2 추가 브릿지(B2-M)는 제2 비벤딩영역(NBA2)에 중첩하며 도 4b에서 전술한 하측 부분에 포함될 수 있다.
제1 추가 라인부분(L1-M)은 도 4a에서 전술한 제1 감지 도전층(TML1)에 포함되고, 제1 감지 절연층(TIL1)에 배치될 수 있다. 제2 추가 라인부분(L2-M)은 표시패널(DP, 도 6b 참조)의 제5 절연층(50, 도 6b 참조)에 배치될 수 있고, 제2 연결전극(CNE2, 도 3b 참조)과 동일 층 상에 배치될 수 있다.
제1 추가 브릿지(B1-M)는 벤딩영역(BA)에 인접한 제1 추가 라인부분(L1-M)의 일단 및 제1 비벤딩영역(NBA1)에 배치된 제2 추가 라인부분(L2-M)의 일단과 연결될 수 있다. 제1 추가 브릿지(B1-M)는 도 4a에서 전술한 제2 감지 도전층(TML2)에 포함되고, 제2 감지 절연층(TIL2)에 배치될 수 있다.
제1 추가 브릿지(B1-M)는 제1 감지 절연층(TIL1, 도 6a 참조)을 관통하여 정의된 제1 컨택홀(CNT1)을 통해 제1 추가 라인부분(L1-M)과 연결될 수 있다. 제1 추가 브릿지(B1-M)는 제1 및 제2 감지 절연층들(TIL1, TIL2, 도 6a 참조) 및 제6 절연층(60, 도 6a 참조)을 관통하여 정의된 제2 컨택홀(CNT2)을 통해 제2 추가 라인부분(L2-M)과 연결될 수 있다.
본 실시예에서, 제2 방향(DR2)에서 바라볼 때, 제1 추가 브릿지(B1-M)는 제1 및 제2 브릿지들(B1, B2) 각각과 비-중첩할 수 있다. 즉, 평면 상에서 제1 추가 브릿지(B1-M)의 벤딩영역(BA)으로부터 이격된 거리는 제1 브릿지(B1)의 벤딩영역(BA)으로부터 이격된 거리 및 제2 브릿지(B2)의 벤딩영역(BA)으로부터 이격된 거리 각각과 상이할 수 있다.
예를 들어, 제1 추가 브릿지(B1-M)의 벤딩영역(BA)으로부터 이격된 거리는 제2 브릿지(B2)의 벤딩영역(BA)으로부터 이격된 거리보다 길고 제1 브릿지(B1)의 벤딩영역(BA)으로부터 이격된 거리보다 짧을 수 있다.
제3 추가 라인부분(L3-M)은 제2 추가 라인부분(L2-M) 및 감지 패드들(ISL-PD1, ISL-PD2, 도 4b 참조) 중 대응되는 감지 패드와 전기적으로 연결될 수 있다. 도 8에는 제3 추가 라인부분(L3-M) 중 제2 추가 라인부분(L2-M)과 인접한 일단 부분만 도시하였으나, 제3 추가 라인부분(L3-M)의 타단 부분은 대응되는 감지 패드와 인접할 수 있다.
제3 추가 라인부분(L3-M)은 도 4a에서 전술한 제1 감지 도전층(TML1)에 포함되고, 제1 감지 절연층(TIL1)에 배치될 수 있다.
제2 추가 브릿지(B2-M)는 제2 비벤딩영역(NBA2)에 배치된 제2 추가 라인부분(L2-M)의 타단 및 제3 추가 라인부분(L3-M)의 일단과 연결될 수 있다. 제2 추가 브릿지(B2-M)는 도 4a에서 전술한 제2 감지 도전층(TML2)에 포함되고, 제2 감지 절연층(TIL2, 도 6b 참조)에 배치될 수 있다.
제2 추가 브릿지(B2-M)는 제2 감지 절연층(TIL2, 도 6b 참조)에 정의된 제3 컨택홀(CNT3)에 의해 제2 추가 라인부분(L2-M)과 연결될 수 있다. 제2 추가 브릿지(B2-M)는 제1 및 제2 감지 절연층들(TIL1, TIL2, 도 6b 참조) 및 제6 절연층(60, 도 6b 참조)에 정의된 제4 컨택홀(CNT4)에 의해 제3 추가 라인부분(L3-M)과 연결될 수 있다.
제3 트레이스 배선(TL3)은 제3 추가 라인부분(L3-M)의 타단에 연결되는 별도의 추가 브릿지를 더 포함할 수 있고, 추가 브릿지는 도 4a에서 전술한 제2 감지 도전층(TML2)에 포함되며 제2 감지 절연층(TIL2)에 배치될 수 있다.
추가 브릿지는 제2 감지 절연층(TIL2, 도 6b 참조)에 정의된 제5 컨택홀(CNT5, 도 6b 참조)을 통해 제3 추가 라인부분(L3-M)과 연결되고, 제1 및 제2 감지 절연층들(TIL1, TIL2, 도 6b 참조)과 제5 및 제6 절연층들(50, 60, 도 6b 참조)을 관통하여 정의된 제6 컨택홀(CNT6, 도 6b 참조)을 통해 대응되는 감지 패드와 연결될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범상에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DD: 표시장치 DP: 표시패널
ISL: 입력센서 TE1, TE2: 감지 전극들
TL1: 제1 트레이스 배선 TL2: 제2 트레이스 배선
L1: 제1 라인부분 L2: 제2 라인부분
B1: 제1 브릿지 L3: 제3 라인부분
L4: 제4 라인부분 B2: 제2 브릿지
TIL1: 제1 감지 절연층 TIL2: 제2 감지 절연층
50: 제1 유기 절연층 60: 제2 유기 절연층
PDL: 화소 정의막 L5: 제5 라인부분
B3: 제3 브릿지 L6: 제6 라인부분
B4: 제4 브릿지 B5: 제5 브릿지
B6: 제6 브릿지 L1-M: 제1 추가 라인부분
L2-M: 제2 추가 라인부분 B1-M: 제1 추가 브릿지
L3-M: 제3 추가 라인부분 B2-M:제2 추가 브릿지

Claims (20)

  1. 화소를 포함하는 제1 비벤딩영역, 가상의 축을 기준으로 벤딩되는 벤딩영역, 및 상기 벤딩영역을 사이에 두고 상기 제1 비벤딩영역과 제1 방향에서 이격된 제2 비벤딩영역을 포함하는 표시패널; 및
    상기 제1 비벤딩영역에 중첩하는 감지 전극들, 상기 감지 전극들 중 대응하는 감지 전극에 연결된 제1 트레이스 배선, 및 상기 감지 전극들 중 대응하는 감지 전극에 연결된 제2 트레이스 배선을 포함하고, 상기 표시패널 상에 배치된 입력센서를 포함하고,
    상기 제1 트레이스 배선은,
    상기 제1 비벤딩영역에 중첩하는 제1 라인부분;
    상기 벤딩영역에 중첩하고, 상기 제1 라인부분과 다른 층 상에 배치된 제2 라인부분; 및
    상기 제1 비벤딩영역에 중첩하고, 상기 제1 라인부분과 상기 제2 라인부분을 연결하며, 상기 제1 및 제2 라인부분들과 다른 층 상에 배치된 제1 브릿지를 포함하고,
    상기 제2 트레이스 배선은,
    상기 제1 비벤딩영역에 중첩하는 제3 라인부분;
    상기 벤딩영역에 중첩하고, 상기 제3 라인부분과 다른 층 상에 배치된 제4 라인부분; 및
    상기 제1 비벤딩영역에 중첩하고, 상기 제3 라인부분과 상기 제4 라인부분을 연결하며, 상기 제3 및 상기 제4 라인부분들과 다른 층 상에 배치된 제2 브릿지를 포함하고,
    상기 제1 방향과 직교하는 제2 방향에서 볼 때, 상기 제1 및 제2 브릿지들은 서로 비-중첩한 표시장치.
  2. 제1 항에 있어서,
    상기 입력센서는,
    상기 표시패널 상에 배치되고, 상기 제1 및 제3 라인부분들이 배치된 제1 감지 절연층; 및
    상기 제1 감지 절연층 상에 배치되고, 상기 제1 및 제2 브릿지들이 배치된 제2 감지 절연층을 포함하는 표시장치.
  3. 제2 항에 있어서,
    상기 제1 감지 절연층은 무기물을 포함하고,
    상기 제2 감지 절연층은 유기물을 포함하는 표시장치.
  4. 제2 항에 있어서,
    상기 감지 전극들은,
    상기 제1 감지 절연층에 배치되는 제1 감지 패턴들 및 상기 제2 감지 절연층에 배치되고 상기 제2 감지 절연층에 정의된 컨택홀을 통해 인접한 상기 제1 감지 패턴들과 연결된 연결 패턴을 포함하는 제1 감지 전극; 및
    상기 제1 감지 전극과 절연되고 상기 제1 감지 절연층에 배치되는 제2 감지 전극을 포함하는 표시장치.
  5. 제1 항에 있어서,
    상기 화소는,
    트랜지스터; 및
    상기 트랜지스터와 연결된 발광소자를 포함하고,
    상기 표시패널은,
    상기 트랜지스터 상에 배치되고, 상기 제2 및 제4 라인부분들이 배치된 제1 유기 절연층; 및
    상기 제1 유기 절연층 상에 배치되고, 상기 발광소자가 배치된 제2 유기 절연층을 더 포함하는 표시장치.
  6. 제5 항에 있어서,
    상기 표시패널은 상기 화소와 비-중첩하고 상기 제1 비벤딩영역에 배치된 적어도 하나의 댐 패턴을 더 포함하고,
    평면 상에서, 상기 제1 및 제3 라인부분들 중 상기 적어도 하나의 댐 패턴과 중첩한 부분의 상기 제2 방향에서의 폭은 상기 제1 및 제3 라인부분들 중 나머지 부분의 상기 제2 방향에서의 폭보다 넓은 표시장치.
  7. 제6 항에 있어서,
    상기 발광소자는 상기 제2 유기 절연층에 배치되는 하부전극 및 상기 하부전극 상에 배치되는 상부전극을 포함하고,
    상기 표시패널은 상기 제2 유기 절연층 상에 배치되고 상기 하부전극의 적어도 일부를 노출시키는 발광 개구부를 포함하는 화소 정의막을 더 포함하고,
    상기 댐 패턴은 상기 제1 유기 절연층, 상기 제2 유기 절연층, 및 상기 화소 정의막 중 적어도 하나와 동일 물질을 포함하는 표시장치.
  8. 제1 항에 있어서,
    상기 제1 트레이스 배선은,
    상기 제2 비벤딩영역에 중첩하고, 상기 제1 라인부분과 동일 층 상에 배치되는 제5 라인부분; 및
    상기 제2 비벤딩영역에 중첩하고, 상기 제1 브릿지와 동일 층 상에 배치되며, 상기 제2 및 제5 라인부분들과 연결되는 제3 브릿지를 더 포함하고,
    상기 제2 트레이스 배선은,
    상기 제2 비벤딩영역에 중첩하고, 상기 제3 라인부분과 동일 층 상에 배치되는 제6 라인부분; 및
    상기 제2 비벤딩영역에 중첩하고, 상기 제3 브릿지와 동일 층 상에 배치되며, 상기 제4 및 제6 라인부분들과 연결되는 제4 브릿지를 더 포함하고,
    상기 제2 방향에서 볼 때, 상기 제3 브릿지와 상기 제4 브릿지는 서로 비-중첩한 표시장치.
  9. 제8 항에 있어서,
    평면 상에서, 상기 제1 브릿지의 상기 벤딩영역으로부터 이격된 거리는 상기 제2 브릿지의 상기 벤딩영역으로부터 이격된 거리보다 길고,
    평면 상에서, 상기 제3 브릿지의 상기 벤딩영역으로부터 이격된 거리는 상기 제4 브릿지의 상기 벤딩영역으로부터 이격된 거리보다 긴 표시장치.
  10. 제8 항에 있어서,
    평면 상에서, 상기 제1 브릿지의 상기 벤딩영역으로부터 이격된 거리는 상기 제2 브릿지의 상기 벤딩영역으로부터 이격된 거리보다 길고,
    평면 상에서, 상기 제3 브릿지의 상기 벤딩영역으로부터 이격된 거리는 상기 제4 브릿지의 상기 벤딩영역으로부터 이격된 거리보다 짧은 표시장치.
  11. 제8 항에 있어서,
    상기 표시패널은 상기 제2 비벤딩영역에 중첩하고 상기 제1 및 제2 트레이스 배선들 각각과 전기적으로 연결된 감지 패드들을 더 포함하고,
    상기 입력센서는,
    상기 제2 비벤딩영역에 중첩하고, 상기 제3 브릿지와 동일 층 상에 배치되며, 상기 제5 라인부분 및 상기 감지 패드들 중 대응되는 감지 패드와 연결되는 제5 브릿지; 및
    상기 제2 비벤딩영역에 중첩하고, 상기 제4 브릿지와 동일 층 상에 배치되며, 상기 제6 라인부분 및 상기 감지 패드들 중 대응되는 감지 패드와 연결되는 제6 브릿지를 더 포함하는 표시장치.
  12. 제11 항에 있어서,
    상기 제5 라인부분은,
    상기 제3 브릿지와 연결되고, 상기 제1 방향으로 연장된 제1 부분;
    상기 제5 브릿지와 연결되고, 상기 제1 방향으로 연장된 제2 부분; 및
    상기 제1 및 제2 부분들 사이에 배치되고, 상기 제1 방향의 사선 방향으로 연장된 제3 부분을 포함하고,
    상기 제6 라인부분은,
    상기 제4 브릿지와 연결되고, 상기 제1 방향으로 연장된 제4 부분;
    상기 제6 브릿지와 연결되고, 상기 제1 방향으로 연장된 제5 부분; 및
    상기 제4 및 제5 부분들 사이에 배치되고, 상기 사선 방향으로 연장된 제6 부분을 포함하는 표시장치.
  13. 제12 항에 있어서,
    상기 제2 및 제5 부분들 사이의 이격 거리는 상기 제1 및 제4 부분들 사이의 이격 거리 및 상기 제3 및 제6 부분들 사이의 이격 거리보다 큰 표시장치.
  14. 제11 항에 있어서,
    상기 제5 브릿지 및 상기 제6 브릿지는 상기 제2 방향으로 서로 이격된 표시장치.
  15. 제1 항에 있어서,
    상기 제1 트레이스 배선 및 상기 제2 트레이스 배선 각각은 복수 개이고,
    상기 제1 트레이스 배선들 및 상기 제2 트레이스 배선들은 서로 교번하여 배열되는 표시장치.
  16. 제1 항에 있어서,
    상기 입력센서는 상기 제1 및 제2 트레이스 배선들 사이에 배치된 제3 트레이스 배선을 더 포함하고,
    상기 제3 트레이스 배선은,
    상기 제1 비벤딩영역에 중첩하는 제1 추가 라인부분;
    상기 벤딩영역에 중첩하고, 상기 제1 추가 라인부분과 다른 층 상에 배치된 제2 추가 라인부분; 및
    상기 제1 비벤딩영역에 중첩하고, 상기 제1 추가 라인부분과 상기 제2 추가 라인부분을 연결하며, 상기 제1 및 제2 추가 라인부분들과 다른 층 상에 배치된 제1 추가 브릿지를 포함하고,
    상기 제2 방향에서 볼 때, 상기 제1 추가 브릿지는 상기 제1 및 제2 브릿지들 각각과 서로 비-중첩한 표시장치.
  17. 제16 항에 있어서,
    상기 제1 트레이스 배선은,
    상기 제2 비벤딩영역에 중첩하고, 상기 제1 라인부분과 동일 층 상에 배치되는 제5 라인부분; 및
    상기 제2 비벤딩영역에 중첩하고, 상기 제1 브릿지와 동일 층 상에 배치되며, 상기 제2 및 제5 라인부분들과 연결되는 제3 브릿지를 더 포함하고,
    상기 제2 트레이스 배선은,
    상기 제2 비벤딩영역에 중첩하고, 상기 제3 라인부분과 동일 층 상에 배치되는 제6 라인부분; 및
    상기 제2 비벤딩영역에 중첩하고, 상기 제2 브릿지와 동일 층 상에 배치되며, 상기 제4 및 제6 라인부분들과 연결되는 제4 브릿지를 더 포함하고,
    상기 제3 트레이스 배선은,
    상기 제2 비벤딩영역에 중첩하고, 상기 제1 추가 라인부분과 동일 층 상에 배치되는 제3 추가 라인부분; 및
    상기 제2 비벤딩영역에 중첩하고, 상기 제1 추가 브릿지와 동일 층 상에 배치되며, 상기 제2 및 제3 추가 라인부분들과 연결되는 제2 추가 브릿지를 더 포함하고,
    상기 제2 방향에서 볼 때, 상기 제3 및 제4 브릿지들 및 상기 제2 추가 브릿지는 서로 비-중첩한 표시장치.
  18. 제1 항에 있어서,
    평면 상에서, 상기 제1 및 제2 브릿지들 각각의 상기 제2 방향에서의 폭은 상기 제1 내지 제4 라인부분들 각각의 상기 제2 방향에서의 폭보다 넓은 표시장치.
  19. 제1 항에 있어서,
    상기 입력센서 상에 배치된 편광필름; 및
    상기 편광필름 상에 배치된 윈도우 패널을 더 포함하는 표시장치.
  20. 제1 비벤딩영역, 가상의 축을 기준으로 벤딩되는 벤딩영역, 및 상기 벤딩영역을 사이에 두고 상기 제1 비벤딩영역과 제1 방향에서 이격된 제2 비벤딩영역을 포함하는 베이스층;
    상기 제1 비벤딩영역에 배치된 복수 개의 발광소자들;
    상기 제1 비벤딩영역에 배치되고, 상기 복수 개의 발광소자들을 밀봉하는 박막 봉지층;
    상기 제1 비벤딩영역에 배치되고, 상기 박막 봉지층 상에 배치된 감지 전극들;
    상기 제1 및 제2 비벤딩영역들과 상기 벤딩영역에 배치되고, 상기 감지 전극들 중 대응하는 감지 전극에 연결된 제1 트레이스 배선; 및
    상기 제1 및 제2 비벤딩영역들과 상기 벤딩영역에 배치되고, 상기 감지 전극들 중 대응하는 감지 전극에 연결된 제2 트레이스 배선을 포함하고,
    상기 제1 트레이스 배선은,
    상기 제1 비벤딩영역에 배치되는 제1 라인부분;
    상기 벤딩영역에 배치되고, 상기 제1 라인부분과 다른 층 상에 배치된 제2 라인부분; 및
    상기 제1 비벤딩영역에 배치되고, 상기 제1 라인부분과 상기 제2 라인부분을 연결하며, 상기 제1 및 제2 라인부분들과 다른 층 상에 배치된 제1 브릿지를 포함하고,
    상기 제2 트레이스 배선은,
    상기 제1 비벤딩영역에 배치되는 제3 라인부분;
    상기 벤딩영역에 배치되고, 상기 제3 라인부분과 다른 층 상에 배치된 제4 라인부분; 및
    상기 제1 비벤딩영역에 배치되고, 상기 제3 라인부분과 상기 제4 라인부분을 연결하며, 상기 제3 및 제4 라인부분들과 다른 층 상에 배치된 제2 브릿지를 포함하고,
    평면 상에서, 상기 제1 브릿지의 상기 벤딩영역으로부터 이격된 거리는 상기 제2 브릿지의 상기 벤딩영역으로부터 이격된 거리와 상이한 표시장치.
KR1020220067399A 2022-06-02 2022-06-02 표시장치 Pending KR20230167775A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220067399A KR20230167775A (ko) 2022-06-02 2022-06-02 표시장치
US18/138,172 US12124659B2 (en) 2022-06-02 2023-04-24 Display device
CN202310445434.1A CN117170516A (zh) 2022-06-02 2023-04-24 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220067399A KR20230167775A (ko) 2022-06-02 2022-06-02 표시장치

Publications (1)

Publication Number Publication Date
KR20230167775A true KR20230167775A (ko) 2023-12-12

Family

ID=88934243

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220067399A Pending KR20230167775A (ko) 2022-06-02 2022-06-02 표시장치

Country Status (3)

Country Link
US (1) US12124659B2 (ko)
KR (1) KR20230167775A (ko)
CN (1) CN117170516A (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8633915B2 (en) 2007-10-04 2014-01-21 Apple Inc. Single-layer touch-sensitive display
KR102009321B1 (ko) 2012-04-16 2019-08-12 엘지디스플레이 주식회사 표시장치용 터치 스크린 패널 및 그 제조방법
US10582612B2 (en) * 2014-06-30 2020-03-03 Lg Display Co., Ltd. Flexible display device with reduced bend stress wires and manufacturing method for the same
KR102457244B1 (ko) * 2016-05-19 2022-10-21 삼성디스플레이 주식회사 표시 장치
KR102698410B1 (ko) 2019-01-24 2024-08-23 삼성디스플레이 주식회사 터치 감지 유닛과 그를 포함하는 표시 장치
KR102878854B1 (ko) 2019-12-20 2025-10-30 엘지디스플레이 주식회사 인셀 터치 타입 표시패널

Also Published As

Publication number Publication date
US12124659B2 (en) 2024-10-22
CN117170516A (zh) 2023-12-05
US20230393696A1 (en) 2023-12-07

Similar Documents

Publication Publication Date Title
KR102770943B1 (ko) 표시장치
CN111883561B (zh) 显示装置
KR102896051B1 (ko) 표시 장치
KR102877237B1 (ko) 입력 감지 유닛 및 이를 포함하는 전자 장치
KR102078175B1 (ko) 표시모듈
KR102890987B1 (ko) 표시장치 및 이의 제조 방법
KR20220051896A (ko) 입력센서를 포함하는 표시장치 및 입력센서의 제조방법
KR102850903B1 (ko) 입력 감지 유닛 및 이를 포함하는 전자 장치
KR102888782B1 (ko) 접착 부재, 이를 포함한 표시장치, 및 표시장치의 제조 방법
KR102861334B1 (ko) 표시장치
KR20200018535A (ko) 표시모듈
KR20240015228A (ko) 표시장치
KR20230167775A (ko) 표시장치
KR20230026595A (ko) 표시 장치
CN116708620A (zh) 电子装置
KR20240067378A (ko) 표시장치
KR20230168613A (ko) 표시장치 및 이의 제조 방법
CN220326173U (zh) 显示装置
US11868575B2 (en) Electronic device
CN221103941U (zh) 电子设备
KR102860672B1 (ko) 전자장치
KR20200031004A (ko) 입력 감지 유닛 및 이를 포함하는 표시 장치
KR20250058152A (ko) 표시 장치 및 이의 제조방법
KR20250126898A (ko) 표시 장치
KR20250149862A (ko) 표시 장치 및 표시 장치 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
D13 Search requested

Free format text: ST27 STATUS EVENT CODE: A-1-2-D10-D13-SRH-X000 (AS PROVIDED BY THE NATIONAL OFFICE)

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

D21 Rejection of application intended

Free format text: ST27 STATUS EVENT CODE: A-1-2-D10-D21-EXM-PE0902 (AS PROVIDED BY THE NATIONAL OFFICE)

PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902