KR20250048044A

KR20250048044A - 고주파 차동 단극 다중 스로우 스위치 모듈

Info

Publication number: KR20250048044A
Application number: KR1020257006608A
Authority: KR
Inventors: 수 주; 승 양; 조나단 레이트너; 크리스 지오반니엘로
Original assignee: 멘로 마이크로시스템스, 인크.
Priority date: 2022-08-10
Filing date: 2023-08-08
Publication date: 2025-04-07
Also published as: US20240056068A1; CN120077522A; WO2024036138A1; JP2025529733A; US12476627B2; EP4569566A1

Abstract

차동 신호를 스위칭하기 위한 장치는 입력 포트, 제1 출력 포트, 제2 출력 포트, 제1 마이크로 전기 기계 시스템(Micro Electromechanical System; MEMS) 스위치, 제2 MEMS 스위치를 포함한다. 제1 및 제2 MEMS 스위치는 입력 포트를 제1 출력 포트 또는 제2 출력 포트에 선택적으로 결합한다. 차동 입력 포트는 두 개의 단일 종단 경로로 분리된다. 하나의 단일 종단 경로는 제1 MEMS 스위치를 통해 전환되고, 다른 단일 종단 경로는 제2 MEMS 스위치를 통해 전환된다. 싱글 엔드 경로는 길이와 방향에 대해 공간적으로 일치하며, 적어도 두 개의 전기 도체 레이어들을 통해 부분적으로 분산되고, 인접한 전기 도체 레이어는 전기 절연 레이어로 분리된다.

Description

고주파 차동 단극 다중 스로우 스위치 모듈

본 출원은 2022년 8월 10일에 출원된 미국 임시 출원 제63/371,064호의 우선권을 주장하고, 2023년 1월 26일에 출원된 미국 임시 출원 제63/481,703호의 우선군을 주장한다. 상기 출원의 전체 개시는 참조로서 여기에 포함된다.

신호 소스는 두 목적지 사이에서 전환되어야 할 수 있다. 신호 소스가 차동 신호를 생성하는 경우, 특히 고주파/데이터 전송 속도 차동 신호의 경우 복잡한 문제가 발생할 수 있다. 예를 들어, 스위칭 및 신호 경로 레이아웃 아키텍처가 차동 신호의 각 측면에 대해 동일하지 않은 경우, 경로 길이 및 임피던스 차이와 같은 문제로 인해 고주파 신호 성능이 저하될 수 있다.

예를 들어, 네트워크 속도가 증가함에 따라 칩셋 간의 메모리 및 직렬 버스 통신이 더 빨라지고 있다. 설계 보드에서 칩셋의 정밀 고속 테스트는 테스트 엔지니어가 스위치가 있는 루프백 경로에서 더 높은 정밀 컴포넌트를 활용하여 신호를 DUT로 다시 라우팅하도록 강요하고 있다. 이러한 루프백 경로에는 PCIe 4.0/5.0, SerDes, 이더넷, USB3.x/4 및 HDMI와 같은 프로토콜이 포함될 수 있다.

PCIe 5.0 사양과 같이 데이터 속도가 증가함에 따라 제한되는 요소 중 하나는 더 높은 주파수에서의 스위치 성능이다. EM 릴레이 스위치의 수명은 최대 1,000만 사이클이며 스위칭 속도는 밀리-초(milli-seconds) 범위이다.

미국 특허 출원 공개 번호 제2014/0253260호 (Horimoto)는 차동 신호를 스위칭하기 위한 기존 기술에 대해 설명한다. Horimoto의 도 13을 참조하면, 신호 라인(150a 및 150b)은 차동 신호를 스위치로 전달하기 위한 신호 라인 쌍을 구성한다(Horimoto의 문단 [0014] 참조). 도시된 바와 같이, 신호 라인(150a)은 신호 라인(150b)과 비교하여 다르게 배향되어 있다. 보다 구체적으로, Horimoto의 라인(150b)은 자체적으로 뒤로 구부러져 있으며, 이는 신호 라인(150a)에서 발생하지 않는 길이를 따라 자체 결합을 초래할 수 있다. 신호 라인(150b)의 이러한 자체 결합은 신호 라인(150a)과 일치하지 않는 임피던스/반사 특성을 초래할 수 있으며, 그 효과는 신호 주파수/데이터 속도가 증가함에 따라 더욱 강조될 것이다.

여기에 설명된 실시예는 차동 신호를 스위칭하기 위한 장치에 관한 것이다. 이 장치는 입력 포트, 제1 출력 포트, 제2 출력 포트, 제1 마이크로 전기 기계 시스템(Micro Electromechanical System; MEMS) 스위치, 제2 MEMS 스위치를 포함할 수 있다. 제1 및 제2 MEMS 스위치는 입력 포트를 제1 출력 포트 또는 제2 출력 포트에 선택적으로 결합할 수 있다. 차동 입력 포트는 두 개의 단일 종단 경로로 분리될 수 있다. 하나의 싱글 엔드 경로는 제1 MEMS 스위치에 의해 전환될 수 있고, 다른 싱글 엔드 경로는 제2 MEMS 스위치에 의해 전환될 수 있다. 싱글 엔드 경로는 길이와 방향에 대해 서로 공간적으로 일치될 수 있으며, 적어도 두 개의 전기 도체 레이어를 통해 부분적으로 분배되고, 인접한 전기 도체 레이어는 전기 절연 레이어로 분리된다. 입력 포트에서 두 개의 출력 포트까지의 두 싱글 엔드 경로의 전기적 특성(예를 들어, 임피던스 매칭, 반사 계수 등)은 실질적으로 동일하다.

일 측면에서, 본 발명은 제1 도체와 제2 도체를 포함하는 입력 포트, 제3 도체와 제4 도체를 포함하는 제1 출력 포트, 제5 도체와 제6 도체를 포함하는 제2 출력 포트를 포함하는 차동 신호를 스위칭하기 위한 장치일 수 있다. 상기 장치는 또한 입력, 제1 출력 및 제2 출력을 갖는 제1 마이크로 전기 기계 시스템(MEMS) 스위치를 더 포함할 수 있으며, 제1 MEMS 스위치 입력은 제1 신호 경로를 통해 제1 도체에 전기적으로 결합된다. 제1 MEMS 스위치 제1 출력은 제2 신호 경로를 통해 제3 도체에 전기적으로 결합될 수 있고, 제1 MEMS 스위치 제2 출력은 제3 신호 경로를 통해 제5 도체에 전기적으로 결합될 수 있다. 상기 장치는 또한 입력, 제1 출력 및 제2 출력을 갖는 제2 MEMS 스위치를 더 포함할 수 있다. 제2 MEMS 스위치 입력은 제4 신호 경로를 통해 제2 도체에 전기적으로 결합될 수 있고, 제2 MEMS 스위치 제1 출력은 제5 신호 경로를 통해 제4 도체에 전기적으로 결합될 수 있으며, 제2 MEMS 스위치 제2 출력은 제6 신호 경로를 통해 제6 도체에 전기적으로 결합될 수 있다. 제1 신호 경로와 제2 신호 경로는 길이와 방향에 대해 공간적으로 일치될 수 있다. 제3, 제4, 제5 및 제6 신호 경로는 길이와 방향에 대해 공간적으로 일치될 수 있다.

제3, 제4, 제5 및 제6 신호 경로는 적어도 두 개의 전기 도체 레이어를 통해 분배될 수 있다. 전기 도체 레이어의 각 인접한 쌍은 전기적으로 절연된 레이어로 분리될 수 있다. 제1 신호 경로와 제2 신호 경로는 공통 전압 전위에서 고정된 전기 전도성 물질의 인접한 레이어 사이에 배치될 수 있다. 제1 신호 경로와 제2 신호 경로 각각의 적어도 일부는 동일 평면 도파관으로 배치될 수 있다. 상기 장치는 또한 제1 신호 경로 및 제2 신호 경로의 양쪽에 배열된 두 개 이상의 전도성 비아를 더 포함할 수 있다. 두 개 이상의 전도성 비아 각각은 전기 전도성 물질의 인접한 레이어에 전기적으로 결합될 수 있다. 다른 실시 예는 위에서 설명한 제1 및 제2 신호 경로의 부분을 구현하기 위해 스트립라인 도파관 구성 또는 마이크로스트립 도파관 구성을 통합할 수 있다.

제1 MEMS 스위치와 제2 MEMS 스위치는 각각 제1 콘택트에 상응하는 극(pole)과 적어도 제2 콘택트 및 제3 콘택트와 관련된 적어도 두 개의 스로우들(throws)을 가질 수 있다. 제2 콘택트와 제3 콘택트는 제1 콘택트에 대하여 대칭적으로 분배될 수 있다.

다른 측면에서, 본 발명은 차동 입력 포트의 제1 신호 컴포넌트에서 제1 MEMS 스위치의 제1 마이크로 전기 기계 시스템(MEMS) 스위치 입력으로의 제1 신호 경로와, 제1 MEMS 스위치의 제1 MEMS 스위치 출력에서 차동 출력 포트의 제1 신호 컴포넌트로의 제1 신호 경로를 포함하는 동작 주파수 범위 내에서 차동 신호를 스위칭하기 위한 장치일 수 있다. 상기 장치는 또한 차동 입력 포트의 제2 신호 컴포넌트에서 제2 MEMS 스위치의 제2 MEMS 스위치 입력으로의 제2 신호 경로와, 제2 MEMS 스위치의 제2 MEMS 스위치 출력에서 차동 출력 포트의 제2 신호 컴포넌트로의 제2 신호 경로를 더 포함할 수 있다. 제1 신호 경로와 제2 신호 경로는 각각 적어도 두 개의 전기 전도 레이어를 통해 분배될 수 있고, 인접한 전기 전도 레이어는 전기적으로 절연된 레이어로 분리된다. 제1 신호 경로의 전기적 길이는 제2 신호 경로의 전기적 길이와 실질적으로 동일할 수 있으며, 제1 신호 경로의 공간적 방향은 제2 신호 경로의 공간적 방향과 일치하여 동작 주파수 범위 내의 주파수에서 제1 신호 경로의 임피던스가 동작 주파수 범위 내의 주파수에서 제2 신호 경로의 임피던스와 실질적으로 동일할 수 있다.

제1 신호 경로와 제2 신호 경로는 공통 전압 전위에 고정된 전기 전도성 물질 레이어 사이에 배치될 수 있다. 제1 신호 경로와 제2 신호 경로 각각의 적어도 일부는 동일 평면 도파관으로 배치될 수 있다. 상기 장치는 또한 제1 신호 경로와 제2 신호 경로의 각각의 양쪽에 배치된 두 개 이상의 전도성 비아를 더 포함할 수 있고, 상기 두 개 이상의 전도성 비아 각각은 전기 전도성 물질 레이어에 전기적으로 결합된다. 제1 신호 경로의 공간적 방향은 제2 신호 경로의 공간적 방향과 대칭일 수 있다. 제1 MEMS 스위치와 제2 MEMS 스위치 각각은 제1 콘택트에 해당하는 극과 적어도 제2 콘택트 및 제3 콘택트와 관련된 두 개 이상의 스로우를 가질 수 있다. 제2 콘택트 및 제3 콘택트는 제1 콘택트를 중심으로 대칭적으로 분배될 수 있다.

다른 측면에서, 본 발명은 멀티 레이어 어셈블리에 장착된 제1 마이크로 전기 기계 시스템(MEMS) 스위치와 멀티 레이어 어셈블리에 장착된 제2 MEMS 스위치를 포함하는 차동 신호를 스위칭하기 위한 장치일 수 있다. 제1 MEMS 스위치는 제1 MEMS 스위치 제1 출력과 제1 MEMS 스위치 제2 출력 중 하나에 선택적으로 전기적으로 결합된 제1 MEMS 스위치 입력을 가질 수 있다. 제2 MEMS 스위치는 제2 MEMS 스위치 제1 출력과 제2 MEMS 스위치 제2 출력 중 하나에 선택적으로 전기적으로 결합된 제2 MEMS 스위치 입력을 가질 수 있다. 멀티 레이어 어셈블리는 상부 표면, 하부 표면, 제1 에지, 제2 에지, 제3 에지 및 제4 에지를 가질 수 있다. 제1 및 제2 에지는 서로 마주보고, 제3 및 제4 에지는 서로 마주보고 있을 수 있다. 멀티 레이어 어셈블리는 적어도 두 개의 전기 전도성 물질 레이어를 포함할 수 있다. 전기 전도성 물질 레이어의 인접한 각 쌍은 전기 절연 레이어로 분리될 수 있다. 멀티 레이어 어셈블리는 또한 제1 에지에 배치된 입력 포트, 제2 에지에 배치된 제1 출력 포트, 제2 에지에 배치된 제2 출력 포트를 포함할 수 있다. 입력 포트는 제1 입력 도체와 제2 입력 도체를 가질 수 있고, 제1 출력 포트는 제1 출력 도체와 제2 출력 도체를 가질 수 있으며, 제2 출력 포트는 제3 출력 도체와 제4 출력 도체를 가질 수 있다. 제1 입력 도체는 적어도 두 개의 전기 전도성 물질 레이어 중 하나에 있는 제1 입력 신호 경로를 통해 제1 MEMS 스위치 입력에 전기적으로 결합될 수 있다. 제1 MEMS 스위치 제1 출력은 두 개 이상의 전기 전도성 물질 레이어를 통과하는 제1 출력 신호 경로에 의해 제1 출력 도체에 전기적으로 결합될 수 있다. 제1 MEMS 스위치 제2 출력은 두 개 이상의 전기 전도성 물질 레이어를 통과하는 제2 출력 신호 경로에 의해 제3 출력 도체에 전기적으로 결합될 수 있다. 제2 입력 도체는 적어도 두 개의 전기 전도성 물질 레이어 중 하나에 있는 제2 입력 신호 경로를 통해 제2 MEMS 스위치 입력에 전기적으로 결합될 수 있다. 제2 MEMS 스위치 제1 출력은 적어도 두 개의 전기 전도성 물질 레이어 중 두 개 이상을 통과하는 제3 출력 신호 경로에 의해 제2 출력 도체에 전기적으로 결합될 수 있다. 제2 MEMS 스위치 제2 출력은 두 개 이상의 전기 전도성 물질 레이어를 통과하는 제4 출력 신호 경로에 의해 제4 출력 도체에 전기적으로 결합될 수 있다. 제1 입력 신호 경로와 제2 입력 신호 경로는 제1 입력 신호 경로의 임피던스 특성과 제2 입력 신호 경로의 임피던스 특성이 실질적으로 동일하도록 구성될 수 있다.

제1 신호 경로와 제2 신호 경로는 공통 전압 전위에 고정된 두 개의 전기 전도성 물질 레이어 사이에 배치될 수 있다. 두 레이어 중 하나는 신호 경로 바로 위에 있을 수 있고, 두 레이어 중 다른 하나는 신호 경로 바로 아래에 있을 수 있다. 제1 경로와 제2 경로 각각의 적어도 일부는 동일 평면 도파관으로 배치될 수 있다. 상기 장치는 또한 제1 신호 경로와 제2 신호 경로의 양쪽에 배열된 두 개 이상의 전도성 비아를 더 포함할 수 있다. 두 개 이상의 전도성 비아 각각은 전기 전도성 물질의 레이어에 전기적으로 결합된다. 제1 신호 경로의 공간 방향은 제2 신호 경로의 공간 방향과 대칭일 수 있다.

제1 MEMS 스위치와 제2 MEMS 스위치 각각은 제1 콘택트에 해당하는 극과 적어도 제2 콘택트와 제3 콘택트와 관련된 적어도 두 개의 스로우를 가질 수 있다. 제2 콘택트와 제3 콘택트는 제1 콘택트를 중심으로 대칭적으로 분배될 수 있다.

제1 출력 신호 경로와 제3 출력 신호 경로는 제1 출력 신호 경로의 임피던스 특성과 제3 출력 신호 경로의 임피던스 특성이 실질적으로 동일하도록 구성될 수 있다. 제2 출력 신호 경로와 제4 출력 신호 경로는 제2 출력 신호 경로의 임피던스 특성과 제4 출력 신호 경로의 임피던스 특성이 실질적으로 동일하도록 구성될 수 있다. 일반적으로, 일부 또는 모든 출력 신호 경로는 동일하거나 실질적으로 동일한 임피던스 특성을 갖도록 구성될 수 있다.

특허 또는 출원 파일에는 컬러로 실행된 도면이 하나 이상 포함되어 있다. 컬러 도면이 포함된 이 특허 또는 특허 출원 간행물의 사본은 요청 및 필요한 수수료 지불 시 사무소에서 제공한다.
앞서 언급한 내용은 첨부 도면에 도시된 바와 같이 예시적 실시예에 대한 다음의 보다 구체적인 설명에서 명백해질 것이며, 여기서 동일한 참조 문자는 다른 도면 전체에서 동일한 부분을 나타낸다. 도면은 반드시 축척에 맞는 것은 아니며, 대신 실시예를 설명하는 데 중점을 둔다.
도 1a는 본 발명의 실시예에 따른 차동 스위치 장치의 예시를 도시한다.
도 1b는 도 1a에 도시된 스위치 장치의 더욱 상세한 도면을 나타낸다.
도 2a 및 2b는 스위치 장치의 예시적 실시예의 3차원(3D) 뷰를 도시한다. 도 2c는 도 2a 및 2b의 스위치 구성의 물리적 신호 경로 레이아웃을 개략적으로 도시한다.
도 3a는 설명된 실시예에 따른 예시적 대칭형 단극, 4-스로우(Single-Pole, Four-Throw; SP4T) MEMS 스위치의 상단 뷰를 도시한다.
도 3b는 도 3a에 도시된 SP4T MEMS 스위치의 등각 투영도를 나타낸다.
도 4a는 여기에 기술된 스위치 장치의 예시적인 실시예의 등각 투영도를 나타낸다.
도 4b는 여기에 기술된 스위치 장치의 측면도를 보여준다.
도 5는 예시적인 스위치 장치의 하단 뷰를 도시한다.
도 6a 내지 6f는 스위치 장치의 개별 회로 레이어를 도시한다.
도 7은 여기에 설명된 캡슐화된 신호 경로의 3D 뷰를 제공한다.
도 8a, 8b, 9a, 9b, 10a, 10b 및 10c는 여기에 설명된 예시적 실시예에 대한 다양한 실험 결과를 도시한다.
도 11은 PCIe 5.0에 대해 지정된 최대 데이터 속도를 갖춘 애플리케이션에서 사용하도록 구성된 실시예를 도시한다.
도 12는 단일 패키지에 개별 스위치 장치를 통합한 장치를 도시한다.
도 13a 내지 13f는 도 12에 도시된 장치의 스위치의 다양한 구성을 도시한다.

예시적 실시예에 대한 설명은 다음과 같다.

도 1a는 본 발명의 실시예에 따른 차동 스위치 장치(100)의 예시를 도시한다. 차동 스위치 장치(100)는 차동 입력 포트(102)에서 차동 신호를 수신하고, 차동 입력 포트(102)에서 차동 신호를 제1 차동 출력 포트(104) 또는 제2 차동 출력 포트(106)로 전환하도록 작동한다. 전환은 각각 동일한 활성화 신호를 수신하는 한 쌍의 단일 극, 이중 스로우(Single Pole Double Throw; SPDT) 스위치(108 및 110)에 의해 수행된다. 입력 포트(102)의 차동 신호는 두 개의 보완적인 단일 종단 신호로 구성된다. 두 보완 신호 중 첫 번째(102a)는 제1 SPDT 스위치(108)를 통해 제1 출력 포트(104) 또는 제2 출력 포트(106)로 라우팅되고, 두 보완 신호 중 두 번째(102b)는 제2 SPDT 스위치(110)를 통해 제1 출력 포트(104) 또는 제2 출력 포트(106)로 라우팅된다. 제1 스위치(108) 및 제2 스위치(110)에 대한 활성화 신호는 보완 신호(102a, 102b)가 모두 제1 출력 포트(104) 또는 제2 출력 포트(106)로 라우팅되도록 조정된다.

도 1b는 도 1a에 제시된 스위치 장치(100)의 보다 자세한 도면을 도시한다. 차동 입력 포트(102)는 제1 도체(120)와 제2 도체(122)를 포함한다. 제1 도체(120)는 입력 포트(102)를 제1 스위치(108)의 입력(124)에 결합하고, 제2 도체(122)는 입력 포트(102)를 제2 스위치(110)의 입력(126)에 결합한다. 스위치 장치(100)의 제1 출력 포트(104)는 제3 도체(128)와 제4 도체(130)를 포함한다. 제3 도체(128)는 제1 출력 포트(104)를 제1 스위치(108)의 제1 출력(132)에 결합하고, 제4 도체(130)는 제1 출력 포트(104)를 제2 스위치(110)의 제1 출력(140)에 결합한다. 스위치 장치(100)의 제2 출력 포트(106)는 제5 도체(136)와 제6 도체(138)를 포함한다. 제5 도체(136)는 제2 출력 포트(106)를 제1 스위치(108)의 제2 출력(134)에 결합하고, 제6 도체(138)는 제2 출력 포트(106)를 제2 스위치(110)의 제2 출력(142)에 결합한다.

도 1a 및 도 1b에 도시된 스위치 장치(100)의 도시는 개략적일 뿐이며 물리적 및 공간적 표현을 제공하려는 것이 아니다. 여기에 설명된 바와 같이, 예시적 실시예는 거리 및 경로 방향이 (i) 제1 스위치(108) 및 제2 스위치(110)를 거치는 입력 포트(102)에서 제1 출력 포트(104)로의 차동 경로가 (ii) 제1 스위치(108) 및 제2 스위치(110)를 거치는 입력 포트(102)에서 제2 출력 포트(106)로의 차동 경로와 실질적으로 동일하도록 레이아웃을 구현한다.

도 2a 및 2b는 스위치 장치(200)의 예시적 실시예의 3차원(3D) 뷰를 도시한다. 도 2a 및 2b에 도시된 실시예는 도 2c에 개략적으로 도시된 스위치 구성의 물리적 신호 경로(즉, 전송 경로) 레이아웃을 나타낸다. 도 2c를 참조하면, 입력 포트(202)는 도 1a 및 1b와 관련하여 설명된 바와 같이 차동 신호를 수신하도록 구성된다. 차동 신호의 각 보완 측면은 스위치로 라우팅되지만, 이러한 예시적 구현예에서 각 스위치는 SP4T(Single Pole Four-Throw) 스위치이며, 3개의 스로우는 사용되고 1개의 스로우는 사용되지 않는다. 두 개의 스로우는 차동 신호를 제1 출력(204)와 제2 출력(206)으로 전달하는데, 이는 도 1a 및 1b와 관련하여 설명한 바와 같다. 제3 스로우는 보조 출력(207, 209)에 사용되고, 이전에 언급했듯이 제4 스로우는 사용되지 않는다. 보조 출력은 드라이버 집적 회로(Integrated Circuit; IC)(230)의 HVout1 및 HVout8에 의해 독립적으로 구동되는 반면, HVout2는 제1 출력 포트(204)로 입력 보완 차동 신호를 구동하고, HVout3은 제2 출력 포트(206)로 입력 보완 차동 신호를 구동한다.

도 2a는 스위치(208, 210)가 차동 신호를 입력 포트(202)에서 제2 출력 포트(206)로 보낼 때의 전기 경로를 보여준다. 도 2b는 스위치(208, 210)가 차동 신호를 입력 포트(202)에서 제1 출력 포트(204)로 보낼 때의 전기 경로를 보여준다. 도 2a 및 2b 모두에서 도면의 상단 부분은 스위치 장치(200)의 상단 뷰를 보여주고 하단 부분은 여기에서 더 자세히 설명하는 장치의 다양한 레이어를 보여주는 스위치 장치(200)의 3D 뷰를 묘사한다.

도 2a 및 도 2b의 상단 부분(즉, 상단 뷰)은 MEMS 스위치(208, 210)의 외부 전기적 연결을 용이하게 하기 위한 스위치 패드(208a, 210a)를 나타낸다. 도 2a는 스위치(208, 210) 각각에서 나오는 신호 경로(212, 214)가 스위치 패드(208a, 210a)의 오른쪽 위 사분면에서 스위치 패드를 빠져나가는 것을 나타내며, 이는 SP4T MEMS 스위치의 4개의 스로우 중 하나에 해당한다. 도 2b는 스위치(208, 210) 각각에서 나오는 신호 경로(216, 218)가 스위치 패드(208a, 210a)의 오른쪽 아래 사분면에서 스위치 패드를 빠져나가는 것을 나타내며, 이는 SP4T MEMS 스위치의 4개 스로우 중 두 번째에 해당한다.

도 2a 및 도 2b의 상단 부분은 입력 포트(202)에서 스위치 패드(208a, 210a)까지의 신호 경로(220, 222)가 각각 실질적으로 동일한 길이이고 대칭적인 모양을 가지고 있음을 보여준다.

도 2a의 하단 부분은 스위치 장치(200)의 레이어(232)를 통과하여 제2 출력 포트(206)까지 내려가는 각각의 스위치 패드(208a, 210a)에서 경로(212, 214)가 실질적으로 동일함을 보여준다. 레이어(232)의 각 개별 레이어는 도 6a 내지 6f에 도시되어 있다.

도 2b의 하단 부분은 스위치 장치(200)의 레이어(232)를 통과하여 제1 출력 포트(204)로 내려가는 각각의 스위치 패드(208a, 210a)에서 경로(216, 218)가 실질적으로 동일함을 보여준다. 또한, 도 2a와 2b의 하단 부분을 비교하면 스위치 패드(208a, 210a)에서 제2 출력 포트(206)로 가는 경로가 스위치 패드(208a, 210a)에서 제1 출력 포트(204)로 가는 경로와 실질적으로 동일함을 보여준다. 유일한 차이점은 신호 경로가 스위치 패드를 빠져나가는 방향이다. 여기에 명시된 대로, 신호 경로(212, 214)는 오른쪽 위 사분면에서 스위치 패드를 빠져나가는 반면, 신호 경로(216, 218)는 오른쪽 아래 사분면에서 스위치 패드를 빠져나간다. 그러나 MEMS 스위치(208, 210)은 대칭이기 때문에 신호가 MEMS 스위치를 빠져나가는 방향은 신호 경로의 전기적 특성에 거의 또는 전혀 영향을 미치지 않는다. 대칭 MEMS 스위치(208, 210)는 스위치 장치의 중앙에 스위치 극(pole)이 있고, 각 스로우가 중앙 극에서 바깥쪽으로 발생하며, 스위치의 둘레를 중심으로 대칭적으로 구성된다.

예시적 대칭형 SP4T MEMS 스위치가 도 3a에 평면도로 표시되어 있고, 도 3b에 등각 투영도로 표시되어 있다. 스위치의 극은 중앙에 위치하고, 4개의 스로우는 극을 중심으로 대칭적으로 분배되어 있다(극의 상단, 극의 하단, 극의 왼쪽, 극의 오른쪽). 극 비아(pole via)(302)는 SP4T 스위치의 극 포트 바로 위의 패키지 유리 캡에 위치한다. 스로우 비아(throw via)(304a, 304b, 304c, 304d)는 각각의 스로우 포트에 위치한다.

도 2a 및 도 2b에 도시된 바와 같이, 가장 공격적인 신호 벤딩(bending)은 다른 엘리베이션(elevation)/레이어(layers)로의 신호 점프에서 발생한다. 이러한 벤딩은 신호가 수직 비아를 빠져나갈 때 신호가 비아에서 수평 평면으로 라우팅되는 방향과 관계없이 신호 전환이 동일하기 때문에 허용 가능하다. 예시적 실시예에서, 동일한 레이어에 구현된 벤딩은 차동 입력 포트에서 두 개의 MEMS 스위치로의 경로에서만 발생한다. 멀티 레이어 아키텍처에서 계층 간 라우팅을 사용하면 뛰어난 유연성을 갖춘 매우 조밀한 라우팅 레이아웃이 용이해 진다.

도 2a 및 도 2b에 도시된 예시적 실시예는, 따라서 입력 포트(202)에서 매칭된 MEMS 스위치(208, 210)를 거쳐 스위치 장치(200)의 레이어(232)를 거쳐 출력 포트(204, 206)로의 대칭 경로를 구현한다. 경로 길이는 실질적으로 동일하고, 장치를 통한 경로 모양과 공간적(즉, 물리적) 방향은 실질적으로 동일하여, 입력 포트(202)에서 출력 포트(204, 206)로 본질적으로 매칭된 무선 주파수(Radio Frequency; RF) 경로를 생성한다. 본원에서 사용되는 바와 같이, 신호 경로의 공간적 방향이 "매칭"된다는 것은 신호 경로가 실질적으로 동일한 길이를 갖고 장치를 통해 3차원으로 유사하게 분포된다는 것을 의미한다. 이러한 매칭된 RF 경로의 전기적 특성은 실질적으로 동일하다.

도 4a는 여기에 설명된 스위치 장치(200)의 또 다른 예시적 실시예의 등각 투영도를 나타낸다. MEMS 스위치(208, 210)는 스위치 장치(200)의 상단 표면에 장착된 것으로 도시되어 있다. 입력 포트(202), 제1 출력 포트(204), 제2 출력 포트(206)는 각 포트와 연관된 정전기 방전(Electrostatic Discharge; ESD) 보호 장치(402)와 함께 도시되어 있다. 드라이버 집적 회로(IC)(230)는 MEMS 스위치(208, 210)에 작동 신호를 제공한다. 도 4a는 스위치 장치(200)에서 신호 컨디셔닝에 사용될 수 있는 저항-커패시터(R-C) 네트워크(234)를 추가로 보여준다. 도 4b는 스위치 장치(200)의 측면도를 보여준다. 스위치 장치(200)의 예시적 실시예의 레이아웃은 스위치 장치(200)의 왼쪽 에지에 입력 포트(202)를 보여주고 스위치 장치(200)의 오른쪽 에지에 출력 포트(204, 206)를 보여주는데, 이는 장치(200)를 가로지르는 편리한 공간적 신호 흐름을 제공한다.

도 5는 예시적 스위치 장치(200)의 하단 뷰를 도시하며, 장치 핀아웃 정보를 식별한다. 도 6a 내지 도 6f는 스위치 장치(200)의 개별 회로 레이어(232)를 도시한다. 레이어들은 유전 물질의 레이어에 의해 서로 분리된다. 도 6a는 스위치 장치(200)의 최상단 레이어(즉, MEMS 스위치(208, 201), 드라이버 IC(230) 및 기타 컴포넌트가 장착된 레이어)을 도시한다. 도 6b는 최상단 층에서 바로 아래 층이며, 도 6f에 도시된 최하단 층까지 이어진다.

어(232)는 고주파 신호를 전파하는 신호 트레이스가 전도성 기준 평면에 의해 위와 아래로 둘러싸여 있도록 배열된다. 예를 들어, 도 6b는 입력 포트에서 MEMS 스위치(208, 210)까지의 신호 경로(220, 222)를 보여준다. 도 6a에 도시된 위 층과 도 6c에 도시된 아래 층은 신호 경로(220, 222)를 캡슐화하는 견고한 기준 평면을 제공한다. 또한, 전기 전도성 비아의 펜스는 신호 경로(220, 222)의 양쪽을 따라 구현된다. 비아는 신호 경로(220, 222) 위의 전도성 평면에서 신호 경로 아래의 전도성 평면까지 확장된다. 도 7은 캡슐화된 신호 경로(702)의 3D 뷰를 제공하며, 경로(702) 위에 전도성 기준 평면(704)이 있고, 경로(702) 아래에 전도성 기준 평면(706)이 있다. 전도성 비아(708)는 신호 경로(702)의 양쪽에 전도성 장벽 펜스를 제공하는 것으로 도시되어 있다. 이 비아 펜스는 신호 경로 위와 아래의 전도성 기준 평면과 함께 경로를 따라 제어된 임피던스를 용이하게 한다. 여기에 설명된 실시예에서는 50옴의 임피던스이지만 다른 임피던스가 구현될 수도 있다. 여기에 설명된 기술을 사용하면 제어된 임피던스(예를 들어, 50옴)가 입력 포트에서 MEMS 스위치로, MEMS 스위치에서 출력 포트로 유지될 수 있어 신호 경로에서 반사와 삽입 손실이 낮아진다.

도 8a, 8b, 9a, 9b, 10a, 10b 및 10c는 여기에 설명된 예시적 실시예에 대한 실험 결과를 나타낸다. 도 8a는 제1 포트(측정(802) 및 유한 요소법(Finite Element Method; FEM)(804)) 및 제2 포트(측정 806 및 FEM(808))에 대한 삽입 손실을 나타낸다. 도 8b는 제1 포트(측정(810) 및 유한 요소법(FEM)(812)) 및 제2 포트(측정(814) 및 FEM(816))에 대한 반사 손실을 나타낸다. 이러한 결과는 측정된 값이 시뮬레이션 값과 잘 일치함을 보여준다.

도 9a 및 9b는 동일 채널의 차등 S-파라미터, 3D FEM 시뮬레이션 대 측정값을 보여준다. 도 9a는 측정(902) 및 FEM 시뮬레이션(904) 값에 대한 삽입 손실(S12)을 보여준다. 도 9b는 측정(906) 및 FEM 시뮬레이션(908) 값에 대한 반사 손실(S11)을 보여준다. 이러한 결과는 측정된 값이 시뮬레이션 값과 잘 일치함을 다시 보여준다.

도 10a, 10b 및 10c는 20Gbps(도 10a), 32Gbps(도 10b) 및 40bps(도 10c)에서 NRZ(Non-Return-to Zero) 테스트 신호에 대한 아이 다이어그램을 설명한다. 이러한 다이어그램은 40bps에서도 예시적 실시예가 개방적이고 대칭적인 아이 패턴을 생성한다는 것을 보여준다.

도 11에 도시된 또 다른 예시적 실시예는 PCIe 5.0까지의 데이터 속도를 갖는 애플리케이션에서 사용하도록 설계되었다. 이 실시예에서 스위치 장치(200)의 두 인스턴스(200a, 200b)(도 2a 및 2b에서 3D 뷰로 표시됨, 도 2c에서 개략적으로 표시됨)는 외부 루프백 테스트를 구현하는 데 사용된다. 고속 경로(예를 들어, 32Gbps)의 경우 DUT(1102)의 차동 출력 신호(TX-P, TX-N)는 AC 커플링 커패시터(1104)(예를 들어, 200nF)를 통해 라우팅된 다음 DUT(1102)의 차동 입력 신호(RX-P, RX-N)로 반환된다. DUT(1102)로/으로부터 다른 차동 경로는 DC 측정 또는 저속 신호에 사용할 수 있다.

도 12는 장치(200a 및 200b)를 단일 패키지에 통합한 장치(1200)를 보여준다. 장치(1200)는 도 11에 설명된 바와 같이 연결된 커플링 커패시터(1104)와 함께 표시된다. 각 스위치 제어는 HVA, HBV, HVC 또는 HVD로 표시되다.

도 13a 내지 13f는 장치(1200)의 스위치의 다양한 개방/폐쇄 구성을 나타낸다. 도 13a, 13b 및 13c는 결합 커패시터(1104)를 통과하는 루프백 신호 경로를 나타낸다. 도 13d, 13e 및 13f는 결합 커패시터를 포함하지 않는 루프백 경로를 나타낸다.

도 13a는 HS1_A 및 HS1_B 신호를 각각 HS2_A 및 HS2_B 신호로 루프하는 데 필요한 구성을 보여준다.

도 13b는 신호 MS1_A 및 MS1_B를 각각 신호 MS2_A 및 MS2_B로 루프하는 데 필요한 구성을 보여준다.

도 13c는 신호 LS1_A 및 LS1_B를 각각 신호 LS2_A 및 LS2_B로 루프하는 데 필요한 구성을 보여준다.

도 13d는 HS1_A 및 HS2_A 신호를 각각 MS1_A 및 MS2_A 신호로 루프하고, HS1_B 및 HS2_B 신호를 각각 MS1_B 및 MS2_B 신호로 루프하는 데 필요한 구성을 보여준다.

도 13e는 신호 HS1_A 및 HS2_A를 각각 신호 LS1_A 및 LS2_A로 루프하고, 신호 HS1_B 및 HS2_B를 각각 신호 LS1_B 및 LS2_B로 루프하는 데 필요한 구성을 보여준다.

도 13f는 신호 MS1_A 및 MS2_A를 각각 신호 LS1_A 및 LS2_A로 루프하고, 신호 MS1_B 및 MS2_B를 각각 신호 LS1_B 및 LS2_B로 루프하는 데 필요한 구성을 보여준다.

표 1은 도 13a 내지 13f에 기술된 예시적 실시예 구성에 대한 구체적인 스위치 제어 상태를 나타낸다. "HIGH"의 스위치 제어 값은 스위치가 닫혀 있음을 의미하고, "LOW"의 제어 값은 스위치가 열려 있음을 의미한다.

<표 1>

예시적인 실시예가 특별히 도시되고 설명되었지만, 당업자라면 첨부된 청구항에 포함된 실시예의 범위를 벗어나지 않고도 형태 및 세부 사항에 다양한 변화가 이루어질 수 있음을 이해할 것이다.

Claims

차동 신호를 스위칭하기 위한 장치에 있어서,
제1 도체 및 제2 도체를 포함하는 입력 포트;
제3 도체 및 제4 도체를 포함하는 제1 출력 포트;
제5 도체 및 제6 도체를 포함하는 제2 출력 포트;
입력, 제1 출력 및 제2 출력을 갖는 제1 마이크로 전기 기계 시스템(Micro Electromechanical System; MEMS) 스위치 -상기 제1 MEMS 스위치 입력은 제1 신호 경로를 통해 상기 제1 도체에 전기적으로 결합되고, 상기 제1 MEMS 스위치 출력은 제2 신호 경로를 통해 상기 제3 도체에 전기적으로 결합되고, 제2 MEMS 스위치 출력은 제3 신호 경로를 통해 상기 제5 도체에 전기적으로 결합됨-; 및
입력, 제1 출력 및 제2 출력을 갖는 제2 MEMS 스위치 -상기 제2 MEMS 스위치 입력은 제4 신호 경로를 통해 상기 제2 도체에 전기적으로 결합되고, 상기 제2 MEMS 스위치 제1 출력은 제5 신호 경로를 통해 상기 제4 도체에 전기적으로 결합되고, 상기 제2 MEMS 스위치 제2 출력은 제6 신호 경로를 통해 상기 제6 도체에 전기적으로 결합됨-
를 포함하고,
상기 제1 신호 경로 및 상기 제2 신호 경로는 길이 및 방향에 관하여 공간적으로 일치하고,
상기 제3, 제4, 제5 및 제6 신호 경로들은 길이 및 방향에 관하여 공간적으로 일치하는
장치.
제1항에 있어서,
상기 제3, 제4, 제5 및 제6 신호 경로들은 전기 도체들의 적어도 두 레이어들을 통해 분배되고, 전기 도체들의 레이어들의 각각의 인접한 쌍은 전기 절연 레이어에 의해 분리되는
장치.
제1항에 있어서,
상기 제1 신호 경로 및 상기 제2 신호 경로는 공통 전압 전위로 고정된 전기 전도성 물질의 인접한 레이어들 사이에 배치되는
장치.
제3항에 있어서,
상기 제1 신호 경로 및 상기 제2 신호 경로의 각각의 적어도 일부는 동일 평면 도파관들로 배치되는
장치.
제3항에 있어서,
상기 제1 신호 경로 및 상기 제2 신호 경로 각각의 양쪽에 배열된 두 개 이상의 전도성 비아들을 더 포함하고, 상기 두 개 이상의 전도성 비아들 각각은 상기 전기 전도성 물질의 인접한 레이어들에 전기적으로 결합되는
장치.
제1항에 있어서,
상기 제1 MEMS 스위치 및 상기 제2 MEMS 스위치 각각은 제1 콘택트에 상응하는 극(pole)과 적어도 제2 콘택트 및 제3 콘택트와 관련된 적어도 두 개의 스로우들(throws)을 갖고, 상기 제2 콘택트 및 상기 제3 콘택트는 상기 제1 콘택트에 대하여 대칭적으로 분배되는
장치.
동작 주파수 범위 내에서 차동 신호를 스위칭하기 위한 장치에 있어서,
차동 입력 포트의 제1 신호 컴포넌트로부터 제1 마이크로 전기 기계 시스템(Micro Electromechanical System; MEMS) 스위치의 제1 MEMS 스위치 입력으로, 및 상기 제1 MEMS 스위치의 제1 MEMS 스위치 출력으로부터 차동 출력 포트의 제1 신호 컴포넌트로의 제1 신호 경로; 및
차동 입력 포트의 제2 신호 컴포넌트로부터 제2 MEMS 스위치의 제2 MEMS 스위치 입력으로, 및 상기 제2 MEMS 스위치의 제2 MEMS 스위치 출력으로부터 차동 출력 포트의 제2 신호 컴포넌트로의 제2 신호 경로
를 포함하고,
상기 제1 신호 경로 및 상기 제2 신호 경로 각각은, 전기 절연 레이어들에 의해 분리되는 전기 도체들의 인접한 레이어들을 갖는, 전기 도체들의 적어도 두 개의 레이어들을 통해 분배되고,
상기 제1 신호 경로의 전기적 길이는 상기 제2 신호 경로의 전기적 길이와 실질적으로 동일하고,
상기 제1 신호 경로의 공간적 방향은 상기 제2 신호 경로의 공간적 방향과 일치하여 상기 동작 주파수 범위 내의 주파수에서 상기 제1 신호 경로의 임피던스가 상기 동작 주파수 범위 내의 주파수에서 상기 제2 신호 경로의 임피던스와 실질적으로 동일해지는
장치.
제7항에 있어서,
상기 제1 신호 경로 및 상기 제2 신호 경로는 공통 전압 전위로 고정된 전기 전도성 물질의 레이어들 사이에 배치되는
장치.
제8항에 있어서,
상기 제1 신호 경로 및 상기 제2 신호 경로 각각의 적어도 일부는 동일 평면 도파관 또는 스트립라인 도파관으로 배치되는
장치.
제8항에 있어서,
상기 제1 신호 경로 및 상기 제2 신호 경로의 양쪽에 배열된 두 개 이상의 전도성 비아를 더 포함하고, 상기 두 개 이상의 전도성 비아들 각각은 상기 전기 전도성 물질의 레이어들에 전기적으로 결합되는
장치.
제8항에 있어서,
상기 제1 신호 경로의 공간적 방향은 상기 제2 신호 경로의 공간적 방향과 대칭인
장치.
제8항에 있어서,
상기 제1 MEMS 스위치 및 상기 제2 MEMS 스위치 각각은 제1 콘택트에 상응하는 극과 적어도 제2 콘택트 및 제3 콘택트와 관련된 적어도 두 개의 스로우들(throws)을 갖고, 상기 제2 콘택트 및 상기 제3 콘택트는 상기 제1 콘택트에 대하여 대칭적으로 분배되는
장치.
차동 신호를 스위칭하기 위한 장치에 있어서,
멀티 레이어 어셈블리에 장착된 제1 마이크로 전기 기계 시스템(Micro Electromechanical System; MEMS) 스위치 -상기 제1 MEMS 스위치는 제1 MEMS 스위치 제1 출력 및 제1 MEMS 스위치 제2 출력 중 하나에 선택적으로 전기적으로 결합된 제1 MEMS 스위치 입력을 가짐-; 및
멀티 레이어 어셈블리에 장착된 제2 MEMS 스위치 -상기 제2 MEMS 스위치는 제2 MEMS 스위치 제1 출력 및 제2 MEMS 스위치 제2 출력 중 하나에 선택적으로 전기적으로 결합된 제2 MEMS 스위치 입력을 가짐-
를 포함하고,
상기 멀티 레이어 어셈블리는 상부 표면, 하부 표면, 제1 에지, 제2 에지, 제3 에지 및 제4 에지를 갖고, 상기 제1 및 제2 에지들은 서로 마주보고 있고, 제3 및 제4 에지들은 서로 마주보고 있고, 상기 멀티 레이어 어셈블리는:
적어도 두 개의 전기 전도성 물질의 레이어들 -전기 전도성 물질의 레이어들의 각각의 인접한 쌍은 전기 절연 레이어에 의해 분리됨-;
상기 제1 에지에 배치된 입력 포트 -상기 입력 포트는 제1 입력 도체 및 제2 입력 도체를 포함함-;
상기 제2 에지에 배치된 제1 출력 포트 -상기 제1 출력 포트는 제1 출력 도체 및 제2 출력 도체를 포함함-; 및
상기 제2 에지에 배치된 제2 출력 포트 -상기 제2 출력 포트는 제3 출력 도체 및 제4 출력 도체를 포함함-
를 포함하고,
상기 제1 입력 도체는 전기 전도성 물질의 적어도 두 개의 레이어들 중 하나에 있는 제1 입력 신호 경로를 통해 상기 제1 MEMS 스위치 입력에 전기적으로 결합되고,
상기 제1 MEMS 스위치 제1 출력은 전기 전도성 물질의 적어도 두 개 이상의 레이어들을 통과하는 제1 출력 신호 경로에 의해 상기 제1 출력 도체에 전기적으로 결합되고,
상기 제1 MEMS 스위치 제2 출력은 전기 전도성 물질의 적어도 두 개 이상의 레이어들을 통과하는 제2 출력 신호 경로에 의해 상기 제3 출력 도체에 전기적으로 결합되고,
상기 제2 입력 도체는 전기 전도성 물질의 적어도 두 개 이상의 레이어들 중 하나에 있는 제2 입력 신호 경로를 통해 상기 제2 MEMS 스위치 입력에 전기적으로 결합되고,
상기 제2 MEMS 스위치 제1 출력은 전기 전도성 물질의 적어도 두 개 이상의 레이어들을 통과하는 제3 출력 신호 경로에 의해 상기 제2 출력 도체에 전기적으로 결합되고,
상기 제2 MEMS 스위치 제2 출력은 전기 전도성 물질의 적어도 두 개 이상의 레이어들을 통과하는 제4 출력 신호 경로에 의해 상기 제4 출력 도체에 전기적으로 결합되고,
상기 제1 입력 신호 경로 및 상기 제2 입력 신호 경로는 상기 제1 입력 신호 경로의 임피던스 특성과 상기 제2 입력 신호 경로의 임피던스 특성이 실질적으로 동일하도록 구성되는
장치.
제13항에 있어서,
상기 제 1 신호 경로 및 상기 제 2 신호 경로 각각이 공통 전압 전위에 고정된 전기 전도성 물질의 두 레이어들 사이에 배치되고, 상기 두 레이어들 중 하나는 상기 신호 경로 바로 위에 있고 상기 두 레이어들 중 다른 하나는 상기 신호 경로 바로 아래에 있는
장치.
제14항에 있어서,
상기 제1 경로 및 상기 제2 경로 각각의 적어도 일부는 동일 평면 도파관 또는 스트립라인 도파관으로 배치되는
장치.
제14항에 있어서,
상기 제1 신호 경로 및 상기 제2 신호 경로의 각각의 양쪽에 배치된 두 개 이상의 전도성 비아들을 더 포함하고, 상기 두 개 이상의 전도성 비아들 각각은 전기 전도성 물질의 레이어들에 전기적으로 결합되는
장치.
제13항에 있어서,
상기 제1 입력 신호 경로의 공간적 방향은 상기 제2 입력 신호 경로의 공간적 방향과 대칭인
장치.
제13항에 있어서,
상기 제1 MEMS 스위치 및 상기 제2 MEMS 스위치 각각은 제1 콘택트에 상응하는 극과 적어도 제2 콘택트 및 제3 콘택트와 관련된 적어도 두 개의 스로우를 갖고, 상기 제2 콘택트 및 상기 제3 콘택트는 상기 제1 콘택트에 대하여 대칭적으로 분배되는
장치.
제13항에 있어서,
상기 제1 출력 신호 경로 및 상기 제3 출력 신호 경로는 상기 제1 출력 신호 경로의 임피던스 특성과 상기 제3 출력 신호 경로의 임피던스 특성이 실질적으로 동일하도록 구성되는
장치.
제13항에 있어서,
상기 제2 출력 신호 경로 및 상기 제4 출력 신호 경로는 상기 제2 출력 신호 경로의 임피던스 특성과 상기 제4 출력 신호 경로의 임피던스 특성이 실질적으로 동일하도록 구성되는
장치.