KR900000061B1 - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR900000061B1
KR900000061B1 KR1019840007513A KR840007513A KR900000061B1 KR 900000061 B1 KR900000061 B1 KR 900000061B1 KR 1019840007513 A KR1019840007513 A KR 1019840007513A KR 840007513 A KR840007513 A KR 840007513A KR 900000061 B1 KR900000061 B1 KR 900000061B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
island
nitride film
silicon nitride
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
KR1019840007513A
Other languages
English (en)
Other versions
KR850005729A (ko
Inventor
시게루 구스노끼
다다시 니시무라
가즈유끼 스가하라
Original Assignee
미쯔비시덴끼 가부시끼가이샤
가따야마 진하찌로
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쯔비시덴끼 가부시끼가이샤, 가따야마 진하찌로 filed Critical 미쯔비시덴끼 가부시끼가이샤
Publication of KR850005729A publication Critical patent/KR850005729A/ko
Application granted granted Critical
Publication of KR900000061B1 publication Critical patent/KR900000061B1/ko
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2926—Crystal orientations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6744—Monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3424—Deposited materials, e.g. layers characterised by the chemical composition being Group IIB-VIA materials
    • H10P14/3426—Oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3458—Monocrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3466—Crystal orientation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H10P14/3814—Continuous wave laser beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/382—Scanning of a beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/30—Diffusion for doping of conductive or resistive layers
    • H10P32/302—Doping polycrystalline silicon or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/061—Manufacture or treatment using SOI processes together with lateral isolation, e.g. combinations of SOI and shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1912—Preparing SOI wafers using selective deposition, e.g. epitaxial lateral overgrowth [ELO] or selective deposition of single crystal silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/903—Dendrite or web or cage technique
    • Y10S117/904—Laser beam
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/164—Three dimensional processing

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

내용 없음.

Description

반도체 장치의 제조방법
제1a도 내지 제1i도는 종래 방법에 의한 MOSFET의 각 제조단계를 도시한 도면.
제2a도 내지 제2g도는 본 발명 일실시예에 의한 반도체 장치의 제조방법을 설명하기 위한 도면.
제3도는 실리콘 기판상에 실리콘 질화막을 형성한 때의 아르곤 레이저광의 반사율의 실리콘 질화막 두께의존성을 도시하는 도면.
제4도는 본 발명 일실시예의 한 제조과정을 설명하기 위한 도면.
제5도는 레이저 빔이 통과한 실리콘 섬에 있어서의 결정성장방향을 도시하는 도면.
* 도면의 주요부분에 대한 부호의 설명
30 : 실리콘 기판 31 : 열산화막(절연막)
32 : 폴리실리콘층(반도체층) 36 : CVD 산화막(실리콘 산화막)
34, 37 : 실리콘 질화막
본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 절연체상에 반도체 단결정막을 형성하고, 이것을 기판으로 하여 반도체 장치를 형성하는 방법의 개량에 관한 것이다.
일반적으로 반도체 장치의 동작의 고속화 고밀도 집적화를 도모하기 위하여, 회로소자를 유전체로 분리하여 부유용량이 적은 반도체 집적회로 장치를 제조하는 시도가 이루어지고 있다.
그 한 예로서 우선 절연체상에 다결정 또는 비정질의 반도체막을 퇴적시키고, 그 표면에 레이저 광, 전자선등의 에너지선을 조사하고, 이것에 의해 상기 표면층만을 가열하여 단결정의 반도체막을 형성하고, 이 반도체막에 전계효과 트랜지스터(MOSFET)를 형성하도록 한 것이 있다.
이와 같이 하면 그 주위와 하부가 유전체로 분리된 부유용량이 극히 적은 소자가 실현될 수 있다.
제1a도 내지 1i도는 이와 같은 종래의 방법에 의한 MOSFET의 주요한 제조방법 프로세스를 도시하는 단면도이다.
이 제1도에서 종래의 제조방법을 설명하면, 우선 제1a도에 도시한 바와 같이 석영(SiD2) 기판(10)상에 통상의 감압 CVD 법에 의해 두께 5000Å의 폴리실리콘층(11)을 퇴적시킨다.
이것을 950℃의 온도의 산화분위기에 놓고, 제1b도에 도시한 바와 같이 두께 500Å의 산화막(12)을 형성시킴과 동시에 또 그 상에 감압 CVD 법에 의해 두께 1000Å의 질화막(13)을 퇴적시킨다.
다음에 제1C도에 도시한 바와 같이 사진제판공정에 의해 질화막(13)을 패터닝한다.
이어서 이것을 온도 950℃의 산화분위기에 장시간 놓아 질화막(13)의 패턴이 없는 부분을 모두 산화시키고, 그후 질화막(13)과 그 밑에 놓인 산화막(12)을 제거하면 제1d도에 도시한 바와 같이 그 주위와 하부를 절연체인 이산화실리콘(14)로 둘러싸인 섬모양의 폴리실리콘층(11)을 얻을 수가 있다.
그러나, 이대로는 폴리실리콘층(11)이 소자형성 가능한 결정성을 가지고 있지 않으므로 가는 레이저광, 소자빔등의 에너지선으로 이 폴리실리콘층(11)을 용융시킨 후 재결정시키고 단결정 또는 큰 입경의 폴리실리콘으로 한다.
제1e도는 이 단계를 나타내고 15는 재결정 실리콘층이다.
다음에 이 재결정 실리콘층(15)을 기판으로 하여 MOSFET를 형성하는 이유지만 그 제조공정은 통상의 MOSFET의 제조공정과 똑같다.
즉, 우선 제1f도에 도시한 바와 같이 재결정 실리콘층(15)상에 게이트 산화막(16)을 형성하고, 다음에 제1g도에 도시한 바와 같이 그 상에 폴리실리콘을 퇴적시켜 소망의 패터닝을 행하고 폴리실리콘 게이트전극(17)을 형성한다.
계속하여, 제1h도에 도시한 바와 같이 이 폴리실리콘 게이트전극(17)을 마스크로 하여 재결정실리콘층(15)에 대량의 불순물을 도입하고, 이것에 의해 상기 실리콘층(15) 내에 소스영역(18) 및 드레인 영역(19)을 형성한다.
그후에, 제1i도에 도시한 바와 같이 이들 전 상부면에 산화막(20)을 형성하고, 그 게이트전극(17), 소스영역(18) 및 드레인영역(19)상의 부분에 콘택트호울을 뚫고, 알루미늄에 의한 케이트 배선(21), 소스 배선(22) 및 드레인 배선(23)을 형성하고, 더욱이 표면에 표면보호막(24)을 형성하여 이 MOSFET를 완성한다.
그런데, 이와 같은 종래의 재결정화 방법에서는, 반도체층은 섬모양으로 분리되어 있다고는 하나, 재결정화시에 결정방위를 결정하기 위한 방법은 없고, 결정핵 발생은 레이저나 전자빔의 파워분포 및 시료구조등에 의해 정해지는 온도분포에 따라 수시적이고, 위치적으로도 정해지지 않고, 겨우 결정입계의 발생방향이 제어될 수 있음이 알려져 있을 뿐이다(특허출원 소57-77091호 참조).
따라서, 우연 대결정입화할 수 있는 패턴형상은 존재할지 몰라도 모든 섬모양 패턴에 있어서 상기 반도체층을 단결정화 하는 것은 불가능이었다.
본 발명은 이러한 점에 비추어 이루어진 것으로서, 섬모양의 반도체층 표면의 주변부분에 실리콘 질화막, 혹은 실리콘 질화막과 실리콘 산화막으로 되어 반사방지막으로서 작용하는 절연층을 마련하고, 이것에 대출력 연속발진의 아르곤 레이저광등의 에너지선을 주사하면서 조사하고, 상기 섬모양 반도체층의 용융 재결정화를 행하고, 상기 반도체층 내부에서 단결정화에 적합한 온도분포가 형성되도록 함으로써 재현성 좋고 단결정 반도체층을 얻을 수 있고, 상기 반도체층상에 신뢰성이 높은 반도체 장치를 형성할 수 있는 반도체 장치의 제조방법을 제공하는 것을 목적으로 하고 있다.
이하, 본 발명의 실시예를 도면에 따라 설명한다.
제2a도 내지 제2g도는 본 발명의 일실시예에 의한 반도체 장치의 제조방법을 나타내고 있다.
이하 이 제2도에 의해 각 제조 프로세스를 설명한다.
우선, 제2a도에 도시된 바와 같이 p형(100) 실리콘기판(30)에, 950℃의 산화분위기에서 1㎛의 SiD2층(열산화막)(31)을 절연층으로서 형성한다.
이것에 통상의 감압 CVD 법으로 두께 5000Å의 폴리실리콘층(32)을 퇴적시킨다.(제2b도).
다음에 이것을 950℃의 산화분위기에서 열산화하여 500Å의 산화분위기에서 열산화하여 500Å의 밑층 산화막(33)을 성장시키고, 또 감압 CVD 법으로 실리콘 질화막(34)을 1000Å 퇴적시키고, 소정의 사진제판에 의해 상기 실리콘 질화막(34)을 패터닝한다(제2c도).
더욱이 이 실리콘 질화막(34)을 내산화성 마스크로서 시료전체를 950℃의 산화분위기에 장시간 놓고, 제2d도 도시한 바와 같이 소정의 섬모양 실리콘층(32) 이외를 실리콘 산화막(35)으로 한다.
이 방법은 선택 산화법으로서 잘 알려져 있는 방법이다.
다음에 제2e도에 도시된 바와 같이 극히 얇은 실리콘 산화막(36)과 얇은 실리콘 산화막(37)을 연속해서 감압 CVD법에 의해 퇴적시킨다.
상기 극히 얇은 실리콘 산화막(36)은 재결정화 되어야할 폴리실리콘층(32)의 표면을 안정화(형상 및 전기적으로 안정화)하기 위해 마련되는 것이므로 그 두께로서는 70 내지 150Å 정도가 가장 좋은 효과를 얻을 수가 있다.
단, 후에 재결정화 실리콘층(32)의 최표면을 제거하도록 하는 공정을 구비하는 반도체 장치의 제조프로세서를 취할시에는, 이 얇은 산화막(36)을 특히 마련할 필요는 없다.
또, 상기 실리콘 질화막(37)의 두께에 관해서는 가장 주의를 요하는 바이다.
먼저, 파장 4880Å과 5145Å의 아르곤 레이저광에 대하여 제3도에 도시한 바와 같이, 유효한 반사방지막으로 되는 범위에서 결정되지 않으면 안된다.
그러나, 이 경우 주기적으로 동일상태가 반복되기 때문에 600Å 근방 및 1800Å 근방도 사용가능하고, 후자의 범위의 쪽이 제어는 하기 쉽고, 막으로서도 양질로 되는 것이 알려져 있다. 그러나, 실리콘 질화막은 열전달율이 SiD2에 비해 크고, 실리콘에 비해 1/5정도의 값이다. 따라서, 두꺼운 실리콘 질화막을 반사방지막으로서 사용한 경우, 열용량이 증대하고, 또한 전도에 의한 열의 발산이 크게됨으로, 상기 반사방지막에 의해 레이저 파워를 크게 실리콘층내(32)에 이끌어 놓으면서 그 상부로부터 열을 별산시키게 되고, 소망의 열분포가 무너지기 쉽게 된다. 이상으로부터 실리콘 질화막(37)의 두께는 400 내지 700Å 사이에서 설정하는 것이 좋다.
그리고 다음에 제2f, 2g도에 도시된 바와 같이 상기 실리콘 산화막(37)의 소정영역을 제거한다.
이 실시예에서는 폭20㎛, 길이 80㎛의 크기의 실리콘섬(32)에 대하여 그 단으로부터 3㎛의 폭의 주연부분에 관하여 실리콘 질화막(37)을 남게 하고, 또한 열전달에 의한 온도저하를 방지하기 때문에 실리콘섬(32)의 단부 외측으로의 뻗어도 3㎛ 이내로서 하고 있다.
즉, 실리콘 질화막(37)은 폭 6㎛의 액자테 형상으로 실리콘섬(32)의 상면에 남고 있다.
다음에 이와 같은 구성으로 된 반도체 장치에 빔 직경 40㎛ 정도의 레이저광(L)을 길이방향으로 주사하면서 조사면(제4a도), 실리콘 질화막(37)이 존재하는 영역의 폴리실리콘층(32)에는 다른 영역의 2배정도의 파워가 흡수되고, 실리콘 질화막(37)이 없는 영역보다 고온으로 된다.
즉, 제4b도에 도시된 바와 같은 온도분포(Ⅰ)로 된다.
따라서 이 상태에서 실리콘섬(32)의 길이방향에 레이저광(L)을 주사하면 빔이 통과한 실리콘섬(32)의 중앙부분에서 빨리 냉각하고, 용융으로부터 재결정화 상태가 시작되게 된다(제4c도의 온도분포(Ⅱ)).
이 경우, 우선 가장 우세한 결정성장 방위인 (100)면을 가진 재결정입이 증대하고, 이것을 항상 종자로 하도록 하는 결정성장이 제5도의 화살표(A)로 도시한 바와 같이 중앙으로부터 주변으로 향해 일어나기 때문에 상기 실리콘섬(32) 전면이 단결정화 하게 된다.
이와 같은 본 실시예 장치에서는 실리콘섬(32)의 표면의 소정영역에 반사방지막을 마련하고, 이것에 의해 상기 실리콘섬(32)을 용융재결정화 시킬시의 온도분포를 제어하도록 했기 때문에 상기 실리콘섬(32)을 전면을 재현성 좋게 단결정화할 수 있고, 상기 실리콘섬(32)에 형성되는 반도체 장치의 특성을 균일하게 할 수가 있다.
또, 상기 실시예에서는 선택산화에 의해 섬모양 폴리실리콘층을 형성하도록 하였지만 폴리실리콘층의 소정 영역 이외를 리지스트 패턴에 따라 에칭하고, 메사형의 섬모양 폴리실리콘층을 형성하도록 하여도 좋고, 상기 실시예와 똑같은 효과가 얻어진다.
이상과 같이 본 발명에 의하면 소망의 섬모양 반도체층 마다의 소정영역에 반사방지막을 마련하고, 상기 섬모양 반도체층을 용융재결정화 할시의 온도분포를 제어할 수 있도록 하였으므로 반도체 웨이퍼내에서 안정하고 균질화 단결정층을 얻을 수가 있고, 신뢰성이 높은 반도체 장치의 제조가 가능하게 된다는 효과가 있다.

Claims (9)

  1. 절연체 기판 또는 기본 반도체(30)상에 절연층(31)을 형성해서 되는 기판의 한 주면상에 다결정 또는 비정질의 반도체층(32)을 형성하는 제1의 공정과, 이 반도체층(32)에 대해 소정의 사진제판공정을 포함하는 가공 처리를 행하여 섬모양 반도체층(32)을 형성하는 제2의 공정과, 상기 섬모양 반도체층(32) 표면상에 또는 상기 표면상에 형성한 극히 얇은 실리콘 산화막(36)상에 얇은 실리콘 질화막(37)을 형성하는 제3의 공정과, 소정의 사진제판공정을 포함하는 가공 처리를 행하여 상기 섬모양 반도체층(32) 상면의 소정영역의 상기 실리콘 질화막(37)을 제거하는 제4의 공정과, 상기 섬모양 반도체층(32) 상면에 에너지선을 주사하면서 조사하여 상기 섬모양 반도체층(32)을 용융 재결정화 하여 상기 섬모양 반도체층(32)의 적어도 일부영역에 있어서, 단결정화 또는 결정입경을 증대시키는 제5의 공정을 구비한 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 제1항에 있어서, 상기 제2의 공정은 상기 반도체층(32)상에 열산화막(33)을 형성하고, 상기 열산화막(33)상에 실리콘 질화막(34)을 형성하고, 이 실리콘 질화막(34)을 사진제판공정을 포함하는 가공 처리에 의해 섬모양 패턴으로 형성하고, 이것을 내산화분위기 마스크로서 상기 반도체층(32)을 산화하고, 상기 섬모양 실리콘 질화막(34)과 열산화막(33)을 제거하는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제1항에 있어서, 상기 제2의 공정은 상기 반도체층(32)의 소정영역 이외를 리지스트 패턴에 따라 에칭하여 메사형의 섬모양 반도체층(32)을 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  4. 제1항, 제2항 또는 제3항에 있어서, 상기 기본 반도체(30)는 실리콘인 것을 특징으로 하는 반도체 장치의 제조방법.
  5. 제1항, 제2항 또는 제3항에 있어서, 상기 다결정 또는 비정질의 반도체층(32)은 실리콘인 것을 특징으로 하는 반도체 장치의 제조방법.
  6. 제1항, 제2항 또는 제3항에 있어서, 상기 극히 얇은 실리콘 산화막(37)의 두께는 0 내지 200Å이고, 상기 얇은 실리콘 질화막의 두께는 400 내지 700Å인 것을 특징으로 하는 반도체 장치의 제조방법.
  7. 제4항에 있어서, 상기 다결정 또는 비정질의 반도체층(32)은 실리콘인 것을 특징으로 하는 반도체 장치의 제조방법.
  8. 제4항에 있어서, 상기 극히 얇은 실리콘 산화막(37)의 두께는 0 내지 200Å이고, 상기 얇은 실리콘 질화막의 두께는 400 내지 700Å인 것을 특징으로 하는 반도체 장치의 제조방법.
  9. 제5항에 있어서, 상기 극히 얇은 실리콘 산화막(37)의 두께는 0 내지 200Å이고, 상기 얇은 실리콘 질화막의 두께는 400 내지 700Å인 것을 특징으로 하는 반도체 장치의 제조방법.
KR1019840007513A 1984-01-17 1984-11-29 반도체 장치의 제조방법 Expired KR900000061B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6671 1984-01-17
JP59006671A JPS60150618A (ja) 1984-01-17 1984-01-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR850005729A KR850005729A (ko) 1985-08-28
KR900000061B1 true KR900000061B1 (ko) 1990-01-19

Family

ID=11644831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840007513A Expired KR900000061B1 (ko) 1984-01-17 1984-11-29 반도체 장치의 제조방법

Country Status (4)

Country Link
US (1) US4661167A (ko)
JP (1) JPS60150618A (ko)
KR (1) KR900000061B1 (ko)
FR (1) FR2560436B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0178447B1 (en) * 1984-10-09 1993-02-17 Fujitsu Limited A manufacturing method of an integrated circuit based on semiconductor-on-insulator technology
EP0217179A3 (en) * 1985-09-30 1989-05-31 Allied Corporation A method for laser crystallization of semiconductor islands on transparent substrates
JPH084067B2 (ja) * 1985-10-07 1996-01-17 工業技術院長 半導体装置の製造方法
JPS62179112A (ja) * 1986-01-31 1987-08-06 Nec Corp Ｓｏｉ構造形成方法
JPH0799734B2 (ja) * 1986-10-31 1995-10-25 三菱電機株式会社 単結晶成長方法
DE69126228T2 (de) * 1990-03-24 1997-10-09 Canon Kk Optische Wärmebehandlungsmethode für Halbleiterschicht und Herstellungsverfahren von Halbleiteranordnung mit solcher Halbleiterschicht
US5373803A (en) * 1991-10-04 1994-12-20 Sony Corporation Method of epitaxial growth of semiconductor
JPH06177034A (ja) * 1992-12-03 1994-06-24 Sony Corp 半導体単結晶の成長方法
JPH0766420A (ja) * 1993-08-31 1995-03-10 Matsushita Electric Ind Co Ltd 薄膜の加工方法
TW589667B (en) * 2001-09-25 2004-06-01 Sharp Kk Crystalline semiconductor film and production method thereof, and semiconductor device and production method thereof
US20040093263A1 (en) * 2002-05-29 2004-05-13 Doraisamy Malchiel A. Automated Interview Method
US7117120B2 (en) * 2002-09-27 2006-10-03 Unico, Inc. Control system for centrifugal pumps

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5814524A (ja) * 1981-07-17 1983-01-27 Fujitsu Ltd 半導体装置の製造方法
JPS58192381A (ja) * 1982-05-06 1983-11-09 Mitsubishi Electric Corp Ｍｏｓ電界効果トランジスタの製造方法
JPS59205712A (ja) * 1983-04-30 1984-11-21 Fujitsu Ltd 半導体装置の製造方法
US4592799A (en) * 1983-05-09 1986-06-03 Sony Corporation Method of recrystallizing a polycrystalline, amorphous or small grain material
US4559102A (en) * 1983-05-09 1985-12-17 Sony Corporation Method for recrystallizing a polycrystalline, amorphous or small grain material
JPS60117613A (ja) * 1983-11-30 1985-06-25 Fujitsu Ltd 半導体装置の製造方法
KR900001267B1 (ko) * 1983-11-30 1990-03-05 후지쓰 가부시끼가이샤 Soi형 반도체 장치의 제조방법

Also Published As

Publication number Publication date
FR2560436A1 (fr) 1985-08-30
US4661167A (en) 1987-04-28
KR850005729A (ko) 1985-08-28
FR2560436B1 (fr) 1988-07-29
JPS60150618A (ja) 1985-08-08

Similar Documents

Publication Publication Date Title
US4514895A (en) Method of forming field-effect transistors using selectively beam-crystallized polysilicon channel regions
US4381201A (en) Method for production of semiconductor devices
KR910009038B1 (ko) 절연물상 실리콘 구조를 갖는 고속 반도체 장치의 제조방법
US5310446A (en) Method for producing semiconductor film
KR900001266B1 (ko) Soi형 반도체장치 제조방법
US5371381A (en) Process for producing single crystal semiconductor layer and semiconductor device produced by said process
US5244828A (en) Method of fabricating a quantum device
KR900000061B1 (ko) 반도체 장치의 제조방법
US5264072A (en) Method for recrystallizing conductive films by an indirect-heating with a thermal-conduction-controlling layer
US4414242A (en) Process for fabricating a semiconductor device
EP0225592B1 (en) Recrystallizing conductive films
US5510642A (en) Semiconductor device
US4861418A (en) Method of manufacturing semiconductor crystalline layer
US6664152B2 (en) Method for crystallizing silicon film and thin film transistor and fabricating method using the same
US4678538A (en) Process for the production of an insulating support on an oriented monocrystalline silicon film with localized defects
JPH0450746B2 (ko)
EP0575965B1 (en) Method of forming semiconductor crystal and semiconductor device
JPH0580159B2 (ko)
US5401683A (en) Method of manufacturing a multi-layered semiconductor substrate
JPS6159820A (ja) 半導体装置の製造方法
JPS62219510A (ja) 単結晶島状領域の形成方法
KR940006697B1 (ko) Soi모스 제조방법
JPS6347253B2 (ko)
JPS61166074A (ja) 絶縁ゲ−ト型トランジスタ及びその製造方法
JPH0223027B2 (ko)

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 19960116

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 19970120

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 19970120

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000