KR900000069B1 - 반도체 장치 - Google Patents

Abstract

내용 없음.

Description

반도체 장치

제1도는 펠릿을 흡착하는 흡착펜 및 기판의 단면도.

제2도 내지 제7도는 본 발명의 실시예에 관한 것이며, 제2도는 파워트랜지스터의 펠릿의 평면도.

제3도는 그 (X)-(X)선으로서 절단한 단면도.

제4도 및 제5도는, 제2도 및 제3도에 표시한 파워트랜지스터.펠릿의 마아킹의 제작방법을 설명하기 위한 펠릿 확대 단면도.

제6도는 패턴 인식을 행하게 하기 위한 패턴 좌(座)표시도.

제7도는 본 발명의 다른 실시예를 표시하는 파워 트랜지스터의 펠릿의 평면도.

* 도면의 주요부분에 대한 부호의 설명

2 : 기판 3 : 펠릿

11, 12, 13, 14, 30, 31 : 절연보호막제 마아킹

본 발명은 반도체장치, 예컨대 파워트랜지스터등의 제조공정에 있어서의 반도체 펠릿과 외부도출 리이드와의 사이의 와이어본딩 작업성 개선을 도모하는 것을 목적으로 하고 있다. 일반적으로 반도체장치의 표면은, 주지한 바와 같이, 외부도출 리이드와 접속시키기 위하여 A1이나 Au의 내부금속세선을 와이어본딩하기 위하여 본딩패드로서 A1박막을 증착형성하고 있다.

이 본딩패드는 도전성은 물론이며 내식성이 양호하고, 또한 내부 금속세선과의 접착성이 우사한것등의 모든 조건에 가장 현저하게 적합하는 A1이 유일한 재료로 선정됨에 이르렀다.

한편 반도체 펠릿(이하 단순히 펠릿이라고 칭한다)은, 스템등의 기판위에 납땜 접합고착하는 것이 일반적이며, 고착에 앞서서 기판위까지 이송하여 정확한 위치결정을 행할 필요가 있으나, 현실로는, 다음의 이유로서 정확한 위치결정이 실현하고 있지 않다.

즉, 제1도에 표시하는 바와 같이, 마운트 위치에 용융땜납(1)을 재치한 기판(2)위에, 펠릿(3)을 이송함에는 진공 흡착 펜(4)이 사용되는 일이 많으며, 펠릿(3)을 흡착할때나 용융땜납(1)위에 재치하기 위하여 흡착노즐(5)내의 부압(負壓)을 내려서 불어 떼어 놓았을때에 펠릿(3)이 미소하게 회동하거나, 혹은 흡착 펜(4)을 간직하는 본딩 장치의 홀더를 고속 동작시키기 때문에 위치 결정이 곤란한 까닭이다.

본 발명은 상기한 여러가지 점을 검토.고찰한 결과 제안함에 이른것으로서, 기판에 고착하는 반도체 펠릿위의 와이어 본딩 위치에 패턴 인식위치 결정용의 절연보호막제 마아킹을 설치하는 것을 특징으로 하고 있다.

이하 본 발명의 실시예를 상세히 설명한다.

제2도는 본 발명의 실시예를 표시하는 파워 트랜지스터의 펠릿의 평면도로서, 폭이 넓은 자루부(6)와 가늘고 긴 손가락부(7), (7)....로 이루어지는 빗살형 에미터부(8) 및 에미터부(8)와 격리하여 모서리 부분이 떨어져 나간 구형상으로 설정한 베이스부(9)를 위면 즉 와이어 본딩면으로 형성한 것이다. 또한 이 파워 트랜지스터에서는 본 발명의 요지로 되는 패턴 인식위치 결정용의 절연보호막제 마아킹으로서의 점 상의 랜드 부(11), (12), 및 (13), (14)를 자루부(6) 및 베이스부(9)위에, A1와이어를 초음파 용접시키는 치수(1₁),(1₂)에 대략 같은 거리만큼 격리하여 뒤에서 설명하는 수단에 의하여 형성한다.

이어서, (15)는 펠릿 표면 산화 보호막으로서의 SiO₂피막, (16)은 펠릿 측면의 절연보호막이다.

제3도는 제2도에 있어서, (X)-(X)선으로서 절단한 단면을 표시한 단면도로서, (17)은 N⁺형의 펠릿기체(基體), (18)은 N^-의 컬렉터 영역, (19)는 P⁺형의 베이스 영역, (20)은 N형의 에미터 영역, (21)은 펠릿기체 (17)가 노출하고 있는 이면으로 피착형성된 Ti, Ag등의 오오믹 이면전극이며, 공지의 3중확산법에 의하여 컬렉터 영역, 베이스영역, 에미터영역을 차례로 형성시키고, 컬렉터 접합 역(逆)내압 특성 향상을 위하여 화학적 에칭처리를 실시하여 펠릿 측벽을 경사구조로 한 것이다.

그런데, 앞에서 설명한 점상의 랜드 부(11), (12) 및 (13), (14)를 형성함에는, 먼저 제4도에 표시하는 바와 같이 종래와 같은 빗살형의 A1피막의 에미터부(8) 및 육괴(陸塊)상의 베이스부(9)을 증착형성하였을때에 사전에 에미터 전극 형성창(22) 및 베이스전극 형성창(23)내에 소정간격(1₁) 및 (1₂)의 점상 SiO₂막 (11') (12') 및 (13') (14')을 설정한다.

다음에 제5도에 표시하는 바와 같이 A1증착을 행하여 PR법에 의하여 에미터전극(28) 및 베이스전극(29)을 형성 분리함과 동시에, H₃PO₄등에 의하여 재차 PR법에 의하여 점상 SiO₂막 (11'), (12'), (13'), (14')을 노출시킨다.

이상과 같이, 절연보호막제 마아킹(11), (12) 및 (13), (14)을 형성한 파워 트랜지스터의 펠릿은 펠릿 납땜마운트후의 와이어본딩 작업에 있어서, 정확한 패턴 인식위치결정이 가능하게 된다. 그리고 가령 각각의 절연보호막제 마아킹(11), (12) 및 (13), (14)을 A점, B점 및 C점, D점이라 부르고 각각의 (X)-(Y)좌표를 (x₁,y₁), (x₂,y₂) 및 (x₃,y₃), (x₄,y₄)로 하여놓고, 펠릿에 빔상 광선을 조사(照射)하면서 펠릿을 TV 카메라에 의하여 촬영을 행하여 CRT 디스플레이 위에 확대화상을 영사하면 제6도에 표시하는 바와 같은 패턴이 그려진다.

그래서, 제6도에 있어서, 펠릿의 본래 고착되어야 할 기판위의 기준점을 N점(x_n,y_n)으로하고, 선분(AB)과 선분(CD)에 있어서의 각 중간점을 E점

, F점

으로 하고, 또한 선분(EF)의 중간점을 P점(x_p,y_p)으로 한다. 그러면 기준점 N점과 P점과의 변위량은, X축 방향으로 x_n-x_p, Y축 방향으로 y_n-y_p이며, 또한 선분(ON)과 (OP)와의 각도차 분(分) (θ)에 의하여 표시된다. 따라서 마이크로 컴퓨어터 등을 사용하여 변위량(x_n-x_p),(y_n-y_p)(θ)을 판독하여서 와이어 본딩.에드를 그것들의 모든 분량만큼 항상 이동시키는 것에 의하여 펠릿 위에는 항상 절연보호막제 마아킹(11), (12) 및 (13), (14)으로서 지정된 소정위치에 와이어본딩이 실시된다.

따라서 위에서 설명한 파워 트랜지스터에 있어서는, 와이어 본딩위치는 절연보호막제 마아킹에 의하여 항상 소정위치로 정하여지고 펠릿 납땜 마운트 고착할때에 펠릿이 미소하게 회동한채로 기준위치에서 밀려서 고착되어도 정확한 와이어본딩 위치결정이 행하여 진다.

또한 이 파워 트랜지스터는 와이어본딩되는 펠릿위의 와이어 선단의 용융부는 절연보호막제 마아킹에 둘러 쌓임으로서 용융체적이 일정화되며, 와이어 접착강도를 균일화 하기 쉬운 잇점도 있다.

이상의 실시예는 절연보호막제 마아킹을 점상으로한 경우인 바, 본 발명은 이것에 한정되는 것은 아니며, 예컨대 제7도에 표시하는 바와 같이 ㄷ자의 마아킹(30), (31)을 설정하거나 하여도 좋다.

또, 절연보호막제 마아킹은 SiO₂막에 한정하지 않고, 유리등으로 하여도 좋다.

또한, 본 발명이 적용되는 반도체장치로서는, 이상의 실시예를 표시한 메사형 3중확산 파워 트랜지스터에 한정하지 않고, 에피택셜 플레이너 파워 트랜지스터라도 좋고, 또한 역 억지형 3단자 싸이리스터 등으로 하여도 지장이 없다.

본 발명에 의하면, 펠릿에 패턴 인식위치 결정용의 절연보호막제 마아킹을 설치하는 수단으로서는 종래부터 펠릿표면에 설치되는 SiO₂막등을 이용하는 것만으로서 좋고, 반도체장치의 와이어본딩 위치결정 정밀도를 양호하게 하며, 작업성 향상, 또한 제조공정의 자동화에 공헌할 수 있는 우수한 효과가 있다.

Claims (1)

1. 기판(2)에 고착한 반도체 펠릿(3)위에 와이어 본딩 위치에 패턴 인식위치 결정용의 절연보호막제 마아킹(11), (12), (13), (14), (30), (31)을 설치한 것을 특징으로 하는 반도체 장치.

Images