KR900007190A - Cmos 호환성 밴드갭 기준전압 제공회로 및 그 방법 - Google Patents
Cmos 호환성 밴드갭 기준전압 제공회로 및 그 방법 Download PDFInfo
- Publication number
- KR900007190A KR900007190A KR1019890013478A KR890013478A KR900007190A KR 900007190 A KR900007190 A KR 900007190A KR 1019890013478 A KR1019890013478 A KR 1019890013478A KR 890013478 A KR890013478 A KR 890013478A KR 900007190 A KR900007190 A KR 900007190A
- Authority
- KR
- South Korea
- Prior art keywords
- current
- transistor
- reference voltage
- voltage
- bandgap reference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L5/00—Automatic control of voltage, current, or power
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/267—Current mirrors using both bipolar and field-effect technology
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예를 예시한 회로의 개략선도,
제2도는 전원전압의 변화를 조절하는 회로가 구비된 본 발명의 실시예를 예시한 회로의 개략선도,
제3도는 밴드갭 기준전압의 출력이 조건에 따라 시프트 될수 있는 방법을 예시한 도면.
Claims (28)
- 제1온도의계수를 갖는 제1전류를 발생시키 제1전류원, 제2전류원, 제1전류에 비례하는 제2전류를 발생시키도록 제2전류원을 유도하기 위해 제1전류원과 제2전류원 사이에서 전류반사동작을 제공하는 제1전류반사수단, 제2전류원에 연결되어 있으며 제2전류원으로부터 제1 전압을 발생시키는 수단, 제 2 전류원에 연결되어 있으며 제 2온도계수를 갖는 제 2 전압을 발생시키는 수단, 여기서 상기 제1 및 제2온도계수는 극성이 반대임, 제2전압 및 제1전압의 가중합을 제공하는 수단으로 구성된 온도에 영향을 받지않는 기준전압을 제공하도록 된 것을 특징으로 하는 CMOS 호환성 밴드갭 기준전압회로.
- 제1항에 있어서, 상기 제1전류가 열전압에 비례하고, 상기 제2전압이 바이폴러 트랜지스터의 접합전압에 비례함을 특징으로 하는 CMOS 호환성 밴드갭 기준전압회로.
- 제 1 항에 있어서, 상기 제1전류가 두개의 바이폴러 트랜지스터 각각의 접합 전압 사이의 미분치와 비례하고, 상기 제2전압이 바이폴러 트랜지스터의 접합 전압과 비례함을 특징으로 하는 CMOS 호환성 밴드갭 기준전압회로.
- 제1항에 있어서, 상기 제1전류원이, 제1전류경로, 제2전류경로, 이들 각각의 전류치 사이의 비를 확정하는, 제1 및 제2전류경로에 연결된 제1수단, 제1전류경로에 있는 제1마디와 제2전류경로에 있는 제 2 마디 사이에 같은 전압전위를 확정하는, 제1 및 제 2 전류경로에 연결된 수단과, 상기 제 1전류를 확정하는, 제1 및 제2마디에 연결된 제3수단으로 구성된 것을 특징으로 하는 CMOS 호환성 밴드갭 기준전압회로.
- 제4항에 있어서, 상기 제1수단이, 서로 연결되어 전류반사 동작을 제공하는 제1 및 제2트랜지스터로 구성된 것을 특징으로 하는 CMOS 호환성 밴트갭 기준전압회로.
- 제5항에 있어서, 상기 제2수단이, 서로 연결되어 전류반사 동작을 제공하는 제3 및 제4트랜지스터로 구성된 특징으로 하는 CMOS 호환성 밴드갭 기준전압회로.
- 제6항에 있어서, 상기 제3수단이 제1전류경로에 있는 제1바이폴러 접합 트랜지스터와 제2전류경로에 저항수단과 직렬로 연결된 제2바이폴러 접합 트랜지스터로 구성된 것을 특징으로 하는 CMOS 호환성 밴드갭 기준전압회로.
- 제7항에 있어서, 상기 전류반사수단이 제2전류원에 연결됨과 아울러 제3 및 제4트랜지스터에 연결되어 있는 제5트랜지스터와 직렬 연결된 제3바이폴러 접합 트랜지스터로 구성된 것을 특징으로 하는 CMOS 호환성 밴드갭 기준전압회로.
- 제8항에 있어서, 제2전압을 발생시키는 상기 수단이, 제5트랜지스터에 연결되어 제2전압을 제공하는 제4바이폴러 접합 트랜지스터로 구성된 것을 특징으로 하는 CMOS 호환성 밴드갭 기준전압회로.
- 제9항에 있어서, 상기 제4바이폴러 접합 트랜지스터에 연결되어 가중합을 제공하는 저항이 포함된것을 특징으로 하는 CMOS 호환성 밴드갭 기준전압회로.
- 제8항에 있어서, 상기 제1 및 제2트랜지스터가 제1형의 FET로 되어 있으며 상기 제3, 제4 및 제5트랜지스터가 제2형 FET로 된 것을 특징으로 하는 CMOS 호환성 밴드갭 기준전압회로.
- 제11항에 있어서, 제1형 FET는 N채널FET로 되어 있으며 제2형 FET는 P채널 FET로 된 것을 특징으로 하는 CMOS 호환성 밴드갭 기준전압회로.
- 제11항에 있어서, 제1형 및 제3형 트랜지스터와 제2형 및 제3형 트랜지스터가 각각 CMOS 트랜지스터쌍으로 된 것을 특징으로 하는 CMOS 호환성 밴드갭 기준전압회로.
- 제1항에 있어서, 상기 제1전류가 제1 및 제2바이폴러 트랜지스터 각각의 접합 전압간의 미분치에 비례하고 상기 제2전압이 바이폴러 트랜지스터의 접합 전압과 비례함을 특징으로 하는 CMOS 호환성 밴드갭 기준전압회로.
- 제1항에 있어서, 제2전압을 발생시키는 상기 수단이 바이폴러 접합 트랜지스터로 된 것을 특징으로 하는 CMOS호환성 밴드갭 기준전압회로.
- 제15항에 있어서, 상기 바이폴러 접합 트랜지스터가 래터럴 바이폴러 접합 트랜지스터로 된 것을 특징으로 하는 CMOS 호환성 밴드갭 기준전압회로.
- 제15항에 있어서, 상기 가중합이 바이폴러 트랜지스터와 직렬로 연결된 저항수단에 의해 제공됨을 특징으로 하는 CMOS 호환성 밴드갭 기준전압회로.
- 제1전류경로, 제2전류경로, 제3전류경로, 제1 및 제2전류경로에 연결되어 각각의 전류치 사이의 비를 설정하는 제1전류반사수단, 제1, 제2 및 제3전류경로에 연결됨에 아울러 제1전류경로에서의 제1포인트, 제2전류경로에서의 제2포인트 및 제3전류경로에서의 제3포인트 사이에서 동등한 전압전위를 확정하는 수단과 그리고 각각의 전류치 사이의 비를 설정하기 위해 제2 및 제3전류경로 사이에서 전류반사동작을 제공하는 수단이 포함된 제2전류반사수단, 제1 및 제2전류경로에 연결되어 제2전류경로에서 제1온도계수를 갖는 제1전류를 확정하는 수단, 제3전류경로에 연결되어 제3전류경로의 전류로부터 제1전압을 제공하는 수단, 제3전류경로에 연결되어 제2온도계수를 갖는 제2전압을 제공하는 수단 여기서 상기 제1 및 제2온도계수는 극성이 반대임, 제1 및 제2전압의 가중합을 제공하는 수단으로 구성되어 벤드갭 기준전압을 제공하도록 된 것을 특징으로 하는 CMOS 호환성 밴드갭 기준전압회로.
- 제18항에 있어서, 상기 제1전류반사수단이 제1전류경로에 연결된 제1FET와 제2전류경로에 연결된 제1형의 제2FET로 구성된 것을 특징으로 하는 CMOS 호환성 밴드갭 기준전압회로.
- 제19항에 있어서, 제1전류를 확정하는 상기 수단이 제1전류경로에서 저항수단과 직렬로 연결된 제1바이폴러 트랜지스터와, 제2전류경로에 연결된 제1바이폴러 접합 트랜지스터로 구성된 것을 특징으로 하는 CMOS 호환성 밴드갭 기준전압회로.
- 제18항에 있어서, 상기 제2전류반사수단이 제1전류경로에 연결된 제2형의 제3FET, 제2전류경로에 연결된 제2형의 제4FET 및 제3전류경로에서 제3바이폴러 트랜지스터와 직렬로 연결된 제2형의 제5FET로 구성된 것을 특징으로 하는 CMOS 호환성 밴드갭 기준전압회로.
- 제21항에 있어서, 상기 제1형은 N채널 FET되어 있고 상기 제2형은 P채널 FET로 된 것을 특징으로 하는 CMOS 호환성 밴드갭 기준전압회로.
- 제22항에 있어서, 제1, 제2, 제3, 제4 및 제5트랜지스터 각각이 소오스, 게이트 및 드레인단자를 구비하며, 제1 및 제2트랜지스터의 각 게이트단자가 제1트랜지스터의 드레인 단자에 연결되고 제3 및 제4트랜지스터의 각 게이트단자가 제4트랜지스터의 드레인 단자에 연결된 것을 특징으로 하는 CMOS 호환성 밴드갭 기준전압회로.
- 제18항에 있어서, 제1전압을 제공함과 아울러 제1 및 제2전압의 가중합을 제공하는 상기 수단이 제1전류경로에서 저항과 직렬로 연결된 베이스 에미터 접합을 이루는 제3바이폴러 트랜지스터로 구성된 것을 특징으로 하는 CMOS 호환성 밴드갭 기준전압회로.
- 제24항에 있어서, 상기 제3바이폴러 트랜지스터가 NPN 트랜지스터임을 특징으로 하는 CMOS 호환성 밴드갭 기준전압회로.
- 제25항에 있어서, 상기 NPN 트랜지스터가 래터럴 트랜지스터임을 특징으로 하는 CMOS 호환성 밴드갭 기준전압회로.
- 제1온도계수를 갖는 제1전류를 발생시키고, 상기 제1전류로부터 이에 비례하는 제2전류를 유도하기 위해 전류반사동작을 이용하고, 제2전류로부터 이에 비례하는 제1전압을 발생시키고, 제2온도계수를 갖는 제2전압을 발생시키고, 여기서 제1 및 제2온도계수는 극성이 반대이다. 제2전압 및 제1전압의 가중합을 발생시키는 단계로 구성된 것을 특징으로 하는 온도에 영향을 받지 않는 기준전압을 제공하는 방법.
- 제27항에 있어서, 제1온도계수가 두개의 바이폴러 트랜지스터의 각각의 베이스 에미터 접합 사이에서의 미분치에 비례하고, 상기 제2온도계수가 바이폴러 트랜지스터의 베이스 에미터 접합의 온도계수에 비례함을 특징으로 하는 온도에 영향을 받지 않는 기준전압을 제공하는 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US26463088A | 1988-10-31 | 1988-10-31 | |
| US264630 | 1988-10-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR900007190A true KR900007190A (ko) | 1990-05-09 |
Family
ID=23006923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890013478A Withdrawn KR900007190A (ko) | 1988-10-31 | 1989-09-19 | Cmos 호환성 밴드갭 기준전압 제공회로 및 그 방법 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0367578A1 (ko) |
| JP (1) | JPH02253319A (ko) |
| KR (1) | KR900007190A (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2978226B2 (ja) * | 1990-09-26 | 1999-11-15 | 三菱電機株式会社 | 半導体集積回路 |
| JPH06124568A (ja) * | 1992-10-09 | 1994-05-06 | Matsushita Electric Ind Co Ltd | テープカセット |
| US5349286A (en) * | 1993-06-18 | 1994-09-20 | Texas Instruments Incorporated | Compensation for low gain bipolar transistors in voltage and current reference circuits |
| JP4543193B2 (ja) * | 2010-02-12 | 2010-09-15 | 学校法人明治大学 | 半導体装置 |
| CN114281144B (zh) * | 2020-09-28 | 2023-08-29 | 深圳英集芯科技股份有限公司 | 可应用于低电源电压的恒温电流源、芯片及电子设备 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2506043A1 (fr) * | 1981-05-15 | 1982-11-19 | Thomson Csf | Regulateur de tension integre, a coefficient de temperature nul ou impose |
| US4450367A (en) * | 1981-12-14 | 1984-05-22 | Motorola, Inc. | Delta VBE bias current reference circuit |
| US4588941A (en) * | 1985-02-11 | 1986-05-13 | At&T Bell Laboratories | Cascode CMOS bandgap reference |
-
1989
- 1989-09-19 KR KR1019890013478A patent/KR900007190A/ko not_active Withdrawn
- 1989-10-31 EP EP89311266A patent/EP0367578A1/en not_active Withdrawn
- 1989-10-31 JP JP1282074A patent/JPH02253319A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02253319A (ja) | 1990-10-12 |
| EP0367578A1 (en) | 1990-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930020835A (ko) | 증가-공핍 모드 캐스코드(cascode) 전류 미러 | |
| KR890004500A (ko) | 출력버퍼 | |
| KR860008652A (ko) | 평형 차동 증폭기 | |
| KR900010531A (ko) | 정전류원 회로 | |
| KR930003522A (ko) | 슬루우레이트 스피드엎 회로 | |
| KR870006728A (ko) | Bimos 회로 | |
| KR860007748A (ko) | 개선된 부하 구동특성을 갖는 반도체 집적회로 | |
| KR930018345A (ko) | 정전압 발생회로 | |
| KR860007783A (ko) | 개선된 출력특성을 갖는 비교기 회로 | |
| KR900001026A (ko) | 반도체회로 및 그것을 사용한 신호처리 시스템 | |
| KR880012009A (ko) | BiMOS 논리회로 | |
| KR840008091A (ko) | Mos트랜지스터 증폭기 | |
| KR880011996A (ko) | 차동증폭기 | |
| KR950034156A (ko) | 온도 검출 회로 | |
| KR940012851A (ko) | 차동 전류원 회로 | |
| KR930020847A (ko) | 기준전류 발생회로 | |
| KR900007190A (ko) | Cmos 호환성 밴드갭 기준전압 제공회로 및 그 방법 | |
| KR940020669A (ko) | 바이어스 회로(bias circuit) | |
| KR950016002A (ko) | 3치 입력 버퍼 회로 | |
| KR960039637A (ko) | 집적 버퍼회로 | |
| KR970012689A (ko) | 바이폴라 트랜지스터 정전압원 회로 | |
| KR930020658A (ko) | 기준전압 발생회로 | |
| KR960027331A (ko) | 버퍼회로 및 바이어스회로 | |
| US4769559A (en) | Switchable current source | |
| KR960026787A (ko) | 전류 모드 감지 증폭기를 구비하는 집적 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19890919 |
|
| PG1501 | Laying open of application | ||
| PC1203 | Withdrawal of no request for examination | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |