KR910020719A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR910020719A
KR910020719A KR1019910008641A KR910008641A KR910020719A KR 910020719 A KR910020719 A KR 910020719A KR 1019910008641 A KR1019910008641 A KR 1019910008641A KR 910008641 A KR910008641 A KR 910008641A KR 910020719 A KR910020719 A KR 910020719A
Authority
KR
South Korea
Prior art keywords
bit line
potential difference
line pairs
pair
memory cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019910008641A
Other languages
English (en)
Other versions
KR950004741B1 (ko
Inventor
히로시 나까야마
Original Assignee
세끼모또 다다히로
니뽄 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 다다히로, 니뽄 덴끼 가부시끼가이샤 filed Critical 세끼모또 다다히로
Publication of KR910020719A publication Critical patent/KR910020719A/ko
Application granted granted Critical
Publication of KR950004741B1 publication Critical patent/KR950004741B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음

Description

반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 반도체 메모리 장치의 회로 배열을 보여주는 회로 다이어그램.

Claims (1)

  1. a) 행 및 열로 배열되어 데이타 비트들을 각각 기억하는 다수의 메모리 셀, b) 상기 메모리 셀들의 열에 각각 결합된 다수의 비트라인 쌍들, c) 상기 메모리 셀들의 행에 각각 결합되어, 상기 데이타 비트들이 관련 행들의 상기 메모리 셀들로부터 판독되어 상기 다수의 비트 라인 쌍들로 보내지도록 활성 레벨로 선택적으로 구동되는 다수위 워드 라인, -작은 전위차 레벨들을 상기 데이터 비트들이 판독될 때 각각 상기 비트 라인 쌍들 상에 발생된다-, d) 상기 비트 라인 쌍들에 각각 결합되어, 큰 전위차 레벨들이 상기 비트 라인 쌍들 상에 각각 발생되도록 상기 작은 전위차 레벨들의 크기를 증폭하는 다수의 감지 증폭기 회로, (e) 상기 큰 전위차 레벨중 한 레벨을 전송하는 데이타 라인 쌍, 및 f) 상기 다수의 비트 라인 쌍들과 상기 데이타 비트 쌍사이에 결합되어, 열 선택 신호가 자신에 인가될 때 상기 다수의 비트 라인 쌍들중 하나와 상기 데이타 라인 쌍을 상호 연결하는 전달 게이트 어레이를 구비하는 반도체 메모리 장치에 있어서, g) 상기 작은 전위차 레벨이 상기 큰 전위차 레벨로 발생되었는지 아닌지를 알기 위하여 상기 다수의 비트 라인 쌍들중 상기 한 라인 쌍을 모니터 하는 모니터 회로 -이 회로는 상기 큰 전위차 레벨이 상기 다수의 비트 라인 쌍들중 상기 한 비트 라인 쌍에 발생될 때 상기 전달 게이트 어레이가 상기 열선택 신호에 응답하게 해준다-를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910008641A 1990-05-28 1991-05-27 반도체 메모리 장치 Expired - Fee Related KR950004741B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2137374A JPH0432095A (ja) 1990-05-28 1990-05-28 半導体記憶装置
JP137374 1990-05-28

Publications (2)

Publication Number Publication Date
KR910020719A true KR910020719A (ko) 1991-12-20
KR950004741B1 KR950004741B1 (ko) 1995-05-06

Family

ID=15197194

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910008641A Expired - Fee Related KR950004741B1 (ko) 1990-05-28 1991-05-27 반도체 메모리 장치

Country Status (5)

Country Link
US (1) US5235546A (ko)
EP (1) EP0459297B1 (ko)
JP (1) JPH0432095A (ko)
KR (1) KR950004741B1 (ko)
DE (1) DE69121311T2 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4099265A (en) * 1976-12-22 1978-07-04 Motorola, Inc. Sense line balance circuit for static random access memory
JPS5614590A (en) * 1979-07-14 1981-02-12 Tomi Nakajima Additive for engine oil
JPS61237290A (ja) * 1985-04-12 1986-10-22 Sony Corp ビツト線駆動回路
US5146427A (en) * 1989-08-30 1992-09-08 Hitachi Ltd. High speed semiconductor memory having a direct-bypass signal path

Also Published As

Publication number Publication date
US5235546A (en) 1993-08-10
EP0459297A2 (en) 1991-12-04
DE69121311T2 (de) 1997-02-06
DE69121311D1 (de) 1996-09-19
JPH0432095A (ja) 1992-02-04
EP0459297B1 (en) 1996-08-14
EP0459297A3 (en) 1992-10-21
KR950004741B1 (ko) 1995-05-06

Similar Documents

Publication Publication Date Title
KR930005038A (ko) 테스트 회로를 구비한 반도체 기억장치
KR920001542A (ko) 감지 증폭기를 갖는 반도체 메모리
KR900000904A (ko) 반도체기억장치와 이것을 이용한 데이터패스(data path)
TW344819B (en) Semiconductor memory device
KR880010422A (ko) 반도체 기억장치
KR930001214A (ko) 반도체 기억장치
KR960025729A (ko) 반도체 기억 장치
KR930006736A (ko) 반도체 기억장치
KR970022773A (ko) 다중 뱅크 메모리 설계 및 그를 이용한 시스템과 방법
KR880003250A (ko) 리드온리 메모리 장치(Read Only Memory Device)
KR950030163A (ko) 반도체 메모리 디바이스
KR920010640A (ko) 강유전성 메모리 디바이스 감지 증폭기용 전치 증폭기
KR950020732A (ko) 다이나믹 반도체 기억장치
KR870008320A (ko) 상이형 메모리셀로 구성되는 반도체 메모리장치
KR910020724A (ko) 반도체 기억장치
KR930003159A (ko) 반도체 기억장치
KR870009392A (ko) 반도체 기억장치
US4045785A (en) Sense amplifier for static memory device
KR880000960A (ko) 반도체 메모리
KR920006983A (ko) 저잡음 감지 구조를 가진 반도체 메모리 장치
KR930003143A (ko) 분할된 입출력 라인을 갖는 데이타 전송회로
KR920017128A (ko) 메모리셀 어레이 사이에 공유된 용장 워드선을 가진 다이내믹 ram 디바이스
KR920017108A (ko) 다이내믹 랜덤 억세스 메모리 디바이스
KR900019013A (ko) 파셜 랜덤 액세스 메모리
KR900019036A (ko) 반도체기억장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20020502

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20030507

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20030507

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000