KR940010308A - 박막 트랜지스터 및 그 제조 방법 - Google Patents

박막 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR940010308A
KR940010308A KR1019920019168A KR920019168A KR940010308A KR 940010308 A KR940010308 A KR 940010308A KR 1019920019168 A KR1019920019168 A KR 1019920019168A KR 920019168 A KR920019168 A KR 920019168A KR 940010308 A KR940010308 A KR 940010308A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
transistor gate
gate electrode
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019920019168A
Other languages
English (en)
Other versions
KR950011784B1 (ko
Inventor
하형찬
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019920019168A priority Critical patent/KR950011784B1/ko
Publication of KR940010308A publication Critical patent/KR940010308A/ko
Application granted granted Critical
Publication of KR950011784B1 publication Critical patent/KR950011784B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon

Landscapes

  • Thin Film Transistor (AREA)

Abstract

본 발명은 고집적 반도체의 박막트랜지스터(Thim Film Transistor) 및 그 제조방법에 관한 것으로, 일정 간격으로 사각기둥 모양의 박막트랜지스터 게이트 전극(2A)을 형성하고 전체 구조 상부에 박막트렌지스터 게이트산화막(3), 박막트랜지스터 채널(4)인 다결정 실리콘을 차례로 증착하는 제1단계, 상기 제1단계 후에 마스크 패턴 공정과 식각공정으로 제1 박막트랜지스터 게이트 전극(2A) 상부에 존재하는 박막트랜지스터 게이트 산화막(3)과 박막트랜지스터 채널(4)인 다결정 실리콘을 차례로 제거하는 제2단계, 상기 제2단계 후에 각각 전세 구조상부에 박막 트랜지스터 게이트 산화막(3)을 또한번 증착하고 마스크 패턴 공정과 식각 공정을 행하여 상기 제1박막트랜지스터 게이트 전극(2A) 상부에 존재하게 되는 재층착한 박막트랜지스터 게이트 산화막(3)은 제거하는 제3단계, 및 상기 제3단계 후에 다결정 실리콘은 증착하고 마스크 패턴 공정과 식각 공정을 행하여 상기 제1박막트랜지스터 게이트 전극(2A)를 연결하는 제2박막트랜지스터 게이트 전극(2B)를 형성한 후 상기 박막 트랜지스터 게이트 전극(2A,2B)의 양 끝단의 박막트렌지스터 채널(4) 일정부분에 이온 주입을 행하여 박막트랜지스터 소오스(5A)와 드레인(5B)을 형성하는 제4단계를 구비하여 이루어지는 것을 특징으로 하는 박막 트랜지스터 제조 방법 및 이에 따른 박막 트랜지스터에 관한 것이다.

Description

박막 트랜지스터 및 그 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따튼 라막 트랜지스터의 평면도,
제2도는 제1도의 절단선 A-A′에 따른 박막 트랜지스터의제조 공정도,
제3도는 제1도의 절단선 B-B′에 따른 박막 트랜지스터의 단면도.

Claims (3)

  1. 박막 트랜지스터에 있어서, 일정 간격으로 형성되는 수직한 사각형 제1박막트랜지스터 게이트 전극(2A), 상기 사각형 제1박막트랜지스터 게이트 전극(2A)을 두러쌓고 있되 내부에 얇은 박막트랜지스터 채널(4)을 포함하는 박막 트랜지스터 게이트 산화막(3), 상기 일정간격으로 형성되어 있는 사각형 제1박막트랜지스터 게이트 전극(2A)을 상부에서 연결하되 상기 박막 트랜지스터 게이트 산화막(3)을 덮는 제2박막트랜지스터 게이트 전극(2B), 및 상기 얇은 박막트랜지스터 채널(4)의 양끝단에 형성되는 박막트랜지스터 소오스, 드레인(5A,5B)으로 구성되어 지는 것을 특징으로 하는 박막 트랜지스터.
  2. 제1항에 있어서, 상기 사각형 박막트랜지스 게이트 전극(2A)는 원형 및 기타 다른 수직 구조중 어느 하나로 이루어 지는 것으로 특징으로 하는 박막 트랜지스터.
  3. 박막 트랜지스터 제조 방법에 있어서, 일정 간격으로 사각 기둥 모양의 박막트랜지스터 게이트 전극(2A)을 형성하고 전체 구조 상부에 박막트랜지스터 게이트 산화막(3), 박막트랜지스터 채널(4)인 다결정 실리콘을 차례로 증착하는 제1단계, 상기 제1단계 후에 마스크 패턴 공정과 식각공정으로 제1박막트랜지스터 게이트 전극(2A) 상부에 존재하는 박막트랜지스터 게이트 산화막(3)과 박막트랜지스터 채널(4)인 다결정 실리콘을 차례로 제거하는 제2단계, 상기 제2단계 후에 각각 전체 구조 상부에 박막트랜지스터 계의 산화막(3)을 또한번 증착하고 마스크 패턴 공정과 식각 공정을 행하여 상기 제1박막트랜지스터 게이트 전극(2A) 상부에 존재하게 되는 재증착한 박막트랜지스터 게이트 산화막(3)을 제거하는 제3단계, 및 상기 제3단계 후에 다결정 실리콘을 증착하고 마스크 패턴 공정과 식각 공정을 행하여 상기 제1박막트랜지스터 게이트 전극(2A)을 연결하는 제2박막트랜지스터 게이트 전극(2B)를 형성한 후 상기 박막 트랜지스터 게이트(2A,2B)의 양 끝단의 박막트랜지스터 채널(4) 일정부부에 이온 주입하여 박막트랜지스터 소오스(5A)와 드레인(5B)을 형성하는 제4단계를 구비하여 이루어지는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920019168A 1992-10-19 1992-10-19 박막트랜지스터 및 그 제조 방법 Expired - Fee Related KR950011784B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920019168A KR950011784B1 (ko) 1992-10-19 1992-10-19 박막트랜지스터 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920019168A KR950011784B1 (ko) 1992-10-19 1992-10-19 박막트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR940010308A true KR940010308A (ko) 1994-05-26
KR950011784B1 KR950011784B1 (ko) 1995-10-10

Family

ID=19341353

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920019168A Expired - Fee Related KR950011784B1 (ko) 1992-10-19 1992-10-19 박막트랜지스터 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR950011784B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100298431B1 (ko) * 1997-12-29 2001-08-07 김영환 박막트랜지스터및그제조방법
KR100292044B1 (ko) * 1997-05-23 2001-09-17 구본준, 론 위라하디락사 액정표시장치제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100292044B1 (ko) * 1997-05-23 2001-09-17 구본준, 론 위라하디락사 액정표시장치제조방법
KR100298431B1 (ko) * 1997-12-29 2001-08-07 김영환 박막트랜지스터및그제조방법

Also Published As

Publication number Publication date
KR950011784B1 (ko) 1995-10-10

Similar Documents

Publication Publication Date Title
KR940016938A (ko) 모스(mos) 트랜지스터 및 그 제조방법
KR940010308A (ko) 박막 트랜지스터 및 그 제조 방법
KR960026459A (ko) 트랜지스터 제조방법
KR940016927A (ko) 트렌치(Trench) 구조를 이용한 수직 채널을 갖는 모스트랜지스터(MOS-FET) 제조방법
KR940007453B1 (ko) 낮은 기생용량을 갖는 mos 트랜지스터 제조방법
KR960012262B1 (ko) 모스(mos) 트랜지스터 제조방법
KR940003086A (ko) 반도체 장치의 박막트랜지스터 제조방법
KR940003022A (ko) 폴리실리콘 박막 트랜지스터를 이용한 마스크 롬의 제조방법
KR960026973A (ko) 박막트랜지스터 제조방법
KR910017635A (ko) 메모리 셀 커패시터 제조방법
KR920015592A (ko) Ldd구조의 트랜지스터 제조방법
KR940001460A (ko) 반도체 소자의 ldd 제조방법
KR960036145A (ko) 고집적 박막 트랜지스터 및 그 제조 방법
KR950030381A (ko) 다결정실리콘 소오스, 드레인(source, drain)을 갖는 상보형 트랜지스터 및 그 제조방법
KR910016099A (ko) 듀얼게이트 트랜지스터 제조방법
KR930003434A (ko) Ldd 구조의 모스 트랜지스터 제조방법
KR910017634A (ko) 메모리 셀 커패시터 제조방법
KR970013120A (ko) 박막 트랜지스터 및 그 제조 방법
KR920013755A (ko) 멀티게이트를 사용한 모스 트랜지스터 및 그 제조방법
KR940001450A (ko) 전계효과 트랜지스터의 게이트 제조방법
KR940016888A (ko) 트랜지스터 형성 방법
KR940016753A (ko) 박막트랜지스터 및 그 제조방법
KR940016924A (ko) 고속소자용 트랜지스터 제조방법
KR910017684A (ko) 메모리 셀 커패시터 제조방법
TW276359B (en) MOS transistor structure and fabricating method therefor

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

FPAY Annual fee payment

Payment date: 20050922

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20061011

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20061011

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000