KR940010471A - 네거티브 파워서플라이 - Google Patents

네거티브 파워서플라이 Download PDF

Info

Publication number
KR940010471A
KR940010471A KR1019930019777A KR930019777A KR940010471A KR 940010471 A KR940010471 A KR 940010471A KR 1019930019777 A KR1019930019777 A KR 1019930019777A KR 930019777 A KR930019777 A KR 930019777A KR 940010471 A KR940010471 A KR 940010471A
Authority
KR
South Korea
Prior art keywords
negative
charge pump
power supply
potential
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019930019777A
Other languages
English (en)
Other versions
KR100283019B1 (ko
Inventor
에이. 반 버스커크 마이클
청리 첸 쟈니
케이. 창 청
이. 클리브랜드 리
몬탤보 안토니오
Original Assignee
미키오 이시마루
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미키오 이시마루, 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 미키오 이시마루
Publication of KR940010471A publication Critical patent/KR940010471A/ko
Application granted granted Critical
Publication of KR100283019B1 publication Critical patent/KR100283019B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Dc-Dc Converters (AREA)
  • Logic Circuits (AREA)

Abstract

플래시 소거를 하는 동안 플래시 EEPROM 메모리셀의 어레이에 있는 단어선을 통해 선택된 메모리셀의 제어게이트에 조절된 네거티브전위를 발생하여 공급하는 네거티브 파워서플라이는 높은 네거티브전압을 발생하기 위하여 다수의 충전펌프단계(401-404)로 구성된 충전펌프수단(12) 및 충전펌프수단에 있는 문턱전압강하를 효과적으로 소거하기 위하여 충전펌프수단의 각 단계에 연결된 소거수단을 포함한다. 조절기수단(16)은 높은 네거티브 전압과 외부 서플라이전위(VCC)에 대해 독립적이도록 조절된 네거티브전위를 발생함에 이용한다.

Description

네거티브 파워서플라이
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 주요점에 따라 구조된 네거티브 파워서프라이의 볼록도,
제2a도-제2g도는 여러 제어신호와 클럭신호의 타이밍도,
제3a도는 본 발명의 동작을 이해하기 위해 사용되는 제1도내에 여러신호의 상태를 나타낸 타이밍도,
제3b도는 네거티브 펌프회로의 동작을 이해하기 위해 사용하는 제4a도에 있는 특정한 내부노드의 여러신호 상태를 나타낸 타이밍도,
제4a도는 제1도의 네거티브 펌프회로를 상세히 도시한 개략회로도,
제4b도는 신호(REGIN)를 발생하는 회로로,
제4c도는 단어선에 연결된 신호(NEGOUT)를 예시한 회로도.

Claims (19)

  1. 플래시소거를 하는 동안 플래시 EEPROM 메모리셀의 어레이에 있는 단어선을 통해 선택된 메모리셀의 제어게이트에 조절된 네거티브전위를 발생하여 공급하는 네거티브 파워서플라이로서, 다수의 클럭신호를 발생하는 클럭수단(14), 외부 파워서플라이전위(VCC)와 높은 네거티브전압을 발생하는 상기 클럭신호에 대응하며, 다수의 충전펌프단계(401-404)로 형성된 충전펌프수단(12), 상기 충전펌프수단에 있는 문턱전압강하를 효과적으로 소거하기 위하여 충전펌프수단의 각 단계에 연결된 소거수단, 소거하는 동안, 특정한 수의 상기 다수의 충전펌프단계 동작을 초기에 방지하기 위하여 상기 다수의 충전펌프단계에 연결된 네거티브 우물수단(20) 및 상기 높은 네거티브전압 및 상기 충전펌프수단이 상기 높은 네거티브전압을 증가시키기 위하여 하이레벨에 있거나 혹은 상기 높은 네거티브전압을 감소시키기 위하여 로우레벨에 있는 네거티브 비교기신호를 발생하며, 서플라이전위(VCC)에 대해 독립적인 상기 조절된 네거티브전위를 발생하는 기준전위에 대응하는 조절수단등(16)으로 이루어짐을 특징으로 하는 네거티브 파워서플라이.
  2. 제1항에 있어서, 상기 다수의 충전펌프단계의 각 단계는 P-채널 통과트랜지스터 및 제1커플링 캐패시터로 구성되며, 상기 통과트랜지스터의 소오스는 입력노드에 연결되고, 그 드레인은 출력노드에 연결되며, 그 게이트는 내부노드에 연결되었으며, 상기 커플링 캐패시터의 한 단부는 출력노드에 연결되고 나머지 단부는 상기 다수의 클럭신호중 제1신호를 수신하기 위하여 연결됨을 특징으로 하는 네거티브 파워서플라이.
  3. 제2항에 있어서, 상기 각각의 소거수단은 P-채널 초기설정 트랜지스터, P-채널 예비충전 트랜지스터 및 제2커플링 캐패시터로 구성되며, 상기 초기 설정 트랜지스터의 드레인과 게이트는 입력노드에 연결되고, 그 소오스는 출력노드에 연결되며, 상기 예비충전 트랜지스터의 소오스는 입력노드에 연결되고, 그 게이트는 출력노드에 연결되며, 그 드레인은 내부노드에 연결되어 있으며, 상기 제2커플링 캐패시터의 한단부는 또한 내부노드에 연결되고 나머지 단부는 상기 다수의 클럭신호중 제2신호를 수신하기 위하여 연결됨을 특징으로 하는 네거티브 파워서플라이.
  4. 제1항에 있어서, 상기 높은 네거티브전압은 대략 -12 볼트임을 특징으로 하는 네거티브 파워서플라이.
  5. 제1항에 있어서, 상기 조절된 네거티브전위는 대략 -10 볼트임을 특징으로 하는 네거티브 파워서플라이.
  6. 제1항에 있어서, 상기 네거터브 우물수단은 소거시작시 짧은 시간동안 파워서플라이전위(VCC)로 유지되고나서 0볼트가 되도록 하는 네거티브 우물신호를 발생함을 특징으로 하는 네거티브 파워서플라이.
  7. 제1항에 있어서, 상기 조절기수단은 비반전입력, 반전입력 및 출력을 가진 차동비교기와 P-채널 풀업트랜지스터로 이루어지며, 상기 차동비교기의 비반전입력은 상기 높은 네거티브전압에 연결되고, 그 반전입력은 기준 전위에 연결되며, 그 출력은 상기 P-채널 풀업트랜지스터의 게이트에 연결되어 있으며, 상기 P-채널 풀업트랜지스터의 소오스는 파워서플라이전위(VCC)에 연결되고, 상기 P-채널 풀업트랜지스터의 드레인은 상기 조절된 네거티브전위를 제공하기 위해 상기 충전펌프수단에 연결됨을 특징으로 하는 네거티브 파워서플라이.
  8. 제1항에 있어서, 네거티브 파워서플라이는 상기 네거티브 우물수단에 연결되어 상기 네거티브 우물수단내 풀업소자의 산화를 보호할 목적으로 보호신호를 발생하는 수단으로 또한 이루어짐을 특징으로 하는 네거티브 파워서플라이.
  9. 제1항에 있어서, 네거티브 파워서플라이는 플래시 소거를 하는 동안 비교적 낮은 포지티브전압이며 선택된 메모리셀의 소오스영역에 공급되는 어레이 신호를 발생하는 어레이회로 수단으로 또한 이루어짐을 특징으로 하는 네거티브 파워서플라이.
  10. 행과 열을 한정하기 위하여 기판위에 구성된 플래시 EEPROM 메모리셀의 어레이로서, 기판은 적어도 하나의 행을 따라 확장하는 공통소오스선, 각각의 열을 따라 확장하는 다수의 비트선 및 플래시소거를 하는 동안 단어선을 통해 선택된 메모리셀의 제어게이트에 조절된 네거티브전위를 발생하고 공급하기 위한 네거티브 파워서플라이를 포함하며, 여기서 각각의 메모리셀은 공통소오스선에 연결된 N-타입 소오스영역, 제어게이트, 부동게이트, 채널영역 및 각기 하나의 비트선에 연결된 N-타입 드레인영역을 포함하고, 또한 부동게이트에서 그 소오스영역까지 전자를 터널링함으로써 우세하게 소거할 수 있으며, 상기 네거티브 파워서플라이는, 다수의 클럭신호를 발생하는 클럭수단(14), 외부 파워서플라이전위(VCC)와 높은 네거티브전압을 발생하는 상기 클럭신호에 응답하며, 다수의 충전펌프단계(401-402)로 구성된 충전펌프 수단(12), 상기 충전펌프수단에서 문턱전압강하를 효과적으로 소거하기 위하여 상기 충전펌프수단의 각 단계에 연결된 소거 수단, 소거하는 동안, 특정한 수의 상기 다수의 충전펌프단계 동작을 초기에 방지하기 위하여 상기 다수의 충전펌프단계에 연결된 네거티브 우물수단(20) 및, 상기 높은 네거티브전압 및 상기 충전펌프수단이 상기 높은 네거티브전압을 증가시키기 위하여 하이레벨에 있거나 혹은 상기 높은 네거티브전압을 감소시키기 위하여 로우레벨에 있는 네거티브 비교기신호를 발생하며, 서플라이전위(VCC)에 대해 독립적인 상기 조절된 네거티브전위를 발생하는 기준전위에 대응하는 조절수단(16) 등으로 이루어짐을 특징으로 하는 플래시 EEPROM 메모리셀 어레이.
  11. 제10항에 있어서, 상기 다수의 충전펌프단계의 각 단계는 P-채널 통과트랜지스터 및 제1커플링 캐패시터로 구성되며, 상기 통과트랜지스터의 소오스는 입력노드에 연결되고, 그 드레인은 출력노드에 연결되며, 그 게이트는 내부노드에 연결되었으며, 상기 커플링 캐패시터의 한 단부는 출력노드에 연결되고 나머지 단부는 상기 다수의 클럭신호중 제1신호를 수신하기 위하여 연결됨을 특징으로 하는 플래시 EEPROM 메모리 셀 어레이.
  12. 제11항에 있어서, 상기 각각의 소거수단은 P-채널 초기설정 트랜지스터, P-채널 예비충전 트랜지스터 및 제2커플링 캐패시터로 구성되며, 상기 초기설정 트랜지스터의 드레인과 게이트는 입력노드에 연결되고, 그 소오스는 출력노드에 연결되며, 상기 예비충전 트랜지스터의 소오스는 입력노드에 연결되고, 그 게이트는 출력노드에 연결되며, 그 드레인은 내부노드에 연결되어 있으며, 상기 제2커플링 캐패시터의 한단부는 또한 내부노드에 연결되고 나머지 단부는 상기 다수의 클럭신호중 제2신호를 수신하기 위하여 연결됨을 특징으로 하는 플래시 EEPROM 메모리셀 어레이.
  13. 제10항에 있어서, 상기 높은 네거티브전압은 대략 -12볼트임을 특징으로 하는 플래시 EEPROM 메모리셀 어레이.
  14. 제10항에 있어서, 상기 조절된 네거티브전위은 대략 -10볼트임을 특징으로 하는 플레시 EEPROM 메모리셀 어레이.
  15. 제10항에 있어서, 상기 네거티브 우물수단은 소거시작시 짧은 시간동안 파워서플라이전위(VCC)로 유지되고 나서 0볼트가 되도록 하는 네거티브 우물신호를 발생함을 특징으로 하는 플래시 EEPROM 메모리셀 어레이.
  16. 제10항에 있어서, 상기 조절기 수단은 비반전입력, 반전입력 및 출력을 가진 차동비교기와 P-채널 풀업트랜지스터로 이루어지며, 상기 차동비교기외 비반전입력은 상기 높은 네거티브전압에 연결되고, 그 반전입력은 기준전위에 연결되며, 그 출력은 상기 P-채널 풀업트랜지스터의 게이트에 연결되어 있으며, 상기 P-채널 풀업트랜지스터의 소오스는 파워서플라이 전위(VCC)에 연결되고, 상기 P-채널 풀업트랜지스터의 드레인은 상기 조절된 네거티브전위를 제공하기 위해 상기 충전펌프수단에 연결됨을 특징으로 하는 플래시 EEPROM 메모리셀 어레이.
  17. 제10항에 있어서, 네거티브 파워서플라이는 상기 네거티브 우물수단에 연결되어 상기 네거티브 우물수단내 풀업소자의 산화를 보호할 목적으로 보호신호를 발생하는 수단으로 또한 이루어짐을 특징으로 하는 플래시 EEPROM 메모리셀 어레이.
  18. 제10항에 있어서, 네거티브 파워서플라이는 플래시 소거를 하는 동안 비교적 낮은 포지티브전압이며 선택된 메모리셀의 소오스영역에 공급되는 어레이신호를 발생하는 어레이회로 수단으로 또한 이루어짐을 특징으로 하는 플래시 EEPROM 메모리셀 어레이.
  19. 플래시소거를 하는 동안 플래시 EEPROM 메모리셀의 어레이에 있는 단어선을 통해 선택된 메모리셀의 제어게이트에 조절된 네거티브전위를 발생하고 공급하는 네거티브 파워서플라이로서, 다수의 클럭신호를 발생하는 클럭수단(14), 외부 파워서플라이전위(VCC)와 높은 네거티브전압을 발생하는 상기 클럭신호에 대응하는 충전펌프수단(12), 상기 충전펌프수단에서 문턱전압강하를 효과적으로 소거하기 위하여 상기 충전펌프수단에 연결된 소거수단 및, 상기 높은 네거티브전압 및 상기 충전펌프수단이 상기 높은 네거티브전압을 증가시키기 위하여 하이레벨에 있거나 혹은 상기 높은 네거티브전압을 감소시키기 위하여 로우레벨에 있는 네거티브 비교기신호를 발생하며, 서플라이전위(VCC)에 대해 독립적인 상기 조절된 네거티브전위를 발생하는 기준전위에 대응하는 조절수단(16)등으로 이루어짐을 특징으로 하는 네거티브 파워서플라이.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930019777A 1992-10-22 1993-09-25 네거티브 파워서플라이 Expired - Lifetime KR100283019B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US7/964,807 1992-10-22
US07/964,807 1992-10-22
US07/964,807 US5282170A (en) 1992-10-22 1992-10-22 Negative power supply

Publications (2)

Publication Number Publication Date
KR940010471A true KR940010471A (ko) 1994-05-26
KR100283019B1 KR100283019B1 (ko) 2001-03-02

Family

ID=25509034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930019777A Expired - Lifetime KR100283019B1 (ko) 1992-10-22 1993-09-25 네거티브 파워서플라이

Country Status (5)

Country Link
US (1) US5282170A (ko)
EP (1) EP0594293B1 (ko)
JP (1) JP3638623B2 (ko)
KR (1) KR100283019B1 (ko)
DE (1) DE69320296T2 (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5399928A (en) * 1993-05-28 1995-03-21 Macronix International Co., Ltd. Negative voltage generator for flash EPROM design
US5365484A (en) * 1993-08-23 1994-11-15 Advanced Micro Devices, Inc. Independent array grounds for flash EEPROM array with paged erase architechture
US5406517A (en) * 1993-08-23 1995-04-11 Advanced Micro Devices, Inc. Distributed negative gate power supply
US5537350A (en) * 1993-09-10 1996-07-16 Intel Corporation Method and apparatus for sequential programming of the bits in a word of a flash EEPROM memory array
TW271011B (ko) 1994-04-20 1996-02-21 Nippon Steel Corp
KR0145758B1 (ko) * 1994-08-24 1998-08-01 김주용 반도체 소자의 전압 조정 회로
JP2590764B2 (ja) * 1994-11-29 1997-03-12 日本電気株式会社 不揮発性半導体記憶装置
WO1996041347A1 (en) * 1995-06-07 1996-12-19 Intel Corporation Negative voltage switching circuit
EP0750314B1 (en) 1995-06-19 2000-01-26 STMicroelectronics S.r.l. Negative word line voltage regulation circuit for electrically erasable semiconductor memory devices
FR2735885B1 (fr) * 1995-06-21 1997-08-01 Sgs Thomson Microelectronics Circuit generateur de tension negative du type pompe de charge comprenant un circuit de regulation
DE69531349D1 (de) * 1995-10-31 2003-08-28 St Microelectronics Srl Spannungsgenerator für nichtflüchtige elektrisch-programmierbare Speicherzellen
EP0772282B1 (en) * 1995-10-31 2000-03-15 STMicroelectronics S.r.l. Negative charge pump circuit for electrically erasable semiconductor memory devices
WO1997022971A1 (en) * 1995-12-20 1997-06-26 Intel Corporation A negative voltage switch architecture for a nonvolatile memory
US5736891A (en) * 1996-01-11 1998-04-07 International Business Machines Corporation Discharge circuit in a semiconductor memory
US5703807A (en) * 1996-07-19 1997-12-30 Texas Instruments Incorporated EEPROM with enhanced reliability by selectable VPP for write and erase
US5818764A (en) * 1997-02-06 1998-10-06 Macronix International Co., Ltd. Block-level wordline enablement to reduce negative wordline stress
US6134144A (en) * 1997-09-19 2000-10-17 Integrated Memory Technologies, Inc. Flash memory array
US6021083A (en) * 1997-12-05 2000-02-01 Macronix International Co., Ltd. Block decoded wordline driver with positive and negative voltage modes
US6028780A (en) 1998-03-12 2000-02-22 Eon Silicon Devices, Inc. Two-phase clock charge pump with power regulation
KR100293455B1 (ko) * 1998-08-31 2001-07-12 김영환 반도체메모리소자의전압공급장치
US6229732B1 (en) 1998-09-03 2001-05-08 Macronix International Co., Ltd. Regulated voltage supply circuit for inducing tunneling current in floating gate memory devices
CN1255813C (zh) * 1998-09-03 2006-05-10 旺宏电子股份有限公司 用来在浮置栅存储器装置中产生隧道电流的调节电压供给电路
EP0986166B1 (de) * 1998-09-10 2010-03-31 Infineon Technologies AG Ladungspumpenschaltung
WO2000046648A1 (en) * 1999-02-02 2000-08-10 Macronix International Co., Ltd. Four-phase charge pump with lower peak current
US6573780B2 (en) 1999-02-02 2003-06-03 Macronix International Co., Ltd. Four-phase charge pump with lower peak current
US6266281B1 (en) 2000-02-16 2001-07-24 Advanced Micro Devices, Inc. Method of erasing non-volatile memory cells
JP3718106B2 (ja) * 2000-05-22 2005-11-16 松下電器産業株式会社 半導体集積回路
KR100427536B1 (ko) * 2001-12-26 2004-04-28 주식회사 하이닉스반도체 프로텍션 회로
US7057949B1 (en) * 2002-01-16 2006-06-06 Advanced Micro Devices, Inc. Method and apparatus for pre-charging negative pump MOS regulation capacitors
WO2004075202A1 (ja) * 2003-02-24 2004-09-02 Fujitsu Limited 電圧検出回路、半導体装置、及び電圧検出回路の制御方法
US7081776B2 (en) * 2003-02-24 2006-07-25 Spansion Llc Voltage detection circuit, semiconductor device, method for controlling voltage detection circuit
JP2005151468A (ja) * 2003-11-19 2005-06-09 Sanyo Electric Co Ltd アンプ
KR100696956B1 (ko) 2005-04-29 2007-03-20 주식회사 하이닉스반도체 내부전원 생성장치
TWI328925B (en) * 2007-04-11 2010-08-11 Au Optronics Corp Negative voltage converter
US10678287B2 (en) 2018-10-15 2020-06-09 Globalfoundries Inc. Positive and negative full-range back-bias generator circuit structure
EP4055602A1 (en) 2019-11-05 2022-09-14 EM Microelectronic-Marin SA Automatch in open loop

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4794278A (en) * 1987-12-30 1988-12-27 Intel Corporation Stable substrate bias generator for MOS circuits
US5077691A (en) * 1989-10-23 1991-12-31 Advanced Micro Devices, Inc. Flash EEPROM array with negative gate voltage erase operation
US5059815A (en) * 1990-04-05 1991-10-22 Advanced Micro Devices, Inc. High voltage charge pumps with series capacitors
US5168466A (en) * 1991-03-04 1992-12-01 Motorola, Inc. Bias current generator circuit for a sense amplifier

Also Published As

Publication number Publication date
DE69320296T2 (de) 1999-04-08
KR100283019B1 (ko) 2001-03-02
JPH06259980A (ja) 1994-09-16
US5282170A (en) 1994-01-25
EP0594293A2 (en) 1994-04-27
JP3638623B2 (ja) 2005-04-13
DE69320296D1 (de) 1998-09-17
EP0594293B1 (en) 1998-08-12
EP0594293A3 (en) 1994-07-06

Similar Documents

Publication Publication Date Title
KR940010471A (ko) 네거티브 파워서플라이
US6469933B2 (en) Flash memory device capable of preventing program disturb and method for programming the same
KR940010473A (ko) 포지티브 파워서플라이
KR940010474A (ko) 드레인 파워서플라이
US6717861B2 (en) Non-volatile semiconductor memory device capable of preventing program disturb due to noise voltage induced at a string select line and program method thereof
EP0570597B1 (en) Flash memory improved in erasing characteristic, and circuit therefor
US5511022A (en) Depletion mode NAND string electrically erasable programmable semiconductor memory device and method for erasing and programming thereof
EP0394705B1 (en) A nonvolatile memory system for multiple value storing
KR960003398B1 (ko) 소거모드시에 워드선에 부전압을 인가하는 행디코더회로를 갖춘 불휘발성 반도체기억장치
US7839688B2 (en) Flash memory device with improved programming operation voltages
JP3583703B2 (ja) 半導体装置
US6212101B1 (en) High-density nor-type flash memory device and a program method thereof
KR950006867A (ko) 페이지 소거 구조를 갖는 플래시 이이피롬 어레이용 독립 어레이 접지
US5581107A (en) Nonvolatile semiconductor memory that eases the dielectric strength requirements
EP0750315A3 (en) Non-volatile semiconductor memory
KR100502132B1 (ko) 데이터 재기입이 고속인 불휘발성 반도체 기억 장치
JP6588116B2 (ja) レベルシフタ
US5592430A (en) Semiconductor device equipped with simple stable switching circuit for selectively supplying different power voltages
KR950006851A (ko) 분산 네가티브 게이트 파워서플라이
KR930005031A (ko) 낸드형 플래쉬 메모리의 과도 소거 방지 장치 및 방법
US4817055A (en) Semiconductor memory circuit including bias voltage generator
US5303197A (en) Non-volatile semiconductor memory device having EEPROM cell, dummy cell, and sense circuit for increasing reliability and enabling one-bit operation
KR970003255A (ko) 비휘발성 메모리 장치
JPH04229655A (ja) 不揮発性半導体記憶装置における消去方式
KR100192572B1 (ko) 반도체 메모리 장치의 프로그램 스트레스 감소 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19930925

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19980406

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19930925

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20000616

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20001016

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20001204

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20001205

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20031030

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20041018

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20051014

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20061020

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20071011

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20081014

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20091016

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20101129

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20111129

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20121129

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20121129

Start annual number: 13

End annual number: 13

EXPY Expiration of term
PC1801 Expiration of term

Termination date: 20140325

Termination category: Expiration of duration