KR940010509B1 - 반도체 기판 표면 처리 방법 - Google Patents

반도체 기판 표면 처리 방법 Download PDF

Info

Publication number
KR940010509B1
KR940010509B1 KR1019910002650A KR910002650A KR940010509B1 KR 940010509 B1 KR940010509 B1 KR 940010509B1 KR 1019910002650 A KR1019910002650 A KR 1019910002650A KR 910002650 A KR910002650 A KR 910002650A KR 940010509 B1 KR940010509 B1 KR 940010509B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
silicon
flame
oxygen
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019910002650A
Other languages
English (en)
Other versions
KR920000124A (ko
Inventor
도루 와따나베
가쯔야 오꾸무라
Original Assignee
가부시끼가이샤 도시바
아오이 죠이찌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바, 아오이 죠이찌 filed Critical 가부시끼가이샤 도시바
Publication of KR920000124A publication Critical patent/KR920000124A/ko
Application granted granted Critical
Publication of KR940010509B1 publication Critical patent/KR940010509B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0431—Apparatus for thermal treatment
    • H10P72/0434—Apparatus for thermal treatment mainly by convection
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/06—Planarisation of inorganic insulating materials

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

내용 없음.

Description

반도체 기판 표면 처리 방법
제 1 도는 본 발명에 사용되는 장치의 개념을 도시한 도면.
제 2a∼c 도는 레지스트 회화(灰化) 제거 과정을 도시한 도면.
제 3 도는 이산화규소층의 고온에 의한 경화 효과를 도시한 곡선도.
제 4a,b 도는 환원 불꽃 및 산화 불꽃을 만드는 방법을 명확히 도시한 도면.
제 5 도는 선상 불꽃을 형성하는 노즐을 도시한 사시도.
* 도면의 주요부분에 대한 부호의 설명
1 : 연소 불꽃 2 : 반도체 기판
3 : 토출관 4 : 유량계
5 : 알루미튬 패턴(aluminum pattern) 6 : 잔사(residue)
7,8 : 레지스트(resist) 9 : 중심부
본 발명은 반도체 기판 표면의 처리에 관한 것으로, 특히 LSI등의 제조 공정중에 반도체 기판 표면의 질을 개선하는데 이용되는 것이다.
LSI 제조 공정에 있어서 포토 리소그래피(photo lithography), 에칭 및 막형성 등의 기본 공정에 부가하여 반도체 기판 재료의 표면을 개선하는 처리가 많이 이용되고 있다. 이것은 목적과 방법이 다양해서 한마디로 설명하기 어려우나 그 대표적인 것에 대해서 설명하겠다.
(1) 열처리 공정
CVD(chemical vapour deposition)법으로 반도체 기판상에 퇴적된 산화규소, 예를들어, 이산화규소등의 절연 물질은 원자간의결합이 충분하지 않고 또 수분도 포함하고 있기 때문에 막질이 불충분해서 고온 가열에 의한, 이른바 경화가 필요하다. 통상의 어닐링(annealing) 공정에서는 관성의 소성로를 사용하여 용도에 따라 각종 가스 분위기하에서 가열 공정을 행한다.
또한, LSI 제조 공정중에서는 많은 다른 종류를 접촉시켜 이용하지만, 그 계면 반응 촉진을 위해 열 공정이 많이 이용되고 있다. 예를들어, 실리콘 반도체 기판과의 사이에서 전기적인 도통을 확보하는 알루미늄 또는 알루미늄 합금은, 실리콘 표면에 형성되는 얇은 실리콘 산화막을 알루미늄이 열분위기중에서 환원하는 특성을 이용한다.
(2) 회화(ashing)처리
LSI 제조 공정중에서는. 레지스트 등의 유기물 재료를 표면에서 제거하는 공정이 많이 사용된다. 여기에서는 종래 산소를 주성분으로 하는 가스의 방전 플라즈마(plasma)에 의해 이 유기물을 산화하여 일산화탄소나 이산화탄소로 변환시켜서 제거하는 이른바 회화처리가 많이 이용되고 있다.
(2) - 1 표면 산화 처리
반도체 기판 표면에 레지스트등의 유기 재료를 막형성하는 경우에, 유기 재료를 용재에 녹인 용액을 표면에 도포, 건조하는 것이 일반적인 방법으로 이용되고 있다. 이때 기판 표면이 소수성이면 액을 배척하기 쉬워서 레지스트의 밀착성이 악화되므로 표면 산화에 의해 친수성 표면으로 바꿀 필요가 있다.
(2) - 2 결정화
액정 기판에 있어서는 유리판상에 비결정실 실리콘(silicon)층을 퇴적하는 공정이 있다. 이 공정은 특성상 다결정 실리콘이 바람직하나 기판 유리의 내열성이 나빠서 다결정 실리콘을 형성하는 것과 같은 고온 공정이 불가능하기 때문에 비결정질 실리콘 층을 형성하는 것이다.
(3) 멜트(melt) 처리
반도체 기판 표면에 퇴적한 산화규소, 예를 들어, 이산화규소를 평탄화하는 방법으로서 멜트 처리가 행해지고 있다. 이 방법은, 예를들어, PSG나 BPSG층 등 연화점을 낮춘 산화규소, 예를들어, 이산화규소를 가열함으로써 유동성을 발휘시켜 평탄화하는 것이다.
상기 열공정에서는 표면 오염의 문제점이 있다. 첫째, 로안에서 소성할 때 도입되는 가스에 포함된 불손물이나 고온으로 뜨거워진 로 벽에서의 불순물 방출에 의한 반도체 기판의 오염을 피할 수 없다. 둘째, 통상의 로에 의한 가열로 처리하는 표면 온도뿐만 아니라 반도체 기판 전체의 온도도 상승하기 때문에 처리 최고 온도가 실리콘 기판 바탕재가 견디는 온도로 제한되고, 또 각종 열 팽창계수가 다른 물질이 가열되기 때문에 큰 압력이 생겨서 퇴적하는 막에 크랙(crack) 등을 발생시킨다.
회화 처리에서는 방전 플라즈마 중에 발생되는 자외선 때문에 유기 재료가 자기 경화 작용을 받아서 오히려 제거하기 어려워져서 잔사물이 발생하고, 또 방전 플라즈마에서의 이온 충격으로 반도체 기판이 손상을 받는다는 등의 문제가 있다.
표면 처리에 있어서는 친수성을 증가시키기 위해, 예를 들어, 산소 플라즈마 처리를 행하나, 이것은 기판이 이온 조사를 받기 때문에 손상을 유발하는 것이다.
멜트 처리 공정에서는, 비교적 저온에서 충분히 평탄하게 하는데 과잉의 불순물을 첨가시켜야 하는 등의 난점이 있다.
본 발명은 이와 같은 사정을 감안해서 된 것으로 특히 반도체 소자중 LSI 제조 공정에서 많이 이용되는 가열 표면 산화 및 연소등의 처리 공정에 이용되는 것이다.
본 발명의 반도체 기판 표면 처리 방법은 반도체 기판 표면에 수소와 산소의 혼합 가스의 연소불꽃을 가하여, 기판 표면만 가열시키는 것을 특징으로 한다. 수소와 산소의 체적비를 2 : 1로 하면 좋지만, 2 : 1보다도 수소를 많게 함으로써 연소불꽃에 환원 작용을 주고, 2 : 1 보다도 산소를 많게 함으로써 연소불꽃에 산화작용을 줄수 있다. 처리에 사용되는 연소불꽃은 반도체 기판의 직경보다 긴 직선형을 갖게 하는 것이 좋다. 본 발명에 의한 가열에 의해 밀도가 낮은 퇴적막의 고밀도화, 직접 접촉된 이종 물질간의 계면반응의 촉진, 불순물이 주입된 반도체 기판 영역의 활성화, 반도체 기판 표면의 산화, 반도체 기판 표면에 형성된 레지스트 또는 이 잔사의 회화, 다결정막 또는 비결정질 막의 단결정화, 또는 반도체 기판 표면에 형성된 막의 유동화에 의한 반도체 기판 표면에 형성된 막의 유동화에 의한 평탄화 등의 각종의 처리를 행하는 것이 가능하다. 또한, 본 발명의 반도체 기판 표면 처리 장치는 수소를 인도하는 제 1 도관과, 산소를 인도하는 제 2 도관과, 비 처리 반도체 기판의 직경보다 넓은 범위에서 상기 수소 및 산소를 혼합 상태에서 연소시켜 하향의 불꽃을 발생하는 불꽃 발생 수단과, 상기 제 1 및 제 2 의 도관의 도중에 설치되고, 각각을 통하는 기체의 유량을 조정하는 유량 조정 수단과, 상기 불꽃 발생 수단의 아래쪽에 설치되고, 비처리 반도체 기판을 반송하는 반송수단을 구비한다. 불꽃 발생 수단을 상하로 이동시켜 불꽃 발생 수단과 비처리 기판 표면과의 거리를 가변시키는 상하 이동 제어 장치를 더 구비하는 것이 좋다. 또, 기판 표면 온도를 검출하는 검출 수단과, 이 검출 수단의 검출 결과에 기초하여, 유량 조정 수단, 상하 이동 제어 수단을 제어하는 제어 수단을 더 구비하는 것이 좋다. 불꽃 발생 수단은 복수의 노즐을 직선형으로 설치한 것이지만, 직선형의 개구부를 구비하는 것도 좋다.
본 발명에 의하면, 산소와 수소의 혼합가스의 연소 불꽃에 의해 반도체 기판 표면을 국부적으로 가열한다. 즉, 불꽃이 가해지는 곳만이 가열되고, 불꽃이 가해지지 않은 표면 부분이나 이면의 온도는 상승하지 않는다. 수소와 산소의 체적비가 2 : 1인때에는 완전 연소하여 산화성이나 환원성이 없지만, 수소/산소 비를 변화시킴으로서 단순한 가열 이외에 환원 작용이나 산화 작용을 병행시킬 수 있기 때문에 소망의 처리가 가능하다.
제 1 도 내지 제 5 도를 참조해서 본 발명에 관한 실시예를 설명한다. 제 1 도에 본 발명에 사용되는 장치의 사시도를 도시하였다. 이 도면에서 연소 불꽃(1)에서 일정의 거리를 두고 피처리 실리콘 반도체 기판(2)가 배치되어 있고, 연소 불꽃(1)을 토출하는 토출관(3)에는 수소 및 산소가 개별적으로 도입되고 그 유량은 유량계(4)로 제어된다. 이와 같이 제어된 유량으로 토출관(3)에 도입된 산소 및 수소는 연소 불꽃(1)을 토출관(3)에서 토출시키고, 벨트(11)에 의해 피처리 실리콘 반도체 기판(2)가 연소 불꽃(1)에 대응하는 위치로 반송된다.
이와 같은 장치를 이용해서 유기 재료로 되는, 예를들어, 레지스트의 회화 처리에 관한 실시예를 설명한다. 즉, 제 2a 도에는 알루미늄 패턴(5)를 퇴적한 후, 레지스트를 통상의 산소 플라즈마에 의한 회화 처리로 제거한 실리콘 반도체 기판(2)가 도시되어 있고, 알루미늄 라인의 중심 부분에는 추가의 회화 처리로도 제거할 수 없는 레지스트의 잔사(6)이 있다. 통상의 회화 처리에서는, 제 2b 단면도에 명백히 도시된 바와 같이 레지스트 패턴(7,9)(도면에서는 점선으로 표시했다)이 제거되어 감소됨과 동시에 경화 작용도 받으며, 특히 중심부(9)에서는 경화가 심해서 제거되지 않는다. 이와 같이 레지스트 패턴을 갖춘 알루미늄 패턴을 형성한 실리콘 반도체 기판(2)를 제 1 도에 도시된 장치로 처리한 결과를 제 2c 도에 도시하였다. 즉, 알루미늄을 용해하지 않을 정도로 토출관(3)과 피처리 실리콘 반도체 기판(2), 정확하게 말하면 알루미늄 패턴간의 거리, 제 1d 도를 조정함으로써 표면에 있는 잔사(6)만을 제거할 수 있어서 대단히 유효하고, 이 방법으로 초기 상태의 두꺼운 레지스트를 한번에 제거할 수 있는 것은 물론이다.
제 3 도에는 CVD(chemical vapour deposition)법에 의한 산화규소, 예를들어, 이산화규소의 고밀도화(densify) 효과를 나타낸다. CVD법으로 실리콘 반도체 기판(2)를 피복한 산화규소, 예를 들어, 이산화규소는 밀도가 낮고, 예를 들어, 불화암모늄(NH4F)에 의한 등방성 에칭 속도는 약 8500Å/min으로, 이 층을 제 1 도의 장치로 열처리한다. 토출관(3)와 알루미늄 패턴간의 거리 d를 작게 하면, 경화 효과는 증대되어 등방성 에칭 속도가 느려진다. 예를들어, d를 1㎝로 하는 경우의 등방성 에칭속도는 약 3000Å/min으로 되나, CVD - 이산화규소의 경우는 통상의 로 어닐링으로 600℃의 처리에 대응한다. 특히, 본 발명의 방법에서는 피처리 실리콘 반도체 기판(2)의 이면 온도가 약 120℃밖에 안되고 표면의 필요한 영역만이 과열되어 있는 것을 알 수 있다.
제 3 의 실시예로 열효과에 의한 이종 물질간의 계면 반응 촉진에 대해 설명한다. 실리콘 반도체 기판(2)에 Ti의 박층을 스퍼터(sputter)법으로 퇴적한 후 약 600℃ 이상의 열처리로 Ti와 Si가 반응하여 티탄실리사이드(TiSi2)가 형성되어 피처리 실리콘 반도체 기판(2)의 표면 저항을 낮출 수 있다.
통상의 이 반응은 Ti 표면의 산화를 방지하기 위해 질소 분위기 또는 진공 분위기를 유지한 로안에서 약 600℃ 이상으로 피처리 실리콘 반도체 기판(2)를 과열함으로써 실현되고 있다. 본 발명의 방법에서는 이 반응도 용이하게 행할 수 있다. 즉, Ti 표면의 산화를 방지하기 위해 H2비를 크게 하여 환원력을 증가시킨 불꽃으로 Ti 퇴적후의 피처리 실리콘 반도체 기판(2)의 표면을 소성한다.
소성후의 표면 저항이 원래의 저항보다 저하한 것이 Ti - Si2이 형성된 증거이다. 이와 같은 반응은 특히 청정도가 필요한 공정으로 본 발명의 방법은 본래 원소 분석에도 이용되는 것으로 충분한 청정도가 보상된다.
제 4a 도에서 환원 불꽃 작성의 다른 방법이 도시되어 있다. 토출관(3)의 선단부에 세로 방향으로 설치되고 불꽃에서 떨어진 위치에서 별도의 얇은 관(10)에 공기 또는 산소를 보내면 환원 불꽃을 형성할 수 있다. 따라서 상기 Ti와 Si의 반응에 이 방법을 이용하면 효과적이다.
제 4 도의 실시예로 화학 반응, 특히 산화 작용의 이용예에 대해 설명한다. 알루미늄 또는 그 합금 표면에 레지스트, 특히 포토레지스트를 도포하면 밀착성이 불충분한 경우가 많다. 본 발명에서는 산소비를 증대시킨 산화성이 불꽃에 의해 알루미늄 또는 그의 합금 표면 부근에 효과적으로 산화층을 형성할 수 있기 때문에 포토레지스트의 밀착성을 대폭 개선할 수 있다.이때 표면 온도를 알루미늄 또는 그 합금의 융점 이하로 억제하기 위해 토출관(3)과 알루미늄 사이의 거리를 조정한다. 이 예에도 제 4b 도에 도시된 방법으로 만든 산화 불꽃을 이용할 수도 있다.
제 5 도 실시예로 산화규소, 예를 들어, 이산화규소의 평탄화에 대해 설명한다. 붕소(B), 인(P)의 쌍방 또는 어느 하나를 불순물로서 함유하는 산화규소, 예를 들어, 이산화규소층의 로 가열 방법으로는 종래 약 950℃에서 처음으로 충분한 평탄화가 이루어지는 것을 준비했었다. 그러나, 본 발명의 방법에서는 수소 또는 산소의 연소 불꽃으로 표면 부근을 평탄화할 수 있으나 이면 온도는 겨우 약 500℃였다. 즉, 표면 부근만을 유효하게 가열함으로써 피처리 실리콘 반도체 기판(2)의 온도가 억제되고, 충분한 평탄 효과가 얻어졌다.
이어서 제 6 의 실시예에서는 피처리 실리콘 반도체 기판(2)의 절연물층으로서 비결정질 실리콘을 퇴적한 후 표면 부근을 가열해서 단결정화하는 이른바 SOI(Silicon On Insulator)에 응용한 예에 대해 설명한다.
그후 제 1 도에 도시된 바와 같이 선상의 연소 불꽃으로 처음 가열한 부분을 시점으로 피처리 실리콘 반도체 기판(2) 전체를 점차로 연소 불꽃으로 쪼인다.
따라서 피처리 실리콘 반도체 기판(2)는 차례로 가열되어 처음 만든 단결정 영역이 전면을 덮게 된다.
같은 수단으로 액정 기판상에 퇴적된 비결정질 실리콘은 기판 온도를 심하게 상승시키지 않고 다결정화된다.
본 실시예에 있어서, 제 1 도에 도시된 바와 같이 노즐(nozzle)을 나열한 유사한 선상 불꽃을 사용했으나 제 5 도처럼 처음부터 선상의 슬릿(slit)에서 수소와 산소를 토출해서 형성하는 선상 불꽃에 의한 표면 처리도 유효하다.
이와 같이 본 발명의 방법에서는 종래와 같이 특정의 분위기 중에서 행한 표면 처리 대신 산소와 수소의 혼합 가스로 얻어지는 불꽃을 이용함으로써 반도체 기판의 표면의 질을 개선한 것으로, 피처리 반도체 기판을 국부적으로 가열해서 산화 또는 환원 반응을 일으켜 잔사를 간단히 제거할 수 있어서 피처리 반도체 기판에 형성된 확산층 등의 특성을 손상하지 않고 실행될 수 있는 잇점이 있다.

Claims (1)

  1. 반도체 기판 표면 부근을 산소와 수소의 혼합 가스의 연소 불꽃으로 쪼이는 것을 특징으로 하는 반도체 기판 표면 처리 방법.
KR1019910002650A 1990-02-20 1991-02-19 반도체 기판 표면 처리 방법 Expired - Fee Related KR940010509B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2-038577 1990-02-20
JP3857790 1990-02-20

Publications (2)

Publication Number Publication Date
KR920000124A KR920000124A (ko) 1992-01-10
KR940010509B1 true KR940010509B1 (ko) 1994-10-24

Family

ID=12529143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910002650A Expired - Fee Related KR940010509B1 (ko) 1990-02-20 1991-02-19 반도체 기판 표면 처리 방법

Country Status (1)

Country Link
KR (1) KR940010509B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100739092B1 (ko) * 2005-04-01 2007-07-13 세이코 엡슨 가부시키가이샤 반도체 장치의 제조 방법, 제조 장치 및 전자기기
KR100845506B1 (ko) * 2005-11-14 2008-07-10 세이코 엡슨 가부시키가이샤 반도체 장치의 제조 방법 및 전자 기기의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100739092B1 (ko) * 2005-04-01 2007-07-13 세이코 엡슨 가부시키가이샤 반도체 장치의 제조 방법, 제조 장치 및 전자기기
KR100845506B1 (ko) * 2005-11-14 2008-07-10 세이코 엡슨 가부시키가이샤 반도체 장치의 제조 방법 및 전자 기기의 제조 방법
US7700460B2 (en) 2005-11-14 2010-04-20 Seiko Epson Corporation Semiconductor device fabrication method and electronic device fabrication method

Also Published As

Publication number Publication date
KR920000124A (ko) 1992-01-10

Similar Documents

Publication Publication Date Title
US8546271B2 (en) Method of improving oxide growth rate of selective oxidation processes
KR100236668B1 (ko) 저항 및 결함밀도가 낮은 텅스텐 접점을 실리콘 반도체 웨이퍼에 형성하기위한 방법
US7781352B2 (en) Method for forming inorganic silazane-based dielectric film
US4847111A (en) Plasma-nitridated self-aligned tungsten system for VLSI interconnections
KR100544258B1 (ko) 반도체 집적 회로 장치의 제조 방법
JP3584129B2 (ja) 半導体素子のキャパシタ製造方法
JP3740508B2 (ja) 窒化チタンのプラズマエンハンスアニール処理
WO2007020874A1 (ja) 薄膜形成方法および半導体デバイスの製造方法
KR20010076979A (ko) 실리사이드막을 구비한 반도체소자의 제조방법
JPH04211128A (ja) 半導体基板表面処理方法および半導体基板表面処理装置
KR100281887B1 (ko) 반도체장치의 제조방법
KR940010509B1 (ko) 반도체 기판 표면 처리 방법
US6716740B2 (en) Method for depositing silicon oxide incorporating an outgassing step
JPH07321068A (ja) 金属配線形成方法及びこれに使用されるスパッタリング装置
KR100372046B1 (ko) 막의 제조 방법 및 그 방법에 의해 제조된 막
JP2657306B2 (ja) 金属シリサイド膜の形成方法
JPH0590264A (ja) 半導体装置およびその製造方法
KR920010694B1 (ko) 반도체 장치 제조용 반도체 기판에 불순물을 도우핑하는 방법
JPH03266434A (ja) 半導体装置の製造方法
JPH0637037A (ja) メタルプラグの形成方法
JPH04247623A (ja) 薄膜処理方法及び装置
JPH04188771A (ja) 半導体装置の製造法
KR19980026845A (ko) 반도체 공정의 열처리 방법
KR19990059184A (ko) 반도체장치의 콘택 형성방법
KR19980083749A (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 19971025

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 19971025

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000