KR960015599A - 비휘발성 반도체 메모리 장치 테스트 방법 - Google Patents

비휘발성 반도체 메모리 장치 테스트 방법 Download PDF

Info

Publication number
KR960015599A
KR960015599A KR1019950037562A KR19950037562A KR960015599A KR 960015599 A KR960015599 A KR 960015599A KR 1019950037562 A KR1019950037562 A KR 1019950037562A KR 19950037562 A KR19950037562 A KR 19950037562A KR 960015599 A KR960015599 A KR 960015599A
Authority
KR
South Korea
Prior art keywords
row
memory cell
decoding
memory cells
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019950037562A
Other languages
English (en)
Other versions
KR0183378B1 (ko
Inventor
오야마 겐이찌
Original Assignee
가네꼬 히사시
닛폰 덴키 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛폰 덴키 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR960015599A publication Critical patent/KR960015599A/ko
Application granted granted Critical
Publication of KR0183378B1 publication Critical patent/KR0183378B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

비휘발성 메모리 장치를 테스트하는 방법은, 공통 소스 라인을 형성하기 위해 테스트 로우내의 메모리 셀의 소스를 함께 접속하고, 직렬로 3개의 로우내에 메모리 셀의 각각의 컬럼을 접속하고, 공통 드레인 라인을 형성하기 위해 제2디코딩 로우내의 메모리 셀의 드레인을 함께 접속시켜, 테스트 로우와, 제1 및 제2디코딩 로우를 포함하는 블럭을 형성하는 단계와, 상기 제1 및 제2디코딩 로우내의 메모리 셀을 소거하는 단계와, 테스트 로우의 워드 라인의 전압에 대하여 공통 드레인 라인을 통해 흐르는 드레인 전류의 제1특성을 측정하는 단계를 포함한다. 제1특성이 음의 한계 전압을 나타낸다면, 과소거된 메모리 셀은 테스트 로우내에 존재한다. 그 후에, 과소거된 메모리 셀의 드레인 전류와 과소거된 메모리 셀을 제외한 메모리 셀의 전체 드레인 전류는 메모리 셀의 터널 산화막을 분석하기 위해 각각 측정될 수 있다.

Description

비휘발성 반도체 메모리 장치 테스트 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 제1실시예에 따른 테스트 방법의 단계를 도시한 흐름도,
제4A도는 내지 4C도는 제3도의 방법의 연속 단계에서 테스트 로우(test row) 및, 제1 및 제2디코딩 로우를 포함하는 테스트 블럭의 회로도.

Claims (5)

  1. 각각의 메모리 셀이, 제어 게이트, 소스, 드레인 및 전하를 축적하여 정보를 기억할 수 있는 전하 저장층을 갖는 트랜지스터로 구성되고, 다수의 메모리 셀이 매트릭스내에 배열된 메모리 셀 어레이를 가지며, 각각의 로우내의 메모리 셀 케이트가 워드 라인을 형성하도록 함께 접속된 비휘발성 반도체 메모리 장치를 테스트하는방법에 있어서, 상기 메모리 셀 어레이로부터 제1 및 제2디코딩 로우와, 테스트 로우를 포함하는 3개의 로우를선택하고, 공통 소스 라인을 형성하기 위해 상기 테스트 로우내의 메모리 셀의 소스를 함께 접속하고, 상기 제1디코딩 로우내의 메모리 셀의 소스에 상응하는 소스에 상기 테스트 로우내의 메모리 셀의 각각의 드레인을 접속하고, 상기 2디코딩 로우내의 메모리 셀의 소스에 상응하는 소스에 상기 제1디코딩 로우내의 메모리 셀의 각각의 드레인을 접속하며, 공통 드레인 라인을 형성하기 위해 상기 제2디코딩 로우내의 메모리 셀의 드레인을 함께 접속하여, 테스트 블럭을 형성하는 단계; 상기 제1 및 제2디코딩 로우내의 메모리 셀을 소거하고, 연속 프로그램하며, 상기 데스트 로우내의 메모리 셀을 소거하는 단계와; 상기 소거하고, 연속 프로그램 및 소거 단계 이후에, 상기 데스트 로우의 워드 라인의 전압에 대하여 상기 공통 드레인 라인을 통해 흐르는 드레인 전류의 제1특성을 측정하는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치 테스트 방법.
  2. 제1항에 있어서, 상기 제1특성이 음의 한계 전압을 나타낼 때 과소거된 메모리 셀의 존재를 한정하는 단계를 더 포함하는 것을 특징으로 하는 비휘발성 메모리 장치 테스트 방법.
  3. 제1항에 있어서, 상기 제1특성을 측정하는 단게는 기준 전위와 상기 기준 전위에 비교된 제1양의 전위로 상기 공통 소스 라인 및 상기 공통 드레인 라인을 각각 유지하고, 상기 제1 및 제2디코딩 로우내의 메모리 셀을 ON상태로 유지하는 동안 실행되는 것을 특징으로 하는 비휘발성 메모리 장치 테스트 방법.
  4. 제1항에 있어서, 과소거된 메모리 셀이 존재하는지를 제1특성을 기초하여 판정할 때, 상기 테스트 로우내의 과소거된 메모리 셀 및 나머지 메모리 셀을 ON 및 OFF상태를 유지하고, 상기 제2디코딩 메모리내의 메모리 셀을 ON상태로 유지하는 동안, 데스트 로우내의 과소거된 메모리 셀에 상응하는 제1디코딩 로우내의 메모리 셀중 하나를 프로그램하는 단계와; 상기 메모리 셀중 하나를 프로그램하는 단계 이후애, 기준 전위 및 제1양의 전위에서 상기 공통 소스라인 및 상기 공통 드레인 라인을 유지하고, 상기 제l 및 제2디코딩 로우내의 메모리 셀을 ON상태로 유지하는 동안, 상기 테스트 로우의 워드 라인의 전압에 대하여 상기 공통 드레인 라인을 통해 흐르는 드레인 전류의 제2특성을 측정하는 단계를 더 포함하는 것을 특징으로 하는 비휘발성 메모리 장치테스트 방법.
  5. 제1항에 있어서, 상기 테스트 로우내의 상기 과소거된 메모리 셀에 상응하는 상기 디코딩 로우내의 하나를 제외하고 메모리 셀을 프로그램하는 단계; 상기 제1디코딩 로우내의 메모리 셀을 소거하는 단계와; 하나를 제외한 메모리 셀을 프로그램하고, 상기 제1디코딩 로우내의 메모리 셀을 소거하는 단계 이후에, 기준 전위 및 제1양의 전위에서 상기 공통 소스 라인 및 상기 공통 드레인 라인을 각각 유지하고, 상기 제1 및 제2디코딩 로우내의 메모리 셀을 ON상태를 유지하는 동안, 상기 테스트 로우의 워드 라인의 전압에 대하여 상기 공통 드레인 라인을 통해 흐르는 드레인 전류의 제2특성을 측정하는 단계를 더 포함하는 것을 특징으로 하는 비휘발성 메모리 장치 테스트 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950037562A 1994-10-24 1995-10-24 비휘발성 반도체 메모리 장치 테스트 방법 Expired - Fee Related KR0183378B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6257808A JP2551394B2 (ja) 1994-10-24 1994-10-24 不揮発性半導体記憶装置のテスト方法
JP94-257808 1994-10-24

Publications (2)

Publication Number Publication Date
KR960015599A true KR960015599A (ko) 1996-05-22
KR0183378B1 KR0183378B1 (ko) 1999-04-15

Family

ID=17311408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950037562A Expired - Fee Related KR0183378B1 (ko) 1994-10-24 1995-10-24 비휘발성 반도체 메모리 장치 테스트 방법

Country Status (3)

Country Link
US (1) US5636168A (ko)
JP (1) JP2551394B2 (ko)
KR (1) KR0183378B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69626792T2 (de) * 1996-05-09 2004-03-25 Stmicroelectronics S.R.L., Agrate Brianza Elektrische löschbare und programmierbare nichtflüchtige Speicheranordnung mit prüfbaren Redundanzschaltungen
JP3613072B2 (ja) * 1999-06-02 2005-01-26 株式会社デンソー 不揮発性半導体メモリの電荷保持寿命評価方法
US6226200B1 (en) 1999-11-17 2001-05-01 Motorola Inc. In-circuit memory array bit cell threshold voltage distribution measurement
KR100661672B1 (ko) * 1999-12-28 2006-12-26 주식회사 하이닉스반도체 플래쉬 메모리 소자의 리커버리 회로
JP2002074998A (ja) * 2000-08-23 2002-03-15 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置の評価装置およびその評価方法、ならびに不揮発性半導体記憶装置およびその製造方法
TW520513B (en) * 2001-08-02 2003-02-11 Macronix Int Co Ltd Accelerated test method and circuit for non-volatile memory
US6606273B1 (en) 2002-04-11 2003-08-12 Advanced Micro Devices, Inc. Methods and systems for flash memory tunnel oxide reliability testing
US9892791B2 (en) * 2015-06-16 2018-02-13 Sandisk Technologies Llc Fast scan to detect bit line discharge time

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122985A (en) * 1990-04-16 1992-06-16 Giovani Santin Circuit and method for erasing eeprom memory arrays to prevent over-erased cells
US5313432A (en) * 1990-05-23 1994-05-17 Texas Instruments Incorporated Segmented, multiple-decoder memory array and method for programming a memory array
US5371706A (en) * 1992-08-20 1994-12-06 Texas Instruments Incorporated Circuit and method for sensing depletion of memory cells

Also Published As

Publication number Publication date
US5636168A (en) 1997-06-03
JPH08124400A (ja) 1996-05-17
JP2551394B2 (ja) 1996-11-06
KR0183378B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
US5508959A (en) Programming method for the selective healing of over-erased cells on a flash erasable programmable read-only memory device
US6934194B2 (en) Nonvolatile memory having a trap layer
US6141250A (en) Non-volatile semiconductor memory device
US5838617A (en) Method for changing electrically programmable read-only memory devices
US20030206435A1 (en) Nonvolatile semiconductor storage device and data erasing method
KR970023451A (ko) 불휘발성 반도체 메모리 장치
US6856552B2 (en) Semiconductor memory and method of driving the same
JP2005011490A (ja) 半導体装置
US6542410B2 (en) Nonvolatile semiconductor memory device capable of reducing pre-erase write time and erase method therefor
JP3202545B2 (ja) 半導体記憶装置及びその設計方法
KR960015599A (ko) 비휘발성 반도체 메모리 장치 테스트 방법
JPWO2006059375A1 (ja) 半導体装置および半導体装置の制御方法
US6751127B1 (en) Systems and methods for refreshing non-volatile memory
KR940010356A (ko) 메모리셀의 정보소거방법
JP2006252670A (ja) 不揮発性メモリの駆動方法およびこれに用いられる不揮発性メモリ
JPH10134579A (ja) 不揮発性半導体メモリ
JPS62275395A (ja) 半導体集積回路装置
KR0164354B1 (ko) 불휘발성 메모리 장치의 데이타 독출 교란방지 회로
KR101010982B1 (ko) 반도체 기억 장치
US6266280B1 (en) Method of programming nonvolatile semiconductor device at low power
JP3578478B2 (ja) 不揮発性半導体記憶装置
JP3360855B2 (ja) 一括消去型不揮発性半導体記憶装置およびその試験方法
US6091638A (en) Method for programming, reading and erasing a flash memory
KR100606531B1 (ko) 플래쉬 메모리 소자의 구동 방법
JP4607166B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20041210

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20051217

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20051217