KR970003473B1 - 디지탈 비디오 데이타 신호 전송 방법 - Google Patents

Abstract

내용없음.

Description

디지털 비디오 데이터신호 전송 방법

제1도는 본 발명의 한 실시예에 따른 고선명 형태의 디지털 비디오 테이프 레코더(D-VTR)에서의 기록 유니트를 도시하는 블록도.

제2도는 칼라 비디오 신호의 한 프레임을 구성하는 휘도 및 색도 신호가 제1도의 기록 유니트에서 각각의 비디오 화상의 수평으로 인접한 세그멘트에 따라 어떻게 분할되는가를 개략적으로 도시하는 도면.

제3도는 제1도의 기록 유니트에 포함된 채널 인코더를 보다 상세하게 도시하는 블록도.

제4도는 제3도의 채널 인코더에 포함된 소위 배럴 시프터의 작동을 설명하는데 참조하고 배럴 시프터에 인가된 다양한 다른 제어 데이터에 응답하여 배럴 시프터의 다양한 입력 및 출력 사이에 설정된 접속을 도시하는 테이블.

제5도는 채널 인코더의 작동을 설명하는데 참조가 되고 배럴 시프터의 다양한 입력에 인가되는 휘도 데이터 신호 및 색도 데이터 신호를 도시하는 테이블.

제6a도 및 6b도는 채널 인코더의 작동을 설명하는데 참조가 되고, 배럴 시프터에 인가되는 다양한 제어 데이터에 대한 배럴 시프터 및 후속하는 지연 회로의 출력을 각각 도시하는 테이블.

제7a도, 7b도, 7c도 및 7d도는 색도 데이터가 솎아지고 비디오 화상의 각 프레임이 제1도의 기록 유니트에서 분할된 4개의 세그먼트의 수평 라인에서의 비디오 데이터의 배열을 도시하는 도면.

제8도는 개별 샘플링점에서의 비디오 데이터가 8개의 병렬 데이터로 어떻게 분배되는지를 나타내는 테이블.

제9도는 연속 수평 라인에서의 8개의 병렬 데이터가 8개의 전송 채널 사이에 어떻게 분배되는지를 나타내는 테이블.

제10도는 비디오 화상의 연속한 수평 라인에서의 샘플점에 대응하는 비디오 데이터를 수신하는 전송 채널을 도시하는 테이블.

제11도는 제1도의 기록 유니트의 전송 채널 각각에서의 데이터 처리 회로를 구성하는 구성 요소를 도시하는 블록도.

제12도는 제11도에 의해 예시된 데이터 처리 회로 각각에서의 비디오 데이터의 8-8 변환 및 선택적 반전을 실행하기 위해 사용될 수도 있는 회로의 블록도.

제13a도 및 13b도는 각각 제12도의 회로에 포함된 2개의 판독 전용 메모리(ROM)의 상보형 테이블.

제14a도는 제1도의 기록 유니트에서의 데이터 처리 회로중 하나에 연속적으로 인가되는 디지털 비디오 데이터의 예를 도시하는 도면.

제14b도는 제14a도에 도시된 디지털 비디오 데이터의 8-8 변환의 결과를 예를 들어 도시하는 도면.

제14c도는 8-8 변환 및 선택적 반전에 뒤따르는 제14a도의 디지털 비디오 데이터, 즉 각각의 데이타 처리 회로의 출력에서의 디지털 비디오 데이터를 도시하는 도면.

제15도는 디지털 비디오 데이터가 본 발명의 한 실시예에 따라 전송되는 D-VTR의 재생 유니트의 블록도.

제16도는 제15도의 재생 유니트에서의 각 전송 채널에 포함된 데이터 처리 회로를 구성하는 구성 요소를 도시하는 블록도

* 도면의 주요부분에 대한 부호의 설명

11, 12, 13 : 아날로그-디지털(A/D)변환기

21, 22, 23 : 직렬-병렬(S/P)변환기

30 : 채널 인코더 31 : 데이터 처리 회로

101 : 지연 회로 102 : 셔플링 회로

302 : 배럴 시프터 305 : 카운터

[발명의 배경]

[발명의 분야]

본 발명은 일반적으로 디지털 비디오 데이터 신호의 전송에 관한 것으로서, 특히 고선명 텔레비젼(HDTV) 비디오 신호를 디지털적으로 기록하고 재생하는 디지털 비디오 테이프 레코더(D-VTR) 등에서의 데이터 전송에 적용 가능하다.

[종래 기술의 설명]

표준 NTSC(National Television System Committee)나 유사 시스템의 대역에 비해 전송 대역을 넓게함으로써 비디오 영상의 해상도를 증진시켜 개선된 영상의 질을 실현하기 위한 고 선명 텔레비젼 기술은 공지되어 있다. 이와 같은 HDTV 기술에 근거한 텔레비젼 방송(telecasting)은 디지털화된 형태로 HDTV 비디오 신호를 기록하고 재생할 수 있는 디지털 비디오 테이프 레코더(D-VTR)의 개발과 함께 현재 연구중에 있다.

표준 NTSC 비디오 신호의 대역보다 훨씬 더 넓은 전송 대역을 가진 HDTV 비디오 신호를 디지털적으로 기록하고 재생하는 D-VTR에 있어서, 매우 많은 양의 비디오 데이터가 고속으로 처리되어야만 하며, 이와 같은 비디오 신호를 직접 처리하기에 적당한 회로 장치를 제공하는 것은 기존의 소자 및 회로 기술로는 어렵다. 그러므로, 지금까지는 비디오 데이터에 병렬 연산을 수행하기 위해 상기 비디오 데이터를 여러 채널로 분배함으로써 처리 속도를 줄이는 데이터 처리 방법을 채택하는 것이 제안되었다. 예를 들어, 본원의 양수인에게 양도할 의무가 있는자 가 저술한, 문헌 즉, "방송에 관한 IEEE 회보(IEEE Transactions on Broadcasting)"의 1987년 12월 제BC-33권 제4호의 203-209페이지 및 각각 본 발명과 동일의 양수인을 갖는 1988년 6월 28일에 출원된 연속 출원(CIP) 제07/213,442호의 원출원인 1986년 10월 31일 출원한 미국 특허 출원 제06/925,167호에 나타나 있는 "1.88Gbps의 비트율을 갖는 실험적 HDTV 디지털 VTR"이란 제목하의 간행물에서, 병렬 테이터 전송을 실행하기 위한 설계는, HDTV 화상을 수직으로 뻗은 분할선에서 N개의 수평으로 연속한 상기 화상의 세그멘트로 분할하는 것을 포함하는 것으로 나타나 있는데, 여기서 각 화상 세그멘트에 대한 신호 처리 속도를 감소시키기 위해 메모리에서처럼 각 세그멘트의 수평 시간축을 확장시킨다. 이와 같은 화상분할 방법을 사용함으로써, 화소(픽셀) 사이의 상호 관계를 충분히 이용할 수 있다. 즉, 제공된 회로의 에러 정정 능력 밖의 에러의 경우에 에러 은폐(error concealment)를 허용하기 위해 각각의 분할된 화상에 대해 디지털 필터가 제공될 수 있다. 특히, 본 명세서에 공개되는 신호 처리 시스템에서, 휘도 신호 Y와 2개의 색도 신호 R-Y 및 B-Y가 4 : 2 : 2 신호 포맷을 제공하도록 개별적으로 샘플링되는데, 즉 모든 다른 R-Y 및 B-Y 신호 출력이 드롭(drop)되거나, 색도 신호가 휘도 신호보다 낮은 샘플링 주파수로 서브-샘플되는데, 여기서 각각의 세그멘트에 대한 휘도 신호 Y 및 잔류 R-Y 및 B-Y 신호가 다중화되고, 에러 정정을 위해 코드화되며 그 다음에는 기록을 위해 직렬 형태로 변환된다. 이와 같은 경우에, 대부분의 신호 처리는 8채널 포맷으로 이루어진다.

비디오 테이프 레코더(VTR)에 있어서, 기록 및 재생에 사용된 자기 헤드를 사용하여 DC나 저주파 성분을 기록하거나 재생하는 것은 일반적으로 불가능하며, 이와 같은 헤드가 회전식이어서 회전 변압기를 통해 해당 기록 및 재생 회로에 전기적으로 결합된 때에도, 또한 회전 헤드로 또는 헤드로부터 저주파 성분을 전송하는데 어려움이 있게 된다. 더욱이, 고주파 특성이 자기 기록 동작에 있어서의 공간 손실 및 헤드 공극 손실 등에 의해 나빠지기 때문에, VTR의 기록/재생 회로가 대역 통과형 주파수 특성을 갖는다.

그러므로, 디지털 신호 기록 및 재생 동작을 수행하도록 설계된 기존의 D-VTR에 있어서, 디지털 신호를 자기 기록 회로의 특성에 실질적으로 적합한 형태로 변환시키기 위해 다양한 기록-변조 인코딩 방밥에 의존한다. 이와 같은 한 기록-변조 인코딩 방법에 따르면, 하나의 샘플된 화소(픽셀)를 나타내는 m-비트 데이터가 n-비트 기록 데이터로 변환되고, 이와 같은 일련의 기록 데이터를 제로 비복귀(non-return to zero : NRZ)에 의해 또는 상기 방식으로 기록하기 위한 유사한 방식에 의해 변환된다. 이와 같은 기록-변조 인코딩 방법중 하나는 8-비트 데이터를 기록된 신호의 DC성분을 최소화하기 위해 만족할만한 코드 밸런스(code balance)를 가진 10-비트 데이터로 변환하는 8-10변환 모드를 사용한다. 그런, 이와 같은 8-10변환은 바람직스럽지 못하게도 기록될 데이터의 비트를 증가시킨다. 즉 잉여 비트(redundant bit)가 기록되어야만 한다. 이런 단점을 피하기 위해, 비디오 신호의 인접 샘플들 사이의 밀접한 상호관계를 이용함으로써 그의 비트수를 증가시키지 않고 8-비트 비디오 데이터를 재배열하는 8-8변환 방식이 사용되었다. 비록 기록 신호의 저주파 성분이 기록된 데이터의 비트를 증가 시키지 않고 감소되자만, 8-8변환 방식은 기록 신호의 저주파 성분을 제거하는 능력에 있어 한계가 있다.

또한 기존의 D-VTR내의 기록/재생 회로 또는 유닛에 있어서, 데이터 드롭아웃(dropout)이나 그 유사한 것에 의해 야기된 어떤 데이터 에러도 수신 또는 재생측에서 검출되어 정정 되거나 또는 은폐되도록 하기 위해, 전송될 디지털 데이터에 프러덕트(product)코드 패턴의 에러 정정 코드가 부가된다.

HDTV비디오 신호로 구성된 각각의 영상 프레임이 비디오 데이터 처리 속도를 1/N로 감소시키기 위해 수평으로 연속한 N개의 세그멘트로 분할되는 이미 공지된 D-VTR에 있어서, 분할된 프레임 세그멘트의 비디오 데이터가 병렬 처리를 위해 각각의 채널로 분배된다. 다시 말해, 프레임 세그멘트 각각의 비디오 데이터가 해당하는 개별 채널로 분배된다. 결과적으로, 만일 한 채널에서 어떤 오류나 에러율의 증가가 발생하면, 상기 채널에서의 에러율의 증가에 따른 한 방식으로 재생된 데이터의 에러 정정을 자주 실행할 필요가 있게 된다. 또한, 만일 한 채널의 비디오 데이터를 전혀 재생할 수 없으면, 에러 정정은 불가능해지며, 결국 그 채널에 해당하는 분할된 프레임 세그멘트는 재생될 수 없다.

또한, 예를 들면 일본국 텔레비젼 엔지니어 협회의 1985년 회보의 229 내지 230 페이지에 있는 시니찌 마야자끼, 요시쯔미에또 및 마수오 우메모또에 의한 "고선명 디지털 VTR에 대한 다중 채널 분배의 연구"란 제목의 논문에 공개된 바와 같이, 각각의 다수의 채널에서 순차적으로 순환하는 휘도 및 색도 신호의 분배의 유니트로서 2개의 픽셀을 사용하고 런 렝스 제한(run length limitation) 8-8변환을 채용하는 것이 제안되었다. 채널중 어느 하나로 분배된 데이터가 재생된 화상의 수직으로 정렬된 픽셀에 대응하지 않도록 신호를 수신하는 채널이 매 수평 주기에서 한 채널에서 다른 채널로 시프트된다. 이것은 드롭아웃이나 그 유사한 것에 기인하여 채널에서의 연속적인 에러를 은폐하기 위해 수직으로 인접한 데이터를 사용할 수 있는 장점을 갖는다. 그러나, 고선명 디지털 TV에 대한 전술한 다중 채널 분배는 런 렝스 제한 8-8변환의 사용에 의해 기록 신호의 저주파 성분을 실질적으로 제거하지 못한다. 더욱이 고속 디지털 비디오 데이터 신호가 비디오 화상의 수평으로 연속한 다수의 세그멘트로 공간적으로 분할되지 않기 때문에, 전술한 다중 채널 분배는 각 채널에서의 처리를 위한 데이터 비트율을 적절히 감소시키지 못한다.

[본 발명의 목적 및 요약]

따라서, 본 발명의 목적은 고선명 텔레비젼 비디오 신호를 디지털적으로 기록 및 재생하는데 사용하기에 특히 적합하고 종래 기술과 관련된 전술한 단점 및 문제점을 디지털 비디오 데이터 신호의 개선된 전송을 제공하는 것이다.

특히, 비교적 낮은 데이터율로 병렬 처리하기 위해 다수의 채널 사이에 분배되는, 디지털 비디오 데이터 신호의 개선된 전송을 제공하여 데이터를 분배함으로써 이 채널중 한 채널에서 오류나 증가된 에러율이 발생할때라도 만족할만한 영상을 얻기 위해 적당한 에러 정정을 가능하게 하는 것도 본 발명의 한 목적이다.

본 발명의 다른 목적은, 예를 들어, 고선명 비디오 화상에 해당하는 고속의 디지털 비디오 데이터 신호의 개선된 전송을 제공하는 것인데, 여기서, 디지털 비디오 데이터 신호가 개선된 전송을 제공하는 것인데, 여기서, 디지털 비디오 데이터 신호는 그에 따라 각각 시간 확장된 수평으로 인접한 다수의 세그멘트로 공간적으로 분할되고, 또한 데이터 산호가 다수의 전송 채널 사이에 분배되도록 하기위해 더 분할되며, 이러한 분배를 수행함으로써 오류나 증가된 에러율의 결과로 인한 영상의 어떤질의 저하도 비디오 화상의 세그멘트중 어느 하나에 집중되지 않도록 하기위해 채널에서 발생하는 에러가 전체 비디오 화상 또는 영상 프레임에 걸쳐 분산되도록 한다.

또한 본 발명의 또 다른 목적은 예를 들어, 이전에 사용된 8-10 변환에서와 같이 잉여 비트를 추가하지 않고 정확한 자기 테이프 기록을 용이하게 하기 위해 전송된 디지털 비디오 신호의 저주파 성분을 실질적으로 감소시키는 것이다.

본 발명의 한 측면에 따르면, 디지털 휘도 데이터 신호와, R-Y 및 B-Y 신호와 같은 제1 및 제2디지털 색도 데이터 신호로 이루어진 디지털 비디오 데이터 신호를 전송하는데 있어서, 디지털 휘도 데이터 신호는 2개의 연속한 디지털 휘도 데이터 신호로 각각 이루어진 휘도 신호의 셋트로 분할되고, 상기 제1 및 제2디지털 색도 데이터 신호도 유사하게, 2개의 연속한 제1 또는 제2디지털 색도 데이터 신호로 각각 이루어진 색도 신호의 각각의 셋트로 분할되는데, 여기서, 디지털 휘도 데이터 신호의 셋트와 제1 및 제2디지털 색도 데이터 신호의 셋트는, 디지털 휘도 데이터 신호의 각각의 셋트가 상기 제1 및 제2디지털 색도 데이터 신호의 셋트 사이에 각각 인터리빙되는(interleaved)방식으로 다수의 전송 채널로 분배되는데, 디지털 휘도 데이터 신호와 상기 제1 및 제2디지털 색도 데이터 신호의 각각의 셋트에서의 2개의 연속한 데이터 신호중 한 신호가 발전되었던 각 셋트에서의 2개의 연속한 데이터 신호중 하나의 보수(complement)를 얻기 위해 반전되어 각각의 전송 채널에서의 어떤 저주파 성분이나 DC성분도 실질적으로 최소화하도록 한다.

본 발명의 다른 측면에 따르면, 고선명 비디오 화상을 형성하기 위한 디지털 휘도 데이터 신호와 제1 및 제2디지털 색도 데이터 신호로 이루어진 고속 디지털 비디오 데이터 신호를 전송하는데 있어서, 고속 디지털 비디오 데이터 신호가 색도 데이터 신호의 다수의 수평 연속 세그멘트로 공간적으로 분할되어 다른 전송 채널로 분배된다.

본 발명의 다른 특징에 따르면, 비디오 화상의 이웃한 수평 라인에서 서로에 인접하여 위치한 비디오 화상의 픽셀에 해당하는 디지털 휘도 데이터 신호의 셋트와, 제1디지털 색도 데이터 신호의 셋트 및 제2디지털 색도 데이터 신호의 셋트는 각각 다른 전송 채널로 분배된다.

본 발명의 전술한 또한 다른 목적, 특징 및 장점 등은 첨부 도면을 참조하여 기술될 실시예의 상세한 설명으로 명백하게 되는데, 몇몇 도면에서 대응하는 부분이나 성분은 동일 참조 번호로 표시된다.

[양호한 실시예의 상세한 설명]

제1도를 참조하면, 고선명 텔레비젼 시스템의 비디오 신호를 디지털적으로 기록 및 재생하기 위한 본 발명의 한 실시예에 따른 D-VTR에 있어서, 기록 유니트(10)는 HDTV 비디오 데이터 신호의 입력 휘도 신호 Y와 제1 및 제2입력 성분 색도 신호 B-Y 및 R-Y를 개별적으로 디지털화하는 아날로그-디지탈(A/D) 변환기(11, 12, 13)를 포함한다. A/D 변환기(11, 12, 13)로부터 각각 얻어진 결과의 휘도 신호 데이터 DY와 색도 신호 데이터 DB 및 DR은 직렬-병렬(S/P) 변환기(21, 22, 23)에 각각 공급된다.상기 S/P 변환기(21)는 휘도 신호 데이터 DY를 4개의 병렬 디지털 휘도 데이터 신호 Ya, Yb, Yc 및 Yd(제3도)로 변환하는데, 이 신호들은 각각 수직 라인을 따라 비디오 화상의 한 프레임을 분할함으로써 얻어지는 제2도에 도시된 4개의 수평으로 인접한 프레임 세그멘트 A, B, C 및 D에 대응한다. 마찬가지로, S/P 변환기(22, 23)는 디지털 색도 데이터 신호 DB 및 DR 각각을 각각 4개의 병렬 디지털 색도 데이터 신호 Ba, Bb, Bc 및 Bd와, Ra, Rb, Rc 및 Rd로 각각 변환하는데, 이 신호들도 또한 각각 비디오 화상의 한 프레임의 세그멘트 A, B, C 및 D에 대응한다.

비디오 화상 또는 영상의 각 프레임에 대한 디지털 비디오 데이터 신호는 휘도 신호 DY의 수평라인당 1920개의 샘플과, 색도 신호 데이터 DB 및 DR 각각의 수평 라인당 1920개의 샘플로 이루어진다. 따라서, 수평 라인을 구성하는 비디오 신호가 4개의 분할된 세그멘트 A, B, C 및 D에 대응하는 4개의 병렬 비디오 데이터로 분할되는 경우에, 한 세그멘트의 각 라인에 대한 휘도 신호 데이터 DY는 480개의 샘플로 이루어지고, 마찬가지로, 분할된 한 세그멘트의 각 라인에 대한 색도 신호 데이터 DB 및 DR도 각각 480개의 샘플로 각각 이루어진다. 또한, 변환기(21, 22, 23)에서, 4개의 병렬 비디오 데이터 Ya 내지 Yd, Ba 내지 Bd 및 Ra 내지 Rd는 각각 제2도에 도시된 바와같이 시간 확장되므로써, 분할된 세그멘트 A, B, C 및 D 각각의 각 수평라인을 구성하는 각각의 색도 신호와 휘도 신호의 480개의 샘플이 비디오 화상의 전체 프레임의 수평 라인과 동일한 지속기간을 갖게 된다.

S/P 변환기(21, 22, 23)로부터의 병렬 비디오 데이터는 채널 인코더(30)에 공급되는데, 이 인코더는 제3도에 도시된 바와같이, 병렬 데이터 Ya, Yb, Yc 및 Yd를 수신하는 지연회로(101)와, 병렬 데이터 Ba, Bb, Bc 및 Bd와 병렬 데이타 Ra, Rb, Rc 및 Rd를 수신하는 색도 솎음 및 재구성 회로 (chroma thinning out and reorganizing circuit)(302)를 포함하고 있다.

제7a도 내지 7d에 도시된 바와같이, 상기 회로(302)에 인가된 디지털 색도 데이터 신호 Ba 내지 Bd 및 Ra 내지 Rd는 나중에 예를 들어, 병렬 데이터의 모든 다른 샘플을 서브 샘플링하거나 드롭핑함으로써 솎아지는데, 여기서 색도 데이터 Ba 내지 Bd 및 Ra 내지 Rd의 솎아지거나 남아있는 샘플은 제5도에 도시된 바와같이 서로 각각 혼합되어, 소위 배럴 시프너(barrel shifter)(303)의 입력 Ⅰ5,Ⅰ6,Ⅰ7 및Ⅰ8에 인가된다. 동시에, 지연 회로(301)에서 두 샘플링 주기 동안 지연된 후 병렬 휘도 데이터 Ya, Yb, Yc 및 Yd는 제5도에 도시된 바와같이 배럴 시프터(303)의 입력 Ⅰ1,Ⅰ2,Ⅰ3 및Ⅰ4에 각각 인가된다.

도시된 바와같이, 배럴 시프터(303)는 배럴 시프터(303)의 제어 단자에 인가되며, 선택적으로 "0" 내지 "7"의 계수치를 갖는 제어 신호 Sc를 나타내는 3-비트 데이터에 응답하여, 예를 들어(도시되지 않음) 적당한 스위칭 회로를 통해 각 입력Ⅰ1,Ⅰ2,Ⅰ3, ...Ⅰ8에 각각 선택적으로 접속 가능한 8개의 출력 단자 01, 02, 03, ... 08을 갖는다. 제4도에 도시된 바와같이, 3-비트 제어 데이터가 제어 신호 Sc의 값 "0"을 나타낼때에, 배럴 시프터(303)의 출력 단자 01, 02, 03, ... 08은 각각 입력 Ⅰ1,Ⅰ2,Ⅰ3, ...Ⅰ8에 접속된다. 마찬가지로, 제어 신호가 Sc가 갑 "1"을 가질때는 배럴 시프터(303)의 출력 01, 02, 03, ... 08은 제각기 입력 Ⅰ8,Ⅰ1,Ⅰ2, ...Ⅰ7에 접속된다.

배럴 시프터(303)에 제어 신호 Sc를 구성하는 3-비트 데이터를 제공하기 위해, 제3도에 도시된 채널 인코너(30)는 또한 기록된 비디오 신호로부터 분리된 수직 동기 신호가 리세트 펄스로서 인가되는 리세트 입력 R을 가진 카운터(304)를 포함한다. 또한 기록된 비디오 신호로부터 분리된 수평 라인 펄스 또는 동기 신호는 카운터(304)의 클럭 입력에 공급되어, 카운터에 의해 계수된다. 수평 동시 신호는 또한 부하 타이밍 펄스로서 A/D 변환기(11, 12 및 13)에서 사용되는 샘플링 펄스의 주파수의 1/2인 주파수를 가진 클럭 1/2CK을 계수하는 카운터(305)에 공급된다. 카운터(305)로부터의 계수 또는 출력은 제어 신호 Sc를 나타내는 3-비트 데이터이다. 판독 전용 메모리(ROM)(306)는 카운터(304)의 계수된 출력 및 홀수/짝수 필드 펄스를 수신하고, 그러한 각 필드-필드에 응답하여, ROM(306)은 카운터(304)로부터의 계수치에 대응하며 카운터(305)의 부하 입력 L에 인가되는 3-비트 초기 데이터를 공급한다. 부하 데이터로서 카운터(305)에 인가된 상기 초기 3-비트 데이터는 데이터 DATA1 내지 DATA8(제8도)중의 어떤 데이터가 채널 인코더(30)로부터 제각기 8개의 전송 채널 CH1, CH2, CH3, ... CH8 각각에 공급되는지를 결정한다.

카운터(305)가 샘플링 주파수의 절반인 주파수를 가진 클럭 1/2CK을 계수하므로, 카운터(305)로부터의 배럴 시프터(303)에 제어 신호 Sc로서 공급된 3-비트 제어 데이터가 단지 매 두 개의 샘플마다 변화된다. 따라서 제6a도에 도시된 바와같이, 디지털 휘도 데이터 신호 Ya 내지 Yd와, 시간 확장된 화상 세그멘트의 제1 및 2 디지털 색도 데이터 신호 Ba 내지 Bd 및 Ra 내지 Rd는 배럴 시프터(303)에 의해 각각 두개의 연속한 데이터 신호로 이루어지는 2의 각세트로 분할된다. 예를 들면, 배럴 시프터(303)의 출력 01에서, 제어 신호 Sc가 매 두개의 샘플마다 2값을 변화시킬때에, 그 결과 출력은 연속한 디지털 휘도 데이터 신호 Ya1, Ya2와, 제1 및 제2디지털 색도 데이터 신호 Ba1, Ba3 및 Rb1, Rb3의 세트로 이루어진다. 제3도에 도시된 바와같이 배럴 시프터(303)의 출력 01, 02, 03, ... 08은 출력 01, 03, 05, 07을 제1, 3 및 6b도상의 비디오 데이터의 8개의 병렬 스트림 D1, D2, D3, ... D8의 헤드를 정렬하기 위해 출력 02, 04, 06 및 08에 대해 두 샘플링 주기만큼 지연시키는 지연 회로(307)에 접속된다.

전술된 바로부터, 채널 인코더(30)는 각각 S/P 변환기(21, 22 및 23)를 거쳐 A/D 변환기(11, 12 및 13)로부터 수신된 색도 신호 데이터 DB 및 DR과 휘도 신호 데이터 DY를 재배열함으로써 소정의 데이터 어레이의 비디오 데이터 DATA1, DATA2, DATA3, ... DATA8(제8도)의 8개의 병렬 스트림 D1, D2, D3, ... D8을 제공하여, 예정된 순서로 비디오 데이터 DATA1, DATA2, DATA3, ... DATA8의 상기 8개의 병렬 스트림 D1, D2, D3, ... D8을 제1 내지 제8의 채널 CH1, CH2, CH3, ... CH8로 각각 분배한다. 제1도에 도시된 바와 같이, 채널 CH1, CH2, CH3, ... CH8로 이렇게 분배된 비디오 데이터 DATA1, DATA2, DATA3, ... DATA8 8개의 병렬 스트림은 제각기 기록증폭기(41), (42), (43), ... (48)를 통해 데이터 처리 회로(31), (32), (33), ... (38)로부터 자기 테이프(50)상에 비스듬히 바람직하게 뻗어있는 8-채널 트랙에 수신된 데이터를 기록하도록 동작하는 8개의 자기 헤드 H1, H2, H3, ... H8로 각각 공급된다.

채널 인코더(30)내에서, S/P 변환기(21, 22 및 23)에 의해 4개의 분배된 프레임 세그멘트 A, B, C 및 D에 대응하는 데이터의 4개의 병렬 스트림으로 변환된 휘도 신호 데이터 DY 및 색도 신호 데이터 DB 및 DR은 제8도에 도시된 바와같이 각각 대응하는 신호 데이터의 두개의 연속한 샘플로 이루어지고 데이터 DATA1, DATA2, DATA3, ... DATA8의 8개의 병렬 스트림을 형성하도록 어레이된 세트로 배열되도록 처리된다. 제8도의 배치에 있어서, 예를들어 DATA1 내지 Yb7, Yb8로 표시된 휘도 신호 데이터의 두개의 연속 샘플의 각 세트는 예를 들어 제각기 Ba5, Ba7 및 Rb5, Rb7로 표시된 색도 신호 데이터 DB 및 DR의 두 샘플의 세트 사이에서 인터리빙된다. 환언하면, 비디오 데이터의 8개의 병렬 스트림 각각에서, 휘도 신호 데이터 DY의 두 샘플로 구성된 각 세트는 색도 신호 데이터 DB 및 색도 신호 데이터 DR의 두 세트 사이에 삽입된다.

전술된 채널 인코더(30)의 동작의 결과로서, 4개의 분할된 프레임 세그먼트 A, B, C 및 D에 대응하는 S/P 변환기(21, 22 및 23)에 의해 제공된 4개의 병렬 비디오 데이터 Ya 내지 Yd, Ba 내지 Bd 및 Ra 내지 Rd는 제8도에 도시된 바 같이, 두개의 연속한 샘플의 세트로 구성된 각 데이터 DATA1, DATA2, DATA3, ... DATA8의 8개의 병렬 스트림 전체에 걸쳐 재배열되거나 분배된다. 더욱이, 제9도에 도시된 바와같이, 8개의 병렬 스트림을 개별 채널 CH1, CH2, CH3, ...CH8로 분배하는 것은 프레임 또는 비디오 화상의 수직으로 인접한 수평 라인상의 동일 수평 위치에 있는 데이터가 서로 다른 채널로 분배되도록 소정의 8-라인 순서로 변경된다.

분할된 프레임 세그멘트 A를 나타내는 비디오 데이터가 분배되는 채널을 도시한 제10도를 참고하면, 전술된 바와같이 분할된 프레임 세그멘트 A, B, C 및 D에 대응하는 4개의 병렬 데이터로 변환된 색도 신호 데이터 및 휘도 신호 데이터가 제8 및 9도에 도시된 데이터 배열을 얻기위한 한 방식으로 채널 인코더(30)에 의해 몇개의 채널 CH1 내지 CH8로 분배될 때에, 이웃한 수평 라인에서 서로에 인접하여 위치한 픽셀에 대응하는 디지털 휘도 신호 데이터 Ya 내지 Yd의 세트, 제1디지털 색도 신호 데이터 Ba 내지 Bd의 세트 및 제2디지털 색도 데이터 신호 Ra 내지 Rd의 세트는 제각기 서로 다른 전송 채널로 분배된다. 이와 같이, 예를 들면, 라인 5내의 픽셀(9 및 10)에 대응하는 데이터는 제10도에 도시된 바와같이, 채널 CH2 내에 분배되는 반면, 라인 4 및 6내의 인접한 픽셀(8, 9, 10 및 11)라인 5내의 픽셀(8 및 11)과 대응하는 데이터는 다른 7개의 채널, 즉 채널 CH1 및 CH3 내지 CH8로 분배된다. 전술한 이유 때문에, 어느 채널에서 전송때 발생하는 에러는 다른 채널로 전송된 데이터에 의해 쉽게 정정되거나 은폐될 수 있다.

예로서, 채널 CH1 내의 데이터 처리 회로(31)를 도시한 제12도를 참조하면, 채널 CH1내지 CH8 내에 각각 삽입된 각각의 데이터 처리 회로(31, 32, 33, ... 38)는 외부 코드 인코더(101)를 구비하는데, 상기 인코더는 채널 CH1에 통해 전송된 비디오 데이터 D1를 수신하여, 2데이터 에 에러 정정 코드로서, 각각의 제1채널 CH1에 공급하되 데이터 스트림 D1 내의 소정의 수의 비디오 데이터를 2차원으로 배열함으로써 형성된 2차원 데이터의 각행에 가산된 제1방향(first direction) 외부 코드를 가산한다. 셔플링 회로(shuffling circuit)(102)는 통상적으로 인코더(101)에 의해 2차원 데이터에 외부 코드를 가산 한후에 2차원 데이터를 셔플하고, 그후에 인코더(103)는 회로(102)로부터의 2차원 데이터에 에러 정정 코드 역할을 하는 제2방향 내부 코드를 가산한다. 더욱이, 인코더(103)는 동기 워드와 블록 식별코드 ID를 가산한다. 데이터 처리 회로(31)의 다음 구성요소(104)는 일반적으로 인코더(103)에 의해 제2 방향 내부 코드, 동기 워드 및 블록 식별 코드 ID를 2차원 데이터에 가산한 후에 2차원 데이터에 대한 기록-변조 인코드 동작을 수행하기 위해 8-8변환을 실행하는 동작을 한다. 더욱이, 아래에 상세히 기술되는 바와같이, 회로(104)는 이러한 코드 밸런스가 8-8변환에 의해 적절히 성취되지 않을때 조차도 두 샘플 또는 데이터 신호의 각 세트내에서의 바람직한 코드 밸런스를 이루게 하기 위해 모든 다른 샘플에 대한 데이터를 반전하는데, 즉 각 디지털 휘도 데이터 신호의 세트 및 각각의 제1 및 제2디지털 색도 데이터 신호내의 두개의 연속한 데이터 신호중 하나를 반전하는데 효과적이다.

특히, 제12도에 도시된 바와같이, 회로(104)는 바람직하게도 8-비트 비디오 데이터가 어드레스 데이터로서 인코더(103)의 출력으로부터 스위치(106)를 통해 입력되는 두개의 ROM(107A 및 107B)을 포함한다. 제13a 및 13b도에 도시된 바와 같이, ROM(107A 및 107B)은 상보적인 테이블을 가지며, 8-비트 비디오 데이터에 의해 어드레스 될때, 8-8 변환된 비디오 데이터를 출력한다. 스위치(106)는 샘플링 클럭 주파수의 절반인 주파수를 가진 스위치 제어 신호 Sw에 의해 동작되어, 스위치(106)는 샘플링 클럭 주파수의 절반인 주파수를 가진 스위치 제어 신호 Sw에 의해 동작되어, 스위치(106)는 어드레스로서의 8-비트 입력을 각 세트의 제1샘플 동안에 어드레스로서의 8-비트 입력을 각 세트의 제1샘플 동안에 ROM(107A)에 공급하기 위해 실선으로 도시된 위치에 있고, 동일 세트의 제2샘플 동안에 어드레스로서의 8-비트 입력을 ROM(107B)에 공급하기 위해 제12도의 점선으로 도시된 위치에 스위치(106)를 배치시킨다. ROM(107A 및 107B)의 출력은 회로(104)의 출력을 번갈아 제공하기 위해 함께 접속된다.

코드 밸런스가 8-8 변환에 의해 적절히 이루어지지 않을때 조차도, 두 샘플 또는 데이터 신호의 각 세트내의 바람직한 코드 밸런스를 이루는 회로(104)의 동작은 제14a, 14b 및 14c도를 참조로 하여 기술된다. 예로서, 제14a도는 프레임의 제1라인 동안에 제1채널 CH1에 공급된 제1의 3세트의 DATA1를 도시하며, 상기 세트는 제8도에 도시된 것처럼 휘도 데이터 신호 Ya3, Ya4의 세트, 색도 데이터 신호 Ba5, Ba7의 세트 및 휘도 데이터 신호 Yb7, Yb8의 세트로 구성되어 있다. 이를 설명하기 위해 인코더(101 및 103)내에서 부가된 외부 및 내부 코드의 영향은 무시된다.

제14a도에 도시된 바와같이 세트로서 분배되는 휘도 데이터 신호 Ya3, Ya4는 각각 8-비트 디지털 신호 00100001 및 00100010로 표시된 값을 가지는 것으로 가정하고, 또한 세트로서 분배되는 색도 비디오 신호 Ba5, Ba7는 8-비트 디지털 신호 10000000 및 10000001에 대응하는 값을 가지는 것으로 가정하고, 휘도 데이터 신호 Yb7, Yb8는 각각 8-비트 디지털 신호 10101011 및 10100111로 표시된다고 가정한다.

코드는 "1" 및 "0"인 비트수가 같게 되도록 16-비트의 디지털 데이터의 각 세트내에서 균형이 이루어지는 것이 요망된다. 휘도 데이터 신호 Ya3, Ya4의 세트를 나타내는 16-비트 디지털 데이터의 경우에 있어서, "1"비트 대 "0"비트의 비율은 4 : 12이고, 색도 비디오 신호 Ba5, Ba7를 나타내는 16-비트 데이터의 경우에 있어서, "1"비트 대 "0"비트의 비율은 3 : 13이며, 휘도 데이터 신호 Yb7, Yb8를 나타내는 16-비트 데이터의 경우에 있어서, "1"비트 대 "0"비트의 비율은 10 : 6임을 알 수 있다.

코드 균형이 8-8변환의 결과 색도 데이터 신호 Ba5, Ba7을 나타내는 16비트 데이터에 대해서는 개선되어 있다. 즉, 8-8변환으로 얻어진 16비트 데이터는 8개의 "1"비트와 8개의 "0"비트를 가진다(제14b도)할지라도, 코드 균형에 있어서의 해당 개선은 휘도 데이터 신호 Ya3, Ya4를 나타내는 16비트 데이터 및 휘도 데이터 신호 Yb7, Yb8을 나타내는 16비트 데이터에 대해서는 달성되지 않는다. 따라서, 제14b도에 도시된 바와같이, 데이터 신호 Ya3, Ya4를 나타내는 16-비트 데이터는 8-8변환후에 4개의 "1"비트 및 12개의 "0"비트를 포함하고, 휘도 데이터 신호 Yb7, Yb8를 나타내는 16-비트 데이터는 8-8변환후에 10개의 "1"비트 및 6개의 "0"비트를 포함하며, 이런 비율은 충분한 균형이 이루어지지 않는다.

그러나, 각 비디오 데이터 세트의 제2샘플을 나타내는 8-비트 데이터가 8-8변환의 결과 유발된 원래의 데이터에 상보적인 8-비트 데이터를 발생시키도록 반전될 때에, 어떤 경우에도 만족한 코드 균형이 이루어진다. 따라서, 제14a, 14b 및 14c도에 도시된 실시예에 있어서, 휘도 데이터 신호 Ya4를 나타내는 8-비트 데이터의 8-8변환의 결과 생긴 8-비트 데이터 10100000는 제14c도에 도시된 8-8비트 데이터 01011111를 제공하도록 반전된다. 이 결과 8개의 "1"비트 및 8개의 "0"비트를 포함하는 비디오 데이터 세트 Ya3, Ya4를 나타내는 16-비트 데이터가 생긴다. 마찬가지로, 비디오 데이터 신호 Yb7, Yb8의 경우에, 신호 Yb8를 나타내는 데이터의 8-8변환의 결과 생긴 8-비트 데이터 00110111는 8-비트 데이터 11001000를 제공하도록 반전된다(제14c도). 전술한 바로부터, 8-8변환 및 반전후의 휘도 데이터 신호 Yb7, Yb8를 나타내는 16-비트 데이터는 8개의 "1"비트 및 8개의 "0"비트를 포함한다. 따라서, 8-8변한 후에도 부적당한 코드 균형을 가진 세트 Ya3, Ya4 및 Yb7, Yb8는 각 세트의 제2비디오 데이터 신호를 나타내는 8-비트 데이터를 반전시킴으로써 정확한 코드 균형이 제공된다. 더욱이, 세트 Ba5, Ba7의 경우에서와 같이, 8-8변환이 적당한 코드 균형을 성취하는데 효과적인 경우에 상기 세트의 제2샘플을 나타내는 8-비트 데이터의 반전은 제14c도에서 명백한 바와같이 바람직한 코드 균형을 방해하지 않는다.

제11도에서, 데이터 처리 회로(31)는 회로(104)에 의해 처리된 기록-변조 인코드된 데이터를 수신하여, 각 채널 CH1의 출력에 직렬 데이터를 발생시키도록 각 전송 블록을 변환시키는 병렬-직렬(PIS) 변환기(105)를 갖추고 있음을 알수 있다.

제15도에서, 본 발명을 실시한 D-VTR의 재생 유니트(60)는 기록된 8-채널 데이터를 재생시켜, 각 재생증폭기(51), (52), (53), ... (58)를 통해 재생된 데이터를 제1 내지 제8채널 CH1 내지 CH8에 삽입된 데이터 처리 회로(61 내지 68)로 공급하기 위해 자기 테이프(50)상의 8-채널 기록 트랙을 주사하는 데에 적합한 8개의 자기 헤드 H1 내지 H8을 구비함을 알 수 있다. 데이터 처리 회로(61 내지 68)는 전술된 기록 유니트(10)의 데이터 처리 회로(31 내지 38)에 따라 각 데이터를 처리하도록 배치된다. 따라서, 8-채널 비디오 데이터 D1 내지 D8는 데이터 처리회로(61 내지 68)에 의해 재생된 데이터로부터 얻어지며, 채널 디코더(70)에 공급된다. 채널 디코더(70)는 기록 유니트의 채널 인코더(30)의 인코딩 동작에 대응하는 식으로 8-채널 비디오 데이터 D1 내지 D8를 디코드하여, 비디오 데이터 D1 내지 D8로부터 휘도 데이터 신호 DY 및 색도 데이터 신호 DB, DR를 제공한다.

채널 디코더(70)로부터 얻은 휘도 데이터 신호 DY 및 색도 데이터 신호 DB, DR는 에러 은폐 회로(71, 72 및 73)에 의해 각각 처리되어, 그 다음에 병렬-직렬(P/S) 변환기(81, 82 및 83)를 통해 디지털-아나로그(D/A) 변환기(91, 92 및 93)에 공급된다, D/A 변환기(91, 92 및 93)는 P/S 변환기(81, 82 및 83)에 의해 이전에 직렬 데이터로 변환된 색도 데이터 신호 DB 및 DR와 휘도 데이터 신호 DY를 아날로그화하여, 재생된 휘도 신호 Y 및 색도 신호 B-Y 및 R-Y를 아날로그 형태로 제공한다.

재생 유니트(60)에 있어서, 8개의 채널 CH1 내지 CH8에 걸쳐 4개의 분할된 프레임 세그멘트 A, B, C 및 D의 비디오 데이터를 균일하게 분산시킴으로써 얻어진 비디오 데이터 D1 내지 D8는 재생되어서, 고장 또는 에러율의 증가가 하나 이상의 채널에서 발생하더라도, 적당한 에러 정정 및 은폐는 재생된 데이터에 대해 효과적으로 수행될 수 있고, 영상질에 대한 데이터 에러의 나쁜 영향은 상기 에러에 따른 화상질의 저하가 눈에 띄지 않도록 하기 위해 전체 화상 영역 또는 프레임으로 분산된다.

예로서, 제1채널 CH1 내의 재생된 데이터에 작용하는 데이터 처리 회로(61)를 도시한 제16도에서, 각 데이터 처리 회로(61 내지 68)가 채널의 재생된 데이터를 병렬 데이터로 변환하는 병렬-직렬(S/P) 변환기(200)를 구비함을 알 수 있다. S/P 변환기(200)로부터의 병렬 데이터는 회로(201)에 공급되는데, 상기 회로는 시간-축 정정을 수행하여, 기록 유니트내의 각 데이터 처리 회로(31)의 회로(104)내에서 수행된 8-8 인코딩 변환에 대응하는 8-8디코딩 변환을 수행한다. 그후, 회로(202)는 제1채널 CH1의 재생된 데이터에 대해 내부 에러 정정 코드를 이용하여 에러를 정정하며, 회로(203)는 기록 유니트의 데이터 처리 회로(31)의 회로(102)내의 셔플링에 대응하여 재생된 데이터를 디셔플링(deshuffling)한다. 제1채널 CH1의 결과 비디오 데이터 D1는 최종적으로 외부 정정 코드를 사용하는 회로(204)내에서 에러 정정된다.

재생 유니트(60)의 다른 데이터 처리 회로(62 내지 68)는 상기한 바와같이 전술된 데이터 처리 회로(61)와 유사하며, 비디오 데이터 D2 내지 D8를 채널 디코더(70)에 제공하기 위해 채널 CH2 내지 CH8에서 각각 재생된 데이터에 대해 유사하게 작용한다.

예를 들어, D-VTR에서 본 발명에 따른 디지털 비디오 데이터 신호의 전송에 있어서, 휘도 신호와 제1 및 2색도 신호 R-Y 및 B-Y는 제각기 디지털 휘도 데이터 신호 DY와 제1 및 2디지털 색도 비디오 신호 DB 및 DR를 제공하도록 샘플되어, 제각기 4배로 시간 확장되는 4개의 수평으로 인접한 세그멘트 A, B, C 및 D로 공간 분할되는 고선명 비디오 화상을 형성하게 되며, 이때 디지털 휘도 데이터 신호 Ya 내지 Yd는 제1 및 2디지털 색도 비디오 신호 Ba 내지 Bd 및 Ra 내지 Rd는 제각기 두 연속 데이터 신호로 이루어지는 각 세트로 분할되며, 각 세그멘트에 대한 제1 및 2디지털 색도 데이터 신호와 디지털 휘도 신호의 세트는 디지털 휘도 데이터 신호의 각 세트가 제8 및 9도에 도시된 바와같이 각 전송 채널내의 제1 및 2디지털 색도 데이터 신호의 세트 사이에서 인터리빙되는 방식으로 전송채널 CH1 내지 CH8로 분배된다. 더욱이, 본 발명에 따르면, 두 연속 데이터 신호중의 하나, 즉 각각의 디지털 휘도 데이터 신호와 제1 및 2디지털 색도 데이터 신호 세트를 형성하는 제2데이터 신호는 각각의 데이터 처리 회로(31 내지 38)의 회로(104)에서, 반전된 각 세트내의 두 연속 데이터 신호의 하나를 보수를 구하기 위해 반전되어 각 전송 채널내의 어떤 DC 또는 저주파 성분도 최소화한다.

본 발명의 특정 실시예가 첨부된 도면을 참조로 하여 상세히 기술되었지만, 상기 실시예에 한정되지 않고 청구된 청구범위내에서 정의되는 바와같이 본 발명의 범주 또는 정신을 벗어나지 않고 본 분야의 숙련자에 의해 본 발명은 수정 및 변화될 수 있다.

Claims (7)

1. 디지털 휘도 데이터 신호와 제1 및 2디지털 색도 데이터 신호로 구성된 디지털 휘도 데이터 신호 전송 방법에 있어서, 상기 디지털 휘도 데이터 신호를 두 개의 연속한 디지털 휘도 데이터 신호로 각각 구성된 다수 세트로 분할하는 단계, 상기 제1디지털 색도 데이터 신호를 두 개의 연속한 제1디지털 색도 데이터 신호로 각각 구성된 제1디지털 색도 데이터 신호의 다수 세트로 분할하는 단계, 상기 제2디지털 색도 데이터 신호를 두 개의 연속한 제2디지털 색도 데이터 신호로 각각 구성된 제2디지털 색도 데이터 신호의 다수 세트로 분할하는 단계, 상기 디지털 휘도 데이터 신호의 세트, 상기 제1 디지털 색도 데이터 신호의 세트 및 상기 제2디지털 색도 데이터 신호의 세트를 상기 디지털 휘도 데이터 신호의 각 세트가 상기 각각의 전송 채널에서 상기 제1 디지털 색도 데이터 신호의 세트와 상기 제2 디지털 색도 데이터 신호의 세트 사이에 인터리빙되는 방식으로 복수의 전송 채널로 분배하는 단계 및, 반전된 각 세트내의 상기 두개의 연속한 데이터 신호중 하나의 보수를 구하여 상기 각 전송 채널에서의 어떤 DC 성분도 최소화하기 위해 제1 및 2디지털 색도 데이터 신호의 상기 각 세트와 디지털 휘도 데이터 신호의 상기 각 세트의 상기 두개의 연속한 데이터 신호중 하나를 반전하는 단계로 이루어지는 것을 특징으로 하는 디지털 비디오 데이터 신호 전송 방법.
2. 제1항에 있어서, 상기 분배 단계는 상기 디지털 휘도 데이터 신호의 연속한 세트, 상기 제1디지털 색도 데이터 신호의 연속한 세트 및 상기 제2디지털 색도 데이터 신호의 연속한 세트를 서로 다른 상기 전송 채널로 분배시키는 것을 특징으로 하는 디지털 비디오 데이터 신호 전송 방법.
3. 제1항에 있어서, 상기 디지털 비디오 데이터 신호는 연속한 수평라인을 따라 배치된 비디오 화상의 픽셀에 대응하고, 이웃한 수평 라인내에서 서로 인접하여 위치된 픽셀에 대응하는 상기 디지털 휘도 데이터 신호의 세트, 상기 제1디지털 색도 데이터 신호의 세트 및 상기 제2디지털 색도 데이터 신호의 세트는 서로 다른 상기 전송 채널로 제각기 분배되는 것을 특징으로 하는 디지털 비디오 데이터 신호 전송 방법.
4. 고선명 비디오 화상을 형성하는 제1 및 2디지털 색도 데이터 신호와 디지털 휘도 데이타 신호로 구성된 고속 디지털 비디오 데이터 신호 전송 방법에 있어서, 상기 고선명 비디오 화상에 대응하는 상기 고속 디지털 비디오 데이터 신호를 N(N은 2보다 큰 정수)개의 수평으로 인접한 세그먼트로 공간적으로 분할하는 단계, 상기 디지털 비디오 데이터 신호의 각각의 상기 세그멘트를 N배만큼 시간 확장하는 단계, 상기 각 세그멘트의 상기 디지털 휘도 데이터 신호를 두개의 연속한 디지털 휘도 데이터 신호로 각각 구성된 다수의 세트로 분할하는 단계, 상기 각 세그멘트의 상기 제1디지털 색도 데이터 신호를 두개의 연속한 제1디지털 색도 데이터 신호로 각각 구성된 제1디지털 색도 데이터 신호의 다수의 세트로 분할하는 단계, 상기 각 세그멘트의 상기 제2디지털 색도 데이터 신호를 두개의 연속한 제2디지털 색도 데이터 신호로 각각 구성된 제2디지털 색도 데이터 신호의 다수의 세트로 분할하는 단계 및 , 상기 각각의 세그멘트에 대한 상기 디지털 색도 데이터 신호의 세트, 상기 제1디지털 색도 데이터 신호의 세트 및 상기 제2디지털 색도 데이터 신호의 세트를 상기 디지털 휘도 데이터 신호의 각각의 세트가 상기 각 전송 채널에서 상기 제1디지털 색도 데이터 신호의 세트와 상기 제2디지털 색도 데이터 신호의 세트 사이에 인터리빙되는 방식으로 다수의 전송 채널로 분배하는 단계로 이루어지는 것을 특징으로 하는 고속 디지털 비디오 데이터 신호 전송 방법.
5. 제4항에 있어서, 반전된 각 세트내의 상기 두개의 연속한 데이터 신호중 하나의 보수를 구하여 상기 각 전송 채널에서 어떤 DC 성분도 최소화하기 위해 상기 제1 및 2디지털 색도 데이터 신호의 각 세트와 상기 디지털 휘도 데이터 신호의 각 세트의 두개의 연속한 데이터 신호중 하나를 반전시키는 단계를 더 포함하는 것을 특징으로 하는 고속 디지털 비디오 데이터 신호 전송 방법.
6. 제4항에 있어서, 상기 분배 단계는 상기 디지털 휘도 데이터 신호의 연속한 세트, 상기 제1디지털 색도 데이터 신호의 연속한 세트 및 상기 제2디지털 색도 데이터 신호의 연속한 세트를 서로 다른 상기 전송 채널로 분배시키는 것을 특징으로 하는 고속 디지털 비디오 데이터 신호 전송 방법.
7. 제4항에 있어서, 상기 디지털 비디오 데이터 신호는 연속한 수평 라인을 따라 배치된 비디오 화상의 픽셀에 대응하고, 이웃한 수평 라인에 서로 인접하여 위치된 픽셀에 대응하는 상기 디지털 휘도 데이터 신호의 세트, 상기 제1디지털 색도 데이터 신호의 세트 및 상기 제2디지털 색도 데이터 신호의 세트는 제각기 서로 다른 상기 전송 채널로 분배되는 것을 특징으로 하는 고속 디지털 비디오 데이터 신호 전송 방법.

Images