KR970008331A - 반도체기판 및 그의 제조방법 - Google Patents

반도체기판 및 그의 제조방법 Download PDF

Info

Publication number
KR970008331A
KR970008331A KR1019960029524A KR19960029524A KR970008331A KR 970008331 A KR970008331 A KR 970008331A KR 1019960029524 A KR1019960029524 A KR 1019960029524A KR 19960029524 A KR19960029524 A KR 19960029524A KR 970008331 A KR970008331 A KR 970008331A
Authority
KR
South Korea
Prior art keywords
silicon layer
crystal silicon
porous single
semiconductor substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019960029524A
Other languages
English (en)
Other versions
KR100270889B1 (ko
Inventor
노박히코 사토
타카오 요네하라
Original Assignee
미타라이 후지오
캐논 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미타라이 후지오, 캐논 가부시기가이샤 filed Critical 미타라이 후지오
Publication of KR970008331A publication Critical patent/KR970008331A/ko
Application granted granted Critical
Publication of KR100270889B1 publication Critical patent/KR100270889B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/276—Lateral overgrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2922—Materials being non-crystalline insulating materials, e.g. glass or polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3256—Microstructure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/36—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done before the formation of the materials
    • H10P14/3602—In-situ cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1922—Preparing SOI wafers using silicon etch back techniques, e.g. BESOI or ELTRAN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

다공질단결정실리콘층과 비다공질단결정실리콘층이 성장된 제1부재를 형성하는 단계와, 상기 제1부재의 비다공질단결정실리콘층을, 제2부재상에, 상기 제1부재와 제2부재의 적어도 한쪽의 적층면상에 형성된 절연층을 개재해서 적층하는 단계와, 상기 다공질단결정실리콘층을 에칭에 의해 제거하는 단계를 구비한 반도체기판의 제조방법에 있어서, 비다공질단결정실리콘을 다공질단결정실리콘층의 직경에 대응하는 두께로 성장시킬 때에 결정성장면에 남아있는 기공의 밀도가 1000/㎤ 이하가 되도록 제어된 낮은 성장속도로 상기 비다공질단결정실리콘층을 설장시키는 것을 특징으로 하는 반도체기판의 제조방법.

Description

반도체기판 및 그의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 성장속도의 함수로서 잔류기공밀도를 도시한 도면.

Claims (79)

  1. 다공질단결정실리콘층과 비다공질단결정실리콘이 성장된 반도체기판을 제조하는 방법에 있어서, 비다공질단결정실리콘층을 다공질단결정실리콘층의 기공의 직경에 대응하는 두께로 성장시킬 때에 결정성장면상에 남아있는 기공의 밀도가 1000/㎤ 이하가 되도록 제어된 낮은 성장속도로 상기 비다공질단결정실리콘층을 성장시키는 것을 특징으로 하는 반도체기판의 제조방법.
  2. 제1항에 있어서, 성장로내에 원료가스를 공급함으로써, 상기 다공질단결정실리콘층상에 상기 비다공질단결정실리콘층을 성장시키는 것을 특징으로 하는 반도체기판의 제조방법.
  3. 제2항에 있어서, 상기 원료가스는 실란, 디클로로실란, 트리클로로실란, 테트라클로로실란 및 디실란으로부터 선택되는 것을 특징으로 하는 반도체기판의 제조방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 비다공질단결정실리콘층의 성장전에, 상기 다공질단결정실리콘층을 비산화성분위기중에서 가열하는 것을 특징으로 하는 반도체기판의 제조방법.
  5. 제4항에 있어서, 상기 비산화성분위기는 수소분위기인 것을 특징으로 하는 반도체기판의 제조방법.
  6. 제4항에 있어서, 상기 비다공질단결정실리콘층의 성장전에 자연산화막을 제거하는 단계를 구비한 것을 특징으로 하는 반도체기판의 제조방법.
  7. 제6항에 있어서, 상기 성장속도는 20nm/min 이하인 것을 특징으로 하는 반도체기판의 제조방법.
  8. 제4항에 있어서, 상기 성장속도는 20nm/min 이하인 것을 특징으로 하는 반도체기판의 제조방법.
  9. 제5항에 있어서, 상기 비다공질단결정실리콘층의 성장전에 자연산화막을 제거하는 단계를 구비한 것을 특징으로 하는 반도체기판의 제조방법.
  10. 제5항에 있어서, 상기 성장속도는 20nm/min 이하인 것을 특징으로 하는 반도체기판의 제조방법.
  11. 제9항에 있어서, 상기 성장속도는 20nm/min 이하인 것을 특징으로 하는 반도체기판의 제조방법.
  12. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 비다공질단결정실리콘층의 성장전에 자연산화막을 제거하는 단계를 구비한 것을 특징으로 하는 반도체기판의 제조방법.
  13. 제12항에 있어서, 상기 성장속도는 20nm/min 이하인 것을 특징으로 하는 반도체기판의 제조방법.
  14. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 비다공질단결정실리콘층의 성장전에, 상기 다공질단결정실리콘층의 벽상에 초박막을 형성하는 단계와, 상기 다공질단결정실리콘층의 외면상의 산화막을 제거하는 단계를 구비한 것을 특징으로 하는 반도체기판의 제조방법.
  15. 제14항에 있어서, 상기 성장속도는 20nm/min 이하인 것을 특징으로 하는 반도체기판의 제조방법.
  16. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 비다공질단결정실리콘층의 성장전에, 상기 다공질단결정실리콘층의 벽상에 초박막을 형성하는 단계와, 상기 다공질단결정실리콘층의 표면상의 산화막을 제거하는 단계와, 수소분위기중에서 상기 다공질단결정실리콘층을 열처리하는 단계를 구비한 것을 특징으로 하는 반도체기판의 제조방법.
  17. 제16항에 있어서, 상기 성장속도는 20nm/min 이하인 것을 특징으로 하는 반도체기판의 제조방법.
  18. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 성장속도는 20nm/min 이하인 것을 특징으로 하는 반도체기판의 제조방법.
  19. 제2항에 있어서, 상기 비다공질단결정실리콘층의 성장중에 상기 다공질단결정실리콘층을 900℃ 이상의 온도로 가열하는 것을 특징으로 하는 반도체기판의 제조방법.
  20. 제1항에 있어서, 상기 기공의 직경은, 상기 다공질단결정실리콘층의 최대기공직경인 것을 특징으로 하는 반도체기판의 제조방법.
  21. 다공질단결정실리콘층과 비다공질단결정실리콘이 성장된 반도체기판을 제조하는 방법에 있어서, 처음에는 비다공질단결정실리콘층을 다공질단결정실리콘층의 직경에 대응하는 두께로 성장시킬 때에 결정성장면상에 남아있는 기공의 밀도가 1000/㎤ 이하가 되도록 제어된 낮은 성장속도로 상기 비다공질단결정실리콘층을 성장시키고, 그후에는 증가된 성장속도로 상기 비다공질단결정실리콘층을 성장시키는 것을 특징으로 하는 반도체기판의 제조방법.
  22. 제21항에 있어서, 성장로내에 원료가스를 공급함으로써, 상기 다공질단결정실리콘층상에 상기 비다공질단결정실리콘층을 성장시키는 것을 특징으로 하는 반도체기판의 제조방법.
  23. 제22항에 있어서, 상기 원료가스는 실란, 디클로로실란, 트리클로로실란, 테트라클로로실란 및 디실란으로부터 선택되는 것을 특징으로 하는 반도체기판의 제조방법.
  24. 제21항 내지 제23항 중 어느 한 항에 있어서, 상기 비다공질단결정실리콘층의 성장전에, 상기 다공질단결정실리콘층을 비산화성분위기중에서 가열하는 것을 특징으로 하는 반도체기판의 제조방법.
  25. 제24항에 있어서, 상기 비산화성분위기는 수소분위기인 것을 특징으로 하는 반도체기판의 제조방법.
  26. 제24항에 있어서, 상기 비다공질단결정실리콘층의 성장전에 자연산화막을 제거하는 단계를 구비한 것을 특징으로 하는 반도체기판의 제조방법.
  27. 제26항에 있어서, 상기 성장속도는 20nm/min 이하인 것을 특징으로 하는 반도체기판의 제조방법.
  28. 제24항에 있어서, 상기 성장속도는 20nm/min 이하인 것을 특징으로 하는 반도체기판의 제조방법.
  29. 제25항에 있어서, 상기 비다공질단결정실리콘층의 성장전에 자연산화막을 제거하는 단계를 구비한 것을 특징으로 하는 반도체기판의 제조방법.
  30. 제25항에 있어서, 상기 성장속도는 20nm/min 이하인 것을 특징으로 하는 반도체기판의 제조방법.
  31. 제29항에 있어서, 상기 성장속도는 20nm/min 이하인 것을 특징으로 하는 반도체기판의 제조방법.
  32. 제21항 내지 제23항 중 어느 한 항에 있어서, 상기 비다공질단결정실리콘층의 성장전에 자연산화막을 제거하는 단계를 구비한 것을 특징으로 하는 반도체기판의 제조방법.
  33. 제32항에 있어서, 상기 성장속도는 20nm/min 이하인 것을 특징으로 하는 반도체기판의 제조방법.
  34. 제21항 내지 제23항 중 어느 한 항에 있어서, 상기 비다공질단결정실리콘층의 성장전에, 상기 다공질단결정실리콘층의 벽상에 초박막을 형성하는 단계와, 상기 다공질단결정실리콘층의 외면상의 산화막을 제거하는 단계를 구비한 것을 특징으로 하는 반도체기판의 제조방법.
  35. 제34항에 있어서, 상기 성장속도는 20nm/min 이하인 것을 특징으로 하는 반도체기판의 제조방법.
  36. 제21항 내지 제23항 중 어느 한 항에 있어서, 상기 비다공질단결정실리콘층의 성장전에, 상기 다공질단결정실리콘층의 벽상에 초박막을 형성하는 단계와, 상기 다공질단결정실리콘층의 표면상의 산화막을 제거하는 단계와, 수소분위기중에서 상기 다공질단결정실리콘층을 열처리하는 단계를 구비한 것을 특징으로 하는 반도체기판의 제조방법.
  37. 제36항에 있어서, 상기 성장속도는 20nm/min 이하인 것을 특징으로 하는 반도체기판의 제조방법.
  38. 제21항 내지 제23항 중 어느 한 항에 있어서, 상기 성장속도는 20nm/min 이하인 것을 특징으로 하는 반도체기판의 제조방법.
  39. 제22항에 있어서, 상기 비다공질단결정실리콘층의 성장중에 상기 다공질단결정실리콘층을 900℃ 이상의 온도로 가열하는 것을 특징으로 하는 반도체기판의 제조방법.
  40. 제21항에 있어서, 상기 기공의 직경은, 상기 다공질단결정실리콘층의 최대기공직경인 것을 특징으로 하는 반도체기판의 제조방법.
  41. 다공질단결정실리콘층과 비다공질단결정실리콘층이 성장된 제1부재를 형성하는 단계와, 상기 제1부재의 비다공질단결정실리콘층을, 제2부재상에, 상기 제1부재와 제2부재의 적어도 한쪽의 적층면상에 형성된 절연층을 개재해서 적층하는 단계와, 상기 다공질단결정실리콘층을 에칭에 의해 제거하는 단계를 구비한 반도체기판의 제조방법에 있어서, 비다공질단결정실리콘을 다공질단결정실리콘층의 기공의 직경에 대응하는 두께로 성장시킬 때에 결정성장면애 남아있는 기공의 밀도가 1000/㎤ 이하가 되도록 제어된 낮은 성장속도로 상기 비다공질단결정실리콘층을 성장시키는 것을 특징으로 하는 반도체기판의 제조방법.
  42. 제41항에 있어서, 성장로내에 원료가스를 공급함으로써, 상기 다공질단결정실리콘층상에 상기 비다공질단결정실리콘층을 성장시키는 것을 특징으로 하는 반도체기판의 제조방법.
  43. 제42항에 있어서, 상기 원료가스는 실란, 디클로로실란, 트리클로로실란, 테트라클로로실란 및 디실란으로부터 선택되는 것을 특징으로 하는 반도체기판의 제조방법.
  44. 제41항 내지 제43항 중 어느 한 항에 있어서, 상기 비다공질단결정실리콘층의 성장전에, 상기 다공질단결정실리콘층을 비산화성분위기중에서 가열하는 것을 특징으로 하는 반도체기판의 제조방법.
  45. 제44항에 있어서, 상기 비산화성분위기는 수소분위기인 것을 특징으로 하는 반도체기판의 제조방법.
  46. 제44항에 있어서, 상기 비다공질단결정실리콘층의 성장전에 자연산화막을 제거하는 단계를 구비한 것을 특징으로 하는 반도체기판의 제조방법.
  47. 제46항에 있어서, 상기 성장속도는 20nm/min 이하인 것을 특징으로 하는 반도체기판의 제조방법.
  48. 제44항에 있어서, 상기 성장속도는 20nm/min 이하인 것을 특징으로 하는 반도체기판의 제조방법.
  49. 제45항에 있어서, 상기 비다공질단결정실리콘층의 성장전에 자연산화막을 제거하는 단계를 구비한 것을 특징으로 하는 반도체기판의 제조방법.
  50. 제45항에 있어서, 상기 성장속도는 20nm/min 이하인 것을 특징으로 하는 반도체기판의 제조방법.
  51. 제49항에 있어서, 상기 성장속도는 20nm/min 이하인 것을 특징으로 하는 반도체기판의 제조방법.
  52. 제41항 내지 제43항 중 어느 한 항에 있어서, 상기 비다공질단결정실리콘층의 성장전에 자연산화막을 제거하는 단계를 구비한 것을 특징으로 하는 반도체기판의 제조방법.
  53. 제52항에 있어서, 상기 성장속도는 20nm/min 이하인 것을 특징으로 하는 반도체기판의 제조방법.
  54. 제41항 내지 제43항 중 어느 한 항에 있어서, 상기 비다공질단결정실리콘층의 성장전에, 상기 다공질단결정실리콘층의 벽상에 초박막을 형성하는 단계와, 상기 다공질단결정실리콘층의 외면상의 산화막을 제거하는 단계를 구비하는 것을 특징으로 하는 반도체기판의 제조방법.
  55. 제54항에 있어서, 상기 성장속도는 20nm/min 이하인 것을 특징으로 하는 반도체기판의 제조방법.
  56. 제41항 내지 제43항 중 어느 한 항에 있어서, 상기 비다공질단결정실리콘층의 성장전에, 상기 다공질단결정실리콘층의 벽상에 초박막을 형성하는 단계와, 상기 다공질단결정실리콘층의 표면상의 산화막을 제거하는 단계와, 수소분위기중에서 상기 다공질단결정실리콘층을 열처리하는 단계를 구비한 것을 특징으로 하는 반도체기판의 제조방법.
  57. 제56항에 있어서, 상기 성장속도는 50nm/min 이하인 것을 특징으로 하는 반도체기판의 제조방법.
  58. 제41항 내지 제43항 중 어느 한 항에 있어서, 상기 성장속도는 20nm/min 이하인 것을 특징으로 하는 반도체기판의 제조방법.
  59. 제42항에 있어서, 상기 비다공질단결정실리콘층의 성장중에 상기 다공질단결정실리콘층을 900℃ 이상의 온도로 가열하는 것을 특징으로 하는 반도체기판의 제조방법.
  60. 제41항에 있어서, 상기 기공의 직경은, 상기 다공질단결정실리콘층의 최대기공직경인 것을 특징으로 하는 반도체기판의 제조방법.
  61. 제41항에 있어서, 상기 절연층을 상기 제1부재상에 형성하는 것을 특징으로 하는 반도체기판의 제조방법.
  62. 제61항에 있어서, 상기 절연층을 상기 비다공질단결정실리콘층의 표면의 열산화에 의해 형성하는 것을 특징으로 하는 반도체기판의 제조방법.
  63. 제61항 또는 제62항에 있어서, 상기 제2부재는 단결정실리콘기판인 것을 특징으로 하는 반도체기판의 제조방법.
  64. 제63항에 있어서, 상기 제2부재의 적층면상에 산화층이 형성되어 있는 것을 특징으로 하는 반도체기판의 제조방법.
  65. 제63항에 있어서, 상기 제2부재의 적층면은 단결정실리콘으로 구성되어 있는 것을 특징으로 하는 반도체기판의 제조방법.
  66. 제61항 또는 제62항에 있어서, 상기 제2부재는 유리로 이루어진 것을 특징으로 하는 반도체기판의 제조방법.
  67. 제41항에 있어서, 상기 절연층을 상기 제2부재상에 형성하는 것을 특징으로 하는 반도체기판의 제조방법.
  68. 제67항에 있어서, 상기 절연층을 상기 단결정실리콘기판의 열산화에 의해 형성하는 것을 특징으로 하는 반도체기판의 제조방법.
  69. 제67항에 있어서, 상기 절연층은 유리기판을 구성하는 것을 특징으로 하는 반도체기판의 제조방법.
  70. 제67항 내지 제69항 중 어느 한 항에 있어서, 상기 제1부재의 적층면은 비다공질단결정실리콘층으로 이루어진 것을 특징으로 하는 반도체기판의 제조방법.
  71. 다공질단결정실리콘층과 비다공질단결정실리콘층이 성장된 제1부재를 형성하는 단계와, 상기 제1부재의 비다공질단결정실리콘층을, 제2부재상에, 상기 제1부재와 제2부재의 적어도 한쪽의 적층면상에 형성된 절연층을 개재해서 적층하는 단계와, 상기 다공질단결정실리콘층을 에칭에 의해 제거하는 단계를 구비한 반도체기판의 제조방법에 있어서, 처음에는, 비다공질단결정실리콘층을 다공질단결정실리콘층의 기공의 직경에 대응하는 두께로 성장시킬 때에 결정성장면상에 남아있는 기공의 밀도가 1000/㎤ 이하가 되도록 제어된 낮은 성장속도로 상기 비다공질단결정실리콘층을 성장시키고, 그후에는 증가된 성장속도로 상기 비다공질단결정실리콘층을 성장시키는 것을 특징으로 하는 반도체기판의 제조방법.
  72. 다공질단결정실리콘층과 비다공질단결정실리콘층이 형성된 반도체기판에 있어서, 상기 비다공질단결정실리콘의 결정결함의 밀도가 1000/㎤ 이하인 것을 특징으로 하는 반도체기판.
  73. 제72항에 있어서, 상기 비다공질단결정실리콘층의 층두께균일성의 범위는 ±4%이내인 것을 특징으로 하는 반도체기판.
  74. 제72항에 있어서, 상기 결정결함은 적층결함인 것을 특징으로 하는 반도체기판.
  75. 제72항에 있어서, 상기 비다공질단결정실리콘층의 표면조도는 0.5㎚ 이하인 것을 특징으로 하는 반도체기판.
  76. 제72항에 있어서, 상기 비다공질단결정실리콘층은 핀홀을 지니고 있지 않은 것을 특징으로 하는 반도체기판.
  77. 제72항에 있어서, 상기 비다공질단결정실리콘층의 평면배향은 (001)인 것을 특징으로 하는 반도체기판.
  78. 제72항에 있어서, 상기 다공질단결정실리콘층의 기공률은 50%이하인 것을 특징으로 하는 반도체기판.
  79. 절연층과 비다공질단결정실리콘층이 형성된 반도체기판에 있어서, 상기 비다공질단결정실리콘층은, 결정결함의 밀도가 1000/㎤ 이하이고, 층두께균일성이 ±4%이내인 것을 특징으로 하는 반도체기판.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960029524A 1995-07-21 1996-07-22 반도체기판 및 그의 제조방법 Expired - Fee Related KR100270889B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-185510 1995-07-21
JP18551095 1995-07-21

Publications (2)

Publication Number Publication Date
KR970008331A true KR970008331A (ko) 1997-02-24
KR100270889B1 KR100270889B1 (ko) 2000-12-01

Family

ID=16172053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960029524A Expired - Fee Related KR100270889B1 (ko) 1995-07-21 1996-07-22 반도체기판 및 그의 제조방법

Country Status (8)

Country Link
US (1) US6136684A (ko)
EP (1) EP0755068B1 (ko)
KR (1) KR100270889B1 (ko)
CN (1) CN1076861C (ko)
DE (1) DE69628505T2 (ko)
MY (1) MY113505A (ko)
SG (1) SG64393A1 (ko)
TW (1) TW499718B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100352368B1 (ko) * 1998-09-04 2002-09-11 캐논 가부시끼가이샤 반도체기판 및 이것의 제조방법

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0867919B1 (en) * 1997-03-26 2004-09-08 Canon Kabushiki Kaisha Semiconductor substrate and process for producing same
US6143628A (en) * 1997-03-27 2000-11-07 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
EP0996967B1 (de) * 1997-06-30 2008-11-19 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Verfahren zur Herstellung von schichtartigen Gebilden auf einem Halbleitersubstrat, Halbleitersubstrat sowie mittels des Verfahrens hergestellte Halbleiterbauelemente
JP3501642B2 (ja) 1997-12-26 2004-03-02 キヤノン株式会社 基板処理方法
TW469643B (en) * 1998-09-04 2001-12-21 Canon Kk Process for producing semiconductor substrate
EP0984483B1 (en) * 1998-09-04 2006-04-05 Canon Kabushiki Kaisha Semiconductor substrate and method for producing the same
US6573159B1 (en) * 1998-12-28 2003-06-03 Shin-Etsu Handotai Co., Ltd. Method for thermally annealing silicon wafer and silicon wafer
US6653209B1 (en) 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
JP2001237403A (ja) * 2000-02-21 2001-08-31 Rohm Co Ltd 半導体装置の製法および超薄型半導体装置
US6589883B2 (en) * 2000-03-29 2003-07-08 Georgia Tech Research Corporation Enhancement, stabilization and metallization of porous silicon
WO2002004935A1 (fr) * 2000-07-06 2002-01-17 Asahi Kasei Kabushiki Kaisha Détecteur de molécules
JP2002050749A (ja) * 2000-07-31 2002-02-15 Canon Inc 複合部材の分離方法及び装置
US6771010B2 (en) 2001-04-30 2004-08-03 Hewlett-Packard Development Company, L.P. Silicon emitter with low porosity heavily doped contact layer
TWI242796B (en) * 2002-09-04 2005-11-01 Canon Kk Substrate and manufacturing method therefor
JP2004103600A (ja) * 2002-09-04 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103855A (ja) * 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103946A (ja) * 2002-09-11 2004-04-02 Canon Inc 基板及びその製造方法
US7677254B2 (en) * 2003-10-27 2010-03-16 Philip Morris Usa Inc. Reduction of carbon monoxide and nitric oxide in smoking articles using iron oxynitride
DE102004030612B3 (de) * 2004-06-24 2006-04-20 Siltronic Ag Halbleitersubstrat und Verfahren zu dessen Herstellung
CN100481345C (zh) * 2005-02-24 2009-04-22 硅绝缘体技术有限公司 SiGe层的热氧化及其应用
US9136134B2 (en) 2012-02-22 2015-09-15 Soitec Methods of providing thin layers of crystalline semiconductor material, and related structures and devices
CN104362263A (zh) * 2014-10-31 2015-02-18 华南理工大学 用于柔性显示器件制备的柔性薄膜衬底与基板分离工艺
US10833175B2 (en) * 2015-06-04 2020-11-10 International Business Machines Corporation Formation of dislocation-free SiGe finFET using porous silicon
US20190131454A1 (en) * 2017-11-01 2019-05-02 Qualcomm Incorporated Semiconductor device with strained silicon layers on porous silicon
JP7247902B2 (ja) * 2020-01-10 2023-03-29 信越半導体株式会社 エピタキシャルウェーハの製造方法
KR20240067134A (ko) * 2021-10-07 2024-05-16 소이텍 다결정 SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하는 방법
FR3128056B1 (fr) * 2021-10-07 2023-10-27 Soitec Silicon On Insulator Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic poly-cristallin

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2660064B2 (ja) * 1988-10-02 1997-10-08 キヤノン株式会社 結晶物品及びその形成方法
US5290712A (en) * 1989-03-31 1994-03-01 Canon Kabushiki Kaisha Process for forming crystalline semiconductor film
US5278092A (en) * 1989-08-07 1994-01-11 Canon Kabushiki Kaisha Method of forming crystal semiconductor film
US5278093A (en) * 1989-09-23 1994-01-11 Canon Kabushiki Kaisha Method for forming semiconductor thin film
JP2695488B2 (ja) * 1989-10-09 1997-12-24 キヤノン株式会社 結晶の成長方法
US5363793A (en) * 1990-04-06 1994-11-15 Canon Kabushiki Kaisha Method for forming crystals
JP2608351B2 (ja) * 1990-08-03 1997-05-07 キヤノン株式会社 半導体部材及び半導体部材の製造方法
SG59963A1 (en) * 1990-08-03 1999-02-22 Canon Kk Semiconductor member and process for preparing semiconductor member
US5403771A (en) * 1990-12-26 1995-04-04 Canon Kabushiki Kaisha Process for producing a solar cell by means of epitaxial growth process
JP2923700B2 (ja) * 1991-03-27 1999-07-26 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5198071A (en) * 1991-11-25 1993-03-30 Applied Materials, Inc. Process for inhibiting slip and microcracking while forming epitaxial layer on semiconductor wafer
EP0553852B1 (en) * 1992-01-30 2003-08-20 Canon Kabushiki Kaisha Process for producing semiconductor substrate
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
US5386142A (en) * 1993-05-07 1995-01-31 Kulite Semiconductor Products, Inc. Semiconductor structures having environmentally isolated elements and method for making the same
TW330313B (en) * 1993-12-28 1998-04-21 Canon Kk A semiconductor substrate and process for producing same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100352368B1 (ko) * 1998-09-04 2002-09-11 캐논 가부시끼가이샤 반도체기판 및 이것의 제조방법
US6593211B2 (en) 1998-09-04 2003-07-15 Canon Kabushiki Kaisha Semiconductor substrate and method for producing the same

Also Published As

Publication number Publication date
TW499718B (en) 2002-08-21
SG64393A1 (en) 1999-04-27
EP0755068A3 (en) 1997-04-16
US6136684A (en) 2000-10-24
MY113505A (en) 2002-03-30
DE69628505T2 (de) 2004-05-06
KR100270889B1 (ko) 2000-12-01
EP0755068B1 (en) 2003-06-04
DE69628505D1 (de) 2003-07-10
EP0755068A2 (en) 1997-01-22
CN1076861C (zh) 2001-12-26
CN1156899A (zh) 1997-08-13

Similar Documents

Publication Publication Date Title
KR970008331A (ko) 반도체기판 및 그의 제조방법
AU745460B2 (en) Method of manufacturing semiconductor article
KR970013012A (ko) 반도체기판 및 그의 제작방법
KR920003291B1 (ko) 반도체 장치 제조방법
EP0984483A3 (en) Semiconductor substrate and method for producing the same
CA2004073A1 (en) Method of forming a nonsilicon semiconductor on insulator structure
KR950034506A (ko) 반도체 영역을 선택적으로 형성하는 방법
MY114349A (en) Etching solution for etching porous silicon, etching method using the etching solution and method of prepa- ring semiconductor member using the etching solution
KR880005665A (ko) 절연층상에 반도체성 물질층을 결정화하는 방법 및 장치
PT515181E (pt) Metodo de preparacao de componentes semicondutores
JP3920103B2 (ja) 絶縁層埋め込み型半導体炭化シリコン基板の製造方法及びその製造装置
SG77166A1 (en) Semiconductor substrate having compound semiconductor layer process for its production and electronic device fabricated on semiconductor substrate
JPS5587444A (en) Method of forming insulating film on semiconductor surface
KR960030316A (ko) Soi 기판의 제조방법
JPS63502470A (ja) 誘電体薄層を有する装置の製造方法
KR950021138A (ko) 반도체 장치의 제조 방법
GB2280312A (en) Method of preparing semiconductor with good intrinsic gettering
EP1986229A1 (en) Method for manufacturing compound material wafer and corresponding compound material wafer
KR950004553A (ko) 반도체 장치의 제조방법
JPS6315442A (ja) 半導体基板
JP2006344865A (ja) Ｓｏｉ基板及び該基板の製造方法
KR20010062215A (ko) 단결정 실리콘층, 그 에피택셜 성장 방법 및 반도체 장치
JPS571226A (en) Manufacture of semiconductor substrate with buried diffusion layer
KR100340587B1 (ko) 초극두께의다결정실리콘박막형성방법
JPS59111999A (ja) 単結晶絶縁膜の熱処理方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

R17-X000 Change to representative recorded

St.27 status event code: A-5-5-R10-R17-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

L13-X000 Limitation or reissue of ip right requested

St.27 status event code: A-2-3-L10-L13-lim-X000

U15-X000 Partial renewal or maintenance fee paid modifying the ip right scope

St.27 status event code: A-4-4-U10-U15-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

R17-X000 Change to representative recorded

St.27 status event code: A-5-5-R10-R17-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

FPAY Annual fee payment

Payment date: 20120719

Year of fee payment: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

FPAY Annual fee payment

Payment date: 20130726

Year of fee payment: 14

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20140809

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20140809

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000