KR970019082A - 배타적 논리합 연산장치 - Google Patents

배타적 논리합 연산장치 Download PDF

Info

Publication number
KR970019082A
KR970019082A KR1019950032996A KR19950032996A KR970019082A KR 970019082 A KR970019082 A KR 970019082A KR 1019950032996 A KR1019950032996 A KR 1019950032996A KR 19950032996 A KR19950032996 A KR 19950032996A KR 970019082 A KR970019082 A KR 970019082A
Authority
KR
South Korea
Prior art keywords
exclusive
complementary transfer
input terminal
present
operation unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1019950032996A
Other languages
English (en)
Inventor
강신모
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950032996A priority Critical patent/KR970019082A/ko
Publication of KR970019082A publication Critical patent/KR970019082A/ko
Withdrawn legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

본 발명은 배타적 논리합 연산장치에 관하여 게시한다. 본 발명에 의한 논리합 연산장치는 두 개의 상보적 전송 트랜지스터의 게이트에 하나의 입력단자를 연결하고 상기 트랜지스터의 소오스에는 다른 하나의 입력단자를 연결하며 상기 트랜지스터의 드레인에는 출력단자를 연결하여 구성한다. 본 발명에 의하여 그 크기를 감소시킬 수가 있다.

Description

배타적 논리합 연산장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 배타적 논리합 연산장치의 논리회로도.

Claims (1)

  1. 두 개의 상보적 전송 트랜지스터에 두 개의 입력단자와 한 개의 출력단자가 연결된 배타적 논리합 논리회로에 있어서, 상기 상보적 전송 트랜지스터의 게이트에 연결된 하나의 입력단자와; 상기 상보적 전송 트랜지스터의 소오스에 연결된 다른 입력단자; 및 상기 상보적 전송 트랜지스터의 드레인에 연결된 출력단자로 구성하는 배타적 논리합 연산장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950032996A 1995-09-29 1995-09-29 배타적 논리합 연산장치 Withdrawn KR970019082A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950032996A KR970019082A (ko) 1995-09-29 1995-09-29 배타적 논리합 연산장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950032996A KR970019082A (ko) 1995-09-29 1995-09-29 배타적 논리합 연산장치

Publications (1)

Publication Number Publication Date
KR970019082A true KR970019082A (ko) 1997-04-30

Family

ID=66616112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950032996A Withdrawn KR970019082A (ko) 1995-09-29 1995-09-29 배타적 논리합 연산장치

Country Status (1)

Country Link
KR (1) KR970019082A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100361505B1 (ko) * 1999-04-12 2002-11-18 주식회사 서진인스텍 개량된 캘리브레이션 기능을 갖는 레벨트랜스미터 및 레벨트랜스미터의 캘리브레이션 방법
KR100481846B1 (ko) * 1998-06-29 2005-06-08 삼성전자주식회사 익스클루시브 오어/노어 게이트 회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481846B1 (ko) * 1998-06-29 2005-06-08 삼성전자주식회사 익스클루시브 오어/노어 게이트 회로
KR100361505B1 (ko) * 1999-04-12 2002-11-18 주식회사 서진인스텍 개량된 캘리브레이션 기능을 갖는 레벨트랜스미터 및 레벨트랜스미터의 캘리브레이션 방법

Similar Documents

Publication Publication Date Title
KR910003940A (ko) 반도체집적회로
KR870011616A (ko) 센스 앰프
KR890013862A (ko) 전압레벨 변환회로
KR900002558A (ko) 출력회로
KR900019041A (ko) 반도체 메모리
KR920022298A (ko) 레벨 변환 출력 회로
KR970019082A (ko) 배타적 논리합 연산장치
KR940004833A (ko) 씨엠오에스(cmos)회로의 래치업 저감출력 드라이버 및 래치업 저감방법
KR970019085A (ko) Cmos 인버터(cmos inverter)
KR970078007A (ko) 극성 자동전환 회로
KR920010907A (ko) 자유 전하 회로
KR960019978A (ko) 펄스 발생기
KR910017424A (ko) 반도체 집적회로 장치의 메모리셀 회로
KR980006900A (ko) 고속 전압 변환 회로
KR970055542A (ko) 앤드게이트회로
KR920001841A (ko) 파워 온 리셋트 회로
KR940020422A (ko) 반도체 메모리 장치의 출력 버퍼회로
KR950024063A (ko) 전 가산기
KR970055511A (ko) 개량된 익스클루시브 노어/오어 회로
KR970019058A (ko) 출력 패드 회로
KR900017300A (ko) 디바이스 동작 보호회로
KR930014570A (ko) 출력버퍼회로
KR970055544A (ko) 인텐시브 익스클루시브 노어 논리 게이트 회로
KR970024602A (ko) 배타적 nor 회로
KR970055149A (ko) 입출력회로

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950929

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid