KR970051075A - 반도체 메모리장치의 전압 승압회로 - Google Patents

반도체 메모리장치의 전압 승압회로 Download PDF

Info

Publication number
KR970051075A
KR970051075A KR1019950054723A KR19950054723A KR970051075A KR 970051075 A KR970051075 A KR 970051075A KR 1019950054723 A KR1019950054723 A KR 1019950054723A KR 19950054723 A KR19950054723 A KR 19950054723A KR 970051075 A KR970051075 A KR 970051075A
Authority
KR
South Korea
Prior art keywords
voltage
boosting circuit
circuit
precharge means
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019950054723A
Other languages
English (en)
Other versions
KR0170286B1 (ko
Inventor
전준영
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950054723A priority Critical patent/KR0170286B1/ko
Priority to JP32391396A priority patent/JP3779403B2/ja
Priority to US08/769,436 priority patent/US5850363A/en
Priority to TW085115786A priority patent/TW350137B/zh
Publication of KR970051075A publication Critical patent/KR970051075A/ko
Application granted granted Critical
Publication of KR0170286B1 publication Critical patent/KR0170286B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Dc-Dc Converters (AREA)
  • Read Only Memory (AREA)

Abstract

반도체 메모리장치의 전압 승압회로가 포함되어 있다. 본 발명은 외부에서 인가되는 외부 공급전압(Vext)을 일정한 정전압으로 강하하는 내부전압 발생회로의 출력전압인 내부 공급전압(Vint)을 인가받아, 상기 내부 공급전압(Vint)보다 높은 전압을 출력하는 반도체 메모리장치의 전압 승압회로에 있어서, 상기 전압 승압회로의 출력단에 접속되며, 상기 내부 공급전압(Vint)이 인가되는 제1프리차지 수단과, 상기 전압 승압회로의 출력단에 접속되며, 상기 외부 공급전압(Vext)이 인가되는 제2프리차지 수단을 구비하는 것을 특징으로 한다.
따라서 본 발명은 전압 승압회로의 셋업(Set-up) 특성을 향상시키고, 또한 상기 제2프리차지 수단의 턴온 전압이 높기 때문에 종래기술에 비해 프리차지 레벨이 상대적으로 낮아짐으로써 상기 전압 승압회로가 동작할 때 상기 전압 승압회로의 출력인 승압전압(Vpp)이 지나치게 높아지지 않으며, 이에 따라 상기 승압전압이 인가되는 트랜지스터의 게이트 산화막의 신뢰도 특성저하를 방지할 수 있다.

Description

반도체 메모리장치의 전압 승압회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 따른 프리차지 수단을 구비하는 전압 승압회로의 구성도를 나타내는 도면이다.

Claims (4)

  1. 외부에서 인가되는 외부 공급전압(Vint)을 일정한 정전압으로 강하하는 내부전압 발생회로의 출력전압인 내부 공급전압(Vint)을 인가받아, 상기 내부 공급전압(Vint)보다 높은 전압을 출력하는 반도체 메모리장치의 전압 승압회로에 있어서, 상기 전압 승압회로의 출력단에 접속되며, 상기 내부 공급전압(Vint)이 인가되는 제1프리차지 수단과 상기 전압승압 회로의 출력단에 제2프리차지 수단을 구비하는 것을 특징으로 하는 반도체 메모리장치의 전압 승압회로.
  2. 제1항에 있어서, 상기 제1프리차지 수단이 게이트와 소오스 또는 드레인이 서로 접속되어 있는 다이오드 구조의 트랜지스터로 구성되며, 상기 다이오드 구조의 트랜지스터가 상기 내부 공급전압(Vint)과 상기 전압 승합회로의 출력단 사이에 적어도 1개 이상 직렬접속되어 있는 것을 특징으로 하는 반도체 메모리장치의 전압 승압회로.
  3. 제1항에 있어서, 상기 제2프리차지 수단이 게이트와 소오스 또는 드레인이 서로 접속되어 있는 다이오드 구조의 트랜지스터로 구성되며, 상기 다이오드 구조의 트랜지스터가 상기 외부 공급전압(Vext)과 상기 전압 승압회로의 출력단 사이에 적어도 2개 이상 직렬접속되어 있으며, 상기 제1프리차지 수단의 트랜지스터의 갯수보다 적어도 1개 이상 많은 것을 특징으로 하는 반도체 메모리장치의 전압 승압회로.
  4. 제1항에 있어서, 상기 제2프리차지 수단의 턴온 전압이 상기 제1프리차지 수단의 턴은 전압보다 높은 것을 특징으로 하는 반도체 메모리장치의 전압 승압회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950054723A 1995-12-22 1995-12-22 반도체 메모리장치의 전압 승압회로 Expired - Fee Related KR0170286B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950054723A KR0170286B1 (ko) 1995-12-22 1995-12-22 반도체 메모리장치의 전압 승압회로
JP32391396A JP3779403B2 (ja) 1995-12-22 1996-12-04 半導体メモリ装置の電圧昇圧回路
US08/769,436 US5850363A (en) 1995-12-22 1996-12-19 Voltage boosting circuit having dual precharge circuits in semiconductor memory device
TW085115786A TW350137B (en) 1995-12-22 1996-12-20 Voltage boosting circuit in semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950054723A KR0170286B1 (ko) 1995-12-22 1995-12-22 반도체 메모리장치의 전압 승압회로

Publications (2)

Publication Number Publication Date
KR970051075A true KR970051075A (ko) 1997-07-29
KR0170286B1 KR0170286B1 (ko) 1999-03-30

Family

ID=19443277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950054723A Expired - Fee Related KR0170286B1 (ko) 1995-12-22 1995-12-22 반도체 메모리장치의 전압 승압회로

Country Status (4)

Country Link
US (1) US5850363A (ko)
JP (1) JP3779403B2 (ko)
KR (1) KR0170286B1 (ko)
TW (1) TW350137B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075733A (en) * 1998-11-23 2000-06-13 Lsi Logic Corporation Technique for reducing peak current in memory operation
KR100596856B1 (ko) * 1999-12-30 2006-07-04 주식회사 하이닉스반도체 전하 펌프 회로
KR102246878B1 (ko) * 2014-05-29 2021-04-30 삼성전자 주식회사 반도체 메모리 장치, 이를 포함하는 메모리 모듈, 및 이를 포함하는 메모리 시스템

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2533221B2 (ja) * 1990-05-11 1996-09-11 株式会社東芝 ダイナミック型ランダムアクセスメモリ
GB9423035D0 (en) * 1994-11-15 1995-01-04 Sgs Thomson Microelectronics Voltage boost circuit for a memory device

Also Published As

Publication number Publication date
JPH09180459A (ja) 1997-07-11
KR0170286B1 (ko) 1999-03-30
JP3779403B2 (ja) 2006-05-31
US5850363A (en) 1998-12-15
TW350137B (en) 1999-01-11

Similar Documents

Publication Publication Date Title
KR950015769A (ko) 반도체 메모리 장치의 전압 승압회로
KR970051173A (ko) 승압펄스 발생회로
KR940010104A (ko) 기준전압 발생회로 및 내부강압 변환기
KR930024010A (ko) 불휘발성 반도체 기억장치
KR970029753A (ko) 승압 전원을 갖는 반도체 메모리 장치
KR940012394A (ko) 번인 모드에서 분리게이트의 신뢰성 개선회로
KR930018852A (ko) 승압 단속 회로 및 이를 구비하는 출력버퍼회로
KR19990083335A (ko) 승압회로
KR960015568A (ko) 승압전위 발생회로
KR970051270A (ko) 반도체 메모리 장치의 워드라인 구동 방법
KR920018758A (ko) 집적 반도체 회로
KR960002358A (ko) 프로그램 전압이 상승하는 시간이 짧은 반도체 기억장치
KR950012018B1 (ko) 반도체장치의 내부전원 발생회로
WO1996008070A1 (en) Booster
KR920005479A (ko) Mos드라이버회로
KR970051075A (ko) 반도체 메모리장치의 전압 승압회로
KR970071824A (ko) 워드 라인 드라이버 회로
KR930003150A (ko) 데이터 보유 모드에서의 리프레시 단축회로를 갖춘 반도체 메모리 장치
KR970013337A (ko) 반도체장치
KR950012459A (ko) 다(多)비트 출력 메모리 회로용 출력 회로
KR970017589A (ko) 반도체 메모리 장치의 내부전원전압 발생회로
KR960002343A (ko) 반도체 집적장치의 가변승압회로
KR950015748A (ko) 반도체메모리장치의 승압레벨 감지회로
KR980004934A (ko) 어레이회로 제어용 내부전압을 이용한 승압전원 발생장치
KR970053974A (ko) 전압 발생 회로 및 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

FPAY Annual fee payment

Payment date: 20110930

Year of fee payment: 14

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 15

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 15

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20131015

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20131015