KR970051409A - 반도체 메모리 장치의 결함워드라인 검출회로 및 그 방법 - Google Patents

반도체 메모리 장치의 결함워드라인 검출회로 및 그 방법 Download PDF

Info

Publication number
KR970051409A
KR970051409A KR1019950052604A KR19950052604A KR970051409A KR 970051409 A KR970051409 A KR 970051409A KR 1019950052604 A KR1019950052604 A KR 1019950052604A KR 19950052604 A KR19950052604 A KR 19950052604A KR 970051409 A KR970051409 A KR 970051409A
Authority
KR
South Korea
Prior art keywords
word line
memory device
bank
banks
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019950052604A
Other languages
English (en)
Other versions
KR0172439B1 (ko
Inventor
한진만
김병철
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950052604A priority Critical patent/KR0172439B1/ko
Publication of KR970051409A publication Critical patent/KR970051409A/ko
Application granted granted Critical
Publication of KR0172439B1 publication Critical patent/KR0172439B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders

Landscapes

  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야;
본 발명은 반도체 메모리 장치의 결함워드라인 검출에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제;
본 발명은 워드라인의 결함(단락)여부를 감지하기 위한 테스트를 수행함에 있어서 감지 트랜지스터 및 그에 상응하는 패드가 필요 없는 워드라인 결함 검출회로 및 그 방법을 제공한다.
3. 발명의 해결방법의 요지;
본 발명은 워드라인과 비트라인에 의해 지정되는 메모리 쎌 어레이와 동작주기가 되면 상기 메모리 쎌 어레이에 데이타를 잃거나 쓰기위한 주변회로를 포함하는 반도체 메모리 장치에 있어서, 상기 메모리 쎌 어레이가 다수개의 뱅크로 분할되며 상기 각 뱅크는 워드라인을 선택하기 위한 로우 디코더와, 상기 뱅크내의 쎌에 데이타를 읽거나 쓰기 위해서 상기 워드라인을 미리 결정된 승압전압으로 풀업하는 승압전압발생기와, 상기 승압전압발생기의 출력은 상기 다수개의 뱅크에 공통으로 연결되어 있으며 상기 동작주기동안 상기 다수개의 뱅크 중 특정 뱅크의 로우 디코더만을 선택적으로 동작시켜서 상기 동작주기동안 메모리 소자내 워드라인 한개만을 선택하기 위한 제어회로를 제공함에 있다.
4. 발명의 중요한 용도;
본 발명은 반도체 메모리 장치에 적합하게 사용된다.

Description

반도체 메모리 장치의 결함워드라인 검출회로 및 그 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 뱅크 제어신호 발생회로의 상세회로도.
제3도는 제2도의 동작 타이밍도.
제4도는 본 발명에 따른 뱅크 제어의 전체 칩구성의 실시예도.

Claims (5)

  1. 워드라인과 비트라인에 의해 지정되는 메모리 씰 어레이와 동작주기가 되면 상기 메모리 쎌 어레이에 데이타를 읽거나 쓰기 위한 주변회로를 포함하는 반도체 메모리 장치에 있어서, 상기 메모리 쎌 어레이가 다수개의 뱅크로 분할되며 상기 각 뱅크는 워드라인을 선택하기 위한 로우 디코더와, 상기 뱅크내의 쎌에 데이타를 읽거나 쓰기 위해서 상기 워드라인을 미리 결정된 승압전압으로 풀업하는 승압전압발생기와, 상기 승압전압발생기의 출력은 상기 다수개의 뱅크에 공통으로 연결되어 있으며 상기 동작주기동안 상기 다수개의 뱅크 중 특정 뱅크의 로우 디코더만을 선택적으로 동작시켜서 상기 동작주기동안 메모리 소자내 워드라인 한 개만을 선택하기 위한 제어회로를 구비함을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 제어회로가 상기 메모리 소자가 병렬테스트모드에 진입하였음을 알리는 신호와 상기 제어회로가 인에이블되었음을 지정하는 신호와 상기 다수개의 뱅크 중 특정 뱅크를 선택하기 위한 어드레스신호를 입력으로 하여 뱅크선택 출력신호를 발생함을 특징으로 하는 반도체 메모리 장치.
  3. 제1항 또는 제2항에 있어서, 상기 제어회로가 인에이블되었음을 지정하는 신호는 메모리 소자내에 별도의 패드를 구비하여 상기 패드에 미리 결정된 특정전압을 인가함으로써 발생되는 것을 특징으로 하는 반도체 메모리 장치.
  4. 워드라인과 비트라인에 의하여 지정되는 메모리 쎌 어레이와 상기 메모리 쎌 어레이는 다수개의 뱅크로 분할되며 동작주기가 되면 상기 메모리 쎌 어레이에 데이타를 읽거나 쓰기 위한 주변회로를 포함하는 반도체 메모리 장치의 결함워드라인 검출방법에 있어서, 상기 동작주기 동안 상기 메모리 소자내 워드라인 한 개만을 선택하기 위한 제어회로를 인에이블시켜 상기 다수개의 뱅크 중 특정 뱅크의 로우 디코더만을음 선택적으로 동작시키는 제1과정과, 상기 워드라인 한 개만을 선택한 후 상기 워드라인을 미리 결정된 승압전압으로 풀업한 후 워드라인에 연결된 메모리 쎌들에 데이타를 읽고 쓰는 동작을 통해 상기 워드라인의 결함여부를 결정하는 테스트를 하는 제2과정을 특징으로 하는 반도체 메모리 장치의 결함워드라인 검출방법.
  5. 제4항에 있어서, 상기 제1과정이 상기 제어회로에 의해 상기 메모리 쎌 어레이를 병렬테스트모드에 진입시키는 동시에, 상기 제어회로가 인에이블되었음을 지정하는 신호를 상기 메모리 소자에 인가하면서 상기 다수개의 뱅크 중 특정 메모리 쎌 어레이를 선택하기 위한 어드레스 신호를 또한 동시에 입력하는 방법에 의하여 동작함을 특징으로 하는 반도체 메모리 장치의 결함워드라인 검출방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950052604A 1995-12-20 1995-12-20 반도체 메모리장치의 결함 워드라인 검출회로 및 그 방법 Expired - Fee Related KR0172439B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950052604A KR0172439B1 (ko) 1995-12-20 1995-12-20 반도체 메모리장치의 결함 워드라인 검출회로 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950052604A KR0172439B1 (ko) 1995-12-20 1995-12-20 반도체 메모리장치의 결함 워드라인 검출회로 및 그 방법

Publications (2)

Publication Number Publication Date
KR970051409A true KR970051409A (ko) 1997-07-29
KR0172439B1 KR0172439B1 (ko) 1999-03-30

Family

ID=19441784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052604A Expired - Fee Related KR0172439B1 (ko) 1995-12-20 1995-12-20 반도체 메모리장치의 결함 워드라인 검출회로 및 그 방법

Country Status (1)

Country Link
KR (1) KR0172439B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100574918B1 (ko) * 1999-06-01 2006-05-02 삼성전자주식회사 메모리 테스트동안 데이터 기입 횟수를 줄일 수 있는 뱅크 선택 신호 발생 회로를 갖는 반도체 메모리 장치 및 이 반도체 메모리 장치의 테스트 방법
KR20210077800A (ko) * 2019-09-16 2021-06-25 샌디스크 테크놀로지스 엘엘씨 비검증 프로그래밍, 이어진 메모리 디바이스 내의 단락 테스트

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100872880B1 (ko) 2006-09-11 2008-12-10 삼성전자주식회사 상변화 메모리 장치의 테스트 방법 및 상변화 메모리 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100574918B1 (ko) * 1999-06-01 2006-05-02 삼성전자주식회사 메모리 테스트동안 데이터 기입 횟수를 줄일 수 있는 뱅크 선택 신호 발생 회로를 갖는 반도체 메모리 장치 및 이 반도체 메모리 장치의 테스트 방법
KR20210077800A (ko) * 2019-09-16 2021-06-25 샌디스크 테크놀로지스 엘엘씨 비검증 프로그래밍, 이어진 메모리 디바이스 내의 단락 테스트

Also Published As

Publication number Publication date
KR0172439B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
US5638331A (en) Burn-in test circuit and method in semiconductor memory device
US4055754A (en) Memory device and method of testing the same
JP3645296B2 (ja) 半導体メモリ装置のバーンイン制御回路とそれを利用したバーンインテスト方法
KR960042765A (ko) 반도체 메모리장치의 메모리 셀 테스트 제어회로 및 방법
KR970051455A (ko) 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치
KR870002582A (ko) 테스트 패턴 발생회로를 갖는 반도체 기억장치
JPS62293598A (ja) 半導体記憶装置
KR950009740A (ko) 스태틱 램을 테스트하는 장치 및 방법
KR100228530B1 (ko) 반도체 메모리 장치의 웨이퍼 번인 테스트회로
KR950014247B1 (ko) 다중 워드 라인 선택기를 구비한 다이내믹 랜덤 억세스 메모리 장치
KR940002865A (ko) 반도체 메모리 장치의 번-인 인에이블 회로 및 번-인 테스트 방법
EP0456255B1 (en) Dynamic memory device and method for screening the same
US5623447A (en) Semiconductor memory device having a plurality of I/O terminal groups
KR880011811A (ko) 기억셀을 테스트하기 위한 회로배열 및 그 방법
KR0183856B1 (ko) 반도체 메모리 장치의 번인 스트레스 회로
JPH09293397A (ja) 不揮発性半導体記憶装置の検査方法
KR960005625A (ko) 테스트타임이 단축되는 반도체메모리장치 및 이를 위한 컬럼선택트랜지스터 제어방법
KR0172439B1 (ko) 반도체 메모리장치의 결함 워드라인 검출회로 및 그 방법
KR950009745A (ko) 반도체 기억장치
KR970051437A (ko) 반도체 메모리 장치의 고속 디스터브 테스트 방법 및 워드라인 디코더
KR970067377A (ko) 번인 테스트 시간을 감소하기 위한 장치 및 그 방법
KR100211761B1 (ko) 반도체 메모리 장치의 병렬비트 테스트 회로 및 그 방법
KR950004871B1 (ko) 중복회로가 있는 반도체기억장치 및 그중복회로의 사용여부를 확보하는 검사방법
KR100209335B1 (ko) 메모리셀 스트레스 인가 장치
KR950010627B1 (ko) 반도체 메모리 장치의 워드라인 구동회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

FPAY Annual fee payment

Payment date: 20050909

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20061024

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20061024

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000