KR970051444A - 반도체 메모리 장치의 리던던시 회로 - Google Patents

반도체 메모리 장치의 리던던시 회로 Download PDF

Info

Publication number
KR970051444A
KR970051444A KR1019950066027A KR19950066027A KR970051444A KR 970051444 A KR970051444 A KR 970051444A KR 1019950066027 A KR1019950066027 A KR 1019950066027A KR 19950066027 A KR19950066027 A KR 19950066027A KR 970051444 A KR970051444 A KR 970051444A
Authority
KR
South Korea
Prior art keywords
signal
node
precharge
redundancy circuit
switch means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019950066027A
Other languages
English (en)
Other versions
KR0179550B1 (ko
Inventor
최재명
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950066027A priority Critical patent/KR0179550B1/ko
Priority to US08/774,318 priority patent/US5768197A/en
Priority to TW085116064A priority patent/TW339437B/zh
Priority to JP8351628A priority patent/JP2804471B2/ja
Publication of KR970051444A publication Critical patent/KR970051444A/ko
Application granted granted Critical
Publication of KR0179550B1 publication Critical patent/KR0179550B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 반도체 메모리 장치의 리던던시 회로에 관한 것으로, 특히 결함 셀을 선택하는 어드레스가 입력될 때 소자 내부에서 발생되는 노이즈로 인해 다른 어드레스가 엑트브됨으로써 생기는 오동작을 방지시킨 반도체 메모리 장치의 리던던시 회로에 관한 것이다.

Description

반도체 메모리 장치의 리던던시 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 제1실시에에 의한 리던던시 회로의 상세회로도

Claims (31)

  1. 반도체 메모리 소자에 있어서, 제1프리차지 신호에 의해 제1노드로 프리차지 전위를 전달하는 제1프리차지 수단과, 제2프리차지 신호에 의해 상기 제1프리차지 수단으로부터 전달된 프리차지 신호를 상기 제1노드로 전달하는 제2프리차지 수단과, 상기 제1노드로부터의 신호를 반전시킨 신호를 출력하는 출력단자와, 상기 출력 단자의 신호에 의해 상기 제1노드로 전원 전위를 공급하는 제1스위치 수단과, 상기 제2프리차지 신호의 반전 신호에 의해 제2노드로 접지전위를 공급하는 제2스위치 수단과, 상기 출력단자의 신호에 의해 상기 제2노드로 접지전위를 공급하는 제3스위치 수단과, 상기 제1노드 및 상기 제2노드 사이에 병렬접속되며 게이트로 각각 입력되는 어드레스에 의해 상기 제1노드로 상기 2노드로부터 전달된 접지전위를 공급하는 제4스위치 수단과 상기 제1노드 및 상기 제4스위치 수단 사이에 접속되어 결함 어드레스를 프로그래밍 하는 퓨즈를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
  2. 제1항에 있어서, 상기 제1프리차지 신호에 의해 상기 제1노드로 접지전위를 공급하는 제5스위치 수단을 추가로 구비하는 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
  3. 제2항에 있어서, 상기 제5스위치 수단은 NMOS형 트랜지스터인 것을 특징으로 하는 반도체메모리 장치의 리던던시 회로.
  4. 제1항에 있어서, 상기 어드레스는 로오 어드레스인 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
  5. 제1항에 있어서, 상기 어드레스는 컬럼 어드레스인 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
  6. 제1항에 있어서, 상기 제2프리차지 신호는 상기 제1프리차지 신호가 먼저 '하이'에서 '로우'로 전이되고 난뒤에 일정기간동안에만 '하이'에서 '로우'로 전이되는것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
  7. 제1항에 있어서, 상기 퓨즈는 그 자신에 접속된 상기 제4스위치 수단으로 결함 셀을 선택하는 어드레스가 입력되는 경우에 퓨즈를 끊는 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
  8. 제1항에 있어서, 상기 제1, 제2프리차지 수단은 PMOS형 트랜지스터인 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
  9. 제1항에 있어서, 상기 제1스위치 수단은 NMOS형 트랜지스터이고, 상기 제2스위치 수단은 NMOS형 트랜지스터이고, 상기 제3스위치 수단은 NMOS형 트랜지스터이고 상기 제4스위치 수단은 NMOS형 트랜지스터인 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
  10. 반도체 메모리 장치에 있어서, 베1프리차지 신호에 의해 제1노드로 프리차지 전위를 전달하는 제1프리차지 수단과 제2프리차지 신호에 의해 상기 제1프리차지 수단으로부터 전달된 프리차지 신호를 상기 제1노드로 전달하는 제2프리차지 수단과, 상기 제1노드로부터의 신호를 반전시킨 신호를 출력하는 출력 단자와, 상기 출력 단자의 신호에 의해 장기 제1노드로 전원전위를 공급하는 제1스위치 수단과, 상기 출력 단자로부터의 신호를 입력으로 하여 일정 폭의 지연된 에지 신호를 발생키시는 에지신호발생수단과, 상기 에지신호발생수단으로 부터의 출력 신호에 의해 제2노드로 접지전위를 공급하는 제2스위치 수단과 상기 제1노드 및 상기 제2노드 사이에 병렬접속되며 게이트로 각각 입력되는 어드레스에 의해 상기 제1노드로 상기 제2노드로 부터 전달된 접지전위를 공급하는 제3스위치 수단과, 상기 제1노드 및 상기 제3스위치 수단 사이에 접속되어 결함 어드레스를 프로그래밍하는 퓨즈를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
  11. 제10항에 있어서, 상기 제1프리차지 신호에 의해 상기 제1노드로 접지전위를 공급하는 제4스위치 수단을 추가로 구비하는 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
  12. 제11항에 있어서, 상기 제4스위치 수단은 NMOS형 트랜지스터인 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
  13. 제10항에 있어서, 상기 에지신호발생수단은, 상기 출력 단자의 신호를 일정기간동안 지연시킨 반전 신호를 출력하는 반전 딜레이부와, 상기 반전 딜레이부의 출력 신호와 상기 출력 단자의 신호를 입력하여 NOR 연산한 신호를 출력하는 NOR게이트와 상기 NOR게이트의 출력 신호를 반전시켜 출력하는 인버터로 구성된 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
  14. 제13항에 있어서, 상기 번전 딜레이부는 홀수개의 인버터로 구성된 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
  15. 제13항에 있어서, 상기 반전 딜레이부는, 로우에서 하이로 전이되는 출력 신호의 시간이 제1프리차지 신호가 로우에서 하이로 전이되는 시간과 비슷한 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
  16. 제10항에 있어서, 상기 어드레스는 로오 어드레스인 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
  17. 제10항에 있어서, 상기 어드레스는 컬럼 어드레스인 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
  18. 제10항에 있어서, 상기 제2프리차지 신호는 상기 제1프리차지 신호가 먼저 '하이'에서 '로우'로 전이되고 난뒤에 일정기간동안에만 '하이'에서 '로우'로 전이되는 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
  19. 제10항에 있어서, 상기 퓨즈는 그 자신에 접속된 상기 제3스위치 수단으로 결함 셀을 선택하는 어드레스가 입력되는 경우에 퓨즈를 끊는 것을 특징으로 하는 반도체 메모리 장치의 리던더시 회로.
  20. 제10항에 있어서, 상기 제1, 제2프리차지 수단은 PMOS형 트랜지스터인 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
  21. 제10항에 있어서, 상기 제1스위치 수단은 NMOS형 트랜지스터이고, 상기 제2스위치 수단은 NMOS형 트랜지스터이고, 상기 제3스위치 수단은 NMOS형 트랜지스터 인것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
  22. 반도체 메모리 장치에 있어서, 제1프리차지 신호에 의해 제1노드로 프리차지 전위를 전달하는 제1프리차지 수단과, 제2프리차지 신호에 의해 행기 제1프리차지 수단으로 부터 전달된 프리차지 신호를 상기 제1노드로 전달하는 제2프리차지 수단과, 상기 제1노드로부터의 신호를 반전시킨 신호를 출력하는 출력 단자와, 상기 출력 단자의 신호에 의해 상기 제1노드로 전원전위를 공급하는 제1스위치 수단과, 상기 제2프리차지 신호 및 출력 단자로부터의 신호를 입력으로 하여 일정 폭의 에지 신호를 발생시키는 에지신호발생수단과, 상기 에지신호발생수단으로부터의 출력 신호에 의해 제2노드로 접지전압을 공급하는 제2스위치 수단과, 상기 제1노드 및 상기 제2노드 사이에 병렬접속되며 게이트로 각각 입력되는 어드레스에 의해 상기 제1노드로 상기 제2노드로부터 전달된 접지전위를 공급하는 제3스위치 수단과, 상기 제1노드 및 상기 제3스위치 수단 사이에 접속되며 결함 어드레스를 프로그래밍하는 퓨즈를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
  23. 제22항에 있어서, 상기 제1프리차지 신호에 의해 상기 제1노드로 접지전위를 공급하는 제4스위치 수단을 추가로 구비하는 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
  24. 제23항에 있어서, 상기 제4스위치 수단은 NMOS형 트랜지스터인 것을 특정으로 하는 반도체 메모리 장치의 리던던시 회로.
  25. 제22항에 있어서, 사익 에지신호발생수단은, 상기 출력 단자로부터의 신호를 입력하여 반전시킨 신호를 출력하는 인버터와, 상기 제2프리차지 신호 및 상기 인버터로 부터의 출력 신호를 입력으로 하여 NAND 논리연산한 신호를 출력하는 NAND 게이트로 구성된 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
  26. 제22항에 있어서, 상기 어드레스는 로오 어드레스인 것을 특징으로 하는 반도체 메모리 장치의 리던던스 회로.
  27. 제22항에 있어서, 상기 어드레스는 컬럼 어드레스인 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
  28. 제22항에 있어서, 상기 제2프리차지 신호는 상기 제1프리차지신호가 먼저'하이'에서 '로우'로 전이되고 난뒤에 일정기간동안에만 '하이'에서 '로우'로 전이되는 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
  29. 제22항에 있어서, 상기 퓨즈는 그 자신에 접속된 상기 제3스위치 수단으로 결함 셀을 선택하는 어드레스가 입력되는 경우에 퓨즈를 끊는 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
  30. 제22항에 있어서, 상기 제1, 제2프리차지 수단은 PMOS형 트랜지스터인 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
  31. 제22항에 있어서, 상기 제1스위치 수단은 NMOS형 트랜지스터이고, 상기 제2스위치 수단은 NMOS형 트랜지스터이고, 상기 제3스위치 수단은 NMOS형 트랜지스터인 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950066027A 1995-12-29 1995-12-29 반도체 메모리 장치의 리던던시 회로 Expired - Fee Related KR0179550B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950066027A KR0179550B1 (ko) 1995-12-29 1995-12-29 반도체 메모리 장치의 리던던시 회로
US08/774,318 US5768197A (en) 1995-12-29 1996-12-24 Redundancy circuit for semiconductor memory device
TW085116064A TW339437B (en) 1995-12-29 1996-12-26 Redundancy circuit for semiconductor memory device
JP8351628A JP2804471B2 (ja) 1995-12-29 1996-12-27 半導体メモリ装置のリダンダンシー回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950066027A KR0179550B1 (ko) 1995-12-29 1995-12-29 반도체 메모리 장치의 리던던시 회로

Publications (2)

Publication Number Publication Date
KR970051444A true KR970051444A (ko) 1997-07-29
KR0179550B1 KR0179550B1 (ko) 1999-04-15

Family

ID=19447202

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950066027A Expired - Fee Related KR0179550B1 (ko) 1995-12-29 1995-12-29 반도체 메모리 장치의 리던던시 회로

Country Status (4)

Country Link
US (1) US5768197A (ko)
JP (1) JP2804471B2 (ko)
KR (1) KR0179550B1 (ko)
TW (1) TW339437B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100526455B1 (ko) * 1999-04-15 2005-11-08 주식회사 하이닉스반도체 리던던시 인에이블 회로를 포함하는 반도체장치

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3176324B2 (ja) * 1997-07-29 2001-06-18 日本電気アイシーマイコンシステム株式会社 半導体集積回路
KR100301042B1 (ko) * 1998-07-15 2001-09-06 윤종용 레이아웃면적을최소화하는리던던시회로
KR100761395B1 (ko) * 2006-06-29 2007-09-27 주식회사 하이닉스반도체 반도체 메모리 장치
KR100936879B1 (ko) * 2007-12-28 2010-01-14 주식회사 하이닉스반도체 불휘발성 메모리 장치의 소거 방법 및 소프트 프로그램방법
KR101009337B1 (ko) * 2008-12-30 2011-01-19 주식회사 하이닉스반도체 반도체 메모리 장치
TWI482165B (zh) * 2011-09-13 2015-04-21 Ind Tech Res Inst 在三維晶片堆疊後可修補記憶體的技術
US9082511B2 (en) * 2013-06-07 2015-07-14 Elite Semiconductor Memory Technology Inc. Redundancy evaluation circuit for semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890003691B1 (ko) * 1986-08-22 1989-09-30 삼성전자 주식회사 블럭 열 리던던씨 회로
JPH07105157B2 (ja) * 1987-09-10 1995-11-13 日本電気株式会社 冗長メモリセル使用判定回路
KR950015041B1 (ko) * 1992-11-23 1995-12-21 삼성전자주식회사 로우리던던시회로를 가지는 고집적 반도체 메모리 장치
JPH07141865A (ja) * 1993-06-28 1995-06-02 Mitsubishi Electric Corp 発振回路および半導体記憶装置
KR960008825B1 (en) * 1993-11-18 1996-07-05 Samsung Electronics Co Ltd Row redundancy circuit and method of semiconductor memory device with double row decoder
US5574689A (en) * 1995-07-11 1996-11-12 Micron Technology, Inc. Address comparing for non-precharged redundancy address matching

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100526455B1 (ko) * 1999-04-15 2005-11-08 주식회사 하이닉스반도체 리던던시 인에이블 회로를 포함하는 반도체장치

Also Published As

Publication number Publication date
JP2804471B2 (ja) 1998-09-24
TW339437B (en) 1998-09-01
JPH09198892A (ja) 1997-07-31
US5768197A (en) 1998-06-16
KR0179550B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
KR970051247A (ko) 플래쉬 메모리 장치
KR970051206A (ko) 저전력용 센스앰프회로
KR970051444A (ko) 반도체 메모리 장치의 리던던시 회로
KR970002666A (ko) 노이즈를 차단하는 어드레스 버퍼
KR100481179B1 (ko) 퓨즈를 구비한 회로 및 이를 이용한 반도체 장치
KR100400710B1 (ko) 버퍼회로
KR960019303A (ko) 반도체 메모리장치의 비중첩신호 발생회로
KR970051402A (ko) 데이타 리페어(repair) 제어장치의 어드레스신호 기억회로
KR970022759A (ko) 메모리의 어드레스 천이 검출회로
JPH1126594A (ja) 半導体素子のリダンダント装置
KR970023357A (ko) 메모리의 기판전압 공급 제어회로
KR0167680B1 (ko) 반도체 메모리 장치의 내부전원전압 발생회로
KR100273218B1 (ko) 어드레스천이검출회로
KR970076845A (ko) 반도체 기억 장치의 입력 회로
KR950009739A (ko) 반도체 메모리 소자의 로오 리던던시 회로
KR980011454A (ko) 라이트 제어회로
JP3769310B2 (ja) 入力回路
KR970003280A (ko) 반도체 메모리 장치의 리던던시 회로
KR980005014A (ko) 버스트 카운터 및 그 캐리 발생방법
KR100271625B1 (ko) 어드레스 천이 합성회로
KR100272526B1 (ko) 에이티디 펄스 발생장치
KR970051445A (ko) 안정된 리페어 기능을 갖는 반도체 메모리 소자
KR100230796B1 (ko) 에이티디 펄스신호 발생장치
KR100245274B1 (ko) Sram 장치의 리던던트 프리디코더 회로
KR19990062231A (ko) 디램의 워드라인 드라이브 회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R17-X000 Change to representative recorded

St.27 status event code: A-5-5-R10-R17-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 14

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 15

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 15

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20131128

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20131128

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301