KR970052544A - 반도체 소자의 폴리레지스터 구조 및 그 제조방법 - Google Patents

반도체 소자의 폴리레지스터 구조 및 그 제조방법 Download PDF

Info

Publication number
KR970052544A
KR970052544A KR1019950069511A KR19950069511A KR970052544A KR 970052544 A KR970052544 A KR 970052544A KR 1019950069511 A KR1019950069511 A KR 1019950069511A KR 19950069511 A KR19950069511 A KR 19950069511A KR 970052544 A KR970052544 A KR 970052544A
Authority
KR
South Korea
Prior art keywords
gate electrode
polyresist
insulating film
dummy gate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019950069511A
Other languages
English (en)
Other versions
KR100209278B1 (ko
Inventor
김재갑
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950069511A priority Critical patent/KR100209278B1/ko
Priority to US08/774,190 priority patent/US6069036A/en
Publication of KR970052544A publication Critical patent/KR970052544A/ko
Application granted granted Critical
Publication of KR100209278B1 publication Critical patent/KR100209278B1/ko
Priority to US09/547,003 priority patent/US6483152B1/en
Assigned to 매그나칩 반도체 유한회사 reassignment 매그나칩 반도체 유한회사 권리의 전부이전등록 Assignors: 주식회사 하이닉스반도체
Assigned to 유.에스.뱅크 내셔널 어쏘시에이션 reassignment 유.에스.뱅크 내셔널 어쏘시에이션 근질권설정등록 Assignors: 매그나칩 반도체 유한회사
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 폴리레지스터 위에 더미 게이트 전극을 갖는 아날로그형 폴리레지스터 구조를 제공하는 것을 목적으로 한다. 이와 같은 목적을 달성하기 위한 본 발명의 폴리레지스터 구조는 반도체 기판의 소정부분에 형성된 소자 분리 절연막과, 상기 소자 분리 절연막의 상부에 형성된 폴리레지스터와, 상기 반도체 기판상에 형성된 소오스, 드레인 및 게이트 전극과, 상기 폴리레지스터, 소오스 및 드레인 전극의 소정 부분과 절연막을 통하여 전기적으로 연결되는 금속 배선을 포함하는 아날로그형 반도체 소자에 있어서, 상기 폴리레지스터의 상부 소정부분에 소정 두께의 산화막과 더미 게이트 전극을 포함하는 것을 특징으로 한다.

Description

반도체 소자의 폴리레지스터 구조 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시 예에 따른 아날로그용 폴리 레지스터를 제조하는 과정을 나타내는 공정 단면도.

Claims (9)

  1. 반도체 기판의 소정부분에 소자 분리 절연막을 형성하는 단계; 소자 분리 절연막의 상부에 폴리 레지스터를 형성하는 단계; 소자분리 절연막 사이의 소정부분에는 게이트산화막, 게이트 전극, 소오스 및 드레인 전극을 형성하고, 폴리레지스터상의 소정부분에는 소정 두께의산화막과 더미 게이트 전극을 형성하고, 상기 더미 게이트 전극의 측벽과 게이트 전극의 측벽에 절연막 스페이서를 형성하는 단계; 상기 게이트 전극과 더미게이트 전극, 그리고 소오스/드레인 전극 상부 및 노출된일정부분의 폴리레지스터 상부에 선택적으로 금속층 또는 금속 실리사이드를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 폴리레지스터 형성방법.
  2. 제1항에 있어서, 상기 금속층은 W을 선택적으로 증착하는 것을 특징으로 하는 반도체 소자의 폴리레지스터 형성방법.
  3. 제1항에 있어서, 상기 금속 실리사이드층은 상기 게이트 전극과 더미게이트 전극, 그리고 소오스/드레인 전극 상부가 노출되도록 하고, Ti 또는 Cu또느 Ni중의 하나를 선택하여 증착하고, 열처리하여 실리사이드를 형성하고, 절연막 상부의 실리사이드화 되지 않은 금속을 선택적으로 식각함으로써 형성하는 것을 특징으로 하는 반도체 소자의 폴리레지스터 형성방법.
  4. 제1항에 있어서, 상기 산화막 스페이서는 전면에 절연막을 소정 두께로 증착한 다음, 폴리레지스터, 더미 게이트 전극, 게이트 전극의 표면이 드러날 때까지 비등방성 식각하여 형성하는 것을 특징으로 하는 반도체 소자의 폴리레지스터 형성방법.
  5. 반도체 기판의 소정부분에 형성된 소자 분리 절연막과, 상기 소자 분리 절연막의 상부에 형성된 폴리레지스터와, 상기 반도체 기판상에 형성된 소오스, 드레인 및 게이트 전극, 상기 폴리레지스터, 소오스 및 드레인 전극의 소정부분과 절연막을 통하여 전기적으로 연결되는 금속배선을 포함하는 반도체 소자에 있어서, 상기 폴리레지스터 상부 소정부분에 소정두께의 산화막과 더미 게이트 전극을 포함하는 것을 특징으로 하는 반도체 소자의 폴리레지스터 형성방법.
  6. 제5항에 있어서, 상기 더미 게이트 전극은 상기 폴리레지스터상의 레지스터에 위치하는 것을 특징으로 하는 반도체 소자의 폴리레지스터 구조.
  7. 제5항에 있어서, 상기 더미 게이트 전극은 폴리실리콘에 실리사이드가 적층된 구조인 것을 특징으로 하는 반도체 소자의 폴리레지스터 구조.
  8. 제5항에 있어서, 상기 더미 게이트 전극은 폴리실리콘에 금속막이 적층된 구조인 것을 특징으로 하는 반도체 소자의 폴리레지스터 구조.
  9. 제8항에 있어서, 상기 금속막은 고융점 금속막이 1층 이상으로 적층된 것을 특징으로 하는 반도체 소자의 폴리레지스터 구조.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950069511A 1995-12-30 1995-12-30 반도체 소자의 폴리레지스터 구조 및 그 제조방법 Expired - Lifetime KR100209278B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950069511A KR100209278B1 (ko) 1995-12-30 1995-12-30 반도체 소자의 폴리레지스터 구조 및 그 제조방법
US08/774,190 US6069036A (en) 1995-12-30 1996-12-26 Method of fabricating semiconductor device
US09/547,003 US6483152B1 (en) 1995-12-30 2000-04-11 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950069511A KR100209278B1 (ko) 1995-12-30 1995-12-30 반도체 소자의 폴리레지스터 구조 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR970052544A true KR970052544A (ko) 1997-07-29
KR100209278B1 KR100209278B1 (ko) 1999-07-15

Family

ID=19448494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950069511A Expired - Lifetime KR100209278B1 (ko) 1995-12-30 1995-12-30 반도체 소자의 폴리레지스터 구조 및 그 제조방법

Country Status (2)

Country Link
US (2) US6069036A (ko)
KR (1) KR100209278B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100307123B1 (ko) * 1997-06-11 2001-10-19 니시무로 타이죠 반도체 장치 및 그 제조 방법
EP1075016A3 (en) * 1999-08-06 2004-07-21 Chartered Semiconductor Manufacturing Pte Ltd. Self-aligned precise high sheet RHO resistor for mixed-signal application

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100200704B1 (ko) 1996-06-07 1999-06-15 윤종용 강유전체 메모리 장치 및 그 제조 방법
WO1999004431A1 (de) * 1997-07-18 1999-01-28 Infineon Technologies Ag Integrierte schaltungsanordnung und verfahren zu deren herstellung
KR100269309B1 (ko) * 1997-09-29 2000-10-16 윤종용 고집적강유전체메모리장치및그제조방법
KR100247862B1 (ko) * 1997-12-11 2000-03-15 윤종용 반도체 장치 및 그 제조방법
US6159852A (en) 1998-02-13 2000-12-12 Micron Technology, Inc. Method of depositing polysilicon, method of fabricating a field effect transistor, method of forming a contact to a substrate, method of forming a capacitor
US6797558B2 (en) * 2001-04-24 2004-09-28 Micron Technology, Inc. Methods of forming a capacitor with substantially selective deposite of polysilicon on a substantially crystalline capacitor dielectric layer
US6218234B1 (en) * 1999-04-26 2001-04-17 Chartered Semiconductor Manufacturing, Ltd. Dual gate and double poly capacitor analog process integration
EP1193758A1 (en) * 2000-10-02 2002-04-03 STMicroelectronics S.r.l. Anti-deciphering contacts
JP2002134692A (ja) * 2000-10-20 2002-05-10 Sanyo Electric Co Ltd 半導体装置及びその製造方法
KR100358144B1 (ko) * 2000-12-30 2002-10-25 주식회사 하이닉스반도체 아날로그 소자의 제조 방법
JP2002280459A (ja) * 2001-03-21 2002-09-27 Kawasaki Microelectronics Kk 集積回路の製造方法
KR100395507B1 (ko) 2001-11-27 2003-08-25 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
US6701495B1 (en) * 2002-09-23 2004-03-02 Lsi Logic Corporation Model of the contact region of integrated circuit resistors
JP3743513B2 (ja) * 2002-09-26 2006-02-08 セイコーエプソン株式会社 半導体装置の製造方法
KR100456700B1 (ko) * 2002-10-09 2004-11-10 삼성전자주식회사 저항 패턴을 가지는 반도체 장치 및 그 제조방법
US6765281B2 (en) * 2002-11-27 2004-07-20 Ricoh Company, Ltd. Semiconductor apparatus with a stable contact resistance and a method of making the semiconductor apparatus
US7163853B2 (en) * 2005-02-09 2007-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a capacitor and a metal gate on a semiconductor device
GB2439357C (en) * 2006-02-23 2008-08-13 Innos Ltd Integrated circuit manufacturing
US7342285B2 (en) * 2006-07-20 2008-03-11 United Microeletronics Corp. Method of fabricating semiconductor devices
CN100543965C (zh) * 2006-08-04 2009-09-23 联华电子股份有限公司 半导体元件及其制造方法
JP5616823B2 (ja) * 2011-03-08 2014-10-29 セイコーインスツル株式会社 半導体装置およびその製造方法
US10283361B1 (en) * 2017-11-29 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Blocking structures on isolation structures

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4367580A (en) * 1980-03-21 1983-01-11 Texas Instruments Incorporated Process for making polysilicon resistors
US5126279A (en) * 1988-12-19 1992-06-30 Micron Technology, Inc. Single polysilicon cross-coupled resistor, six-transistor SRAM cell design technique
JP3083547B2 (ja) * 1990-07-12 2000-09-04 株式会社日立製作所 半導体集積回路装置
US5736421A (en) * 1993-11-29 1998-04-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device and associated fabrication method
US5618749A (en) * 1995-03-31 1997-04-08 Yamaha Corporation Method of forming a semiconductor device having a capacitor and a resistor
KR100233557B1 (ko) * 1996-06-29 1999-12-01 김영환 아날로그용 반도체 소자의 폴리레지스터 및 그의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100307123B1 (ko) * 1997-06-11 2001-10-19 니시무로 타이죠 반도체 장치 및 그 제조 방법
EP1075016A3 (en) * 1999-08-06 2004-07-21 Chartered Semiconductor Manufacturing Pte Ltd. Self-aligned precise high sheet RHO resistor for mixed-signal application

Also Published As

Publication number Publication date
US6069036A (en) 2000-05-30
KR100209278B1 (ko) 1999-07-15
US6483152B1 (en) 2002-11-19

Similar Documents

Publication Publication Date Title
KR970052544A (ko) 반도체 소자의 폴리레지스터 구조 및 그 제조방법
KR980006387A (ko) 아날로그용 반도체 소자의 폴리레지스터 및 그의 제조방법
JP2004158593A5 (ko)
KR920022372A (ko) 게이트와 드레인이 중첩된 모오스 트랜지스터의 제조방법 및 그 구조
JP2000091535A5 (ko)
KR960019770A (ko) 상보형 모스 소자의 게이트 전극 형성 방법
JP2005123360A5 (ko)
KR950021526A (ko) 반도체 장치 및 그의 제조방법
KR960005789A (ko) 반도체소자의 콘택홀 제조방법
JP2687917B2 (ja) 半導体装置の製造方法
KR970030333A (ko) 반도체소자의 도전 배선 콘택 제조방법
KR970003508A (ko) 반도체소자의 제조방법
KR950021107A (ko) 콘택홀 형성방법
KR970054331A (ko) 저저항 및 고저항의 게이트 전극을 구비하는 반도체 소자 제조방법
KR960039285A (ko) 반도체 소자 제조방법
KR970023867A (ko) 반도체 소자의 게이트 전극 형성 방법
KR960043203A (ko) 반도체장치의 제조방법
KR960015940A (ko) 반도체소자의 캐패시터 제조방법
KR960042947A (ko) 고집적 반도체 소자 및 그 국부 연결 방법
KR930006888A (ko) 금속 배선막 형성방법
KR960012512A (ko) 반도체장치의 제조방법
KR960005957A (ko) 다층배선 형성방법
KR970052505A (ko) 반도체 소자의 금속배선 형성방법
KR960019511A (ko) 반도체장치의 제조방법
KR960032652A (ko) 게이트 전극 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

S20-X000 Security interest recorded

St.27 status event code: A-4-4-S10-S20-lic-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

S22-X000 Recordation of security interest cancelled

St.27 status event code: A-4-4-S10-S22-lic-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 15

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 15

FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 16

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 16

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 17

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

EXPY Expiration of term
PC1801 Expiration of term

St.27 status event code: N-4-6-H10-H14-oth-PC1801

Not in force date: 20151231

Ip right cessation event data comment text: Termination Category : EXPIRATION_OF_DURATION

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000