KR970052931A - 텅스텐 질화박막 형성방법 및 이를 이용한 금속배선 형성방법 - Google Patents

텅스텐 질화박막 형성방법 및 이를 이용한 금속배선 형성방법 Download PDF

Info

Publication number
KR970052931A
KR970052931A KR1019950048327A KR19950048327A KR970052931A KR 970052931 A KR970052931 A KR 970052931A KR 1019950048327 A KR1019950048327 A KR 1019950048327A KR 19950048327 A KR19950048327 A KR 19950048327A KR 970052931 A KR970052931 A KR 970052931A
Authority
KR
South Korea
Prior art keywords
thin film
tungsten nitride
nitride thin
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1019950048327A
Other languages
English (en)
Inventor
박병률
김형섭
하정민
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950048327A priority Critical patent/KR970052931A/ko
Priority to US08/758,647 priority patent/US6051492A/en
Priority to JP8337496A priority patent/JPH09186102A/ja
Publication of KR970052931A publication Critical patent/KR970052931A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/43—Chemical deposition, e.g. chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69393—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/69398—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
    • H10W20/096—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by contacting with gases, liquids or plasmas
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S408/00—Cutting by use of rotating axially moving tool
    • Y10S408/707—Drilling opening for bearing in connecting rod or piston

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

매끄러운 표면을 갖는 텅스텐 질화박막을 이용한 반도체 장치의 제조방법에 관하여 개시한다. 본 발명은 기판의 전면에 플라즈마 처리를 실시하는 단계와, 상기 플라즈마 처리된 기판의 전면에 텅스텐 질화박막을 중착하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법을 제공한다. 본 발명에 의하면, 플라즈마 처리에 의하여 표면이 매끄러운 텅스텐 질화박막을 형성함으로써 상기 텅스텐 질화박막 상에 형성되는 금속 배선층의 단차도포성을 개선하여 신뢰성 있는 반도체 장치를 제조할 수 있다.

Description

텅스텐 질화박막 형성방법 및 이를 이용한 금속배선 형성방법.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제7도는 본 발명의 텅스텐 질화박막을 이용한 반도체 장치의 금속배선 형성방법을 설명하기 위한 단면도들이다.

Claims (13)

  1. 기판의 전면에 플라즈마 처리를 실시하는 단계; 및 상기 플라즈마 처리된 기판의 전면에 텅스텐 질화박막을 중착하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 텅스텐 질화박막은 저압화학기상중착법(LPCVD)으로 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 상기 기판은 실리콘(Si), 알루미늄(Al), 텅스텐(W), 몰리브덴(Mo), 코발트(Co), 티타늄(Ti), 구리(Cu), 플라티늄(Pt) 등과 같은 순수 금속, 그들의 실리사이드 화합물 및 그들의 합금으로 이루어진 군에서 선택된 어느 하나로 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서, 상기 텅스텐 질화박막은 WF6, NH3및 H2가스를 사용하여 중착하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제1항에 있어서, 상기 텅스텐 질화박막은 0.01∼1Torr의 압력 및 200∼700℃의 온도에서 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제1항에 있어서, 상기 플라즈마 처리는 불활성 가스를 사용한 RF플라즈마 또는 ECR플라즈마를 이용하여 수행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제1항에 있어서, 상기 텅스텐 질화박막을 형성하는 단계 후, 상기 텅스텐 질화박막 상에 유전막 및 도전막을 순차적으로 중착하여 커패시터를 형성하는 단계를 더 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제7항에 있어서, 상기 유전막은 Ta2O5, BaSrTiO3, SrTiO3으로 이루어진 군에서 선택된 어느 하나로 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 절연막이 형성된 기판에 콘택홀을 형성하는 단계; 상기 절연막이 형성된 기판의 전면에 플라즈마 처리를 실시하는 단계; 및 상기 플라즈마 처리된 기판의 전면에 텅스텐 질화 박막을 중착하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제9항에 있어서, 상기 텅스텐 질화 박막을 형성하는 단계 후, 상기 텅스텐 질화 박막 상에 금속 박막을 중착하여 금속 배선을 형성하는 단계를 더 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제10항에 있어서, 상기 금속 박막은 알루미늄(Al), 텅스텐(W), 몰리브덴 (Mo), 코발트(Co), 티타늄(Ti), 구리(Cu), 플라티늄(Pt) 등과 같은 순수 금속, 그들의 실리사이드 화합물 및 그들의 합금으로 이루어진 군에서 선택된 어느 하나로 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 기판 상에 절연막을 형성하는 단계; 상기 절연막을 식각하여 상기 반도체 기판의 불순물 확산 영역을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀이 형성되어 있는 반도체 기판의 전면에 플라즈마 처리를 실시하는 단계; 상기 플라즈마 처리된 반도체 기판의 전면에 텅스텐 질화 박막을 중착하여 장벽층을 형성하는 단계; 및 상기 장벽층 상에 금속 박막을 중착하여 금속 배선을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제12항에 있어서, 상기 금속 박막은 알루미늄(Al), 텅스텐(W), 몰리브덴 (Mo), 코발트(Co), 티타늄(Ti), 구리(Cu), 플라티늄(Pt) 등과 같은 순수 금속, 그들의 실리사이드 화합물 및 그들의 합금으로 이루어진 군에서 선택된 어느 하나로 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950048327A 1995-12-11 1995-12-11 텅스텐 질화박막 형성방법 및 이를 이용한 금속배선 형성방법 Withdrawn KR970052931A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950048327A KR970052931A (ko) 1995-12-11 1995-12-11 텅스텐 질화박막 형성방법 및 이를 이용한 금속배선 형성방법
US08/758,647 US6051492A (en) 1995-12-11 1996-11-27 Method of manufacturing a wiring layer in semiconductor device
JP8337496A JPH09186102A (ja) 1995-12-11 1996-12-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950048327A KR970052931A (ko) 1995-12-11 1995-12-11 텅스텐 질화박막 형성방법 및 이를 이용한 금속배선 형성방법

Publications (1)

Publication Number Publication Date
KR970052931A true KR970052931A (ko) 1997-07-29

Family

ID=19439012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950048327A Withdrawn KR970052931A (ko) 1995-12-11 1995-12-11 텅스텐 질화박막 형성방법 및 이를 이용한 금속배선 형성방법

Country Status (3)

Country Link
US (1) US6051492A (ko)
JP (1) JPH09186102A (ko)
KR (1) KR970052931A (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275142A (ja) 1995-12-12 1997-10-21 Texas Instr Inc <Ti> 半導体の空隙を低温低圧で充填を行う処理方法
US6162715A (en) * 1997-06-30 2000-12-19 Applied Materials, Inc. Method of forming gate electrode connection structure by in situ chemical vapor deposition of tungsten and tungsten nitride
US6437441B1 (en) * 1997-07-10 2002-08-20 Kawasaki Microelectronics, Inc. Wiring structure of a semiconductor integrated circuit and a method of forming the wiring structure
US7829144B2 (en) * 1997-11-05 2010-11-09 Tokyo Electron Limited Method of forming a metal film for electrode
JPH11195621A (ja) * 1997-11-05 1999-07-21 Tokyo Electron Ltd バリアメタル、その形成方法、ゲート電極及びその形成方法
US6861356B2 (en) 1997-11-05 2005-03-01 Tokyo Electron Limited Method of forming a barrier film and method of forming wiring structure and electrodes of semiconductor device having a barrier film
US6235632B1 (en) * 1998-01-13 2001-05-22 Advanced Micro Devices, Inc. Tungsten plug formation
US6482734B1 (en) * 1998-01-20 2002-11-19 Lg Semicon Co., Ltd. Diffusion barrier layer for semiconductor device and fabrication method thereof
JP3956499B2 (ja) * 1998-09-07 2007-08-08 ソニー株式会社 半導体装置の製造方法
KR100443628B1 (ko) 1999-03-19 2004-08-09 동경 엘렉트론 주식회사 반도체 장치 및 그 제조 방법
JP3403357B2 (ja) 1999-06-03 2003-05-06 株式会社半導体先端テクノロジーズ 配線形成方法及び配線形成装置
US6921708B1 (en) * 2000-04-13 2005-07-26 Micron Technology, Inc. Integrated circuits having low resistivity contacts and the formation thereof using an in situ plasma doping and clean
JP2007251211A (ja) * 2007-06-21 2007-09-27 Ulvac Japan Ltd バリア膜製造方法、及びバリア膜
JP4608530B2 (ja) * 2007-09-07 2011-01-12 株式会社アルバック バリア膜製造方法
JP2010067638A (ja) * 2008-09-08 2010-03-25 Tokyo Electron Ltd ルテニウム膜の成膜方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5052339A (en) * 1990-10-16 1991-10-01 Air Products And Chemicals, Inc. Radio frequency plasma enhanced chemical vapor deposition process and reactor
KR930011538B1 (ko) * 1991-07-16 1993-12-10 한국과학기술연구원 실리콘 반도체소자의 금속배선 형성용 텅스텐 질화박막 증착방법
MY115336A (en) * 1994-02-18 2003-05-31 Ericsson Telefon Ab L M Electromigration resistant metallization structures and process for microcircuit interconnections with rf-reactively sputtered titanium tungsten and gold
US5644166A (en) * 1995-07-17 1997-07-01 Micron Technology, Inc. Sacrificial CVD germanium layer for formation of high aspect ratio submicron VLSI contacts

Also Published As

Publication number Publication date
US6051492A (en) 2000-04-18
JPH09186102A (ja) 1997-07-15

Similar Documents

Publication Publication Date Title
US4910169A (en) Method of producing semiconductor device
KR970052931A (ko) 텅스텐 질화박막 형성방법 및 이를 이용한 금속배선 형성방법
KR100274317B1 (ko) 화학증착에의한개구충전방법
WO2003028091A3 (en) Copper interconnect barrier layer structure and formation method
JP2002524847A (ja) ケイ素化ルテニウム拡散バリアー層及びその製造方法
KR970030369A (ko) 매립매선 형성방법
KR0148325B1 (ko) 반도체 소자의 금속 배선 형성방법
KR970052925A (ko) 반도체 소자의 고내열 금속 배선 구조 및 그 형성 방법
US20040115930A1 (en) Method for forming barrier metal of semiconductor device
JP4084201B2 (ja) アルミニウム金属配線形成方法
KR960009013A (ko) 타이타늄 나이트라이드(TiN) 게이트전극 형성방법
US6646353B1 (en) Semiconductor device having reduced electromigration in copper lines with calcium-doped copper surfaces formed by using a chemical solution
US6623654B2 (en) Thin interface layer to improve copper etch stop
US6852624B2 (en) Electroless plating process, and embedded wire and forming process thereof
US6255734B1 (en) Passivated copper line semiconductor device structure
KR20040111123A (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR950030264A (ko) 반도체소자 금속배선 형성방법
US7067424B2 (en) Method of manufacturing an electronic device
KR19990015715A (ko) 금속배선층 형성방법
KR100545538B1 (ko) 반도체 소자의 도핑 영역과의 컨택트 제조 방법
KR100639458B1 (ko) ＴａＳＩＮ막을 사용한 확산 방지막 형성 방법 및 이를이용한 금속 배선 형성 방법
KR970023849A (ko) 선택적 텅스텐 질화 박막 형성방법 및 이를 이용한 금속배선 방법
US5350711A (en) Method of fabricating high temperature refractory metal nitride contact and interconnect structure
KR19990059074A (ko) 반도체 소자의 금속 배선 형성 방법
KR960032643A (ko) 치밀한 티타늄 질화막 및 치밀한 티타늄 질화막/ 박막의 티타늄 실리사이드 형성방법 및 이를 이용한 반도체소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

PC1202 Submission of document of withdrawal before decision of registration

St.27 status event code: N-1-6-B10-B11-nap-PC1202

WITB Written withdrawal of application
R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000