KR970060231A - 반도체장치 및 반도체기억장치 - Google Patents

반도체장치 및 반도체기억장치 Download PDF

Info

Publication number
KR970060231A
KR970060231A KR1019970000629A KR19970000629A KR970060231A KR 970060231 A KR970060231 A KR 970060231A KR 1019970000629 A KR1019970000629 A KR 1019970000629A KR 19970000629 A KR19970000629 A KR 19970000629A KR 970060231 A KR970060231 A KR 970060231A
Authority
KR
South Korea
Prior art keywords
signal
clock signal
external terminal
circuit
receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019970000629A
Other languages
English (en)
Other versions
KR100443103B1 (ko
Inventor
마사유키 나카무라
Original Assignee
가나이 츠토무
히다치세사쿠쇼 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 츠토무, 히다치세사쿠쇼 가부시키가이샤 filed Critical 가나이 츠토무
Publication of KR970060231A publication Critical patent/KR970060231A/ko
Application granted granted Critical
Publication of KR100443103B1 publication Critical patent/KR100443103B1/ko
Assigned to 엘피다 메모리 가부시키가이샤 reassignment 엘피다 메모리 가부시키가이샤 권리의 전부이전등록 Assignors: 가부시끼가이샤 히다치 세이사꾸쇼
Assigned to 피에스4 뤽스코 에스.에이.알.엘. reassignment 피에스4 뤽스코 에스.에이.알.엘. 권리의 전부이전등록 Assignors: 엘피다 메모리 가부시키가이샤
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

일반적으로 반도체 설계기술에 관한 것으로서, 클럭신호에 대한 전송선의 임피던스의 영향을 감소시키기 위해, 디바이스의 동기화 입출력포트(16) 부근에 배치된 다중클럭 입력CLK0∼CLK2를 갖고 있고, 그것에 의해 어느 단일 내부 클럭신호에 대해서도 그것이 전송되는 최대거리를 감소시키고, 전송선의 임피던스의 내부클럭 신호에 대한 영향에 의해서 일어나는 지연의 크기를 감소시키고, 또 디바이스의 0 속도를 향상시키기 위해 또는 디바이스의 열디코더와 어드레스포트 사이의 매우 밀집된 영역에 공간을 추가하기 위해 ROM을 마련하고 있고, 이 ROM은 용장열 액세스에 유익한 정보를 얻기 위해 행 어드레스를 해독하도록 설계된 것이다.

Description

반도체장치 및 반도체기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 특징을 실현한 DRAM의 블럭도

Claims (21)

  1. 제1 클럭신호를 수취하기 위한 제1 외부단자, 제2 클럭신호를 수취하기 위한 제2 외부단자, 여러개의 외부데이타 출력단자, 상기 제1 클럭신호에 응답해서 인에이블신호를 출력하기 위한 제1 회로, 상기 제2 클럭 신호에 응답해서 타이밍신호를 출력하기 위한 제2 회로 및 상기 여러개의 외부데이타 출력단자에 각각 결함된 여러개의 데이타 출력회로를 갖는 반도체장치로서, 상기 여러개의 데이타 출력회로의 각각은 상기 인에이블신호를 수취하기 위한 제2 입력단자와 상기 타이밍신호를 수취하기 위한 제2 입력단자를 갖고 있고, 상기 여러개의 데이타 출력회로는 상기 인에이블신호가 활성일 때에 상기 타이밍신호에 응답해서 데이타를 출력하는 것인 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 제1 외부단자는 상기 여러개의 외부데이타 출력단자가 배열되어 있는 영역의 외부에 배치되어 있고, 상기 제2 외부단자는 상기 영역의 내부에 배치되어 있는 것을 특징으로 하는 반도체장치.
  3. 제1항에 있어서, 데이타를 저장하기 위한 메모리어레이와 상기 제1 외부단자에 결함된 제어회로를 더 갖고, 상기 제어회로는 상기 제1 클럭신호에 응답해서 메모리액세스를 지시하고, 그것에 의해서 상기 메모리어레이에 저장되어 있는 상기 데이타가 상기 여러개의 데이타 출력회로로 리드되는 것을 특징으로 하는 반도체장치.
  4. 제1항에 있어서, 상기 제1 외부단자가 상기 반도체장치의 중앙부에 배치되어 있는 것을 특징으로 하는 반도체장치.
  5. 제1항에 있어서, 상기 제1 외부단자, 상기 제2 외부단자 및 상기 여러개의 외부데이타 출력단자가 직선을 따라서 배열되어 있는 것을 특징으로 하는 반도체장치.
  6. 제1 클럭신호를 수취하기 위한 제1 외부단자, 제2 클럭신호로 수취하기 위한 제2 외부단자, 여러개의 외부데이타 출력단자, 상기 여러개의 외부데이타 출력단자에 각각 결합된 여러개의 데이타 출력회로, 상기 제1 클럭신호에 응답해서 인에이블신호를 출력하기 위한 제1 회로 및 상기 제2 클럭신호를 수취하기 위한 제1 입력 단자와 상기 인에이블신호를 수취하기 위한 제2 입력단자를 갖는 제2 회로를 갖는 반도체장치로서, 상기 제2 회로는 상기 인에이블신호가 활성일 때 상기 제2 클럭신호에 응답해서 타이밍신호를 출력하고, 상기 여러개의 데이타 출력회로는 상기 타이밍신호에 응답해서 데이타를 출력하는 것인 것을 특징으로 하는 반도체장치.
  7. 제6항에 있어서, 상기 제1 외부단자는 상기 여러개의 외부데이타 출력단자가 배열되어 있는 영역의 외부에 배치되어 있고, 상기 제2 외부단자는 상기 영역의 내부에 배치되어 있는 것을 특징으로 하는 반도체장치.
  8. 제6항에 있어서, 데이타를 저장하기 위한 메모리어레이와 상기 제1 외부단자에 결함된 제어회로를 더 갖고, 상기 제어회로가 상기 제1 클럭신호에 응답해서 메모리액세스를 지시하고, 그것에 따라서 상기 메모리어레이에 저장되어 있는 상기 데이타가 상기 여러개의 데이타 출력회로로 리드되는 것을 특징으로 하는 반도체장치.
  9. 제6항에 있어서, 상기 제1 외부단자가 상기 반도체장치의 중앙부에 배치되어 있는 것을 특징으로 하는 반도체장치.
  10. 제6항에 있어서, 상기 제1 외부단자, 상기 제2 외부단자 및 상기 여러개의 외부데이타 출력단자가 직선을 따라서 배열되어 있는 것을 특징으로 하는 반도체장치.
  11. 어드레스가 다중화된 반도체기억장치로서, 제1 시간 간격에 있어서 행 어드레스신호를 수취하고, 제2 시간 간격에 있어서 열 어드레스신호를 수취하기 위한 여러개의 외부 어드레스단자, 상기 행 어드레스신호에 따라 결함 어드레스신호를 출력하기 위한 결함 어드레스 저장회로 및 상기 결함 어드레스신호 및 상기 열 어드레스신호에 따라 상기 결함 어드레스신호가 상기 열 어드레스신호와 일치하지 않는지를 결정하기 위한 비교회로를 갖고, 상기 여러개의 외부 어드레스단자가 배치된 어드레스 입력영역과 상기 결함 어드레스 저장회로가 형성되는 영역 사이의 거리가 상기 어드레스 입력영역과 상기 비교회로가 형성되는 영역 사이의 거리보다 길게 되어 있는 것을 특징으로 하는 반도체기억장치.
  12. 제11항에 있어서, 상기 비교회로와 상기 결함 어드레스 저장회로 사이에 영역이 교차배선을 형성하기 위해 사용되고, 상기 교차배선이 상기 비교회로와 상기 결함 어드레스 저장회로 사이에 결합된 배선과 교차하는 것을 특징으로 하는 반도체기억장치.
  13. 제12항에 있어서, 상기 영역이 상기 행 어드레스신호에 의해 제어되는 회로를 형성하기 위해 사용되는 것을 특징으로 하는 반도체기억장치.
  14. 메모리어레이, 제1 클럭신호를 수취하기 위한 제1 외부단자, 제2 클럭신호를 수취하기 위한 제2 외부단자 및 상기 메모리어레이에서 리드된 제1 데이타를 유지하는 제1 출력회로를 갖고, 상기 제1 클럭신호에 따라서 상기 제1 출력회로는 출력 인에이블상태로 되고, 상기 제1 출력회로에서 상기 제1 데이타가 출력되는 타이밍이 상기 제2 클럭신호에 따라서 제어되는 것을 특징으로 하는 반도체기억장치.
  15. 제14항에 있어서, 제3 클럭신호를 수취하기 위한 제3 외부단자와 상기 메모리어레이에서 리드된 제2 데이타를 유지하는 제2 출력회로를 더 갖고, 상기 제1 클럭신호에 따라서 상기 제2 출력회로는 출력 인에이블 상태로 되고, 상기 제2 출력회로에서 상기 제2 데이타가 출력되는 타이밍이 상기 제3 클럭신호에 따라 제어되는 것을 특징으로 하는 반도체기억장치.
  16. 제15항에 있어서, 상기 제1, 제2 및 제3 클럭신호는 동상의 신호인 것을 특징으로 하는 반도체기억장치.
  17. 메모리어레이, 제1 클럭신호를 수취하기 위한 제1 외부단자, 제2 클럭신호를 수취하기 위한 제2 외부단자 및 상기 메모리어레이에서 리드된 제2 데이타를 출력하기 위한 제3 외부단자를 구비하고, 상기 메모리어레이내의 메모리셀에 대한 선택동작이 상기 제1 클럭신호에 따라서 제어되고, 선택된 상기 메모리셀에서 리드된 데이타를 상기 제3 외부단자에서 출력하는 타이밍의 상기 제2 클럭신호에 따라서 제어되는 것을 특징으로 하는 반도체기억장치.
  18. 제17항에 있어서, 상기 제2 클럭신호는 상기 제1 클럭신호와 동상의 신호인 것을 특징으로 하는 반도체기억장치.
  19. 제18항에 있어서, 상기 제1 외부단자는 반도체칩의 중심부에 배치되고, 상기 제2 외부단자는 상기 중심부에서 이간된 위치에 배치된 것을 특징으로 하는 반도체기억장치.
  20. 어드레스가 다중화된 반도체기억장치로서, 제1 타이밍에 있어서 행 어드레스신호를 받고, 제2 타이밍에 있어서 열 어드레스신호를 받기 위한 여러개의 외부 어드레스단자, 상기 행 어드레스신호에 따라서 결함 어드레스신호를 출력하는 결함 어드레스 저장회로 및 상기 결함 어드레스신호 및 상기 열 어드레스신호에 따라서 상기 결함 어드레스신호가 상기 열 어드레스신호와 일치하는지 일치하지 않는지를 결정하기 위한 비교회로를 갖고, 상기 비교회로가 상기 반도체칩의 중심부에 형성되고 상기 결함어드레스 저장회로가 상기 반도체칩의 중심부에서 이간된 영역에 형성되는 것을 특징으로 하는 반도체기억장치.
  21. 제20항에 있어서, 상기 여러개의 외부 어드레스단자의 적어도 일부는 상기 비교회로가 형성되는 영역과 인접하고 있는 것을 특징으로 하는 반도체기억장치.
    ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970000629A 1996-01-30 1997-01-13 반도체장치및반도체기억장치 Expired - Fee Related KR100443103B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US1007296P 1996-01-30 1996-01-30
US60/010072 1996-01-30

Publications (2)

Publication Number Publication Date
KR970060231A true KR970060231A (ko) 1997-08-12
KR100443103B1 KR100443103B1 (ko) 2004-11-03

Family

ID=21743680

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970000629A Expired - Fee Related KR100443103B1 (ko) 1996-01-30 1997-01-13 반도체장치및반도체기억장치

Country Status (7)

Country Link
US (2) US5835445A (ko)
JP (1) JP3768608B2 (ko)
KR (1) KR100443103B1 (ko)
CN (1) CN1159058A (ko)
MY (1) MY127627A (ko)
SG (1) SG54404A1 (ko)
TW (1) TW378329B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100680457B1 (ko) * 2004-05-31 2007-02-08 주식회사 하이닉스반도체 난드 플래시 메모리 소자의 데이터 출력 회로 및 이를이용한 데이터 출력 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1139894A (ja) * 1997-07-23 1999-02-12 Sharp Corp クロック同期式読み出し専用メモリ
JP4353324B2 (ja) * 1999-08-31 2009-10-28 エルピーダメモリ株式会社 半導体装置
DE19960557B4 (de) * 1999-12-15 2006-09-07 Infineon Technologies Ag Integrierter dynamischer Halbleiterspeicher mit zeitlich gesteuertem Lesezugriff
KR100652362B1 (ko) * 2000-09-20 2006-11-30 삼성전자주식회사 정상동작에서는 고정된 카스 레이턴시를 갖고테스트시에는 다양한 카스 레이턴시로 테스트 가능한반도체 메모리 장치
DE10123594B4 (de) * 2001-05-15 2006-04-20 Infineon Technologies Ag Integrierte Halbleiterschaltung mit unterschiedlich häufig geschalteten Transistoren
US6798711B2 (en) * 2002-03-19 2004-09-28 Micron Technology, Inc. Memory with address management
US7065666B2 (en) * 2003-11-13 2006-06-20 Micron Technology, Inc. Apparatus and method for generating a delayed clock signal
JP4808070B2 (ja) * 2006-05-18 2011-11-02 富士通セミコンダクター株式会社 半導体メモリおよび半導体メモリの動作方法
CN104637522B (zh) * 2014-12-26 2017-09-05 北京时代民芯科技有限公司 一种脉宽自适应的可配置存储器ip结构
US10395702B1 (en) * 2018-05-11 2019-08-27 Micron Technology, Inc. Memory device with a clocking mechanism
CN111710354B (zh) * 2020-06-17 2022-08-19 湖南国科微电子股份有限公司 一种ddr3的cmd延时补偿方法、装置、设备及介质
CN114528019B (zh) * 2020-11-23 2025-09-12 深圳比特微电子科技有限公司 多比特寄存器、芯片和计算装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0652632B2 (ja) * 1985-01-23 1994-07-06 株式会社日立製作所 ダイナミツク型ｒａｍ
KR100214435B1 (ko) * 1990-07-25 1999-08-02 사와무라 시코 동기식 버스트 엑세스 메모리
JP3533227B2 (ja) * 1992-09-10 2004-05-31 株式会社日立製作所 半導体記憶装置
JPH06309868A (ja) * 1993-04-26 1994-11-04 Hitachi Ltd 半導体記憶装置
KR960004567B1 (ko) * 1994-02-04 1996-04-09 삼성전자주식회사 반도체 메모리 장치의 데이타 출력 버퍼
US5384737A (en) * 1994-03-08 1995-01-24 Motorola Inc. Pipelined memory having synchronous and asynchronous operating modes
US5402389A (en) * 1994-03-08 1995-03-28 Motorola, Inc. Synchronous memory having parallel output data paths
US5652724A (en) * 1994-12-23 1997-07-29 Micron Technology, Inc. Burst EDO memory device having pipelined output buffer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100680457B1 (ko) * 2004-05-31 2007-02-08 주식회사 하이닉스반도체 난드 플래시 메모리 소자의 데이터 출력 회로 및 이를이용한 데이터 출력 방법

Also Published As

Publication number Publication date
JP3768608B2 (ja) 2006-04-19
US5886918A (en) 1999-03-23
US5835445A (en) 1998-11-10
CN1159058A (zh) 1997-09-10
TW378329B (en) 2000-01-01
KR100443103B1 (ko) 2004-11-03
SG54404A1 (en) 1998-11-16
MY127627A (en) 2006-12-29
JPH09213067A (ja) 1997-08-15

Similar Documents

Publication Publication Date Title
US6614700B2 (en) Circuit configuration with a memory array
KR100335455B1 (ko) 멀티-포트 반도체 메모리 장치
CA1168376A (en) Random access memory system having high-speed serial data paths
WO2001069603A3 (en) Multiple bank simultaneous operation for a flash memory
US20040019756A1 (en) Memory device supporting a dynamically configurable core organization
JPH10241363A5 (ko)
KR960701449A (ko) 랜덤 액세스 메모리에 기초하여 구성할 수 있는 어레이(random access memory(ram) based configurable arrays)
KR970017656A (ko) 버스트 모드를 가진 고속 반도체 메모리
KR910003382B1 (ko) 레지스터를 구비한 반도체 메모리 장치
AU1424297A (en) Circuit and method for enabling a function in a multiple memory device module
KR960008544A (ko) 다중 메모리 뱅크 선택을 위한 방법 및 장치
KR890008829A (ko) 반도체 기억장치
KR970060231A (ko) 반도체장치 및 반도체기억장치
JP2005158165A (ja) 半導体集積回路装置
US6597626B2 (en) Synchronous semiconductor memory device
KR880013168A (ko) 반도체 기억장치
US4947379A (en) High speed static random access memory circuit
KR100437467B1 (ko) 연속 버스트 읽기 동작 모드를 갖는 멀티 칩 시스템
US7076610B2 (en) FIFO memory devices having multi-port cache memory arrays therein that support hidden EDC latency and bus matching and methods of operating same
KR920001528A (ko) 동기형 데이터전송회로를 갖춘 다이나믹형 반도체기억장치
KR970067367A (ko) 단일칩 동기식 다이너믹 랜덤 억세스 메모리(dram) 시스템
US5881019A (en) Synchronous semiconductor memory device capable of improving load of clock signal line
KR20000013391A (ko) 동기형 반도체 메모리 장치의 데이터 전송 회로
US5926410A (en) Memory array architecture and method for dynamic cell plate sensing
KR100728927B1 (ko) 반도체집적회로장치

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

FPAY Annual fee payment

Payment date: 20140716

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20150727

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20150727