KR970077357A - 모스(mos) 트랜지스터의 제조방법 - Google Patents

모스(mos) 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR970077357A
KR970077357A KR1019960018226A KR19960018226A KR970077357A KR 970077357 A KR970077357 A KR 970077357A KR 1019960018226 A KR1019960018226 A KR 1019960018226A KR 19960018226 A KR19960018226 A KR 19960018226A KR 970077357 A KR970077357 A KR 970077357A
Authority
KR
South Korea
Prior art keywords
gate electrode
forming
spacer
semiconductor substrate
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1019960018226A
Other languages
English (en)
Inventor
김봉현
이은국
오영선
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960018226A priority Critical patent/KR970077357A/ko
Publication of KR970077357A publication Critical patent/KR970077357A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

LDD 구조의 모스 트랜지스터의 제조방법에 대해 기재되어 있다. 반도체기판 상에 게이트절연막, 게이트전극용 도전층 및 포토레지스트 패턴을 차례로 형성하는 단계, 포토레지스트 패턴을 마스크로 사용하여 게이트전극용 도전층 및 게이트절연막을 차례로 식각하여 게이트전극 패턴을 형성하는 단계, 게이트전극 패턴의 측벽에 스페이서를 형성하는 단계, 스페이서 및 게이트전극 패턴을 마스크로 사용하여 반도체기판에 불순물이온을 주입하여 저농도의 소오스/드레인을 형성하는 단계, 게이트전극 패턴의 상부 및 스페이서가 형성되지 않은 반도체기판 상에 에피층을 형성하는 단계, 스페이서를 제거하는 단계 및 스페이서가 제거된 반도체기판에 불순물이온을 주입하고 고농도의 소오스/드레인을 형성하는 단계를 포함하는 것을 특징으로 한다. 따라서, 드레인에 높은 전계가 인가되어 게이트 절연막을 통한 밴드 사이의 터널링(tunneling)이 발생하는 문제점을 해소할 수 있으며, 게이트전극 패터닝에 사용된 포토레지스트 패턴을 이용하여 스페이서를 형성할 경우, 스페이서 형성공정을 단순화할 수 있다.

Description

모스(MOS) 트랜지스터의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2e도는 본 발명에 따른 LDD 구조를 갖는 모스 트랜지스터의 제조방법을 설명하기 위한 단면도들이다.

Claims (2)

  1. 반도체기판 상에 게이트절연막, 게이트전극용 도전층 및 포토레지스트 패턴을 차례로 형성하는 단계; 상기 포토레지스트 패턴을 마스크로 사용하여 상기 게이트전극용 도전층 및 게이트절연막을 차례로 식각하여 게이트전극 패턴을 형성하는 단계; 상기 게이트전극 패턴의 측벽에 스페이서를 형성하는 단계; 상기 스페이서 및 게이트전극 패턴을 마스크로 사용하여 상기 반도체기판에 불순물이온을 주입하여 저농도의 소오스/드레인을 형성하는 단계; 상기 게이트전극 패턴의 상부 및 스페이서가 형성되지 않은 반도체기판 상에 에피층을 형성하는 단계; 상기 스페이서를 제거하는 단계; 및 상기 스페이서가 제거된 반도체기판에 불순물이온을 주입하여 고농도의 소오스/드레인을 형성하는 단계를 포함하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
  2. 제1항에 있어서, 상기 스페이서는 게이트전극용 도전층 및 게이트절연막 패턴이시 사용된 패턴포토레지스트 패턴을 플로우시켜 형성하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960018226A 1996-05-28 1996-05-28 모스(mos) 트랜지스터의 제조방법 Withdrawn KR970077357A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960018226A KR970077357A (ko) 1996-05-28 1996-05-28 모스(mos) 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960018226A KR970077357A (ko) 1996-05-28 1996-05-28 모스(mos) 트랜지스터의 제조방법

Publications (1)

Publication Number Publication Date
KR970077357A true KR970077357A (ko) 1997-12-12

Family

ID=66283993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960018226A Withdrawn KR970077357A (ko) 1996-05-28 1996-05-28 모스(mos) 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR970077357A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100506878B1 (ko) * 1997-12-29 2005-10-19 주식회사 하이닉스반도체 모스 전계효과 트랜지스터의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100506878B1 (ko) * 1997-12-29 2005-10-19 주식회사 하이닉스반도체 모스 전계효과 트랜지스터의 제조방법

Similar Documents

Publication Publication Date Title
KR940027104A (ko) 트랜지스터 제조방법
KR960024604A (ko) 이중 채널 박막트랜지스터 및 그 제조방법
KR980006542A (ko) 반도체소자 제조방법
TW349273B (en) Fabrication method of semiconductor device containing N- and P-channel MOSFETS
KR970077357A (ko) 모스(mos) 트랜지스터의 제조방법
KR970008580A (ko) 반도체 소자의 트랜지스터 제조방법
KR960026459A (ko) 트랜지스터 제조방법
KR950012646A (ko) 트랜지스터의 제조방법
KR970024280A (ko) 반도체장치의 게이트 스페이서 형성방법
KR970013120A (ko) 박막 트랜지스터 및 그 제조 방법
KR970053920A (ko) 씨모스(cmos) 트랜지스터의 제조방법
KR950009978A (ko) 모스트랜지스터의 제조방법
KR970054398A (ko) 모스트랜지스터 제조 방법
KR970004037A (ko) 반도체 소자의 트랜지스터 제조방법
KR950025929A (ko) 트랜지스터 제조방법
KR960026937A (ko) 반도체 소자 제조방법
KR950024331A (ko) 반도체 소자 제조방법
KR970054250A (ko) 마스크 롬의 제조방법
KR960035918A (ko) 반도체 소자의 얕은 접합 형성방법
KR970008582A (ko) 반도체 장치의 제조방법
KR960026972A (ko) 저도핑 드레인(ldd) 구조의 박막 트랜지스터 및 그 제조 방법
KR950004604A (ko) 에스오아이(soi)트랜지스터 구조 및 제조방법
KR940016888A (ko) 트랜지스터 형성 방법
KR960039443A (ko) 비휘발성 반도체 메모리장치 및 그 제조방법
KR19990049416A (ko) 서로 다른 게이트 스페이서 형성 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960528

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid