KR970077456A - 반도체 소자의 콘택 홀 형성 방법 - Google Patents

반도체 소자의 콘택 홀 형성 방법 Download PDF

Info

Publication number
KR970077456A
KR970077456A KR1019960017132A KR19960017132A KR970077456A KR 970077456 A KR970077456 A KR 970077456A KR 1019960017132 A KR1019960017132 A KR 1019960017132A KR 19960017132 A KR19960017132 A KR 19960017132A KR 970077456 A KR970077456 A KR 970077456A
Authority
KR
South Korea
Prior art keywords
mask layer
contact hole
mask
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1019960017132A
Other languages
English (en)
Inventor
안성환
김광철
이영철
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960017132A priority Critical patent/KR970077456A/ko
Publication of KR970077456A publication Critical patent/KR970077456A/ko
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 콘택 홀 형성 방법에 관한 것으로, 마스크층의 단차로 인한 식각 속도의 저하를 방지하기 위하여 절연층에 대한 식각 선택비가 높은 마스크층을 얇게 형성한 후 패터닝하여 식각 마스크로 이용하므로써 마스크로 로딩 효과 및 대전 현상의 발생이 방지된다. 그러므로 균일한 식각 속도가 유지되어 완전한 콘택 홀의 형성이 가능하며, 따라서 소자의 신뢰성이 향상될 수 있는 반도체 소자의 콘택 홀 형성 방법에 관한 것이다.

Description

반도체 소자의 콘택 홀 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

Claims (6)

  1. 반도체 소자의 콘택 홀 형성 방법에 있어서, 절연층이 형성된 실리콘 기판상에 제1마스크층 및 제2마스크층을 순차적으로 형성한 후 콘택 마스크를 이용하여 상기 제2마스크층을 패터닝하는 단계와, 상기 단계로부터 상기 패터닝된 제2마스크층을 식각 마스크로 이용하여 사이 제1마스크층을 패터닝한 후 상기 제2마스크층을 제거하는 단계와, 상기 단계로부터 상기 패터닝된 제1마스크층을 마스크로 이용한 식각 공정으로 상기 절연층을 패터닝하여 콘택 홀을 형성한 후 상기 제1마스크층을 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 콘택 홀 형성 방법.
  2. 제1항에 있어서, 상기 제1마스크층은 상기 절연층에 대한 식각 선택비가 6 내지 4:1인 물질로 형성되는 것을 특징으로 하는 반도체 소자의 콘택 홀 형성 방법.
  3. 제2항에 있어서, 상기 물질은 폴리실리콘인 것을 특징으로 하는 반도체 소자의 콘택 홀 형성 방법.
  4. 제2항에 있어서, 상기 물질은 질화막인 것을 특징으로 하는 반도체 소자의 콘택 홀 형성 방법.
  5. 제1항에 있어서, 상기 제1마스크층은 2000 내지 5000A의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 콘택 홀 형성 방법.
  6. 제1항에 있어서, 상기 제2마스크층은 감광막인 것을 특징으로 하는 반도체 소자의 콘택 홀 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960017132A 1996-05-21 1996-05-21 반도체 소자의 콘택 홀 형성 방법 Ceased KR970077456A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960017132A KR970077456A (ko) 1996-05-21 1996-05-21 반도체 소자의 콘택 홀 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960017132A KR970077456A (ko) 1996-05-21 1996-05-21 반도체 소자의 콘택 홀 형성 방법

Publications (1)

Publication Number Publication Date
KR970077456A true KR970077456A (ko) 1997-12-12

Family

ID=66219534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960017132A Ceased KR970077456A (ko) 1996-05-21 1996-05-21 반도체 소자의 콘택 홀 형성 방법

Country Status (1)

Country Link
KR (1) KR970077456A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819673B1 (ko) * 2006-12-22 2008-04-04 주식회사 하이닉스반도체 반도체 소자 및 그의 패턴 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819673B1 (ko) * 2006-12-22 2008-04-04 주식회사 하이닉스반도체 반도체 소자 및 그의 패턴 형성 방법
US7776750B2 (en) 2006-12-22 2010-08-17 Hynix Semiconductor Inc. Semiconductor device and method for forming a pattern in the same with double exposure technology

Similar Documents

Publication Publication Date Title
KR950034678A (ko) 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재
KR960012359A (ko) 실리콘 질화물의 에칭 방법
KR970077456A (ko) 반도체 소자의 콘택 홀 형성 방법
KR970077209A (ko) 반도체 소자의 콘택 홀 형성 방법
KR980005592A (ko) 자기 정렬 콘택 홀 형성 방법
KR950021130A (ko) 반도체 소자의 콘택홀 제조방법
KR960030327A (ko) 반도체 소자의 콘택홀 형성방법
KR980005619A (ko) 반도체 소자의 콘택홀 형성방법
KR970003488A (ko) 반도체 소자의 금속배선 형성방법
KR940010366A (ko) 반도체 소자의 콘택홀 제조방법
KR940004836A (ko) 반도체소자의 콘택홀 형성방법
KR970067646A (ko) 반도체 소자의 콘택홀 형성방법
KR970023736A (ko) 반도체장치의 콘택부 형성방법
KR970067637A (ko) 반도체 소자의 게이트 제조방법
KR970003520A (ko) 미세 반도체 소자의 콘택홀 형성방법
KR980005539A (ko) 반도체 소자의 금속 배선 형성방법
KR970030404A (ko) 반도체 장치의 층간절연막 평탄화 방법
KR970003466A (ko) 반도체소자의 콘택홀 형성방법
KR970053941A (ko) 반도체 소자의 전하저장전극 제조방법
KR970018081A (ko) 반도체소자의 콘택홀 형성방법
KR970052775A (ko) 반도체 소자의 제조방법
KR950021096A (ko) 반도체 소자의 콘택홀 형성방법
KR970018032A (ko) 반도체 장치의 스몰콘택 형성방법
KR980005572A (ko) 반도체 소자의 금속층 패턴 형성방법
KR970072094A (ko) 반도체 장치의 콘택 식각 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000