KR970077484A - 반도체장치의 소자분리막 형성방법 - Google Patents

반도체장치의 소자분리막 형성방법 Download PDF

Info

Publication number
KR970077484A
KR970077484A KR1019960015582A KR19960015582A KR970077484A KR 970077484 A KR970077484 A KR 970077484A KR 1019960015582 A KR1019960015582 A KR 1019960015582A KR 19960015582 A KR19960015582 A KR 19960015582A KR 970077484 A KR970077484 A KR 970077484A
Authority
KR
South Korea
Prior art keywords
insulating film
forming
film
element isolation
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1019960015582A
Other languages
English (en)
Inventor
김선래
박종왕
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960015582A priority Critical patent/KR970077484A/ko
Publication of KR970077484A publication Critical patent/KR970077484A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/06—Planarisation of inorganic insulating materials
    • H10P95/062—Planarisation of inorganic insulating materials involving a dielectric removal step

Landscapes

  • Element Separation (AREA)

Abstract

반도체장치의 소자분리막 형성방법이 개시되어 있다. 본 발명은 반도체기판 상에 상기 반도체기판의 소정영역을 노출시키는 제1절연막 패턴 및 제2절연막 패턴을 형성하는 단계와, 상기 제2절연막 패턴을 식각 마스크로 하여 상기 노출된 반도체기판을 식각함으로써 일정깊이를 갖는 트렌치 영역을 형성하는 단계와, 상기 결과물 전면에 표면굴곡을 갖는 제3절연막을 형성하는 단계와, 상기 제3절연막 표면을 아르곤 스퍼터 식각하여 표면의 경사도를 완화시키는 단계와, 상기 결과물 전면에 제4 및 제5절연막을 차례로 형성하는 단계와, 상기 제5절연막을 소정의 온도에서 응축시키는 단계와, 상기 제2절연막 패턴이 노출될 때까지 상기 응축된 제5절연막, 상기 제4절연막, 상기 제3절연막을 CMP공정으로 평탄화시키어 상기 트렌치 영역을 채우는 소자분리막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 소자분리막 형성방법을 제공한다. 본 발명에 의하면, 제3절연막을 아르곤 스퍼터 식각하여 표면 굴곡을 완화시키고 그 위에 제4 및 제5절연막을 형성한 후 CMP 공정으로 평탄화시킴으로써 보이드 및 다공질 영역이 존재하지 않는 소자분리막을 형성할 수 있다. 따라서, 반도체장치의 소자분리 특성을 크게 향상시킬 수 있다.

Description

반도체장치의 소자분리막 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2D도는 본 발명의 소자분리막 형성방법을 설명하기 위한 단면도들이다.

Claims (6)

  1. 반도체기판 상에 상기 반도체기판의 소정영역을 노출시키는 제1절연막 패턴 및 제2절연막 패턴을 형성하는 단계; 상기 제2절연막 패턴을 식각 마스크로하여 상기 노출된 반도체기판을 식각함으로써 일정깊이를 갖는 트렌치 영역을 형성하는 단계; 상기 결과물 전면에 표면굴곡을 갖는 제3절연막을 형성하는 단계; 상기 제3절연막 표면을 아르곤 스퍼터 식각하여 표면의 경사도를 완화시키는 단계; 상기 결과물 전면에 제4 및 제5절연막을 차례로 형성하는 단계; 상기 제5절연막을 소정의 온도에서 응축시키는 단계; 및 상기 제2절연막 패턴이 노출될 때까지 상기 응축된 제5절연막, 상기 제4절연막, 상기 제3절연막을 CMP 공정을 평탄화시키어 상기 트렌치 영역을 채우는 소자분리막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 소자분리막 형성방법.
  2. 제1항에 있어서, 상기 제1절연막은 열산화막으로 형성하는 것을 특징으로 하는 반도체장치의 소자분리막 형성방법.
  3. 제1항에 있어서, 상기 제2절연막은 질화막으로 형성하는 것을 특징으로 하는 반도체장치의 소자분리막 형성방법.
  4. 제1항에 있어서, 제3절연막은 O3-TEOS 산화막 또는 플라즈마 산화막으로 형성하는 것을 특징으로 하는 반도체장치의 소자분리막 형성방법.
  5. 제1항에 있어서, 제4절연막은 O3-TEOS 산화막으로 형성하는 것을 특징으로 하는 반도체장치의 소자분리막 형성방법.
  6. 제1항에 있어서, 상기 제5절연막을 플라즈마 TEOS 산화막으로 형성하는 것을 특징으로 하는 반도체 장치의 소자분리막 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960015582A 1996-05-11 1996-05-11 반도체장치의 소자분리막 형성방법 Withdrawn KR970077484A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960015582A KR970077484A (ko) 1996-05-11 1996-05-11 반도체장치의 소자분리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960015582A KR970077484A (ko) 1996-05-11 1996-05-11 반도체장치의 소자분리막 형성방법

Publications (1)

Publication Number Publication Date
KR970077484A true KR970077484A (ko) 1997-12-12

Family

ID=66220845

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960015582A Withdrawn KR970077484A (ko) 1996-05-11 1996-05-11 반도체장치의 소자분리막 형성방법

Country Status (1)

Country Link
KR (1) KR970077484A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100807074B1 (ko) * 2005-11-24 2008-02-25 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100807074B1 (ko) * 2005-11-24 2008-02-25 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Similar Documents

Publication Publication Date Title
KR970072297A (ko) 반도체 장치의 소자분리막 형성 방법
KR960043106A (ko) 반도체장치의 절연막 형성방법
KR970060447A (ko) 반도체 소자의 아이솔레이션 방법
KR970013074A (ko) 반도체장치의 평탄화방법 및 이를 이용한 소자분리방법
KR970030624A (ko) 집적 회로 장치 제조시의 전역 평탄화 방법
US5981402A (en) Method of fabricating shallow trench isolation
JP3990625B2 (ja) シャロートレンチアイソレーション方法
JPH0789563B2 (ja) 半導体装置の製造方法
KR970053500A (ko) 반도체 소자의 소자분리막 형성방법
KR970018364A (ko) 반도체 장치의 소자분리 방법
KR20040003650A (ko) 반도체 소자의 소자분리막 형성방법
KR970052486A (ko) 측벽 산화막을 가지는 접촉창 형성 방법
KR970030404A (ko) 반도체 장치의 층간절연막 평탄화 방법
KR970018200A (ko) 층간절연층 평탄화법
KR970023825A (ko) 스페이서 필라를 이용한 반도체장치의 평탄화 방법
KR970052386A (ko) 반도체 장치의 금속 배선 형성 방법
KR940002996A (ko) 반도체장치의 제조방법
KR970072311A (ko) 반도체 장치의 평탄화 방법
WO2006085423A1 (ja) Ｃｍｐ研磨方法、ｃｍｐ研磨装置、ｓｔｉ構造を有する積層基板の製造方法、及び半導体デバイスの製造方法
KR980012243A (ko) 반도체 소자의 소자분리막 형성방법
KR970077773A (ko) 반도체장치의 트렌치 소자분리방법
KR980005841A (ko) 반도체 소자의 소자분리막 제조방법
KR980005834A (ko) 반도체 소자의 제조방법
KR970018361A (ko) 반도체 장치의 매몰형 소자분리 방법
KR960026591A (ko) 반도체 소자의 트랜치 소자분리 방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PC1203 Withdrawal of no request for examination

St.27 status event code: N-1-6-B10-B12-nap-PC1203

WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

R18 Changes to party contact information recorded

Free format text: ST27 STATUS EVENT CODE: A-3-3-R10-R18-OTH-X000 (AS PROVIDED BY THE NATIONAL OFFICE)

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18 Changes to party contact information recorded

Free format text: ST27 STATUS EVENT CODE: A-3-3-R10-R18-OTH-X000 (AS PROVIDED BY THE NATIONAL OFFICE)

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18 Changes to party contact information recorded

Free format text: ST27 STATUS EVENT CODE: A-3-3-R10-R18-OTH-X000 (AS PROVIDED BY THE NATIONAL OFFICE)

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000