LU84324A1 - Schaltungsanordnung zur uebertragung von steuerdaten - Google Patents

Description

- 1 -

Schal tungsanordnung zur Übertragung von Steuerdaten

Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Übertragung von Steuerdaten zwischen einer zentralen Steuereinrichtung und peripheren Funktionseinheiten, insbe-|5 sondere zur Steuerung eines digitalen VermittlungsSystems.

=. Digitale Vermittlungssysteme arbeiten vorzugsweise mit einem Pulscode-Modulations-Verfahren (PGM), wobei analoge Nachrichten oder Zeichen für die Übertragung in digitale Pulsfolgen umgesetzt werden. Für die Übertragung der Steuer-Ί0 daten zwischen einer zentralen Steuerung und den peripheren Funktionseinheiten wird ein Sammelleitungsnetz (BUS-Netz) mit paralleler Übertragung oder ein Sternnetz mit serieller Übertragung verwendet bzw. Mischformen beider Netze. Dabei ist eine zyklische Befehlsausgabe zu jeder peripheren Funktions-15 einheit mit deren nachfolgender Abtastung zur Informationsaufnahme möglich oder es werden den einzelnen peripheren Funktionseinheiten Befehle gegeben, die sie zu einer Abgabe von Informationen anreizen. Auch hierbei sind Mischformen bekannt.

Der Erfindung liegt die Aufgabe zugrunde, eine einfache, ge-20 sicherte und vom technologischen Fortschritt weitgehend ; unabhängige Steuerdatenübertragung zwischen einer zentralen Steuereinrichtung und peripheren Funktionseinheiten eines digitalen Vermittlungssystems zu schaffen. Diese Aufgabe ist durch die Erfindung gelöst, wie sie in den Kennzeichnungsteilen 2> der Patentansprüche dargestellt sind. Anhand einer Zeichnung, die aus zwei Figuren besteht, wird die Erfindung nachfolgend näher erläutert.

Es zeigt die

Fig. 1 das Blockschaltbild eines Baugruppenrahmens 30 und die

Fig. 2 das Blockschaltbild der zentralen Steuereinrichtun--- gen.

- 2 -

Die Steuerdatenübertragung zwischen einem zentralen Mikroprozessor ZMP eines digitalen VermittlungsSystems und dezentralen Mikroprozessoren LMP der peripheren in Baugruppenrahmen BGB zusammengefa£ten Baugruppen BG wird in zyklischen 5 Zeitabständen durchgeführt. Dabei ist beispielsweise ein Zyklus von 10 ms festgelegt, während dessen Dauer in einer T Richtung vom zentralen Mikroprozessor ZMP zu den dezentralen Mikroprozessoren DMP Daten gesendet werden und während je-5 weils z.B. n=5 Zyklen ein Datenaustausch in beiden Richtungen 10 abläuft. Um diesen Datenaustausch zu steuern, sind zwischen dem zentralen Mikroprozessor ZMP und den m Baugruppenrahmen BGR m Ein-Ausgabe-Bausteine zur seriellen Datenübertragung BSD 1...BSD m gesetzt. Je einer der Ein-Ausgabe-Bausteine BSD versorgt sämtliche Baugruppen BG eines Baugruppenrahmens BGR, 15 so daß bei parallel geschalteten m Ein-Ausgabe-Bausteinen BSD » die adressengleichen Baugruppen BG der m Baugruppenrahmen BGR gleichzeitig bedient werden.

Für den Datenaustausch sind eine bidirektionale Sammel-Daten-leitung DE, zwei Takt-Leitungen RD, WH, zwei Steuerleitungen 20 INT3, INTV und Masseleitungen vornanden.

Die bidirektionale Sammel-Datenleitung DB verbindet den Daten-Eingang und den Daten-Ausgang des Ein-Ausgabe-Bausteins BSD mit den Baeen-BUS-Anschlüssen der dezentralen Mikroprozessoren DMP der Baugruppen EG eines Baugruppenrahmens BGR. Dabei ist an den 2p. Daten-Ausgang des Ein-Ausgabe-Bausteins eine bistabile, taktgesteuerte Kippstufe EE geschaltet.

Diese Kippsrufe FE dient der Pufferung der Datenbits in Senderichtung zu den dezentralen Mikroprozessoren DKP, wodurch die Laufzeiten und Bauteiletoleranzen im Ein-Ausgabe-Baustcin BSD ÿO und in den dezentralen Mikroprozessoren DKP ausgeglichen werden.

Der bistabilen Kippstufe EE ist eine Treiberstufe TS nachge-"schaltet. Vor dem Daten-Eingang ist der Schmitt-Triggerteil der • » « - 3 -

Treiberstufe TZ gelegt und eine Inverterstufe, des Inverter-veriiaitens der Treiberstufe TZ wegen, nachgeschaltet.

Auf der peripheren Ebene besteht der Empfänger einer Baugruppe 3G aus einem Schmitt-Trigger und der Sender aus einem 5 Leitungstreiber. Sender und Empfänger sind als ein Baustein ausgeführt, ein sogenannter Transceiver, dessen Übertragungsrichtung durch einen Befehl eingestellt wird. In der Grund- Stellung, in der keine Daten übertragen werden, sind Sender und Empfänger gesperrt.

10 Die Taktanschlüsse der n dezentralen Mikroprozessoren DMP

für die Taktsignale RD, WR werden ebenfalls zu Sammelleitungen zusammengefaßt und über die Taktleitungen RD, WR an den den Baugruppenrahnen BGR zugeordneten Ein-Ausgabe-Baustein BSD... gefÖhre. Die Taktleitung RD wird außer an den Eingang des 15 Ein-Ausgabe-Bausteins BSD auch an die bistabile Kippstufe FE und das nachgeschaltete Gatter geführt. Somit wird der Ein-Ausgabe-Baustein BSD jedes Baugruppenrahmens BGR seitens der dezentralen Mikroprozessoren DMP der Baugruppen BG 1...BG n direkt durch deren Signale gesteuert.

20 Die Steuerleitungen INTS, INTV dienen zum Einleiten und Synchronisieren des vermittlungs- und sicherungstechnischen Datentransfers sowie der Unterscheidung der Ein- und Ausgabe. Zu diesem Zweck ist der dezentrale Mikroprozessor DMP einer Baugruppe BG, vorzugsweise der ersten Baugruppe BG 1, als Ver-25 sorgongsbaustein für einen Baugruppenrahmen BGR ausgebildet.

Die Steuer!eitung INTS verbindet den Ein-Ausgabe-Mikroprozessor EAMP der Zentralsteuerung mit dem Interrupteingang INT. Die Unterscheidung der Ein- oder Ausgabe von Daten wird durch einen kurzer: oder langen Impuls am Interrupteingarg INI1 gekenn-50 zeichnet- Über das Signal INT3 wird die Adressierung des Baugrupp enr ahm en s BGR durch den zentralen Ein-Ausgabe-Mikropro-zessor EAMP vorgenommen., während die Baugruppen BG 2.. -BGn % • · · - 4 - eines Barmens durch den zugecrdneten dezentralen Mikroprozessor BMP einer speziellen Baugruppe, vorzugsweise der Baugruppe BG 1, angesteuert werden.

Lie aus dem Bin-Ausgabe-Mikrcrrczessor EAMP in einem festen 5 Zeitraster seriell ausgegebenen Signale INTV werden von dem de-* zentralen Mikroprozessor LHP der vorzugsweise ersten Baugruppe BG Λ eines Baugruppenrahaens BGE... aufgenoamen und sternförmig u auf die Interrupteingänge INT der zugeordneten Baugruppen BG 2...BGn längendewertet verteilt.

i - - y Λ* ✓ • · *

Claims (2)

1. Verfahren zur Übertragung von Steuerdaten zwischen einer zentralen Steuereinrichtung und peripheren Punktionseinhei-- ten, insbesondere zur Steuerung eines digitalen Vermittlungs-

5 Systems, dadurch gekennzeichnet, daß einem zentralen Mikroprozessor (ZMP) m Ein-Ausgabebausteine zur seriellen Daten-/' Übertragung (BSD 1...BSD m) zugeordnet sind, wobei die Senderichtung vom zentralen Mikroprozessor (ZMP) zu den dezentralen Mikroprozessoren (DMP) der Baugruppen (BG 1...BG n) 10 der Baugruppenrahmen (BGR 1...BGR m) und die Empfangsrichtung 1 in umgekehrter Weise festgelegt ist, [ daß über die m Ein-Ausgabebausteine zur seriellen Datenübertragung (BSD 1...BSD m) die Daten zu jeweils n Baugruppen (BG 1...BG n) von m peripheren Baugruppenrahmen (BGR 1...BGR m) 15 verteilt werden, indem die Taktsignale (RD, WR) der dezen-• tralen Mikroprozessoren (DMP) der Baugruppen (BG 1...BG n) | eines Baugruppenrahmens (z.B. BGR 1) über je eine unidirek- | tionale Sammelleitung (RD, WR) zu den Takteingängen des ihm j zugeordneten Ein-Ausgabebausteines (z.B. BSD 1) geführt werden v 20 und zum Datenaustausch zwischen dem zentralen Mikroprozessor (ZMP) und den dezentralen Mikroprozessoren (DMP) eines Baugruppenrahmens (z.B. BGR 1) eine bidirektionale Sammel-Daten-; leitung (DB) zwischen den Datenanschlüssen desselben Ein- | Ausgabe-Bausteins zur seriellen Datenübertragung (z.B. BSD 1) ; 25 und den Dateneingängen der zugeordneten dezentralen Mikro prozessoren geschaltet ist, so daß ein Datenaustausch unter I direkter TaktSteuerung der dezentralen Mikroprozessoren möglich ist und t * daß jedem Ein- Ausgabebaustein zur seriellen Datenübertragung | 30 (BSD 1...BSD m) in Senderichtung zum Ausgleich von Laufzeiten f eine bistabile, taktgesteuerte Eippstufe (PP) zugeorinet ist. , # » ‘ 1· - 6 -

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der dezentrale Mikroprozessor (DMP) einer speziellen Baugruppe (z.B. BG 1 ) jedes Baugruppenrahmens (BGR...) als Versorgungsbaustein ausgeführt ist, der zusätzlich zu den Samnel-Daten 5 (DB)-und Taktleitungen (RD,WR) mit einem Ein-Ausgabe-Mikroprozessor (EAMP) der Zentral Steuerung über Steuerleitungen * (INTS, INTV) verbunden ist, die dem Einleiten und Synchroni sieren der vermittlungs- und sicherungstechnischen Datenübertragung und der Unterscheidung von nur Senden oder Senden 10 und Empfangen dienen. * 5. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der dezentrale Mikroprozessor (DMP) der speziellen Baugruppe (z.B. BG 1) jedes Baugruppenrahmens (BGR...) die in einem festen Zeitraster eintreffenden Steuersignale (INTV), die 15 über die eine Steuerleitung (INTV) seriell geführt werden, an die nachfolgenden Baugruppen (BGZ...BG n) sternförmig verteilt. / C.· '