LU85622A1

LU85622A1 - PROCESSOR MONITORING PROCESS

Info

Publication number: LU85622A1
Application number: LU85622A
Authority: LU
Inventors: Christian Gilles; Jean-Pierre Raemakers
Original assignee: Jean Antoine
Priority date: 1984-10-31
Filing date: 1984-10-31
Publication date: 1986-06-17

Description

% - ; p* ! 2 * "Procédé de surveillance de processeurs".% -; p *! 2 * "Processor monitoring process".

La présente invention a pour do jet un procédé de surveillance de processeurs et leurs périphériques se partageant, à partir d'une unité de 5 commande centrale, le même câblage de liaison, en particulier processeurs et périphériques utilisés pour la gestion d'un parc de véhicules, tels que véhicules automobiles.The present invention has for dojet a process for monitoring processors and their peripherals sharing, from a central control unit, the same link cabling, in particular processors and peripherals used for the management of a fleet of vehicles, such as motor vehicles.

Il est connu d'utiliser, pour gérer un 10 parc de véhicules, une multiplicité de processeurs ou périphériques se partageant pour leurs communica tions mutuelles un même câblage de liaison, principalement de type parallèle.It is known to use, to manage a fleet of vehicles, a multiplicity of processors or peripherals sharing for their mutual communications the same link cabling, mainly of parallel type.

Cette façon de procéder présente divers 15 inconvénients,- à savoir, tout d'abord, qu'un défaut apparaissant dans un des appareils connectés peut entraîner soit l'impossibilité de communication, soit des erreurs de communication entre les divers appareils. En cas d'un tel défaut, il est très 20 difficile d'identifier l'appareil responsable, surtout lorsque le câblage de liaison est du type parallèle.This procedure has various drawbacks, namely, first of all, that a fault appearing in one of the connected devices can result either in the impossibility of communication or in communication errors between the various devices. In the event of such a fault, it is very difficult to identify the responsible device, especially when the connection wiring is of the parallel type.

Il est évident, lorsque les appareils sont utilisés pour la gestion centralisée d'un parc 25 de véhicules, que lesdits appareils sont dispersés sur une aire très étendue et sont donc extrêmement _· ** 3 difficiles à contrôler individuellement lors d'un défaut, et ce étant donné le fait qu'en outre ces appareils sont fréquemment écartés du sol pour dégager l'aire susdite.It is obvious, when the devices are used for the centralized management of a fleet of vehicles, that said devices are dispersed over a very large area and are therefore extremely difficult to control individually during a fault, and this given the fact that in addition these devices are frequently removed from the ground to clear the aforementioned area.

5 L'invention a pour but de remédier à ces * inconvénients et de procurer un procédé permettant la surveillance automatique et centralisée des appareils, l'identification automatique du ou des appareils défectueux et leur déconnexion.The object of the invention is to remedy these * drawbacks and to provide a method allowing automatic and centralized monitoring of the devices, automatic identification of the faulty device (s) and their disconnection.

10 A cet effet, suivant l'invention, ledit procédé consiste à scinder le câblage en au moins deux tronçons pour que les processeurs soient répartis en au moins trois niveaux hiérarchisés suivant une structure en arbre, chaque processeur d'un niveau 15 étant connecté à une série de processeurs ou périphé riques de niveau immédiatement inférieur par un tronçon de câblage, ce tronçon et les processeurs et périphériques qui lui sont connectés étant surveillés par ledit processeur du niveau supérieur.To this end, according to the invention, said method consists in dividing the wiring into at least two sections so that the processors are distributed in at least three hierarchical levels according to a tree structure, each processor of a level 15 being connected to a series of processors or peripherals of level immediately lower by a section of cabling, this section and the processors and peripherals which are connected to it being monitored by said processor of the higher level.

20 Suivant une forme de réalisation avanta geuse de l'invention, un processeur d'un niveau interroge tous les processeurs ou périphériques connectés au tronçon de câblage dominé par ledit processeur, en envoyant sur le câblage de liaison 25 en séquence les adresses des processeurs et périphériques du niveau inférieur et en analysant ensuite la réponse éventuelle de ces derniers.According to an advantageous embodiment of the invention, a level processor interrogates all the processors or peripherals connected to the section of cabling dominated by said processor, by sending on the link cabling 25 in sequence the addresses of the processors and lower level devices and then analyzing the possible response of these.

Suivant un mode de réalisation particulièrement avantageux de l'invention, un processeur 30 du niveau précité, après la réception des réponses à l'envoi des adresses, envoie le complément, bit à 4 bit, de l'adresse de chaque processeur ou périphérique à interroger qui répond par le renvoi de ce complément .According to a particularly advantageous embodiment of the invention, a processor 30 of the aforementioned level, after receiving the responses to the sending of the addresses, sends the complement, bit to 4 bit, of the address of each processor or peripheral to ask who answers by returning this supplement.

L'invention a également pour objet un 5 parc de véhicules dont la gestion est surveillée par le procédé susdit.The invention also relates to a fleet of vehicles whose management is monitored by the above method.

D'autres détails et particularités de l'invention ressortiront de la description du dessin annexé au présent mémoire et qui illustre, à titre non 10 limitatif, le procédé précité.Other details and particularities of the invention will emerge from the description of the drawing appended to this specification and which illustrates, without implying any limitation, the aforementioned process.

Le dessin est un schéma bloc montrant des processeurs répartis en trois niveaux hiérarchisés et appliquant le système de surveillance suivant 1'invention.The drawing is a block diagram showing processors divided into three hierarchical levels and applying the monitoring system according to the invention.

15 Le procédé suivant l'invention et illustré - au dessin est destiné à la surveillance de processeurs et périphériques se partageant, à partir d'une unité de commande centrale 1, le même câblage de liaison, filaire ou optique, pour notamment la gestion d'un 20 parc de véhicules, en particulier de véhicules de service public. Pour assurer cette surveillance, en identifiant, à partir de l'unité de commande centrale 1, les appareils et câblages défectueux et en isolant ceux-ci pour permettre la poursuite de l'exploitation, 25 le câblage de liaison est scindé en deux tronçons et les processeurs et périphériques sont répartis en trois niveaux I, II et III, le niveau I correspondant à l'unité de commande centrale 1. Ces trois niveaux sont hiérarchisés suivant une structure en arbre.The method according to the invention and illustrated in the drawing is intended for monitoring processors and peripherals sharing, from a central control unit 1, the same link cabling, wired or optical, for in particular the management of a fleet of vehicles, in particular public service vehicles. To ensure this monitoring, by identifying, from the central control unit 1, the defective apparatuses and cabling and by isolating them to allow the continuation of the operation, the connection cabling is split into two sections and processors and peripherals are divided into three levels I, II and III, level I corresponding to the central control unit 1. These three levels are hierarchical according to a tree structure.

30 chaque processeur d'un niveau est connecté à une série de processeurs ou périphériques du niveau immédiatement ûi 5 inférieur par un tronçon de câblage, le niveau i étant relié au niveau II par un tronçon 2, tandis que chaque processeur 3, 3'___ du niveau II est relié, par un tronçon 4, 4'... aux processeurs ou 5 périphériques 5, 5'... du niveau III auxquels il est • associé.30 each processor of a level is connected to a series of processors or peripherals of the level immediately below 5 by a section of cabling, the level i being connected to level II by a section 2, while each processor 3, 3 '___ level II is connected, by a section 4, 4 '... to the processors or 5 peripherals 5, 5' ... of level III with which it is • associated.

Pour permettre une bonne compréhension de l'invention, on décrira ci-après l'opération de surveillance effectuée par le processeur 3 (processeur maître) du niveau II sur la série de processeurs 5 (processeurs esclaves) associés du niveau III.To allow a good understanding of the invention, the monitoring operation carried out by the processor 3 (master processor) of level II on the series of processors 5 (slave processors) associated with level III will be described below.

Le processeur maître 3 associé aux processeurs 5 par le tronçon de câblage 4 a la tâche d'interroger tous les processeurs esclaves 5 partais géant le tronçon qu'il domine. Pour ce faire, il lance l'adresse du premier processeur esclave 5 qu'il veut interroger. Ce dernier, qui surveille par programme toutes les informations circulant sur le câblage d'adresse, reconnaît sa propre adresse et 20 répond au processeur maître 3 en renvoyant sur le câblage de données sa propre adresse. Le processeur maître 3 peut alors lancer le complément (bit à bit) de l'adresse du processeur qu'il veut interroger. Le processeur esclave doit répondre avec le complément 2^ de son adresse.The master processor 3 associated with the processors 5 by the wiring section 4 has the task of interrogating all the slave processors 5 leaving the section it dominates. To do this, it launches the address of the first slave processor 5 that it wants to interrogate. The latter, which programmatically monitors all the information circulating on the address wiring, recognizes its own address and responds to the master processor 3 by sending back its own address to the data wiring. The master processor 3 can then launch the complement (bit by bit) of the address of the processor that it wants to interrogate. The slave processor must respond with the complement 2 ^ of its address.

Suite à ces opérations, le processeur maître 3 peut déterminer si le câblage de données est correct et dans le cas contraire, préciser quelle ligne de ce câblage est forcée à un niveau logique 3° constant et préciser ce niveau logique constant. En constatant un défaut, le processeur maître 3 met en 6 activité une ligne de sortie reliée à tous les processeurs esclaves 5 du même tronçon 4. Cette ligne de commande des relais ou autres dispositifs de coupure gui déconnectent tous les processeurs esclaves 5 du câblage de données. Il s'agit donc d'une déconnexion purement matérielle, le programme du processeur esclave pouvant être arrêté. Il suffit alors que le processeur maître 3 reconnecte un à un tous les processeurs esclaves 5, grâce à une combinaison d'équi-10 pement et logiciel.Following these operations, the master processor 3 can determine whether the data wiring is correct and, if not, specify which line of this wiring is forced to a constant logic level 3 ° and specify this constant logic level. By noting a fault, the master processor 3 activates 6 an output line connected to all the slave processors 5 of the same section 4. This control line of the relays or other cut-off devices which disconnect all the slave processors 5 from the wiring of data. It is therefore a purely hardware disconnection, the program of the slave processor being able to be stopped. It then suffices for the master processor 3 to reconnect one by one all the slave processors 5, using a combination of equipment and software.

Si le processeur esclave 5 reconnaît son adresse, et que le processeur maître 3 a lancé un ordre de connexion par fil, il se connecte lui-même sur le câblage de données. Le processeur maître 3 15 peut alors constater si cette reconnexion pose ôfes problèmes et le ,cas échéant, redéconnecter le processeur esclave 5 à problèmes. Si la connexion est satisfaisante, le processeur maître 3 passe à la tentative de reconnexion du processeur suivant, opère 20 les essais et ainsi de suite jusqu'au dernier processeur esclave. De cette façon et pour tous les niveaux de processeurs, il y a une identification et déconnexion d'un processeur à problèmes. Ce procédé est applicable au système série de transmission ou à un 25 système mixte parallèle série. On a ainsi la possibilité de conserver l'avantage d'un câblage parallèle, qui est sa très haute vitesse de fonctionnement, tout en éliminant son défaut majeur, à savoir qu'il suffit qu'un processeur ou câblage défectueux impose un état 30 parasite sur une des lignes du câblage pour que tous les transferts entre tous les processeurs soient 7 faussés.If the slave processor 5 recognizes its address, and the master processor 3 has launched a connection order by wire, it connects itself to the data wiring. The master processor 3 15 can then see if this reconnection poses ole problems and, if necessary, redisconnect the slave processor 5 with problems. If the connection is satisfactory, the master processor 3 proceeds to the attempt to reconnect the next processor, performs the tests and so on until the last slave processor. In this way and for all processor levels, there is an identification and disconnection of a problem processor. This method is applicable to the serial transmission system or to a mixed parallel serial system. There is thus the possibility of retaining the advantage of parallel wiring, which is its very high operating speed, while eliminating its major defect, namely that it suffices that a faulty processor or wiring imposes a parasitic state. on one of the wiring lines so that all transfers between all processors are 7 distorted.

Il doit être entendu que l'invention n'est nullement limitée à la forme de réalisation décrite et que bien des modifications peuvent être apportées à 5 cette dernière sans sortir du cadre du présent brevet.It should be understood that the invention is in no way limited to the embodiment described and that many modifications can be made to it without departing from the scope of this patent.

10 15 20 25 3010 15 20 25 30

Claims

1. Method for monitoring processors and their peripherals sharing, from a central control unit, the same connection cabling, in particular processors and peripherals used for the management of a fleet of vehicles, such as motor vehicles , said method being characterized in that it consists in splitting the wiring into at least two sections so that the processors are distributed in at least three hierarchical levels according to a tree structure, each processor of a level being connected to a series processors or peripherals of level immediately lower by a section of cabling, this section and the processors and peripheries-15 connected to it being monitored by said processor of the higher level.

2. Method according to claim 1, characterized in that a level processor interrogates all the processors or peripherals connected to the cable section dominated by said processor, by sending the addresses of the processors in sequence and devices of the lower level and then analyzing the possible response of these. .25

3. Method according to claim 2, characterized in that the processor of the aforementioned level, after receiving the responses to the sending of the addresses, sends the complement, bit by bit, of the address of each processor or peripheral to be interrogated which replies with 30 the return of this supplement.

4. Method according to either of Λ * ι * claims 2 and 3, characterized in that the processor of said level considered, after finding an absence of response or an incorrect response, activates a output line 5 connected to all processors and peripherals - associated with the monitored link wiring section and which controls means for disconnecting said processors and peripherals.

5. Method according to claim 4, characterized in that, after said disconnection, the processor of said aforementioned level transmits on the output line a reconnection order which will be executed successively by each processor and peripheral of the immediately lower level identifying its address on the link wiring, in the absence of a satisfactory response corresponding to this address, the processor sending the address ordering the reconnection of the defective processor, then continuing the successive interrogations. 20.

6. Method according to any one of claims 1 to 5, characterized in that a parallel type connection wiring is used.

7. Method according to any one of claims 1 to 5, characterized in that a serial type connection wiring is used.

8. Method according to any one of claims 1 to 5, characterized in that you use a connection wiring of the parallel-series type.

9. Method as described above or shown in the accompanying drawing. ta ΐ, ta '· - ίο

10. Fleet of vehicles whose management is monitored by the method according to any one of claims 1 to 9. 5 lo Drawings: ......... A ....... boards .... ..pages of which ..A ........ cover page ...... there description pages ...... b claim pages ...... st ..... .descriptive summary Luxembourg, 3 1 OCT. 1984 The representative: 20; ^ 25 30