MX2013013777A - Metodo de codificacion de imagenes, aparato de codificacion de imagenes, metodo de decodificacion de imagenes y aparato de decodificacion de imagenes. - Google Patents

Metodo de codificacion de imagenes, aparato de codificacion de imagenes, metodo de decodificacion de imagenes y aparato de decodificacion de imagenes.

Info

Publication number
MX2013013777A
MX2013013777A MX2013013777A MX2013013777A MX2013013777A MX 2013013777 A MX2013013777 A MX 2013013777A MX 2013013777 A MX2013013777 A MX 2013013777A MX 2013013777 A MX2013013777 A MX 2013013777A MX 2013013777 A MX2013013777 A MX 2013013777A
Authority
MX
Mexico
Prior art keywords
signal
decoding
binary
last
coding
Prior art date
Application number
MX2013013777A
Other languages
English (en)
Inventor
Toshiyasu Sugio
Takahiro Nishi
Youji Shibahara
Hisao Sasai
Kyoko Tanikawa
Toru Matsunobu
Kengo Terada
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=48289424&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=MX2013013777(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Panasonic Corp filed Critical Panasonic Corp
Publication of MX2013013777A publication Critical patent/MX2013013777A/es

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/13—Adaptive entropy coding, e.g. adaptive variable length coding [AVLC] or context adaptive binary arithmetic coding [CABAC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/12—Selection from among a plurality of transforms or standards, e.g. selection between discrete cosine transform [DCT] and sub-band transform or selection between H.263 and H.264
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/46—Embedding additional information in the video signal during the compression process
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)

Abstract

Un método de codificación de imágenes que incluye: binarizar (S401) información de la última posición para generar (i) una señal binaria la cual incluye una primera señal que tiene una longitud más pequeña que o igual a una longitud máxima predeterminada y no incluye una segunda señal o (ii) una señal binaria la cual incluye la primera señal que tiene la longitud máxima predeterminada y la segunda señal; una primera codificación (S402) para codificar aritméticamente cada uno de los símbolos binarios incluidos en la primera señal utilizando un contexto conmutado entre una pluralidad de contextos de acuerdo con una posición de bit del símbolo binario; y una segunda codificación (S404) para codificar aritméticamente la segunda señal utilizando una probabilidad fija cuando la señal binaria incluye la segunda señal, en donde en la primera codificación, un símbolo binario en una última posición de bit de la primera señal se codifica aritméticamente utilizando un contexto exclusivo para la última posición de bit, cuando la primera señal tiene la longitud máxima predeterminada.

Description

METODO DE CODIFICACION DE IMAGENES, APARATO DE CODIFICACION DE IMAGENES, METODO DE DECODIFICACION DE IMAGENES Y APARATO DE DECODIFICACION DE IMAGENES CAMPO DE LA INVENCION La presente invención se refiere a una técnica de codificación de imágenes y una técnica de decodificación de imágenes para la codificación aritmética o la decodificación aritmética.
ANTECEDENTES DE LA INVENCION Las aplicaciones para servicios de provisión por vía de la Internet (por ejemplo, video-conferencia, difusión de video digital y servicios de Video a Petición que incluyen transmisión ininterrumpida de contenido de video) están incrementándose. Estas aplicaciones dependen de la transmisión de datos de video. Cuando las aplicaciones transmiten datos de video, la mayoría de los datos de video son transmitidos por vía de una ruta de transmisión convencional que tiene una anchura de banda limitada. Adicionalmente , cuando las aplicaciones graban datos de video, la mayoría de los datos de video son grabados en un medio de grabación convencional que tiene una capacidad limitada. Para transmitir datos de video por vía de la ruta de transmisión convencional o para grabar datos de video en el medio de grabación convencional, es indispensable comprimir o RSF : 244882 reducir la cantidad de datos de los datos de video.
En vista de esto, se han desarrollado muchos estándares de codificación de video para comprimir datos de video. Estos estándares de codificación de video son, por ejemplo, estándares de ITU-T representados como H.26x y estándares ISO/IEC representados como MPEG-x. Actualmente, el último y más avanzado estándar de codificación de video es el estándar representado como H.264/MPEG-4 AVC (véase la Literatura no de Patente (NPL, por sus siglas en inglés) 1 y la Literatura no de Patente (NPL) 2) .
El planteamiento de codificación que es la base de la mayoría de estos estándares de codificación de video se basa en la codificación de predicción que incluye los siguientes pasos principales de (a) a (d) : (a) Dividir cada trama de video en bloques cada uno que tiene pixeles para comprimir datos de la trama de video en una base de bloque por bloque, (b) Predecir cada bloque con base en datos de video codificados previamente para identificar una redundancia temporal y espacial, (c) Sustraer los datos predichos de los datos de video para eliminar la redundancia identificada. (d) Comprimir los datos restantes (bloques residuales) por medio de una transformada de Fourier, cuantificación y codificación entrópica.
En lo que respecta al paso (a) , el estándar de codificación de video actual proporciona diferentes modos de predicción dependiendo de un macrobloque que es predicho. De acuerdo con la mayoría de los estándares de codificación de video, la estimación de movimiento y la compensación de movimiento se utilizan para predecir datos de video con base en una trama codificada y decodificada previamente (predicción ínter- tramas) . Alternativamente, los datos de bloque se pueden extrapolar de un bloque adyacente de la misma trama (predicción intra-tramas) .
En el paso (d) , los coeficientes cuantificados que están incluidos en un bloque actual que se codifica son escaneados en un orden predeterminado (orden de escaneo) . Luego, la información (SignificantFlag) que indica si los coeficientes escaneados son coeficientes cero o coeficientes que no son cero (por ejemplo, información binaria (símbolo) que indica un coeficiente que no es cero como 1 y un coeficiente cero como 0) se codifica.
Adicionalmente , la información que indica la posición del último coeficiente que no es cero en el orden de escaneo (información de última posición) es binarizada, codificada por medio de la codificación aritmética binaria adaptable al contexto y decodificada por medio de la decodificación aritmética binaria adaptable al contexto.
Lista de Referencias .
Literatura no de Patente [NPL 1] ITU-T Recommendation H.264 "Advanced video coding for generic audiovisual services" , Marzo de 2010.
[NPL 2] JCT-VC " D4 : Working Draft 4 of High-Efficiency Video Coding", JCTVC-F803, Julio de 2011.
Breve Descripción de la Invención Problema Técnico Sin embargo, con la técnica convencional, la conmutación apropiada entre contextos es difícil en la codificación aritmética binaria adaptable al contexto y la decodificación aritmética binaria adaptable al contexto de la información de la última posición. Por ejemplo, cuando se utiliza el mismo contexto para símbolos binarios que son significativamente diferentes en probabilidad de ocurrencia de símbolos, la exactitud de predicción de la probabilidad de ocurrencia de símbolos disminuye y de esta manera la eficiencia de codificación también disminuye.
En vista de esto, una modalidad no limitante y ejemplar proporciona un método de codificación de imágenes y un método de decodificación de imágenes para codificar aritméticamente y decodificar aritméticamente la información de la última posición utilizando un contexto el cual es conmutado apropiadamente entre una pluralidad de contextos. Solución al problema Un método de codificación de imágenes de acuerdo con un aspecto de la presente invención es un método de codificación de imágenes para codificar la información de la última posición que indica una posición de un último coeficiente que no es cero en un orden predeterminado en un bloque actual que es codificado, el método de codificación de imágenes incluye: binarizar la información de la última posición para generar (i) una señal binaria la cual incluye una primera señal que tiene una longitud más pequeña que o igual a una longitud máxima predeterminada y no incluye una segunda señal o (ii) una señal binaria la cual incluye la primera señal que tiene la longitud máxima predeterminada y la segunda señal; una primera codificación para codificar aritméticamente cada uno de los símbolos binarios incluidos en la primera señal utilizando un contexto conmutado entre una pluralidad de contextos de acuerdo con una posición de bit del símbolo binario; y una segunda codificación para codificar aritméticamente la segunda señal utilizando una probabilidad fija cuando la señal binaria incluye la segunda señal, en donde en la primera codificación, un símbolo binario en una última posición de bit de la primera señal se codifica aritméticamente utilizando un contexto exclusivo para la última posición de bit, cuando la primera señal tiene la longitud máxima predeterminada.
Se debe observar que este aspecto general se puede implementar utilizando un sistema, un aparato, un circuito integrado, un programa de computadora o un medio de grabación legible por computadora tal como un CD-ROM o cualquier combinación de sistemas, aparatos, circuitos integrados, programas de computadora o medios de grabación legibles por computadora.
Efectos Ventajosos de la Invención Con el método de codificación de imágenes de acuerdo con un aspecto de la presente invención, es posible codificar aritméticamente la información de la última posición utilizando un contexto el cual es conmutado apropiadamente entre una pluralidad de contextos.
BREVE DESCRIPCION DE LAS FIGURAS La FIGURA 1 es un diagrama de bloques que muestra un ejemplo de una configuración de un aparato de decodificación de imágenes de acuerdo con el conocimiento fundamental .
La FIGURA 2 es un diagrama de flujo que muestra un ejemplo de un método de decodificación de imágenes de acuerdo con el conocimiento fundamental .
La FIGURA 3A es un diagrama que muestra un ejemplo de señales binarias de información de la última posición cuando el tamaño de bloque es 4x4.
La FIGURA 3B es un diagrama que muestra un ejemplo de señales binarias de información de la última posición cuando el tamaño de bloque es 8x8.
La FIGURA 3C es un diagrama que muestra un ejemplo de señales binarias de información de la última posición cuando el tamaño de bloque es 16x16.
La FIGURA 3D es un diagrama que muestra un ejemplo de señales binarias de información de la última posición cuando el tamaño de bloque es 32x32.
La FIGURA 4 es un diagrama de flujo que muestra la decodificación aritmética binaria adaptable al contexto.
La FIGURA 5 es un diagrama de flujo que muestra una decodificación de derivación.
La FIGURA 6 es un diagrama de flujo que muestra una normalización .
La FIGURA 7 es un diagrama de bloques que muestra una configuración funcional de un aparato de decodificación de imágenes de acuerdo con la Modalidad 1.
La FIGURA 8A es un diagrama de flujo que muestra un ejemplo de operaciones de procesamiento de un aparato de decodificación de imágenes de acuerdo con la Modalidad 1.
La FIGURA 8B es un diagrama de flujo que muestra otro ejemplo de operaciones de procesamiento de un aparato de decodificación de imágenes de acuerdo con la Modalidad 1.
La, FIGURA 9A es un diagrama de flujo que muestra un ejemplo de operaciones de procesamiento de una segunda unidad de decodificación de acuerdo con la Modalidad 1.
La FIGURA 9B es un diagrama que muestra un ejemplo de uña relación entre el tamaño de bloque y la longitud máxima de una parte de prefijo de acuerdo con la Modalidad 1.
La FIGURA 9C es un diagrama de flujo que muestra otro ejemplo de una relación entre el tamaño de bloque y la longitud máxima de una parte de prefijo de acuerdo con la Modalidad 1.
La FIGURA 9D es un diagrama que muestra un ejemplo de una relación entre el tamaño de bloque y el parámetro de Rice de acuerdo con la Modalidad 1.
La FIGURA 9E es un diagrama que muestra otro ejemplo de una relación entre el tamaño de bloque y el parámetro de Rice de acuerdo con la Modalidad 1.
La FIGURA 10A es un diagrama de flujo que muestra un ejemplo de un método para determinar un valor de RP y una longitud máxima de una parte de prefijo.
La FIGURA 10B es un diagrama de flujo que muestra otro ejemplo de un método para determinar un valor de RP y una longitud máxima de una parte de prefijo.
La FIGURA 10C es un diagrama de flujo que muestra otro ejemplo de un método para determinar un valor de RP y una longitud máxima de una parte de prefijo.
La FIGURA 10D es un diagrama de flujo que muestra otro ejemplo de un método para determinar un valor de RP y una longitud máxima de una parte de prefijo.
La FIGURA 11A es un diagrama para describir una relación entre posiciones de bits y contextos de acuerdo con la Modalidad 1.
La FIGURA 11B es un diagrama para describir una relación entre posiciones de bits y contextos de acuerdo con un ejemplo comparable.
La FIGURA 12 es un diagrama de bloques que muestra un ejemplo de una configuración de un aparato de decodificación de imágenes de acuerdo con una variación de la Modalidad 1.
La FIGURA 13 es un diagrama de bloques que muestra una configuración funcional de un aparato de codificación de imágenes de acuerdo con la Modalidad 2.
La FIGURA 14A es un diagrama de flujo que muestra un ejemplo de operaciones de procesamiento de un aparato de codificación de imágenes de acuerdo con la Modalidad 2.
La FIGURA 14B es un diagrama de flujo que muestra otro ejemplo de operaciones de procesamiento de un aparato de codificación de imágenes de acuerdo con la Modalidad 2.
La FIGURA 15 es un diagrama que muestra un ejemplo de señales binarias de información de la última posición cuando el tamaño de bloque es 16x16.
La FIGURA 16 es un diagrama de · bloques que muestra un ejemplo de una configuración de un aparato de codificación de imágenes de acuerdo con la Modalidad 2.
La FIGURA 17 muestra una configuración completa de un sistema de provisión de contenido para implementar servicios de distribución de contenido.
~ La FIGURA 18 muestra una configuración completa de un sistema de difusión digital.
La FIGURA 19 muestra un diagrama de bloques que ilustra un ejemplo de una configuración de una televisión.
La FIGURA 20 muestra un diagrama de bloques que ilustra un ejemplo de una configuración de una unidad de reproducción/grabación de información que lee y escribe información de y en un medio de grabación que es un disco óptico.
La FIGURA 21 muestra un ejemplo de una configuración de un medio de grabación que es un disco óptico .
La FIGURA 22A muestra un ejemplo de un teléfono celular.
La FIGURA 22B es un diagrama de bloques que muestra un ejemplo de una configuración de un teléfono celular.
La FIGURA 23 ilustra una estructura de datos multiplexados .
La FIGURA 24 muestra esquemáticamente como cada corriente es multiplexada en datos multiplexados .
La FIGURA 25 muestra con mayor detalle como una corriente de video se almacena en una corriente de paquetes PES.
La FIGURA 26 muestra una estructura de paquetes TS y paquetes fuente en los datos multiplexados.
La FIGURA 27 muestra una estructura de datos de una PMT. La FIGURA 28 muestra una estructura interna de información de datos multiplexados.
La FIGURA 29 muestra una estructura interna de información de atributos de corriente.
La FIGURA 30 muestra pasos para identificar datos de video.
La FIGURA 31 muestra un ejemplo de una configuración de un circuito integrado para implementar el método de codificación de imágenes en movimiento y el método de decodificación de imágenes en movimiento de acuerdo con cada una de las modalidades.
La FIGURA 32 muestra una configuración para conmutar entre frecuencias impulsoras.
La FIGURA 33 muestra pasos para identificar datos de video y conmutar entre frecuencias impulsoras.
La FIGURA 34 muestra un ejemplo de una tabla de consulta en la cual los estándares de datos de video se asocian con las frecuencias impulsoras.
La FIGURA 35A es un diagrama que muestra un ejemplo de una configuración para compartir un módulo de una unidad de procesamiento de señales.
La FIGURA 35B es un diagrama que muestra otro ejemplo de una configuración para compartir un módulo de la unidad de procesamiento de señales.
DESCRIPCION DETALLADA DE LA INVENCION (Conocimiento Fundamental que Forma la Base de la Presente Invención) Los inventores han descubierto el siguiente tema con respecto a la codificación aritmética y la decodificación aritmética de la información de la última posición descrita en la sección de "Antecedentes de la Invención" .
Se debe observar que en la siguiente descripción, la información de la última posición indica una posición horizontal y una posición vertical del último coeficiente que no es cero en un orden predeterminado en un bloque actual. En este documento, la información de la última posición incluye un componente horizontal (referido en lo sucesivo como el "componente X") y un componente vertical (referido en lo sucesivo como el "componente Y") . El componente X indica una posición horizontal en el bloque actual. El componente Y indica una posición vertical en el bloque actual.
La FIGURA 1 es un diagrama de bloques que muestra un ejemplo de una configuración de un aparato de decodificación de imágenes 1000 de acuerdo con el conocimiento fundamental. La FIGURA 2 es un diagrama de flujo que muestra un ejemplo de un método de codificación de imágenes de acuerdo con el conocimiento fundamental. Como se muestra en la FIGURA 1, el aparato de decodificación de imágenes 1000 incluye una primera unidad de decodificación 1001, una segunda unidad de decodificación 1002, una unidad de control de decodificación 1003 y una unidad de reconstrucción 1004.
El aparato de decodificación de imágenes 1000 obtiene una corriente de bits BS la cual incluye la información de la última posición. Luego, el aparato de decodificación de imágenes 1000 introduce la corriente de bits BS a la primera unidad de decodificación 1001, la segunda unidad de decodificación 1002 y la unidad de control de decodificación 1003.
La unidad de control de decodificación 1003 gestiona si cada señal en la corriente de bits BS obtenida es el componente X o el componente Y de la información de la última posición.
La primera unidad de decodificación 1001 decodifica aritméticamente una parte de prefijo del componente X de la información de la última posición incluida en la corriente de bits BS (S1001) . Más específicamente, la primera unidad de decodificación 1001 decodifica ari méticamente la parte de prefijo del componente X por medio de la decodificación aritmética binaria adaptable al contexto. En este documento, la parte de prefijo es una parte de la señal binaria del componente X o el componente Y, la cual se codifica por medio de la codificación aritmética binaria adaptable al contexto.
Después, la primera unidad de decodificación 1001 determina si la señal binaria del componente X incluye o no una parte de sufijo (S1002) . La parte de sufijo es una parte de la señal binaria del componente X ó el componente Y, la cual se codifica por medio de la codificación de derivación.
La parte de prefijo y la parte de sufijo se determinan de acuerdo con cada valor (también referido en lo sucesivo como el "último valor") del componente X y el componente Y como se muestra en la FIGURA 3A a la FIGURA 3D, por ejemplo. De esta manera, con un método predeterminado, la primera unidad de decodificación 1001 puede determinar si la señal binaria del componente X incluye o no la parte de sufijo.
Más específicamente, cuando el tamaño de un bloque de transformación (referido en lo sucesivo como el "tamaño de transformación") es 4x4, por ejemplo, la señal binaria del componente X incluye la parte de prefijo únicamente y no incluye la parte de sufijo independientemente del último valor como se muestra en la FIGURA 3A. De esta manera, la primera unidad de decodificación 1001 determina que la señal binaria del componente X no incluye la parte de sufijo cuando el tamaño de un bloque que es decodificado es 4x4.
En el caso donde el tamaño de transformación es 8x8, por ejemplo, la primera unidad de decodificación 1001 determina que la señal binaria decodificada del componente X no incluye la parte de sufijo cuando cualquiera de los valores de símbolos binarios hasta el valor de símbolo binario del 4o bit de la señal binaria del componente X es "1" como se muestra en la FIGURA 3B. Por otra parte, la primera unidad de' decodificación 1001 determina que la señal binaria decodificada del componente X incluye una parte de sufijo que tiene una longitud fija de 2 bits cuando los valores de símbolos binarios hasta el valor de símbolo binario del 4o bit de la señal binaria del componente X son todos "0" .
En el caso donde el tamaño de transformación es 16x16, por ejemplo, la primera unidad de decodificación 1001 determina que la señal binaria decodificada del componente X no incluye la parte de sufijo cuando cualquiera de los valores de símbolos binarios hasta el valor de símbolo binario del 8o bit de la señal binaria del componente X es "1" como se muestra en la FIGURA 3C. Por otra parte, la primera unidad de decodificación 1001 determina que la señal binaria decodificada del componente X incluye una parte de sufijo que tiene una longitud fija de 3 bits cuando los valores de símbolos binarios hasta el valor de símbolo binario del 8o bit de la señal binaria del componente X son todos "0".
En el caso donde el tamaño de transformación es 32x32, por ejemplo, la primera unidad de decodificación 1001 determina que la señal binaria decodificada del componente X no incluye la parte de sufijo cuando ninguno de los valores de símbolos binarios hasta el valor de símbolo binario del 16° bit de la señal binaria del componente X es "1" como se ¦ muestra en la FIGURA 3D. Por otra parte, la primera unidad de decodificación 1001 determina que la señal binaria decodificada del componente X incluye una parte de sufijo que tiene una longitud fija de 4 bits cuando los valores de símbolos binarios hasta el valor de símbolo binario del 16° bit de la señal binaria del componente X son todos "0" .
En este documento, cuando la señal binaria del componente X incluye la parte de sufijo (Si en S1002) , la segunda unidad de decodificación 1002 decodifica aritméticamente la parte de sufijo que tiene una longitud de bits fija predeterminada (S1003). Más específicamente, la segunda unidad de decodificación 1002 decodifica la parte de sufijo del componente X por medio de la decodificación de derivación. Por otra parte, cuando la señal binaria del componente X no incluye la parte de sufijo (No en S1002) , el proceso de decodificación para la parte de sufijo se omite.
La unidad de reconstrucción 1004 reconstruye el componente X de la información de la última posición utilizando la parte de prefijo y la parte de sufijo las cuales han sido decodificadas (S1004) . Más específicamente, cuando la señal binaria del componente X incluye la parte de sufijo, la unidad de reconstrucción 1004 reconstruye el componente X al desbinarizar la señal binaria que incluye la parte de prefijo y la parte de sufijo decodificadas . Por otra parte, cuando la señal binaria del componente X no incluye la parte de sufijo, la unidad de reconstrucción 1004 reconstruye el componénte X al desbinarizar la señal binaria que incluye la parte de prefijo decodificada .
Después, la primera unidad de decodificación 1001 decodifica aritméticamente la parte de prefijo del componente Y de la información de la última posición como en el Paso S1001 (S1005) . Después de eso, la primera unidad de decodificación 1001 determina si la señal binaria del componente Y incluye o no la parte de sufijo como en el Paso S1002 (S1006) .
En este documento, cuando la señal binaria del componente Y incluye la parte de sufijo (Si en S006) , la segunda unidad de decodificación 1002 decodifica aritméticamente la parte de sufijo que tiene una longitud fija predeterminada como en el Paso S1003 (S1007) . Por otra parte, cuando la señal binaria del componente Y no incluye la parte de sufijo (No en S1006), el proceso de decodificación para la parte de sufijo se omite.
Finalmente, la unidad de reconstrucción 1004 reconstruye el componente Y de la información de la última posición como en el Paso S1004 (S1008) . Más específicamente, cuando la señal binaria del componente Y incluye la parte de sufijo, la unidad de reconstrucción 1004 reconstruye el componente Y al desbinarizar la señal binaria que incluye la parte de prefijo y la parte de sufijo decodificadas . Por otra parte, cuando la señal binaria del componente Y no incluye la parte de sufijo, la unidad de reconstrucción 1004 reconstruye el componente Y al desbinarizar la señal binaria que incluye la parte de prefijo decodificada .
Esta es la manera en la cual el componente X y el componente Y incluidos en la información de la última posición se reconstruyen.
Después, la codificación de longitud variable y la decodificación de longitud variable se describirán. El H.264 emplea la codificación aritmética binaria adaptable al contexto (CABAC, por sus siglas en inglés) como uno de los métodos de codificación de longitud variable. La parte de prefijo se codifica por medio de CABAC. En contraste, la parte de sufijo se codifica por medio de la codificación de derivación, la cual es una codificación aritmética en la cual se utiliza una probabilidad fija (por ejemplo, "0.5") . En lo sucesivo, la decodificación aritmética binaria adaptable al contexto y la decodificación de derivación se describirán utilizando de la FIGURA 4 a la FIGURA 6.
La FIGURA 4 es un diagrama de flujo que muestra una decodificación aritmética binaria adaptable al contexto. Se debe observar que la FIGURA 4 ha sido extraída de la NPL 1. A menos que se especifique de otra manera, la descripción de la FIGURA 4 es como se proporciona en la NPL 1.
Con la decodificación aritmética, primero, el contexto (ctxldx) se introduce el cual se determina con base en el tipo de señal de una señal actual que es decodificada .
Después, el siguiente proceso -se realiza en el Paso S2001.
En primer lugar, qCodIRangeldx se calcula a partir de un primer parámetro codIRange que indica un estado actual de la decodificación aritmética. Adicionalmente , pStateldx se obtiene el cual es un valor de estado que corresponde a ctxldx. Luego, codIRangeLPS que corresponde a los dos valores (qCodlRangeldx y pStateldx) se obtiene por referencia a una tabla (rangeTableLPS) .
Se debe observar que codIRangeLPS indica un estado de la decodificación aritmética cuando LPS ha ocurrido en un estado de decodificación aritmética indicado por el primer parámetro codIRange . LPS especifica uno de los símbolos "0" y "1" el cual tiene una probabilidad más baja de ocurrencia.
Adicionalmente, un valor obtenido al sustraer el codIRangeLPS mencionado anteriormente del codIRange actual se establece para codIRange.
Después, en el Paso S2002, se hace una comparación entre codIRange y un segundo parámetro codlOffset el cual indica un estado de la decodificación aritmética.
En este documento, cuando codlOffset es mayor que o igual a codIRange (Si en S2002), el siguiente proceso se realiza en el Paso S2003.
En primer lugar, se determina que LPS ha ocurrido y un valor diferente de valMPS ("0" cuando valMPS = 1, y "1" cuando valMPS = 0) se establece para binVal que es un valor de salida de decodificación. valMPS indica un valor específico de MPS ("0" o "1"). MPS especifica uno de los valores de símbolos binarios "0" y "1" el cual tiene una probabilidad más alta de ocurrencia.
Adicionalmente , un valor obtenido al sustraer codIRange del codlOffset actual se establece para el segundo parámetro codlOffset que indica un estado de la decodificación aritmética. Adicionalmente, el valor de codIRangeLPS el cual ha sido establecido en el Paso S2001 se establece para el primer parámetro codIRange que indica un estado de la decodificación aritmética.
Después, en el Paso S2005, se determina si el valor de pStateldx es o no "0".
En este documento, cuando el valor de pStateldx es "0" (Si en S2005) , significa que la probabilidad de LPS es mayor que la probabilidad de MPS . De esta manera, el valor de valMPS se conmuta (es decir, "0" se establece cuando valMPS = 1, y "1" se establece cuando valMPS = 0) (Paso S2006) . Por otra parte, cuando el valor de pStateldx no es "0" (No en S2005) , el valor de pStateldx se actualiza con base en una tabla de transformación transIdxLPS que es referida cuando ocurre LPS (Paso S2007) .
Adicionalmente, cuando codlOffset es más pequeño que codIRange (No en S2002) , se determina que MPS ha ocurrido. De esta manera, valMPS se establece para binVal que es un valor de salida de decodificación y el valor de pStateldx se actualiza con base de una tabla de transformación transIdxMPS que es referida cuando ocurre MPS (Paso S2004) . 1 Finalmente, la normalización (RenormD) se realiza (Paso S2008) y la decodificación aritmética termina.
Como se mostrara anteriormente, con la decodificación aritmética binaria adaptable al contexto, múltiples probabilidades de ocurrencia de símbolos, las cuales son probabilidades de ocurrencia de símbolos binarios, se mantienen en asociación con índices de contexto. Los contextos se conmutan de acuerdo con una condición (por ejemplo, un valor de un bloque adyacente) , y de esta manera, es necesario mantener el orden de procesamiento.
La FIGURA 5 es un diagrama de flujo que muestra una decodificación de derivación. Se debe observar que la FIGURA 5 ha sido extraída de NPL 1. A menos que se especifique de otra manera, la descripción de la FIGURA 5 es como se proporciona en la NPL 1.
En primer lugar, el segundo parámetro codlOffset que indica un estado de ocurrencia de la decodificación aritmética se desplaza a la izquierda (se duplica) . Adicionalmente , un bit se lee de la corriente de bits y cuando el bit leído es "1", se agrega 1 a codlOffset (Paso S3001) .
Después, cuando codlOffset es mayor que o igual al primer parámetro codIRange que indica un estado de la decodificación aritmética (Si en S3002) , "1" se establece para binVal que es un valor de salida de decodificación y un valor obtenido al sustraer codIRange del codlOffset actual se establece para codlOffset (Paso S3003) . Por otra parte, cuando codlOffset es más pequeño que el primer parámetro codIRange que indica un estado de la decodificación aritmética (No en S3002) , "0" se establece para binVal que es un valor de salida de decodificación (Paso S3004) .
La FIGURA 6 es un diagrama de flujo para describir con detalle la normalización (RenormD) mostrada en el Paso S2008 de la FIGURA 4. La FIGURA 6 ha sido extraída de la NPL 1. A menos que se especifique de otra manera, la descripción de la FIGURA 6 es como se proporciona en la NPL 1.
Cuando el primer parámetro codIRange que indica un estado de la decodificación aritmética se ha vuelto m s pequeño que 0x100 (en base 16: 256 (en base 10)) (Si en S4001) , codIRange se desplaza a la izquierda (se duplica) . Adicionalmente , el segundo parámetro codlOffset que indica un estado de la decodificación aritmética se desplaza a la izquierda (se duplica) . Por otra parte, un bit se lee de la corriente de bits y cuando el bit leído es "1", se agrega 1 a codlOffset (Paso S4002) .
Cuando codIRange alcanza eventualmente 256 o más por medio de este proceso en el Paso S4002 (No en S4001) , la normalización termina.
Esta es la manera en la cual se realiza la decodificación aritmética.
Sin embargo, la conmutación apropiada entre contextos (modelos de contexto) es difícil cuando se codifica o decodifica la parte de prefijo por medio de la codificación aritmética binaria adaptable al contexto o la decodificación aritmética binaria adaptable al contexto. Por ejemplo, en la codificación aritmética y la decodificación aritmética de la parte de prefijo, los contextos son conmutados de acuerdo con la posición de bit en la señal binaria. En este momento, si un contexto es común para una pluralidad de posiciones de bits para reducir la capacidad requerida de la memoria y para reducir al acceso a la memoria, un contexto idéntico se utiliza en algunos casos para posiciones de bits que son significativamente diferentes en probabilidad de ocurrencia de símbolos. En este caso, la exactitud de predicción de la probabilidad de ocurrencia de símbolos disminuye y de esta manera la eficiencia de codificación también disminuye.
En vista de lo anterior, un método de codificación de imágenes de acuerdo con un aspecto de la presente invención es un método de codificación de imágenes para codificar la información de la última posición que indica una posición de un último coeficiente que no es cero en un orden predeterminado en un bloque actual que es codificado, el método de codificación de imágenes incluye: binarizar la información de la última posición para generar (i) una señal binaria la cual incluye una primera señal que tiene una longitud más pequeña que o igual a una longitud máxima predeterminada y no incluye una segunda señal o (ii) una señal binaria la cual incluye la primera señal que tiene la longitud máxima predeterminada y la segunda señal; una primera codificación para codificar aritméticamente cada uno de los símbolos binarios incluidos en la primera señal utilizando un contexto conmutado entre una pluralidad de contextos de acuerdo con una posición de bit del símbolo binario; y una segunda codificación para codificar aritméticamente la segunda señal utilizando una probabilidad fija cuando la señal binaria incluye la segunda señal, en donde en la primera codificación, un símbolo binario en una última posición de bit de la primera señal se codifica aritméticamente utilizando un contexto exclusivo para la última posición de bit, cuando la primera señal tiene la longitud máxima predeterminada.
El símbolo binario en la última posición de bit de la primera señal indica si la señal binaria incluye o no la segunda señal. Esto significa que el símbolo binario en la última posición de bit de la primera señal tiene una gran influencia sobre la eficiencia de codificación. De esta manera, el símbolo binario en la última posición de bit de la primera señal tiene una característica en la ocurrencia de símbolos diferente de aquella de los símbolos binarios en las otras posiciones de bits. En vista de esto, es posible incrementar la eficiencia de codificación al codificar aritméticamente el símbolo binario en la última posición de bit de la primera señal utilizando el contexto exclusivo para la última posición de bit.
Por ejemplo, en la primera codificación, cada uno de los símbolos binarios en dos o más posiciones de bits diferentes de la última posición de bit de la primera señal se puede codificar aritméticamente utilizando un contexto común para dos o más de las posiciones de bits.
Con esto, cada uno de los símbolos binarios en dos o más posiciones de bits diferentes de la última posición de bit de la primera señal se puede codificar aritméticamente utilizando un contexto común para dos o más de las posiciones de bits. Esto reduce el número de contextos en comparación con el caso del uso de un contexto diferente para cada posición de bit y de esta manera la capacidad requerida de la memoria se puede reducir.
Por ejemplo, la binarización puede incluir la variación de la longitud máxima predeterminada de acuerdo con un tamaño del bloque actual.
Con esto, la longitud máxima de la primera señal se puede variar de · acuerdo con el tamaño del bloque actual que es codificado. Esto hace posible establecer apropiadamente la longitud máxima de la primera señal, incrementado de ese modo la eficiencia de codificación.
Por ejemplo, el método de codificación de imágenes puede incluir además: conmutar un proceso de codificación a ya sea un primer proceso de codificación compatible con un primer estándar o un segundo proceso de codificación compatible con un segundo estándar; y agregar, a una corriente de bits, información de identificación que indica ya sea el primer estándar o el segundo estándar con el cual es compatible el proceso de codificación conmutado, en donde cuando el proceso de codificación es conmutado al primer proceso de codificación, la binarización, la primera codificación y la segunda codificación se pueden realizar como el primer proceso de codificación.
Esto hace posible conmutar entre el primer proceso de codificación compatible con el primer estándar y el segundo proceso de codificación compatible con el segundo estándar .
Por otra parte, un método de decodificación de imágenes de acuerdo con un aspecto de la presente invención es un método de decodificación de imágenes para decodificar información de la última posición que indica una posición de un último coeficiente que no es cero en un orden •predeterminado en un bloque actual que es decodificado, el- método de decodificación de imágenes incluye: una primera decodificación para decodificar aritméticamente cada uno de los símbolos binarios incluidos en una primera señal utilizando un contexto conmutado entre una pluralidad de contextos de acuerdo con una posición de bit del símbolo binario, la primera señal está incluida en una señal binaria de la información de la última posición y tiene una longitud más pequeña que o igual a una longitud máxima predeterminada; y una segunda decodificación para, cuando la señal binaria de la información de la última posición incluye una segunda señal, decodificar aritméticamente la segunda señal utilizando una probabilidad fija, en donde en la primera decodificación, un símbolo binario en una última posición de bit de la primera señal se decodifica aritméticamente utilizando un contexto exclusivo para la última posición de bit, cuando la primera señal tiene la longitud máxima predeterminada .
El símbolo binario en la última posición de bit de la primera señal indica si la señal binaria incluye o no la segunda señal. Esto significa que el símbolo binario en la última posición de bit de la primera señal tiene una gran influencia sobre la eficiencia de codi icación. De esta manera, el símbolo binario en la última posición de bit de la primera señal tiene una característica en la ocurrencia de valores diferente de aquella de los símbolos binarios en las otras posiciones de bits. En vista de esto, es posible incrementar la eficiencia de codificación al decodificar aritméticamente el símbolo binario en la última posición de bit de la primera señal utilizando el contexto exclusivo para la última posición de bit.
Por ejemplo, en la primera decodificación, cada uno de los símbolos binarios en dos o más posiciones de bits diferentes de la última posición de bit de la primera señal se puede decodificar aritméticamente utilizando un contexto común para dos o más de las posiciones de bits.
Con esto, cada uno de los símbolos binarios en dos o más posiciones de bits diferentes de la última posición de bit de la primera señal se puede decodificar aritméticamente utilizando un contexto común para dos o más de las posiciones de bits. Esto reduce el número de contextos en comparación con el caso del uso de un contexto diferente para cada posición de bit y de esta manera la capacidad requerida de la memoria se puede reducir.
Por ejemplo, la longitud máxima predeterminada ' puede variar de acuerdo con el tamaño del bloque actual.
Con esto, la longitud máxima de la primera señal se puede variar de acuerdo con el tamaño del bloque actual que es decodificado . Esto hace posible establecer apropiadamente la longitud máxima de la primera señal, incrementando de ese modo la: eficiencia de codificación.
Por ejemplo, el método de decodificación de imágenes puede incluir además la conmutación de un proceso de decodificación a ya sea un primer proceso de decodificación compatible con un primer estándar o un segundo proceso de decodificación compatible con un segundo estándar, de acuerdo con información de identificación la cual se agrega a una corriente de bits e indica ya sea el primer estándar o el segundo estándar, en donde cuando el proceso de decodificación se conmuta al primer proceso de decodificación, la primera decodificación y la segunda decodificación se pueden realizar como el primer proceso de decodificación.
Esto hace posible conmutar entre el primer proceso de decodificación compatible con el primer estándar y el segundo proceso de decodificación compatible con el segundo estándar.
Se debe observar que estos aspectos generales y específicos se pueden implementar utilizando un sistema, un aparato, un circuito integrado, un programa de computadora o un medio de grabación legible por computadora tal como un CD-ROM, o cualquier combinación de sistemas, aparatos, circuitos integrados, programas de computadora o medios de grabación legibles por computadora.
En lo sucesivo, las modalidades se describirán con detalle utilizando las figuras.
Se debe observar que cada una de las modalidades descritas posteriormente muestra un ejemplo general o específico. Los valores numéricos, formas, materiales, elementos estructurales, la ordenación y conexión de los elementos estructurales, pasos, el orden de procesamiento de los pasos etcétera, mostrados en las siguientes modalidades son solo ejemplos y por lo tanto no se pretende limitar el alcance de las Reivindicaciones. Adicionalmente , entre los elementos estructurales en las siguientes modalidades, los elementos estructurales no expuestos en ninguna de las reivindicaciones independientes que representan los conceptos más genéricos se describen como elementos estructurales arbitrarios.
Modalidad 1 La FIGURA 7 es un diagrama de bloques que muestra una configuración funcional de un aparato de decodificación de imágenes 100 de acuerdo con la Modalidad 1. El aparato de decodificación de imágenes 100 decodifica la información de la última posición.
Como se muestra en la FIGURA 7, el aparato de decodificación de imágenes 100 incluye una unidad de decodificación aritmética 110 y una unidad de reconstrucción 104. La unidad decodificacion aritmética 110 incluye una primera unidad de decodificación 101, una segunda unidad de decodificación/ 102 y una unidad de control de decodificación 103.
El aparato de decodificación de imágenes 100 obtiene una corriente de bits BS la cual incluye la información de la última posición codificada.
La primera unidad de decodificación 101 decodifica aritméticamente cada símbolo binario incluido en una primera señal la cual se incluye en una señal binaria de la información de la última posición, utilizando un contexto conmutado entre una pluralidad de contextos de acuerdo con la posición de bit del símbolo binario. En otras palabras, la primera unidad de decodificación 101 decodifica la primera señal por medio de la decodificación aritmética binaria adaptable al contexto.
La primera señal es una parte de la señal binaria de la información de la última posición, la cual ha sido codificada aritméticamente utilizando un contexto conmutado entre una pluralidad de contextos. La primera señal tiene una longitud más pequeña que o igual a una longitud máxima predeterminada. La primera señal corresponde a la parte de prefijo, por ejemplo.
En este documento, cuando la primera señal tiene la longitud máxima predeterminada, la primera unidad de decodificación 101 decodifica aritméticamente el símbolo binario en la última posición de bit de la primera señal utilizando un contexto inclusivo para la última posición de bit. En otras palabras, la primera unidad de decodificación 101 decodifica aritméticamente el símbolo binario en la última posición de bit de la primera señal utilizando un contexto diferente de los contextos utilizados para la decodificación aritmética de símbolos binarios en las otras posiciones de bits.
Por ejemplo, cuando la parte de prefijo que corresponde al último valor "7" mostrado en la FIGURA 3C se debe decodificar, la primera unidad de decodificación 101 decodifica aritméticamente el símbolo binario del 8o bit utilizando un contexto inclusivo para el símbolo binario del 8o bit. En otras , palabras, la primera unidad de decodificación 101 decodifica aritméticamente el símbolo binario del 8° bit utilizando, como el contexto para la posición de bit del 8o bit, un contexto diferente de contextos para las posiciones de bits del Io al 7o bit.
Cuando la señal binaria de la información de la última posición incluye una segunda señal, la segunda unidad de decodificación 102 decodifica aritméticamente la segunda señal utilizando una probabilidad fija. En otras palabras, la segunda unidad de decodificación 102 decodifica la segunda señal por medio de la decodificación de derivación.
La segunda señal es una parte de la señal binaria de la información de la última posición, la cual ha sido codificada aritméticamente utilizando una probabilidad fija. La segunda señal corresponde a la parte de sufijo, por ejemplo.
La unidad de control de decodificación 103 gestiona, para cada parte de la corriente de bits BS, si la parte es el componente X o el componente Y de la información de la última posición. Se debe observar que la unidad de control de decodificación 103 no necesita ser incluida en la unidad de decodificación aritmética 110. Es decir, el aparato de decodificación de imágenes 100 no necesita incluir la unidad de control de decodificación 103.
La unidad de reconstrucción 104 , reconstruye el componente horizontal o el componente vertical incluidos en la información de la última posición al desbinarizar (i) la señal binaria la cual incluye la primera señal y no incluye la segunda señal o (ii) la señal binaria la cual incluye la primera señal y la segunda señal .
Después, utilizando la FIGURA 8A y la FIGURA 8B, lo siguiente describe con detalle operaciones del aparato de decodificación de imágenes 100 que tiene la configuración anterior. En lo sucesivo se describe el caso donde la primera señal es la parte de prefijo y la segunda señal es la parte de sufijo.
La FIGURA 8A es un diagrama de flujo que muestra un ejemplo de operaciones de procesamiento del aparato de decodificación de imágenes 100 de acuerdo con la Modalidad 1. En lo que respecta a la FIGURA 8A, la parte de prefijo del componente X, la parte de sufijo del componente X, la parte de prefijo del componente Y y la parte de sufijo del componente Y se codifican y se colocan en la corriente de bits BS en este orden. Se debe observar que en algunos casos la parte de sufijo de cada componente no se incluye en la corriente de' bits BS dependiendo del valor del componente.
En primer lugar, la primera unidad de decodificación 101 decodifica, de la corriente de bits BS, la parte de prefijo codificada del componente X por medio de la decodificación aritmética binaria adaptable al contexto (S101) . Por ejemplo, la primera unidad de decodificación 101 decodifica aritméticamente la parte de prefijo codificada en una base de un bit por un bit hasta que se alcanza una longitud máxima predeterminada o hasta que "1" se decodifica. Se debe observar que la conmutación de contextos se describirá posteriormente.
Después, la primera unidad de decodificación 101 determina si la señal binaria del componente X incluye o no la parte de sufijo (S102) . Por ejemplo, la primera unidad de decodificación 101 determina que la señal binaria del componente X incluye la parte de sufijo cuando la parte de prefijo tiene la longitud máxima predeterminada y los valores de símbolos binarios incluidos en la parte de prefijo son todos "0".
Se debe observar que la longitud máxima de la parte de prefijo¦ se predetermina de acuerdo con el tamaño de transformación, por ejemplo. Por ejemplo, la longitud máxima de la parte de prefijo se determina de la manera mostrada en la FIGURA 9B o la FIGURA 9C.
En este documento, cuando la señal binaria del componente X incluye la parte de sufijo (Si en S102), la segunda unidad de decodificación 102 decodifica la parte de sufijo codificada del componente X por medio de la decodificación de derivación (S103) . Por otra parte, cuando la señal binaria del componente X no incluye la parte de sufijo (No en S102) , el Paso S103 se omite.
Después, la unidad de reconstrucción 104 reconstruye el componente X de la información de la última posición al desbinarizar la señal binaria del componente X la cual incluye tanto la parte de prefijo como la parte de sufijo o la cual incluye la parte de prefijo únicamente (5104) .
Después de eso, la primera unidad de decodificación 101 decodifica, de la corriente de bits BS, la parte de prefijo codificada del componente Y por medio de la decodificación aritmética binaria adaptable al contexto (5105) . Más específicamente, la primera unidad de decodificación 101 decodifica la parte de prefijo del componente Y de la misma manera que la decodificación de la parte de prefijo del componente X.
Luego, la primera unidad de decodificación 101 determina si la señal binaria del componente Y incluye o no la parte de sufijo (S106) . Más específicamente, la primera unidad de decodificación 101 determina si la señal binaria del componente Y incluye o no la parte de sufijo de la misma manera que la determinación en cuanto a si la señal binaria del componente X" incluye o no la parte de sufijo.
En este documento, cuando la señal binaria del componente Y incluye la parte de sufijo (Si en S106) , la segunda unidad de decodificación 102 decodifica la parte de sufijo codificada del componente Y por medio de la decodificación de derivación (S107) . Por otra parte, cuando la señal binaria del componente Y no incluye la parte de sufijo (No en S106), el Paso S107 se omite.
Finalmente, la unidad de reconstrucción 104 reconstruye el componente Y de la información de la última posición al desbinarizar la señal binaria del componente Y la cual incluye tanto la parte de prefijo como la parte de sufijo o la cual incluye la parte de prefijo únicamente (S108) .
Después, lo siguiente describe el caso donde la parte de prefijo y la parte de sufijo de cada componente se colocan en la corriente de bits en un orden diferente de aquel mostrado en la FIGURA 8A.
La FIGURA 8B es un diagrama de flujo que muestra otro ejemplo de operaciones de procesamiento del aparato de decodificación de imágenes 100 de acuerdo con la Modalidad 1. Se debe observar que en la FIGURA 8B, los procesos realizados en pasos representados por los mismos signos de referencia que aquellos mostrados en la FIGURA 8A son básicamente los mismos que los procesos descritos en la FIGURA 8A. Adicionalmente , en este documento, un indicador de sufijo se asume que se establece "DESACTIVADO" como el valor por defecto. Se debe observar que el indicador de sufijo es un indicador interno que señala si la señal binaria del componente X de la información de la última posición incluye o no la parte de sufijo.
En lo que respecta a la FIGURA 8B, la parte de prefijo del componente X, la parte de prefijo del componente Y, la parte de sufijo del componente Y y la parte de sufijo del componente X se codifican y se colocan en la corriente de bits BS en este orden. Se debe observar que en algunos casos la parte de sufijo de cada componente no se incluye en la corriente de bits BS dependiendo del valor del componente, como en el caso de la FIGURA 8A.
En primer lugar, la primera unidad de decodificación 101 decodifica la parte de prefijo codificada del componente X por medio de la decodificación aritmética binaria adaptable al contexto (S101) . Luego, la primera unidad de decodificación 101 determina si la señal binaria del componente X incluye o no la parte de sufijo. (S102) . En este documento, cuando la señal binaria del componente X incluye la parte de sufijo (Si en S102), la primera unidad de decodificación 101 establece el indicador de sufijo "ACTIVADO" (Slll) .
Por otra parte", cuando la señal binaria del componente X no incluye la parte de sufijo (No en S102), la primera unidad de decodificación 101 no establece el indicador de sufijo "ACTIVADO". En otras palabras, el indicador de sufijo permanece "DESACTIVADO", lo cual es el valor por defecto. Se debe observar que la primera unidad de decodificación 101 puede establecer el indicador de sufijo "DESACTIVADO" en este documento.
Después, del Paso S105 al Paso S108, un proceso relacionado con el componente Y se realiza de la misma manera que en la FIGURA 8A.
Después de eso, la segunda unidad de decodificación 102 determina si el indicador de sufijo se establece o no "ACTIVADO" (S112). En este documento, cuando el indicador de sufijo se establece "ACTIVADO" (Si en S112), la segunda unidad de decodificación 102 decodifica la parte de sufijo del componente X por medio de la decodificación de derivación (5103) . Por otra parte, cuando el indicador de sufijo no se establece "ACTIVADO" (No en S112), el Paso S103 se omite.
Finalmente, la unidad de reconstrucción 104 reconstruye el componente X de la información de la última posición al desbinarizar la señal binaria del componente X la cual incluye tanto la parte de prefijo como la parte de sufijo o la cual incluye únicamente la parte de prefijo (5104) .
La decodificación consecuente de las partes de prefijo del componente X y el componente Y y la decodificación consecuente de las partes de sufijo del componente X y el componente Y de esta manera hacen posible reducir el número de veces que los métodos de decodificación aritmética (decodificación aritmética binaria adaptable al contexto y decodificación de derivación) se conmutan. Esto permite que la unidad de decodificación aritmética 110 decodifique aritméticamente de manera eficiente la información de la última posición codificada.
Adicionalmente , la decodificación consecuente de las partes de sufijo del componente X y el componente Y hace más fácil que la decodificación de derivación se realice en paralelo, incrementando de ese modo la velocidad de procesamiento .
Por otra parte, la decodificación consecuente de la parte de prefijo y la parte de sufijo de y el componente Y elimina la necesidad de establecer el indicador de sufijo para el componente Y. En otras palabras, la capacidad requerida de la memoria se puede reducir en comparación con el caso de la decodificación de la parte de prefijo del componente X, la parte de prefijo del componente Y, la parte de sufijo del componente X y la parte de sufijo del componente Y en este orden.
Después, lo siguiente describe un ejemplo del proceso de decodificación en las partes de sufijo codificadas del componente X y el componente Y (S108 y Slll) . En este documento se describe el caso donde las partes de sufijo son binarizadas por medio de la codificación de Golomb- ice.
Con la codificación de Golomb-Rice , la longitud de cada parte de sufijo no se fija. La parte de sufijo se puede dividir en dos partes, la primera mitad y la segunda mitad.
La segunda mitad es una parte de longitud fija que tiene una longitud indicada por un parámetro de Rice (referido en lo sucesivo como "RP" ) .
La primera mitad puede ser representada por: "1" que incrementa en la unidad de un número representable por 2 a la potencia de RPth (2RP) (por ejemplo, en la unidad de "4" cuando RP es "2") ; y "0" que se establece en la última posición de bit. Más específicamente, cuando RP es "2", la longitud de la primera mitad incrementa por 1 bit por cada unidad de 2 a la potencia de RPth de la siguiente manera: 0, 0, 0, 0, 10, 10, 10, 10, 110, 110, 110, 110, ....
Se debe observar que en este documento, la cantidad de información que es representada por la parte de sufijo es conocida y de esta manera es posible omitir el último "0" de la primera mitad cuando la primera mitad tiene la longitud máxima. Por ejemplo, cuando RP es "2" y la cantidad máxima de información es "12", la primera mitad puede ser representada por cualquiera de 0, 0, 0, 0, 10, 10, 10, 10, 11, 11, 11 y 11. Al omitir el último "0" de la primera mitad de esta manera, la cantidad de codificación de la señal binaria se puede reducir por 1 bit.
La cantidad máxima de información puede ser representada por la diferencia entre la longitud en el tamaño de transformación y la longitud de la parte de prefijo. Esto reduce el (los) bit(s) redundante (s) .
Es suficiente siempre y cuando el RP sea predeterminado de acuerdo con el tamaño de transformación como se muestra en la FIGURA 9D o la FIGURA 9E, por ejemplo. Esto hace posible representar la parte de sufijo con una señal binaria que tiene una longitud adaptada al tamaño de transformación, y de esta manera, la eficiencia de codificación se puede incrementar.
Lo siguiente describe, utilizando la FIGURA 9A, operaciones de la segunda unidad de decodificación 102 para decodificar la parte de sufijo binarizada por medio de la codificación de Golomb-Rice como se describiera anteriormente. La FIGURA 9A es un diagrama de flujo que muestra un ejemplo de operaciones de procesamiento de la segunda unidad de decodificación 102 de acuerdo con la Modalidad 1.
En primer lugar, la segunda unidad de decodificación 102 establece un valor de RP (S201) . Más específicamente, la segunda unidad de decodificación 102 hace referencia a una tabla predeterminada, por ejemplo, para establecer el valor de RP. La tabla predeterminada en este caso es una tabla mostrada en la FIGURA 9D o la FIGURA 9E, por ejemplo.
Se debe observar que la segunda unidad de decodificación 102 puede establecer el valor de RP sin hacer referencia a la tabla. El establecimiento del valor de RP se describirá posteriormente con detalle utilizando la FIGURA 10A a la FIGURA 10D.
Después, la segunda unidad de decodificación 102 establece un valor Max (S202). En este documento, el valor Max indica el valor máximo de la longitud de la primera mitad del código de Golomb-Rice. Más específicamente, el valor Max indica la longitud más corta de la señal binaria que puede representar un valor obtenido al sustraer la longitud máxima de la parte de prefijo del valor máximo del último valor. De esta manera, la segunda unidad de decodificación 102 deduce el valor Max al (i) sustraer la longitud de la parte de prefijo del valor máximo del último valor y (ii) dividir el valor resultante por 2 a la potencia de RPth o realizar una operación de desplazamiento a la derecha en el valor resultante por bit(s) de RP .
Se debe observar que la longitud máxima de la parte de prefijo se puede variar de acuerdo con el tamaño de transformación como se muestra en la FIGURA 9B o la FIGURA 9C.
Después, la segunda unidad de decodificación 102 decodifica, de la corriente de bits BS, una señal que corresponde a 1 bit del código de Golomb-Rice por medio de la decodificación de derivación e incrementa el valor del conteo (por defecto es "0") por 1 (S203).
En este documento, cuando la señal decodificada que corresponde a 1 bit es "0" (Si en S204), la decodificación de la primera mitad del código de Golomb-Rice termina y el proceso continúa al Paso S206.
Por otra parte, cuando la señal decodificada no es "0" (cuando la señal decodificada es "1") (No en S204), se determina si el valor de conteo es igual o no al valor Max (S205) . En este documento, cuando el valor de conteo no es igual al valor Max (No en S205), el proceso regresa al Paso S203. Más específicamente, la segunda unidad de decodificación 102 decodifica una señal que corresponde al siguiente bit 1 del código de Golomb-Rice por medio de la decodificación de derivación.
Por otra parte, cuando el valor de conteo es igual al valor Max (Si en S205) , la decodificación de la primera mitad de la parte de sufijo termina y el proceso continúa al Paso S206.
Después, la segunda unidad de decodificación 102 decodifica la segunda mitad del código de Golomb-Rice (una señal binaria que tiene una longitud fija de bit(s) de RP) por medio de la decodificación de derivación (S206) .
Finalmente, la segunda unidad de decodificación 102 reconstruye el valor representado por la codificación de Golomb-Rice (S207) . En este documento, el valor se reconstruye al agregar la segunda mitad del código de Golomb-Rice y un valor obtenido por medio del desplazamiento, a la izquierda por el (los) bit(s) de RP, un valor obtenido al sustraer 1 del valor representado por la primera mitad del código de Golomb-Rice.
Se debe observar que en algunos casos el valor de la señal binaria de la segunda mitad es binarizado en la forma de un valor invertido. En estos casos, la segunda unidad de decodificación 102 realiza la reconstrucción con esta inversión tomada en cuenta. Se debe observar que es suficiente siempre y cuando el aparato de decodificación y el aparato de codificación determinen anticipadamente si el valor de la señal binaria debe ser invertido o no. Ni la eficiencia de codificación ni la carga de procesamiento son afectados independientemente si el valor de la señal binaria es invertido o no .
Después, lo siguiente describe, utilizando de la FIGURA 10A a la FIGURA 10D, un método para determinar el valor de RP y la longitud máxima de la parte de prefijo.
La FIGURA 10A muestra un método para determinar el valor de RP y la longitud máxima de la parte de prefijo de acuerdo con el tamaño de transformación.
En primer lugar, la segunda unidad de decodificación 102 obtiene el tamaño de transformación (S301) . Luego, la segunda unidad de decodificación 102 hace referencia a una tabla como se muestra en la FIGURA 9D o la FIGURA 9E que indica una relación entre el tamaño de transformación y el valor de RP, para determinar el valor de RP asociado con el tamaño de transformación obtenido (S302) . Adicionalmente , la segunda unidad de decodificación 102 hace referencia a una tabla como se muestra en la FIGURA 9B o la FIGURA 9C que indica una relación entre el tamaño de transformación y la longitud máxima de la parte de prefijo, para determinar la longitud máxima de la parte de prefijo (S303) .
La FIGURA 10B muestra un método para determinar el valor de RP y la longitud máxima de la parte de prefijo de acuerdo con la información de predicción.
En primer lugar, la segunda unidad de decodificación 102 obtiene la información de predicción (S311) . La información de predicción es información relacionada con la predicción de un bloque de transformación el cual es un bloque actual que es decodificado . Por ejemplo, la información de predicción indica si el bloque de transformación debe ser decodificado por medio de la intra-predicción o la inter-predicción . Adicionalmente, por ejemplo, la información de predicción puede ser información que indica una dirección de predicción en la intra-predicción.
Después, la segunda unidad de decodificación 102 determina el valor de RP con base en la información de predicción (S312) . Por ejemplo, se sabe que en el caso de la inter-predicción, existen generalmente menos componentes de alta frecuencia que en la intra-predicción. De esta manera, cuando la información de predicción indica la inter-predicción, es suficiente siempre y cuando la segunda unidad de decodificación 102 determine este valor de RP que permite que el componente X y el componente Y que tienen valores pequeños sean representados por señales binarias cortas. Más específicamente, cuando la información de predicción indica la inter-predicción, es suficiente siempre y cuando la segunda unidad de decodificación 102 determine un valor de RP más pequeño que un valor de RP determinado cuando la información de predicción indica la intra-predicción.
Adicionalmente , cuando la dirección de intra-predicción es la dirección horizontal, se espera generalmente que el componente Y de la información de la última posición sea más pequeño que el componente X. En vista de esto, cuando la dirección de predicción de la intra-predicción es la dirección horizontal, es suficiente siempre y cuando la segunda unidad de decodificación 102 determine, como el valor de RP del componente Y, un valor de RP más pequeño que el valor de RP del componente X. Se debe observar que cuando la dirección de predicción de la intra-predicción es la dirección vertical, es suficiente siempre y cuando la segunda unidad de decodificación 102 determine, como el valor de RP del componente X, un valor de RP más pequeño que el valor de RP del componente Y.
Finalmente, la segunda unidad de decodificación 102 determina la longitud máxima de la parte de prefijo con base en la información de predicción (S313) .
Como se describiera anteriormente, la segunda unidad de decodificación 102 puede variar la longitud de código de la señal binaria de acuerdo con la información de predicción, y de esta manera, la eficiencia de codificación se puede incrementar.
La FIGURA 10C muestra un método para determinar el valor de RP y la longitud máxima de la parte de prefijo de acuerdo con información estadística.
En primer lugar, la segunda unidad de decodificación 102 obtiene información estadística (S321) . La información estadística es, por ejemplo, información sobre estadísticas de la longitud de la señal binaria del componente X o el componente Y incluida en la información de la última posición de un bloque decodificado previamente.
Después, la segunda unidad de decodificación 102 determina el valor de RP con base en la información estadística (S322). Finalmente, la segunda unidad de decodificación 102 determina la longitud máxima de la parte de prefijo con base en la información estadística (S323) .
Como se describiera anteriormente, la segunda unidad de decodificación 102 puede variar la longitud de código de la señal binaria de acuerdo con la información estadística, y de esta manera, la eficiencia de codificación se puede incrementar adicionalmente .
La FIGURA 10D muestra un método para determinar el valor de RP y la longitud máxima de la parte de prefijo de acuerdo con un componente decodificado previamente del componente X y el componente Y.
En primer lugar, la segunda unidad de decodificación 102 obtiene un componente decodificado previamente del componente X y el componente Y (S331) . Por ejemplo, la segunda unidad de decodificación 102 obtiene un componente X decodificado previamente cuando decodifica un componente Y codificado. Adicionalmente, por ejemplo, la segunda unidad de codificación 102 puede obtener un componente Y decodificado previamente cuando se decodifica un componente X codificado.
Luego, la segunda unidad de decodificación 102 determina, utilizando el componente decodificado previamente del componente X y el componente Y, el valor de RP del otro componente todavía por ser decodificado del componente X y el componente Y (S332) . Generalmente, es probable que el componente X y el componente Y tengan valores iguales o similares. Por lo tanto, cuando el valor de un componente X decodificado previamente es más pequeño que un cierto valor (por ejemplo, la mitad del tamaño de la transformación) , por ejemplo, la segunda unidad de decodificación 102 determina, como el valor de RP del componente Y, un valor más pequeño que el valor de RP del componente X.
Finalmente, la segunda unidad de decodificación 102 determina, utilizando el componente decodificado previamente del componente X y el componente Y, la longitud máxima de la parte de prefijo del otro componente todavía por ser decodificado del componente X y el componente Y (S333) .
Como se describiera anteriormente, la segunda unidad de decodificación 102 puede variar la longitud de código de la señal binaria de acuerdo con un componente decodificado previamente del componente X y el componente Y, y de esta manera, la eficiencia de codificación se puede incrementar adicionalmente .
Se debe observar que los métodos para determinar el valor de RP y la longitud máxima de la parte de prefijo mostrados en la FIGURA 10A a la FIGURA 10D se pueden utilizar en combinación. Por ejemplo, cuando no existe información a la cual hacer referencia, la segunda unidad de decodificación 102 puede determinar el valor de RP con base en una tabla predeterminada, mientras que cuando existe información a la cual hacer referencia, la segunda unidad de decodificación ( 102 puede determinar el valor de RP de acuerdo con la información a la cual se puede hacer referencia.
Por otra parte, la segunda unidad de decodificación 102 puede determinar la longitud máxima de la parte de prefijo de la misma manera que el valor de RP. Se debe observar que cuando los valores del componente X y el componente Y se predice que son grandes, es suficiente siempre y cuando la segunda unidad de decodificación 102 determine la longitud máxima de la parte de prefijo que es más corta que cuando se predice que el componente X y el componente Y son pequeños. La disminución de la longitud de prefijo reduce de esta manera el número de contextos necesarios .
Después, lo siguiente describe los contextos utilizados para decodificar la información de la última posición por medio de la decodificación aritmética binaria adaptable al contexto.
La FIGURA 11A es un diagrama que muestra un ejemplo de- una relación entre posiciones de bits y contextos de acuerdo con la Modalidad 1. La FIGURA 11B es un diagrama que muestra un ejemplo de una relación entre las posiciones de bits y los contextos de acuerdo con un ejemplo comparable.
La FIGURA 11A y la FIGURA 11B muestran una relación entre las posiciones de bits y los contextos para cuatro tipos de tamaño de la transformación (4x4, 8x8, 16x16 y 5 32x32) . En la FIGURA 11A y la FIGURA 11B, los bloques rectangulares dispuestos en la dirección horizontal corresponden a las posiciones de bits del 1er bit, el 2o bit, el 3er bit y así sucesivamente en secuencia desde la izquierda. Adicionalraente , el valor numérico en cada bloque es un valor de índice del contexto utilizado para deducir una probabilidad que se utiliza en la decodificación del símbolo binario en esa posición de bit.
En la FIGURA 11A, existen 16 tipos (de 0 a 15) de contextos utilizados en la decodificación de la parte de prefijo. Adicionalmente, en la FIGURA 11A, la longitud máxima de la parte de prefijo es "3", "4", "4" y "8" para el tamaño de la transformación 4x4, 8x8, 16x16 y 32x32, respectivamente.
En lo que respecta a la FIGURA 11A, cuando el tamaño de la transformación es 8x8, por ejemplo, un valor de probabilidad deducido a partir del contexto identificado por un valor de índice "3" se utiliza como el valor de probabilidad para decodificar el símbolo binario del 1er bit de la parte de prefijo. Similarmente , un valor de probabilidad deducido a partir del contexto identificado por un valor de índice "4" se utiliza como T1· valor de probabilidad para decodificar los símbolos binarios del 2o bit y el 3er bit. Similarmente, un valor de probabilidad deducido a partir del contexto identificado por un valor de índice "5" se utiliza como el valor de probabilidad para decodificar el símbolo binario del 4o bit.
De esta manera, en lo que respecta a la FIGURA 11A, el símbolo binario en la última posición de bit de la parte de prefijo se decodifica aritméticamente utilizando un contexto exclusivo para la última posición de bit. En otras palabras, el contexto para la última posición de bit es un contexto diferente de los contextos para las otras posiciones de bits.
El símbolo binario en la última posición de bit de la parte de prefijo indica si la señal binaria del componente X o el componente Y incluye o no la parte de sufijo. Esto significa que el símbolo binario en la última posición de bit de la parte de prefijo tiene gran influencia sobre la eficiencia de codificación. De esta manera, el símbolo binario en la última posición de bit de la parte de prefijo tiene una característica en la ocurrencia de símbolos diferente de aquella de los símbolos binarios en las otras posiciones de bits. En vista de esto, la eficiencia de codificación se puede incrementar al decodificar el símbolo binario en la última posición de bit de la parte de prefijo utilizando el contexto exclusivo para la última posición de bit.
Adicionalmente , un contexto puede ser común para una pluralidad de posiciones de bits, tal como las posiciones de bits del 2o bit y el 3er bit para el tamaño de la transformación 8x8 o las posiciones de bits del 5o bit al 7o bit para el tamaño de la transformación 32x32 en la FIGURA 11A. En otras palabras, cada uno de los símbolos binarios en dos o más posiciones de bits diferentes de la última posición de bit de la parte de prefijo se puede decodificar aritméticamente utilizando un contexto común para las dos o más posiciones de bits.
Esto reduce el número de contextos en comparación con el caso del uso de un contexto diferente para cada posición de bit y de esta manera la capacidad requerida de la memoria se puede reducir.
Se debe observar que aunque, en la FIGURA 11A, el símbolo binario en la última posición de bit de la parte de prefijo se decodifica utilizando el contexto exclusivo para la última posición de bit para todos los tamaños de transformación predeterminados, el símbolo binario en la última posición de bit no necesita ser decodificado obligatoriamente de esta manera para todos los tamaños de transformación. En otras palabras, un contexto puede ser común para la última posición de bit y otra posición de bit de la parte de prefijo para algunos de los tamaños de transformación.
Por ejemplo, cuando la parte de sufijo tiene una longitud fija de 1 bit, un contexto puede ser común para la última posición de bit de la parte de prefijo y una posición de bit que precede inmediatamente la última posición de bit.
Esto hace posible una estimación estable de la probabilidad incluso cuando la corriente de bits incluye algunas partes de prefijo que tienen la longitud máxima predeterminada, por ejemplo. Por ejemplo, la eficiencia de codificación se puede incrementar en el caso donde la última posición se cambia dinámicamente con la longitud de código tomada en cuenta al momento de la codificación.
Como se describiera hasta ahora, el aparato de decodificación de imágenes 100 de acuerdo con la presente modalidad puede decodificar aritméticamente el símbolo binario en la última posición de bit de la primera señal utilizando el contexto exclusivo para la última posición de bit. Es decir, el aparato de decodificación de imágenes 100 puede decodificar aritméticamente la información de la última posición utilizando un contexto conmutado apropiadamente entre una pluralidad de contextos, y de esta manera, la eficiencia de codificación se puede incrementar.
Se debe observar que los valores de RP y las longitudes máximas de la parte de prefijo mostrados en la FIGURA 9B a la FIGURA 9E son solo ejemplos y pueden existir diferentes valores de RP y diferentes longitudes máximas de la parte de prefijo. Por ejemplo, la longitud máxima de la parte de prefijo puede ser más corta y la parte de sufijo puede ser más larga. Esto hace posible además la decodificación aritmética paralela e incrementa además la velocidad de la decodificación aritmética.
Se debe observar que cada uno de los elementos estructurales en la presente modalidad se puede configurar en la forma de un producto de hardware (componentes físicos) exclusivo o se puede implementar al ejecutar un programa de software (componentes lógicos) adecuado para el .elemento estructural . Cada elemento estructural se puede implementar por medio de una unidad de ejecución de programas, tal como una CPU o un procesador, que lee y ejecuta el programa de software grabado en un medio de grabación tal como un disco duro o una memoria semiconductora. En este documento, el programa de software para implementar el aparato de decodificación de imágenes de acuerdo con la presente modalidad es un programa descrito a continuación.
Este programa causa que una computadora ejecute un método de decodificación de imágenes para decodificar la información de la última posición que indica una posición de un último coeficiente que no es cero en un orden predeterminado en un bloque actual que es decodificado, el método de decodificación de imágenes incluye: una primera decodificación para decodificar aritméticamente cada uno de los símbolos binarios incluidos en una primera señal utilizando un contexto conmutado entre una pluralidad de contextos de acuerdo con una posición de bit del símbolo binario, la primera señal se incluye en una señal binaria de la información de la última posición y tiene una longitud más pequeña que o igual a una longitud máxima predeterminada; y una segunda decodificación para, cuando la señal binaria de la información de la última posición incluye una segunda señal, decodificar aritméticamente la segunda señal utilizando una probabilidad fija, en donde en la primera decodificación, un símbolo binario en una última posición de bit de la primera señal se decodifica aritméticamente utilizando un contexto exclusivo para la última posición de bit, cuando la primera señal tiene la longitud máxima predeterminada .
Variación de la Modalidad 1 El aparato de decodificación de imágenes 100 de acuerdo con la Modalidad 1 se puede incluir en el aparato de decodificación de imágenes posterior. La FIGURA 12 es un diagrama de . bloques que muestra un ejemplo de una configuración de un aparato de decodificación de imágenes 200 de acuerdo con una variación de la Modalidad 1.
El aparato de decodificación de imágenes 200 decodifica datos de imagen codificados que son generados por medio de la codificación de compresión. Por ejemplo,¦ el aparato de decodificación de imágenes 200 recibe datos de imagen codificados en una base de bloque por bloque como una señal actual que es decodificada . El aparato de decodificación de imágenes 200 realiza una decodificación de longitud variable, una cuantificación inversa y una transformación inversa en la señal actual recibida para reconstruir los datos de imagen.
Como se muestra en la FIGURA 12, el aparato de decodificación de imágenes 200 incluye una unidad de decodificación entrópica 210, unidad de cuantificación inversa y transformación inversa 220, sumador 225, filtro de desbloqueo 230, memoria 240, unidad de intra-predicción 250, unidad de compensación de movimiento 260 y conmutador intra/inter 270.
La unidad de decodificación entrópica 210 realiza una decodificación de longitud variable en una señal de entrada (corriente de bits) para reconstruir los coeficientes cuantificados . En este documento, la señal de entrada es una señal actual que es decodificada y corresponde a datos en una base de bloque por bloque de los datos de imagen codificados. Los datos de imagen codificados incluyen la información de la última posición codificada. Adicionalmente , la unidad de decodificación entrópica 210 obtiene datos de movimiento de la señal de entrada y envía los datos de movimiento a la unidad de compensación de movimiento 260.
Se debe observar que el aparato de decodificación de imágenes 100 de acuerdo con la Modalidad 1 corresponde a una parte de la unidad de decodificación entrópica 210. Es decir, la unidad de decodificación entrópica 210 decodifica la información de la última posición codificada.
La unidad de .. cuantificación inversa y transformación inversa 220 realiza la cuantificación inversa en los coeficientes cuantificados que son reconstruidos por la unidad de decodificación entrópica 210, para reconstruir los coeficientes de transformación. Luego, la unidad de cuantificación inversa y transformación inversa 220 realiza una transformación inversa en los coeficientes de transformación para reconstruir un error de predicción.
El sumador 225 agrega el error de predicción y una señal de predicción para generar una imagen decodificada.
El filtro de desbloqueo 230 aplica un filtro de desbloqueo a la imagen decodificada. La imagen decodificada resultante es enviada como una señal decodificada.
La memoria 240 es una memoria para almacenar una imagen de referencia utilizada en la compensación de movimiento. Más específicamente, la memoria 240 almacena la imagen decodificada a la cual se ha aplicado el filtro de desbloqueo.
La unidad de intra-predicción 250 realiza una intra-predicción para generar una señal de predicción (señal de intra-predicción) . Más específicamente, la unidad de intra-predicción 250 genera una señal de intra-predicción al realizar una intra-predicción por referencia a una imagen adyacente al bloque actual que es decodificado (señal de entrada) en la imagen decodificada que es generada por el sumador 225.
La unidad de compensación de movimiento 260 realiza una compensación de movimiento con base en los datos de movimiento enviados por la unidad de decodificación entrópica 210, para generar una señal de predicción (señal de inter-predicción) El conmutador intra/inter 270 selecciona ya sea la señal de intra-predicción o la señal de inter-predicción y envía la señal seleccionada al sumador 225 como la señal de predicción.
Con la configuración anterior, el aparato de decodificación de imágenes 200 decodifica los datos de imagen codificados que son generados por medio de la codificación de compresión .
Modalidad 2 Lo siguiente describe un aparato de codificación de imágenes de acuerdo con la Modalidad 2 utilizando las figuras .
La FIGURA 13 es un diagrama de bloques que muestra una configuración funcional de un aparato de codificación de imágenes 300 de acuerdo con la Modalidad 2. El aparato de codificación de imágenes 300 codifica la información de la última posición. El aparato de codificación de imágenes 300 incluye una unidad de binarización 310 y una unidad de codificación aritmética 320. La unidad de codificación aritmética 320 incluye una primera unidad de codificación . 321, una segunda unidad de codificación 322 y una unidad de control de codificación 323.
La unidad de binarización 310 realiza la binarización de la información de la última posición para generar (i) una señal binaria la cual incluye la primera señal que tiene una longitud más pequeña que o igual a la longitud máxima predeterminada y no incluye la segunda señal o (ii) una señal binaria la cual incluye la primera señal que tiene la longitud máxima predeterminada y la segunda señal. ' La primera señal es una señal codificada aritméticamente que utiliza un contexto conmutado entre una pluralidad de contextos. La primera señal corresponde a la parte de prefijo, por ejemplo.
La segunda señal es una señal codificada aritméticamente que utiliza una probabilidad fija. La segunda señal corresponde a la parte de sufijo, por ejemplo.
La primera unidad de codificación 321 codifica aritméticamente cada uno de los símbolos binarios incluidos en la primera señal, utilizando un contexto conmutado entre una pluralidad de contextos de acuerdo con la posición de bit del símbolo binario. En otras palabras, la primera unidad de codificación 321 codifica la primera señal por medio de la codificación aritmética binaria adaptable al contexto.
En este documento, cuando la primera señal tiene la longitud máxima predeterminada, la primera unidad de codificación 321 codifica aritméticamente el símbolo binario en la última posición de bit de la primera señal utilizando un contexto exclusivo para la última posición de bit. En otras palabras, la primera unidad de codificación 321 codifica aritméticamente el símbolo binario en la última posición de bit de la primera señal que tiene la longitud máxima predeterminada, utilizando un contexto diferente de contextos utilizados para símbolos binarios en posiciones de bits diferentes de la última posición de bit.
La segunda unidad de codificación 322 codifica aritméticamente la segunda señal utilizando una probabilidad fija cuando la señal binaria incluye la segunda señal. En otras palabras, la segunda unidad de codificación 322 codifica la segunda señal por medio de la codificación, de derivación .
Después, utilizando la FIGURA 14A y la FIGURA 14B, lo siguiente describe operaciones del aparato de codificación de imágenes 300 que tiene la configuración anterior. En lo sucesivo se describe el caso donde la primera señal es la parte de prefijo y la segunda señal es la parte de sufijo. Se debe observar que se asume que el indicador de sufijo se establece "DESACTIVADO" como el valor por defecto.
La FIGURA 14A es un diagrama de flujo que muestra un ejemplo de operaciones de procesamiento del aparato de codificación de imágenes 300 de acuerdo con la Modalidad 2. Para ser más específicos, la FIGURA 14A muestra un método de codificación para generar una corriente de bits la cual se puede decodificar por medio del método de decodificación mostrado en la FIGURA 8A.
En primer lugar, la unidad de binarización 310 realiza la binarización de cada uno del componente X y el componente Y de la información de la última posición (S401) . Más específicamente, la unidad de binarización 310 realiza la binarización de cada uno del componente X y el componente Y (últimos valores) como se muestra en la FIGURA 15, por ejemplo. En este documento, la parte de sufijo se binariza por medio de la codificación de Golomb-Rice.
Después, la primera unidad de codificación 321 codifica, por medio de la codificación aritmética binaria adaptable al contexto, la parte de prefijo del componente X incluida en la información de la última posición (S402) .
La codificación aritmética binaria adaptable al contexto es una codificación que corresponde a la decodificación aritmética binaria adaptable al contexto que se muestra en la FIGURA 4. Con la codificación aritmética binaria adaptable al contexto, los contextos son conmutados de acuerdo a una condición y se obtiene una probabilidad de ocurrencia de símbolos que corresponde al contexto conmutado. Luego, un símbolo binario se codifica aritméticamente utilizando la probabilidad obtenida · de la ocurrencia de símbolos. Adicionalmente , el valor de probabilidad que corresponde al contexto se actualiza de acuerdo con el valor de símbolo binario codificado (véase la NPL 1) .
En este documento, como en la Modalidad 1, cuando la parte de prefijo tiene la longitud máxima predeterminada, la primera unidad de codificación 321 codifica aritméticamente el símbolo binario en la última posición de bit de la parte de prefijo utilizando un contexto exclusivo para la última posición de bit.
Se debe observar que la primera unidad de codificación 321 puede codificar aritméticamente cada uno de los símbolos binarios en dos o más de las posiciones de bits diferentes de la última posición de bit de la parte de prefijo utilizando un contexto común para dos o más de las posiciones de bits. Esto permite que la primera unidad de codificación 321 reduzca el número de contextos en comparación con el caso del uso de un contexto diferente para cada posición de bit, y de esta manera, la capacidad requerida de la memoria se puede reducir.
Después, la primera unidad de codificación 321 determina si la señal binaria del componente X incluye o no la parte de sufijo (S403) . Más específicamente, la primera unidad de codificación 321 determina si la señal binaria del componente X incluye o no la parte de sufijo de la misma manera que en el Paso S102 mostrado en la FIGURA 8A.
En este documento, cuando la señal binaria del componente X incluye la parte de sufijo (Si en S403) , la segunda unidad de codificación 322 codifica la parte de sufijo del componente X por medio de la codificación de derivación (S404). Por otra parte, cuando la señal binaria del componente X no incluye la parte de sufijo (No en S403) , el Paso S404 se omite.
Después, la primera unidad de codificación 321 codifica la parte de prefijo del componente Y por medio de la codificación aritmética binaria adaptable al contexto (S405) . En este documento, la primera unidad de codificación 321 codifica la parte de prefijo del componente Y de la misma manera que en el Paso S402.
Luego, la primera unidad de codificación 321 determina si la señal binaria del componente Y incluye o no la parte de sufijo (S406) . En este documento, la primera unidad de codificación 321 determina si la señal binaria del componente Y incluye o no la parte de sufijo de la misma-manera que en el Paso S403.
En este documento, cuando la señal binaria del componente Y incluye la parte de sufijo (Si en S406) , la segunda unidad de codificación 322 codifica la parte de sufijo del componente Y por medio de la codificación de derivación (S407) . Por otra parte, cuando la señal binaria del componente Y no incluye la parte de sufijo (No en S406) , el Paso S407 se omite.
Esta es la manera en la cual se codifica la información de la última posición.
Después, lo siguiente describe el caso donde la parte de prefijo y la parte de sufijo de cada componente se codifican en un orden diferente de aquel mostrado en la FIGURA 14A.
La FIGURA 14B es un diagrama de flujo que muestra otro ejemplo de operaciones de procesamiento del aparato de codificación de imágenes 300 de acuerdo con la Modalidad 2. Para ser más específicos, la FIGURA 14B muestra un método de codificación para generar una corriente de bits la cual se puede decodificar por medio del método de decodificación mostrado en la FIGURA 8B. Se debe observar que en la FIGURA 14B, los procesos realizados en los pasos representados por los mismos signos de referencia que aquellos mostrados en la FIGURA 14A son básicamente los mismos que los procesos descritos en la FIGURA 14A.
En primer lugar, la unidad de binarización 310 realiza la binarización de cada uno del componente X y el componente Y de la información de la última posición (S401) . Después, la primera unidad de codificación 321 codifica, por medio de la codificación aritmética binaria adaptable al contexto, la parte de prefijo del componente X incluida en la información de la última posición (S402). Después, la primera unidad de codificación 321 determina si la señal binaria del componente X incluye o no la parte de sufijo (S403) .
En este documento, cuando la señal binaria del componente X incluye la parte de sufijo (Si en S403), la primera unidad de codificación 321 establece el indicador de sufijo "ACTIVADO" (S411) . Por otra parte, cuando la señal binaria del componente X no incluye la parte de sufijo (No en S403), la primera unidad de codificación 321 no establece el indicador de sufijo del componente X "ACTIVADO". En otras palabras, el indicador de sufijo del componente X permanece "DESACTIVADO" . Se debe observar que la primera unidad de codificación 321 puede establecer el indicador de sufijo del componente X "DESACTIVADO" aquí .
Después, del Paso S405 al Paso S407, un proceso relacionado con el componente Y se realiza de la misma manera que en la FIGURA 14A.
Después de eso, la segunda unidad de codificación 322 determina si el indicador de sufijo se establece o no "ACTIVADO" (S412) . En este documento, cuando el indicador de sufijo se establece "ACTIVADO" (Si en S412) , la segunda unidad de codificación 322 codifica la parte de sufijo del componente X por medio de la codificación de derivación (S404) . Por otra parte, cuando el indicador de sufijo no se establece "ACTIVADO" (No en S412) , el Paso S404 se omite.
Al codificar consecutivamente la parte de prefijo y la parte de sufijo del componente Y de la manera descrita anteriormente, es posible codificar la señal binaria del componente Y sin mantener, en una memoria, información que indica si la señal binaria del componente Y incluye o no la parte de sufijo (por ejemplo, el indicador de sufijo del componente Y) . Esto reduce la capacidad requerida de la memoria.
Después, utilizando la FIGURA 15, lo siguiente describe brevemente un método para codificar la parte de prefijo y la parte de sufijo incluidas en la información de la última posición.
La FIGURA 15 es un diagrama que muestra un ejemplo de señales binarias de la información de la última posición cuando el tamaño de bloque es 16x16. En la FIGURA 15, la longitud máxima de la parte de prefijo es "4" y RP es "2" .
Cuando la parte de prefijo es más corta que la longitud máxima de la parte de prefijo, la primera unidad de codificación 321 codifica, por medio de la codificación aritmética binaria adaptable al contexto, hasta "0" como el número indicado por el valor del componente X. Finalmente, la primera unidad de codificación 321 codifica "1" por medio de la codificación aritmética binaria adaptable al contexto. En este caso, la señal binaria del componente X no incluye la parte de sufijo y de esta manera la codificación del componente X termina aquí.
Por otra parte, cuando la parte de prefijo es más grande que la longitud máxima de la parte de prefijo, la primera unidad de codificación 321 codifica, por medio de la codificación aritmética binaria adaptable al contexto, hasta "0" como el número de la longitud máxima.
Después, la segunda unidad de codificación 322 codifica la primera mitad de la parte de sufijo. Más específicamente, la segunda unidad de codificación 322 agrega "1" a la primera mitad en la unidad del número representable por 2 a la potencia de RPth (por ejemplo, en la unidad de "4" cuando RP es "2"), codifica el valor resultante y finalmente codifica "0".
Es decir, cuando el valor del componente X es más grande que o igual a 4 y menor que 8, la segunda unidad de codificación 322 codifica únicamente "0" como la primera mitad. Cuando el valor del componente X es mayor que o igual a 8 y menor que 12, la segunda unidad de codificación 322 codifica "10" como la primera mitad. Cuando el valor del componente X es mayor que o igual a 12 y menor que 16, la segunda unidad de codificación 322 codifica "110" como la primera mitad.
Se debe observar que en el ejemplo de la FIGURA 15, la cantidad de información que es representada por la parte de sufijo es "12" (16 - 4 = 12), y de esta manera, cuando el valor del componente X es mayor que o igual a 12 y es menor que 16, en lugar de codificar "110" como la primea mitad, se codifica "11" que se obtiene al omitir el último "0" de "110". Esto reduce la longitud de código.
Después, la segunda unidad de codificación 322 codifica la segunda mitad de la parte de sufijo. La segunda mitad es una parte de longitud fija que tiene una longitud indicada por el valor de RP . En el ejemplo de la FIGURA 15, la segunda mitad indica un valor el cual se obtiene por medio de la binarización de un número entre los números hasta 2 a la potencia de RPth y enviar el valor resultante del número a la izquierda al número a la derecha. Más específicamente, la segunda mitad indica un valor obtenido por medio de la binarización de 0 , 1, 2 o 3. Este es solo un ejemplo, y la eficiencia de codificación no es afectada en particular siempre y cuando exista consistencia entre el método utilizado por el aparato de codificación y el método utilizado por el aparato de decodificación.
Como se describiera anteriormente, el aparato de codificación de imágenes 300 de acuerdo con la presente modalidad puede codificar aritméticamente el símbolo binario en la última posición de bit de la primera señal utilizando el contexto exclusivo para la última posición de bit cuando la primera señal tiene la longitud máxima predeterminada. El símbolo binario en la última posición de bit de la primera señal indica si la señal binaria incluye o no la segunda señal. Esto significa que el símbolo binario en la última posición de bit de la primera señal tiene gran influencia sobre la eficiencia de codificación. De esta manera, el símbolo binario en la última posición de bit de la primera señal tiene una característica en ocurrencia de símbolos diferente de aquella de los símbolos binarios en las otras posiciones de bits. En vista de esto, el aparato de codificación de imágenes 300 puede incrementar la eficiencia de codificación al codificar aritméticamente el símbolo binario en la última posición de bit de la primera señal utilizando el contexto exclusivo para la última posición de bit.
Se debe observar que cada uno de os elementos estructurales en la presente modalidad se puede configurar en la forma de un producto de hardware exclusivo o se puede implementar al ejecutar un programa de software que es adecuado para el elemento estructural . Cada elemento estructural se puede implementar por medio de una unidad de ejecución de programas, tal como una CPU o un procesador, que lee y ejecuta el programa de software grabado en un medio de grabación. tal como un disco duro o una memoria semiconductora. En este documento, el programa de software para implementar el aparato de codificación de imágenes de acuerdo con la presente modalidad es un programa descrito a continuación. - , ' Este programa causa que una computadora ejecute un método de codificación de imágenes para codificar la información de la última posición que indica una posición de un último coeficiente que no es cero en un orden predeterminado en un bloque actual que es codificado, el método de codificación de imágenes incluye: binarizar la información de la última posición para generar (i) una señal binaria la cual incluye una primera señal que tiene una longitud más pequeña que o igual a una longitud máxima predeterminada y no incluye una segunda señal o (ii) una señal binaria la cual incluye la primera señal que tiene la longitud máxima predeterminada y la segunda señal; una primera codificación para codificar aritméticamente cada uno de los símbolos binarios incluidos en la primera señal utilizando un contexto conmutado entre una pluralidad de contextos de acuerdo con una posición de bit del símbolo binario; y una segunda codificación para codificar aritméticamente la segunda señal utilizando una probabilidad fija cuando la señal binaria incluye la segunda señal, en donde en la primera codificación, un símbolo binario en una última posición de bit de la primera señal se codifica aritméticamente utilizando un contexto exclusivo para la última posición de bit cuando la primera señal tiene la longitud máxima predeterminada.
Variación de la Modalidad 2 El aparato de codificación de imágenes 300 de acuerdo con la Modalidad 2 se puede incluir en un aparato de codificación de imágenes posterior. La FIGURA 16 es un diagrama de bloques que muestra un ejemplo de una configuración de un aparato de codificación de imágenes 400 de acuerdo con una variación de la Modalidad 2.
El aparato de codificación de imágenes 400 realiza una codificación de comprensión en los datos de imagen. Por ejemplo, el aparato de codificación de imágenes 400 recibe los datos de imagen en una base de bloque por bloque como una señal de entrada. El aparato de codificación de imágenes 400 realiza una transformación, una cuantificación y una codificación de longitud variable en la señal de entrada para generar una señal codificada (corriente de bits) .
Como se muestra en la FIGURA 16, el aparato de codificación de imágenes 400 incluye un sustractor 405, unidad de transformación y cuantificación 410, unidad de codificación entrópica 420, unidad de cuantificación inversa y transformación inversa 430, sumador 435, filtro de desbloqueo 440, memoria 450, unidad de intra-predicción 460, unidad de estimación de movimiento 470, unidad de compensación de movimiento 480 y conmutador intra/inter 490.
El sustractor 405 calcula una diferencia entre la señal de entrada y la señal de predicción como un error de predicción.
La unidad de transformación y cuantificación 410 transforma el error de predicción en el dominio espacial para generar coeficientes de transformación en el dominio de frecuencia. Por ejemplo, la unidad de transformación y cuantificación 410 realiza una transformación de coseno discreta (DCT, por sus siglas en inglés) en el error de predicción para generar los coeficientes de transformación. Adicionalmente, la unidad de transformación y cuantificación 410 cuantifica los coeficientes de transformación para generar coeficientes cuantificados .
La unidad de codificación entrópica 420 realiza una codificación de longitud variable en los coeficientes cuantificados para generar una señal codificada. Adicionalmente, la unidad de codificación entrópica 420 codifica datos de movimiento (por ejemplo, vector de movimiento) detectados por la unidad de estimación de movimiento 470, para enviar la señal codificada con los datos de movimiento incluidos en la misma.
Se debe observar que el aparato de codificación de imágenes 300 de acuerdo con la Modalidad 2 corresponde a una parte de la unidad de codificación entrópica 420. Es decir, la unidad de codificación entrópica 420 codifica la información de la última posición.
La unidad de cuantificación inversa y transformación inversa 430 realiza una cuantificación inversa en los coeficientes cuantificados para reconstruir los coeficientes de transformación. Adicionalmente, la unidad de cuantificación inversa y transformación inversa 430 realiza una transformación inversa en los coeficientes de transformación reconstruidos para reconstruir un error de predicción. Se debe observar que el error de predicción reconstruido carece de información debido a la cuantificación y de esta manera no es el mismo que el error de predicción generado por el sustractor 405. En otras palabras, el error de predicción reconstruido contiene un error de cuantificación .
El sumador 435 agrega el error de predicción reconstruido y una señal de predicción para generar una imagen decodificada local.
El filtro de desbloqueo 440 aplica un filtro de desbloqueo a la imagen decodificada local.
La memoria 450 es una memoria para almacenar una imagen de referencia utilizada en la compensación de movimiento. Más específicamente, la memoria 450 almacena la imagen decodificada local a la cual se ha aplicado el filtro de desbloqueo.
La unidad de intra-predicción 460 realiza una intra-predicción para generar una señal de predicción (señal de intra-predicción). Más específicamente, la unidad de intra-predicción 460 genera una señal de intra-predicción al realizar una intra-predicción por referencia a una imagen adyacente al bloque actual que es codificado (señal de entrada) en la imagen decodificada local que es generada por el sumador 435.
La unidad de estimación de movimiento 470 detecta datos de movimiento (por ejemplo, vector de movimiento) entre la señal de. entrada y la imagen de referencia almacenada en la memoria 450.
La unidad de compensación de movimiento 480 realiza una compensación de movimiento con base en los datos de movimiento para generar una señal de predicción (señal de inter-predicción) .
El conmutador intra/inter 490 selecciona ya sea la señal de intra-predicción o la señal de inter-predicción y envía la señal seleccionada al sustractor 405 y el sumador 435 como la señal de predicción.
Con la configuración anterior, el aparato de codificación de imágenes 400 realiza una codificación de comprensión en los datos de imagen.
Aunque solo se han descrito anteriormente algunas modalidades ejemplares, el alcance de las Reivindicaciones de la presente solicitud no está limitado a esas modalidades. Aquellas personas expertas en el campo apreciarán fácilmente que se pueden hacer varias modificaciones en esas modalidades ejemplares y que otras modalidades se pueden obtener al combinar arbitrariamente los elementos estructurales de las modalidades sin apartarse materialmente de las enseñanzas y ventajas novedosas del contenido expuesto en las Reivindicaciones anexas. Por consiguiente, todas estas modificaciones y otras modalidades están incluidas en la presente invención.
Adicionalmente , aunque la parte de sufijo es binarizada por medio de la codificación de Golomb-Rice en cada modalidad anterior, la parte de sufijo puede ser binarizada con un método diferente. Por ejemplo, la parte de sufijo puede ser binarizada con una longitud fija como se muestra en la FIGURA 3A a la FIGURA 3D.
Por otra parte, el método de binarización del componente X y el componente Y en cada modalidad anterior es solo un ejemplo y se pueden binarizar con un método de binarización diferente. Por ejemplo, en la FIGURA 3A a la FIGURA 3D, el último valor puede ser binarizado con "0" y "1" invertido. Más específicamente, en la FIGURA 3B, el último valor "3" se puede binarizar en "1110", por ejemplo.
Adicionalmente, la configuración del aparato de decodificación de imágenes o el aparato de codificación de imágenes de acuerdo con cada modalidad descrita anteriormente es solo un ejemplo. El aparato de decodificación de imágenes o el aparato de codificación de imágenes no necesitan incluir todos los elementos estructurales que se muestran en la FIGURA 7 o la FIGURA 13. Por otra parte, el diagrama de flujo que muestra el método de decodificación de imágenes o el método de codificación de imágenes de acuerdo con cada modalidad descrita anteriormente también es solo un ejemplo y no es necesario que todos los pasos sean realizados obligatoriamente .
Por ejemplo, cuando la información de la última posición es representada por un valor (por ejemplo, un orden de escaneo) , no es necesario que el proceso para un componente del componente X y el componente Y se realice. Por ejemplo, en la FIGURA 8A, es suficiente siempre y cuando el Paso S101 y el Paso S103 se realicen como mínimo. En este caso, el aparato de decodificación de imágenes 100 no necesita incluir la unidad de control de decodificación 103 ni la unidad de reconstrucción 104. Adicionalmente , en la FIGURA 14A, es suficiente siempre y cuando el Paso S401, el Paso S402 y el Paso S404 se realicen como mínimo. En este caso, el aparato de codificación de imágenes 300 no necesita incluir la unidad de control de codificación 323.
Incluso en estos casos, la eficiencia de codificación se puede. incrementar al decodificar aritméticamente o codificar aritméticamente el símbolo binario en la última posición de bit de la primera señal utilizando el contexto exclusivo para la última posición de bit.
Modalidad 3 El procesamiento descrito en cada una de las modalidades puede ser implementado simplemente en un sistema de computadora independiente, al grabar, en un medio de grabación, un programa para implementar las configuraciones del método de codificación de imágenes en movimiento (método de codificación de imágenes) y el método de decodificación de imágenes en movimiento (método de decodificación de imágenes) descritos en cada una de las modalidades. Los medios de grabación pueden ser cualquier medio de grabación siempre y cuando el programa pueda ser grabado, tal como un disco magnético, un disco óptico, un disco óptico magnético, una tarjeta IC y una memoria semiconductora.
En lo sucesivo, se describirán las aplicaciones para el método de codificación de imágenes en movimiento (método de codificación de imágenes) y el método de decodificación de imágenes en movimiento (método de decodificación de imágenes) descritos en cada una de las modalidades y sistemas utilizando los mismos. El sistema tiene una característica que consiste en tener un aparato de codificación y decodificación de imágenes que incluye un aparato de codificación de imágenes que utiliza el método de codificación de imágenes y un aparato de decodificación de imágenes que utiliza el método de decodificación de imágenes. Otras configuraciones en el sistema se pueden cambiar apropiadamente dependiendo de las situaciones.
La FIGURA 17 ilustra una configuración completa de un sistema de provisión de contenido exlOO para implementar los servicios de distribución de contenido. El área para proporcionar servicios de comunicación se divide en celdas del tamaño deseado y las estaciones base exl06, exl07, exl08, exl09 y exllO las cuales son estaciones inalámbricas fijas se colocan en cada una de las celdas.
El sistema de provisión de contenido exlOO se conecta a dispositivos, tal como una computadora exlll, un asistente digital personal (PDA, por sus siglas en inglés) exll2, una cámara exll3, un teléfono celular exll4 y una consola de videojuegos exll5, por vía de la Internet exlOl, un proveedor de servicios de Internet exl02, una red telefónica exl04, así como también las estaciones base exl06 a exllO, respectivamente.
Sin embargo, la configuración del sistema de provisión de contenido exlOO no está limitada a la configuración mostrada en la FIGURA 17 y es aceptable una combinación en la cual cualquiera de lós elementos se conecta. Además,. cada dispositivo se puede conectar directamente a la red telefónica exl04, preferiblemente que por vía de las estaciones base exl06 a exllO las cuales son las estaciones inalámbricas fijas. Adicionalmente , los r dispositivos se pueden interconectar entre sí por vía de una comunicación inalámbrica a corta distancia y otras.
La cámara exll3, tal como una cámara de video digital, es capaz de capturar video. Una cámara exll6, tal como una cámara digital, es capaz de capturar tanto imágenes fijas como video. Adicionalmente , el teléfono celular exll4 puede ser aquel que cumpla con cualquiera de los estándares tales como el Sistema Global para Comunicaciones Móviles (GSM, por sus siglas en inglés) (marca registrada) , Acceso Múltiple por División de Código (CDMA, por sus siglas en inglés) , Acceso Múltiple por División de Código de Banda Ancha ( -CDMA, por sus siglas en inglés) , Evolución a Largo Plazo (LTE , por sus siglas en inglés) y Acceso de Paquetes a Alta Velocidad (HSPA, por sus siglas en inglés) . Alternativamente, el teléfono celular exll4 puede ser un Sistema de Teléfonos Personales (PHS, por sus siglas en inglés) .
En el sistema de provisión de contenido exlOO, un servidor de transmisión ininterrumpida exl03 se conecta a la cámara exll3 y otros por vía de la red telefónica exl04 y la estación base exl09, lo cual hace posible la distribución de imágenes de un espectáculo en vivo y otros. En esta distribución, un contenido (por ejemplo, video de un espectáculo musical en vivo) capturado por el usuario utilizando la cámara exll3 se codifica como se describiera anteriormente en cada una de las modalidades (es decir, la cámara funciona como el aparato de codificación de imágenes de acuerdo con un aspecto de la presente invención) , y el contenido codificado se transmite al servidor de transmisión ininterrumpida exl03. Por otra parte, el servidor de transmisión ininterrumpida exl03 lleva a cabo la distribución ininterrumpida de los datos de contenido transmitidos a los clientes cuando lo soliciten. Los clientes incluyen la computadora exlll, el PDA exll2, la cámara exll3, el teléfono celular exll4 y la consola de videojuegos exll5 que son capaces de decodificar los datos codificados que se mencionaron anteriormente. Cada uno de los dispositivos que ha recibido los datos distribuidos decodifica y reproduce los datos codificados (es decir, funciona como el aparato de decodificación de imágenes de acuerdo con un aspecto de la presente invención) .
Los datos capturados pueden ser codificados por la cámara exll3 o el servidor de transmisión ininterrumpida exl03 que transmite los datos, o los procesos de codificación pueden ser compartidos entre la cámara exll3 y el servidor de transmisión ininterrumpida exl03. Similarmente , los datos distribuidos pueden ser decodif icados por los clientes o el servidor de transmisión ininterrumpida exl03, o los procesos de decodificación pueden ser compartidos entre los clientes y el servidor de transmisión ininterrumpida exl03. Adicionalmente , los datos de las imágenes fijas y video capturados no solo por la cámara exll3 sino también la cámara exll6 pueden ser transmitidos al servidor de transmisión ininterrumpida exl03 a través de la computadora exlll. Los procesos de codificación pueden ser realizados por la cámara exll6, la computadora exlll o el servidor de transmisión ininterrumpida exl03, o pueden ser compartidos entre los mismos.
Adicionalmente , los procesos de codificación y decodificación pueden ser realizados por un LSI ex500 incluido generalmente en cada uno de la computadora exlll y los dispositivos. El LSI ex500 se puede configurar de un chip individual o una pluralidad de chips . El software para codificar y decodificar video puede ser integrado en algún tipo de medio de grabación (tal como un CD-ROM, disco flexible y disco duro) que es legible por la computadora exlll y otros, y los procesos de codificación y decodificación se pueden realizar utilizando el software. Adicionalmente, cuando el teléfono celular exll4 se equipa con una cámara, los datos de video obtenidos por la cámara se pueden transmitir. Los datos de video son datos codificados por el LSI ex500 incluido en el teléfono celular exll4.
Adicionalmente, el servidor de transmisión ininterrumpida exl03 puede estar compuesto de servidores y computadoras y puede descentralizar datos y procesar los datos descentralizados, grabar o distribuir datos.
Como se describiera anteriormente, los clientes pueden recibir y reproducir los datos codificados en el sistema de provisión de contenido exlOO. En otras palabras, los clientes pueden recibir y decodificar información transmitida por el usuario y pueden reproducir los datos decodificados en tiempo real en el sistema de provisión de contenido exlOO, de modo que el usuario que no tiene ningún derecho y equipo particular puede implementar una difusión personal.
Además del ejemplo del sistema de provisión de contenido exlOO, por lo menos uno del aparato de codificación de imágenes en movimiento (aparato de codificación de imágenes) y el aparato de decodificación de imágenes en movimiento (aparato de decodificación de imágenes) descritos en cada una de las modalidades se puede implementar en un sistema de difusión digital ex200 ilustrado en la FIGURA 18. Más específicamente, una estación de difusión ex201 comunica o transmite, por vía de ondas de radio a un satélite de difusión ex202, datos multiplexados que se obtienen al multiplexar datos de audio y otros en datos de video. Los datos de video son datos codificados por medio del método de codificación de imágenes en movimiento descrito .en cada una de las modalidades (es decir, los datos codificados por el aparato de codificación de imágenes de acuerdo con un aspecto de la presente invención) . Con la recepción de los datos multiplexados, el satélite de difusión ex202 transmite ondas de radio para la difusión. Luego, una antena de uso casero ex204 con una función de recepción de difusión satelital recibe las ondas de radio. Después, un dispositivo tal como una televisión (receptor) ex300 y un sintonizador externo (STB, por sus siglas en inglés) ex217 decodifica los datos multiplexados recibidos y reproduce los datos decodificados (es decir, funciona como el aparato de decodificación de imágenes de acuerdo con un aspecto de la presente invención) .
Adicionalmente , un lector/grabador ex218 (i) lee y decodifica los datos multiplexados que están grabados en un medio de grabación ex215, tal como un DVD y un BD o (ii) codifica señales de video en el medio de grabación ex215, y en algunos casos, escribe datos obtenidos al multiplexar una señal de audio en los datos codificados. El lector/grabador ex218 puede incluir el aparato de decodificación de imágenes en movimiento o el aparato de codificación de imágenes en movimiento como se muestra en cada una de las modalidades. En este caso, las señales de video reproducidas son exhibidas en el monitor ex219 y pueden ser reproducidas por otro dispositivo o sistema utilizando el medio de grabación ex215 en el cual se graban los datos multiplexados. También es posible implementar el aparato de decodificación de imágenes en movimiento en el sintonizador externo ex217 conectado al cable ex203 para una televisión de cable o a la antena ex204 para la difusión satelital y/o terrestre, con el fin de exhibir las señales de video en el monitor ex219 de la televisión ex300. El aparato de decodificación de imágenes en movimiento puede no ser implementado en el sintonizador externo sino en la televisión ex300.
La FIGURA 19 ilustra la televisión (receptor) ex300 que utiliza el método de codificación de imágenes en movimiento y el método de decodificación de imágenes en movimiento descritos en cada una de las modalidades. La televisión ex300 incluye: un dispositivo de sintonización ex301 que obtiene o proporciona datos multiplexados obtenidos al multiplexar datos de audio en datos de video, a través de la antena ex204 o el cable ex203, etcétera que recibe una difusión; una unidad de modulación/desmodulación ex302 que desmodula los datos multiplexados recibidos o modula datos en datos multiplexados para ser suministrados al exterior; y una unidad de multiplexión/desmultiplexión ex303 que desmultiplexa los datos multiplexados modulados en datos de video y datos de audio o multiplexa datos de video y datos de audio codificados por una unidad de procesamiento de señales ex306 en datos.
La televisión ex300 incluye además: una unidad de procesamiento de señales ex306 que incluye una unidad de procesamiento de señales de audio ex304 y una unidad de procesamiento de señales de video ex305 que decodifican datos de audio y datos de video y codifican datos de audio y datos de video, respectivamente (las cuales funcionan como el aparato de codificación de imágenes y el aparato de decodificación de imágenes de acuerdo con los aspectos de la presente invención) ; y una unidad de salida ex309 que incluye un altavoz ex307 que proporciona la señal de audio decodificada y una unidad de exhibición ex308 que exhibe la señal de video decodificada, tal como una pantalla. Adicionalmente , la televisión ex300 incluye una unidad de interconexión ex317 que incluye una unidad de entrada de operación ex312 que recibe una entrada de una operación del usuario. Adicionalmente, la televisión ex300 incluye una unidad de control ex310 que controla en conjunto cada elemento constituyente de la televisión ex300 y una unidad de circuitos de suministro de energía ex311 que suministra energía a cada uno de los elementos. A diferencia de la unidad de entrada de operación ex312, la unidad de interconexión ex317 puede incluir: un puente ex313 que se conecta a un dispositivo externo, tal como el lector/grabador ex218; una unidad de ranura ex314 para hacer posible la unión del medio de grabación ex216, tal como una tarjeta SD; un controlador ex315 que es conectado a un medio de grabación externo, tal como un disco, duro; y un módem ex316 .que es conectado a una red telefónica. En este punto, el medio de grabación ex216 puede grabar eléctricamente información utilizando un elemento de memoria semiconductora no volátil/volátil para el almacenamiento. Los elementos constituyentes de ' la televisión ex300 se conectan entre sí a través de una barra colectora sincrónica.
En primer lugar, se describirá la configuración en la cual la televisión ex300 decodifica los datos multiplexados obtenidos del exterior a través de la antena ex204 y otros y reproduce los datos decodificados . En la televisión ex300, con la operación de un usuario a través de un controlador distante ex220 y otros, la unidad de multiplexión/desmultiplexión ex303 desmultiplexa los datos multiplexados que son desmodulados por la unidad de modulación/desmodulación ex302, bajo control de la unidad de control ex310 que incluye una CPU. Adicionalmente , la unidad de procesamiento de señales de audio ex304 decodifica los datos de audio desmultiplexados y la unidad de procesamiento de señales de video ex305 decodifica los datos de video desmultiplexados, utilizando el método de decodificación descrito en cada una de las modalidades, en la televisión ex300. La unidad de salida ex309 proporciona la señal de video y la señal de audio decodificadas al exterior, respectivamente. Cuando la unidad de salida ex309 proporciona la señal de video y la señal de audio, las señales pueden ser almacenadas temporalmente en las memorias intermedias ex318 y ex319 y otras de modo que las señales sean reproducidas en sincronización entre sí. Adicionalmente, la televisión ex300 puede leer datos multiplexados no a través de una difusión y otros sino de los medios de grabación ex215 y ex216, tal¦> como un disco magnético, un disco óptico y una tarjeta SD. Después, se describirá una configuración en la cual la televisión ex300 codifica una señal de audio y una señal de video y transmite los datos al exterior o escribe los datos en un medio de grabación. En la televisión ex300, con la operación de un usuario a través del controlador distante ex220 y otros, la unidad de procesamiento de señales de audio ex304 codifica una señal de audio y la unidad de procesamiento de señales de video ex305 codifica una señal de video, bajo control de la unidad de control ex310 utilizando el método de codificación descrito en cada una de las modalidades. La unidad de multiplexión/desmultiplexión ex303 multiplexa la señal de video y la señal da audio codificadas y proporciona la señal resultante al exterior. Cuando la unidad de multiplexión/desmultiplexión ex303 multiplexa la señal de video y la señal de audio, las señales pueden ser almacenadas temporalmente en las memorias intermedias ex320 y ex321 y otras de modo que las señales sean reproducidas en sincronización entre sí. En este punto, las memorias intermedias ex318, ex319, ex320 y ex321 pueden ser plurales como se ilustra o por lo menos una memoria intermedia puede ser compartida en la televisión ex300. Adicionalmente , se pueden almacenar datos en una memoria intermedia de modo que se puede evitar el desbordamiento y subdesbordamiento del sistema entre la unidad de- modulación/desmodulación ex302 y la unidad de multiplexión/desmultiplexión ex303, por ejemplo.
Adicionalmente, la televisión ex300 puede incluir una configuración para recibir una entrada de AV de un micrófono o una cámara diferente de la configuración para obtener datos de audio y video de una difusión o un medio de grabación y puede codificar los datos, obtenidos. Aunque la televisión ex300 puede codificar, multiplexar y proporcionar datos al exterior en la descripción, puede ser capaz de únicamente recibir, . decodificar y proporcionar datos al exterior pero no de codificar, multiplexar y proporcionar datos al exterior.
Adicionalmente , cuando el lector/grabador ex218 lee o escribe datos multiplexados de o en un medio de grabación, uno de la televisión ex300 y el lector/grabador ex218 puede decodificar o codificar los datos multiplexados y la televisión ex300 y el lector/grabador ex218 pueden compartir la decodificación o codificación.
Como un ejemplo, la FIGURA 20 ilustra una configuración de una unidad de reproducción/grabación de información ex400 cuando los datos son leídos o escritos de o en un disco óptico. La unidad de reproducción/grabación de información ex400 incluye los elementos constituyentes ex401, ex402, ex403, ex404, ex405, ex406 y ex407 que se describen posteriormente en este documento. La cabeza óptica ex401 irradia un foco de láser en una superficie de grabación del medio de grabación ex215 que es un disco óptico para escribir información y detecta la luz reflejada de la superficie de grabación del medio de grabación ex215 para leer la información. La unidad de grabación de modulación ex402 impulsa eléctricamente un láser semiconductor incluido en la cabeza óptica ex401 y modula la luz láser de acuerdo con datos grabados. La unidad de desmodulación de reproducción ex403 amplifica una señal de reproducción obtenida al detectar eléctricamente la luz reflejada de la superficie de grabación utilizando un fotodetector incluido en la cabeza óptica ex401 y desmodula la señal de reproducción al separar un componente de señal grabado en el medio de grabación ex215 para reproducir la información necesaria. La memoria intermedia ex404 mantiene temporalmente la información a ser grabada en el medio de grabación ex215 y la información reproducida del medio de grabación ex215. El motor del disco ex405 hace girar el medio de grabación ex215. La unidad de servomando ex406 mueve la cabeza óptica ex401 a una pista de información predeterminada mientras que controla el impulso de rotación del motor del disco ex405 con el fin de seguir el foco de láser. La unidad de control del sistema ex407 controla en conjunto la unidad de reproducción/grabación de información ex400. Los procesos de lectura y escritura pueden ser implementados por la unidad de control del sistema ex407 utilizando diversa información almacenada en la memoria intermedia ex404 y generando y agregando nueva información como sea necesario y por medio de la unidad de grabación de modulación ex402, la unidad de desmodulación de reproducción ex403 y la unidad de servomando ex406 que graban y reproducen información a través de la cabeza óptica ex401 mientras que son operados de manera coordinada. La unidad de control del sistema ex407 incluye, por ejemplo, un microprocesador y ejecuta el procesamiento al causar que una computadora ejecute un programa para leer y escribir.
Aunque la cabeza óptica ex401 irradia un foco de láser en la descripción, puede realizar la grabación de alta densidad utilizando luz de campo próximo.
La FIGURA 21 ilustra el medio de grabación ex215 que es el disco óptico. En la superficie de grabación del medio de grabación ex215, las acanaladuras guía se forman en espiral y una pista de información ex230 graba, anticipadamente, información de dirección que indica una posición absoluta en el disco de acuerdo con un cambio en una forma de las acanaladuras guía. La información de dirección incluye información para determinar posiciones de bloques de grabación ex231 que son una unidad para grabar datos. La reproducción de la pista de información ex230 y la lectura de la información de dirección en un aparato que graba y reproduce datos puede conducir a la determinación de las posiciones de los bloques de grabación. Adicionalmente , el medio de grabación ex215 incluye un área de grabación de datos ex233, un área de circunferencia interior ex232 y un área de circunferencia exterior ex234. El área de grabación de datos ex233 es un área para el uso en la grabación de los datos del usuario. El área de circunferencia interior ex232 y el área de circunferencia exterior ex234 que son el interior y el exterior del área de grabación de datos ex233, respectivamente, son para uso específico excepto para la grabación de los datos del usuario. La unidad de reproducción/grabación de información 400 lee y escribe datos de audio codificados, datos de video codificados o datos multiplexados que se obtienen al multiplexar los datos de audio y video codificados, de y sobre el área de grabación de datos ex233 del medio de grabación ex215.
Aunque un disco óptico que tiene una capa, tal como un DVD y un BD se proporciona como un ejemplo en la descripción, el disco óptico no está limitado a ese tipo y puede ser un disco óptico que tenga una estructura de múltiples capas y que pueda ser grabado en una parte diferente de la superficie. Adicionalmente , el disco óptico puede tener una estructura para la grabación/reproducción multidimensional , tal como la grabación de información utilizando luz de colores con diferentes longitudes de onda en la misma porción del disco óptico y para grabar información que tiene diferentes capas desde varios ángulos.
Adicionalmente, un carro ex210 que tiene una antena ex205 puede recibir datos del satélite ex202 y otros, y puede reproducir video en un dispositivo de exhibición tal como un sistema de navegación de carro ex211 establecido en el carro ex210, en el sistema de difusión digital ex200. En este punto, una configuración del sistema de navegación de carro ex211 será una configuración, por ejemplo, que incluye una unidad de recepción de GPS de la configuración ilustrada en la FIGURA 19. Lo mismo será cierto para la configuración de la computadora exlll, el teléfono celular exll4 y otros.
La FIGURA 22A ilustra el teléfono celular exll4 que utiliza el método de codificación de imágenes en movimiento y el método de decodificación de imágenes en movimiento descritos en las modalidades. El teléfono celular exll4 incluye: una antena ex350 para transmitir y recibir ondas de radio a través de la estación base exllO; una unidad de cámara ex365 capaz de capturar imágenes en movimiento y fijas; y una unidad de exhibición ex358 tal como una pantalla de cristal líquido para exhibir los datos tales como video decodificado que es capturado por la unidad de cámara ex365 o es recibido por la antena ex350. El teléfono celular exll4 incluye además: una unidad de cuerpo principal que incluye una unidad clave de operación ex366; una unidad de salida de audio ex357 tal como un altavoz para la salida de audio; una unidad de entrada de audio ex356 tal como un micrófono para la entrada de audio; una unidad de memoria ex367 para almacenar video o imágenes fijas capturados, audio grabado, datos codificados o decodificados del video recibido, las imágenes fijas, correos electrónicos u otros; y una unidad de ranura ex364 que es una unidad de interconexión para un medio de grabación que almacena datos de la misma manera que la unidad de memoria ex367.
Después, un ejemplo de una configuración del teléfono celular exll4 se describirá con referencia a la FIGURA 22B. En el teléfono celular exll4, una unidad de control principal ex360 diseñada para controlar en conjunto cada unidad del cuerpo principal que incluye la unidad de exhibición ex358, así como también la unidad clave de operación ex366 se conecta mutuamente, por vía de una barra colectora sincrónica ex370, a una unidad de circuitos de suministro de energía ex361, una unidad de control de entrada de operación ex362, una unidad de procesamiento de señales de video ex355, una unidad de interconexión de cámara ex363, una unidad de control de la pantalla de cristal líquido (LCD, por sus :· siglas en inglés) ex359, una unidad de modulación/desmodulación ex352, una unidad de multiplexión/desmultiplexión ex353, una unidad de procesamiento de señales de audio ex354, la unidad de ranura ex364 y la unidad de memoria ex367.
Cuando una tecla de final de llamada o una - tecla de energía es encendida por la operación de un usuario, la unidad de circuitos de suministro de energía ex361 provee a las unidades respectivas con energía de un empaque de baterías con el fin de activar el teléfono celular exll4.
En el teléfono celular exll4, la unidad de procesamiento de señales de audio ex354 convierte las señales de audio recolectadas por la unidad de entrada de audio ex356 en modo de conversación de voz en señales de audio digital bajo el control de la unidad de control principal ex360 que incluye una CPU, ROM y RAM. Luego, la unidad de modulación/desmodulación ex352 realiza un procesamiento de espectro expandido en las señales de audio digital y la unidad de transmisión y recepción ex351 realiza la conversión de digital a análogo y la conversión de frecuencia en los datos, con el fin de transmitir los datos resultantes por vía de la antena ex350. También, en el teléfono celular exll4, la unidad de transmisión y recepción ex351 amplifica los datos recibidos por la antena ex350 en modo de conversación de voz y realiza la conversión de frecuencia y la conversión de análogo a digital en los datos. Luego, la unidad de modulación/desmodulación ex352 realiza el procesamiento de espectro expandido inverso en los datos y la unidad de procesamiento de señales de audio ex354 los convierte en señales de audio análogo, con el fin de enviarlos por vía de la unidad de salida de audio ex357.
Adicionalmente , cuando un correo electrónico en modo de comunicación de datos se transmite, los datos de texto del correo electrónico introducidos por medio de la 9 operación de la unidad clave de operación ex366 y otros del cuerpo principal se envían a la unidad de control principal ex360 por vía de la unidad de control de entrada de operación ex362. La unidad de control principal ex360 causa que la unidad de modulación/desmodulación ex352 realice un procesamiento de espectro expandido en los datos de texto y la unidad de transmisión y recepción ex351 realiza la conversión de digital a análogo y la conversión de frecuencia en los datos resultantes para transmitir los datos a la estación base exllO por vía de la antena ex350. Cuando se recibe un correo electrónico, el procesamiento que es aproximadamente inverso al procesamiento para transmitir un correo electrónico se realiza en los datos recibidos y los datos resultantes se proporcionan a la unidad de exhibición ex358.
Cuando se transmite video, imágenes fijas o video y audio en el modo de comunicación de datos, la unidad de procesamiento de señales de video ex355 comprime y codifica señales de video suministradas de la unidad de cámara ex365 utilizando el método de codificación de imágenes en movimiento mostrado en cada una de las modalidades (es decir, funciona como el aparato de codificación de imágenes de acuerdo con el aspecto de la presente invención) , y transmite los datos de video codificados a la unidad de multÍplexión/desmultiplexión ex353. En contraste, cuando la unidad de cámara ex365 captura video, imágenes fijas y otros, la unidad de procesamiento de señales de audio ex354 codifica señales de audio recolectadas por la unidad de entrada de audio ex356 y transmite los datos de audio codificados a la unidad de multiplexión/desmultiplexión ex353.
La unidad de multiplexión/desmultiplexión ex353 multiplexa los datos de video codificados que son suministrados de la unidad de procesamiento de señales de video ex355 y los datos de audio codificados que son suministrados de la unidad de procesamiento de señales de audio ex354, utilizando un método predeterminado. Luego, la unidad de modulación/desmodulación (unidad de circuito de modulación/desmodulación) ex352 realiza el procesamiento de espectro expandido en los datos multiplexados y la unidad de transmisión y recepción ex351 realiza la conversión de digital a análogo y la conversión de frecuencia en los datos con el fin de transmitir los datos resultantes por vía de la antena ex350.
Cuando se reciben datos de un archivo de video el cual está vinculado con una página Web y otros en el modo de comunicación de datos o cuando se recibe un correo electrónico con video y/o audio anexo, con el propósito de decodificar los datos multiplexados que son recibidos por vía de la antena ex350, la unidad de multiplexión/desmultiplexión ex353 desmultiplexa los datos multiplexados en una corriente de bits de datos de video y una corriente de bits de datos de audio y provee a la unidad de procesamiento de señales de video ex355 con los datos de video codificados y la unidad de procesamiento de señales de audio ex354 con los datos de audio codificados, a través de la barra colectora sincrónica ex370. La unidad de procesamiento de señales de video ex355 decodifica la señal de video utilizando un método de decodificación de imágenes en movimiento que corresponde al método de codificación de imágenes en movimiento mostrado en cada una de las modalidades (es decir, funciona como el aparato de decodificación de imágenes de acuerdo con el aspecto de la presente invención) , y luego la unidad de exhibición ex358 exhibe, por ejemplo, el video y las imágenes fijas que están incluidos en el archivo de video vinculado con la página Web por vía de la unidad de control de LCD ex359. Adicionalmente , la unidad de - procesamiento de señales -de audio ex354 decodifica la señal de audio y la unidad de salida de audio ex357 proporciona el audio.
Adicionalmente, de manera similar a la televisión ex300, es posible que una terminal tal como el teléfono celular exll4 tenga 3 tipos de configuraciones de implementación que incluyen no únicamente (i) una terminal de transmisión y recepción que incluye tanto un aparato de codificación como un aparato de decodificación, sino también (ii) una terminal de transmisión que incluye únicamente un aparato de codificación y (iii) una terminal de recepción que incluye únicamente un aparato de decodificación. Aunque el sistema de difusión digital ex200 recibe y transmite los datos multiplexados que se obtienen al multiplexar datos de audio en datos de video en la descripción, los datos multiplexados pueden ser datos obtenidos al multiplexar no datos de audio sino datos de carácter relacionados con video en datos de video y pueden no ser datos multiplexados sino datos de video .mismos .
Como tal, el método de codificación de imágenes en movimiento y el método de decodificación de imágenes en movimiento en cada una de las modalidades se pueden utilizar en cualquiera de los dispositivos y sistemas descritos. De esta manera, se pueden obtener las ventajas descritas en cada una de las modalidades.
Adicionalmente , la presente invención no está limitada a las modalidades y son posibles varias-, modificaciones y revisiones sin apartarse del alcance de la presente invención.
Modalidad 4 Los datos de video se pueden generar al conmutar, como sea necesario, entre (i) el método de codificación de imágenes en movimiento o el aparato de codificación de imágenes en movimiento mostrados en cada una de las modalidades y (ii) un método de codificación de imágenes en movimiento o un aparato de codificación de imágenes en movimiento de conformidad con un estándar diferente, tal como MPEG-2, MPEG-4 AVC y VC-1.
En este punto, cuando una pluralidad de datos de video que cumplen con los diferentes estándares se generan y luego se decodifican, es necesario que los métodos de decodificación se seleccionen para cumplir con los diferentes estándares. Sin embargo, puesto que no se puede detectar que estándar cumple cada uno de la pluralidad de datos de video que son decodificados , existe el problema respecto a que no se puede seleccionar un método de decodificación apropiado.
Con el propósito de resolver el problema, los datos multiplexados que se obtienen al multiplexar datos de audio y otros en datos de video tienen una estructura que incluye información de identificación que indica que estándar cumplen los datos de video. La estructura específica de los datos multiplexados . que incluyen los datos de video generados en el método de codificación de imágenes en movimiento y por el aparato de codificación de imágenes en movimiento mostrados en cada una de las modalidades se describirá en lo sucesivo. Los datos multiplexados son una corriente digital en el formato de Corriente de Transporte de MPEG-2.
La FIGURA 23 ilustra una estructura de los datos multiplexados. Como se ilustra en la FIGURA 23, los datos multiplexados se pueden obtener al multiplexar por lo menos una de una corriente de video, una corriente de audio, una corriente de gráficos de presentación (PG, por sus siglas en inglés) y una corriente de gráficos interactivos. La corriente de video representa video primario y video secundario de una película, la corriente de audio (IG) representa una parte de audio primario y una parte de audio secundario que se mezcla con la parte de audio primario y la corriente de gráficos de presentación representa subtítulos de la película. En este punto, el video primario es video normal que es exhibido en una pantalla y el video secundario es video que es exhibido en una ventana más pequeña en el video primario. Adicionalmente , la corriente de gráficos interactivos representa una pantalla interactiva que es generada al ordenar los componentes de GUI en una pantalla. La corriente de video se codifica en el método de codificación de imágenes en movimiento o por el aparato de codificación de imágenes en movimiento mostrados en cada una de las modalidades, o en un método de codificación de imágenes en movimiento o por un aparato de codificación de imágenes en movimiento de conformidad con un estándar convencional, tal como MPEG-2, MPEG-4 AVC y VC-1. La corriente de audio se codifica de acuerdo con un estándar, tal como Dolby-AC-3, Dolby Digital Plus, MLP, DTS, DTS-HD y PCM lineal .
Cada corriente incluida en los datos multiplexados es identificada por un PID. Por ejemplo, 0x1011 se asigna a la corriente de video que se utiliza para el video de una película, de 0x1100 a OxlllF se asignan a las corrientes de audio, de 0x1200 a 0xl21F se asignan a las corrientes de gráficos de presentación, de 0x1400 a 0xl41F se asignan a las corrientes de gráficos interactivos, de OxlBOO a OxlBlF se asignan a las corrientes de video que se utilizan para el video secundario de la película y de OxlAOO a OxlAlF se asignan a las corrientes de audio que se utilizan para el audio secundario que se mezcla con el audio primario.
La FIGURA 24 ilustra esquemáticamente como se multiplexan los datos. En primer lugar, una corriente de video ex235 compuesta de tramas de video y una corriente de audio ex238 compuesta de tramas de audio se transforman en una corriente de paquetes PES ex236 y una corriente de paquetes PES ex239 y además en paquetes TS ex237 y paquetes TS ex240, respectivamente. Similarmente , los datos de una corriente de gráficos de presentación ex241 y los datos de una corriente de gráficos interactivos ex244 se transforman en una corriente de paquetes PES ex242 y una corriente de paquetes PES ex245 y además en paquetes TS ex243 y paquetes TS ex246, respectivamente. Estos paquetes TS son multiplexados en una corriente para obtener datos multiplexados ex247.
La FIGURA 25 ilustra con mayor detalle como se almacena una corriente de video en una corriente de paquetes PES . La primera barra en la FIGURA 25 muestra una corriente de tramas de video en una corriente de video. La segunda barra muestra la corriente de paquetes PES. Como es indicado por las flechas designadas como yyl, yy2, yy3 e yy4 en la FIGURA 25, la corriente de video se divide en imágenes como imágenes I, imágenes B e imágenes P cada una de las cuales es una unidad de presentación de video y las imágenes se almacenan en una carga útil de cada uno de los paquetes PES. Cada uno de los paquetes PES tiene un encabezado de PES y el encabezado de PES almacena un Registro de Tiempos de Presentación (PTS, por sus siglas en inglés) que indica un tiempo de exhibición de la imagen y un Registro de Tiempos de Decodificación (DTS, por sus siglas en inglés) que indica un tiempo de decodificación de la imagen.
La FIGURA 26 ilustra un formato de paquetes TS que se escriben finalmente en los datos multiplexados . Cada uno de los paquetes TS es un paquete de longitud fija de 188 bytes, que incluye un encabezado de TS de 4 bytes que tiene información, tal como un PID para identificar una corriente y una carga útil de TS de 184 bytes para almacenar datos. Los paquetes PES se dividen y se almacenan en las cargas útiles de TS, respectivamente. Cuando se utiliza un BD ROM, a cada uno de los paquetes TS se proporciona un TP_Extra_Header (Encabezado Adicional TP) de 4 bytes, dando por resultado de esta manera paquetes fuente de 192 bytes. Los paquetes fuente se escriben en los datos multiplexados . El TP_Extra_Header almacena información tal como un Arrival_Time_Stamp (Registro de Tiempos de Llegada) (ATS, por sus siglas en inglés) . El ATS muestra un tiempo de inicio de transferencia en el cual cada uno de los paquetes TS deben ser transferidos a un filtro de PID. Los paquetes fuente se ordenan en los datos multiplexados como se muestra en el fondo de la FIGURA 26. Los números que incrementan desde la cabeza de los datos multiplexados son llamados números de paquete fuente (SPNs, por sus siglas en inglés) .
Cada uno de los paquetes TS incluidos en los datos multiplexados incluye no únicamente corrientes de audio, video, subtítulos y otros, sino también una Tabla de Asociación de Programas (PAT, por sus siglas en inglés) , una Tabla de Mapa de Programas (PMT, por sus siglas en inglés) y una Referencia de Reloj de Programa (PCR, por sus siglas en inglés) . La PAT muestra lo que indica un PID en una PMT utilizada en los datos multiplexados y un PID de la PAT misma se registra como cero. La PMT almacena PIDs de las corrientes de video, audio, subtítulos y otros incluidas en los datos multiplexados y la información de atributos de las corrientes correspondientes a los PIDs. La PMT también tiene varios descriptores que se refieren a los datos multiplexados. Los descriptores tienen información tal como información de control de copias que muestra si se permite o no el copiado de los datos multiplexados . La PCR almacena la información de tiempo de STC que corresponde a un ATS que muestra cuando el paquete de PCR se transfiere a un decodificador, con el propósito de lograr una sincronización entre un Reloj de Tiempo de Llegada (ATC) que es un eje de tiempo de ATSs y un Reloj de Tiempo de Sistema (STC) que es un eje de tiempo de PTSs y DTSs.
La FIGURA 27 ilustra detalladamente la estructura de datos de la PMT. Un encabezado de PMT se coloca en la parte más alta de la PMT. El encabezado de PMT describe la longitud de datos incluidos en la PMT y otros. Una pluralidad de descriptores que se refieren a los datos multiplexados se coloca después del encabezado de PMT. Información tal como la información de control de copias se describe en los descriptores. Después de los descriptores, se coloca una pluralidad de piezas de información de corriente que se refiere a las corrientes incluidas en . los datos multiplexados. Cada pieza de información de corriente incluye descriptores de corriente cada uno que describe información, tal como un tipo de corriente para identificar un codee de compresión de una corriente, un PID de corriente e información de atributos de corriente (tal como una velocidad de tramas o una relación dimensional) . Los descriptores de corriente son iguales en número al número de corrientes en los datos multiplexados. 1 Cuando los datos multiplexados se graban en un medio de grabación y otros, se graban junto con archivos de información de datos multiplexados.
Cada uno de los archivos de información de datos multiplexados es información de gestión de los datos multiplexados como se muestra en la FIGURA 28. Los archivos de información de datos multiplexados están en correspondencia de uno a uno con los datos multiplexados y cada uno de los archivos incluye información de datos multiplexados, información de atributos de corriente y un mapa de entrada.
Como se ilustra en la FIGURA 28, la información de datos multiplexados incluye una velocidad de sistema, un tiempo de inicio de reproducción y un tiempo de final de reproducción. La velocidad de sistema indica la velocidad de transferencia máxima a la cual un decodificador objetivo del sistema que se describe posteriormente transfiere los datos multiplexados a un filtro de PID. Los intervalos de los ATSs incluidos en los datos multiplexados se establecen a un nivel no más alto que una velocidad de sistema. El tiempo de inicio de reproducción indica un PTS en una trama de video en la cabeza de los datos multiplexados. Un intervalo de una trama se agrega a un PTS en una trama de video al final de los datos multiplexados y el PTS se establece al tiempo de final de reproducción.
Como se muestra en la FIGURA 29, una pieza de información de atributos se registra en la información de atributos de corriente, para cada PID de cada corriente incluida en los datos multiplexados . Cada pieza de información de atributos tiene diferente información dependiendo si la corriente correspondiente es una corriente de video, una corriente de audio, una corriente de gráficos de presentación o una corriente de gráficos interactivos. Cada pieza de información de atributos de corriente de video lleva información que incluye que clase de codee de compresión se utiliza para la compresión de la corriente de video y la resolución, relación dimensional y velocidad de trama de las piezas de datos de imagen que se incluyen en la corriente de video. Cada pieza de información de atributos de corriente de audio lleva información que incluye que clase de codee de compresión se utiliza para comprimir la corriente de audio, cuantos canales se incluyen en la. corriente de audio, que lenguaje soporta la corriente de audio y que tan alta es la frecuencia de muestreo. La información de atributos de corriente de video y la información de atributos de corriente de audio se utilizan para la inicialización de un decodificador ¦ antes "de que el reproductor repita la información .
En la presente modalidad, los datos multiplexados que se utilizan son de un tipo de corriente incluido en la PMT. Adicionalmente , cuando los datos multiplexados se graban en un medio de grabación, la información de atributos de corriente de video incluida en la información de datos multiplexados se utiliza. Más específicamente, el método de codificación de imágenes en movimiento o el aparato de codificación de imágenes en movimiento descritos en cada una de las modalidades incluye un paso o una unidad para asignar información única que indica los datos de video generados por el método de codificación de imágenes en movimiento o el aparato de codificación de imágenes en movimiento en cada una de las modalidades, al tipo de corriente incluido en la PMT o la información de atributos de corriente de video. Con la configuración, los datos de video generados por el método de codificación de imágenes en movimiento o el aparato de codificación de imágenes en movimiento descritos en cada una de las modalidades se pueden distinguir de los datos de video que cumplen con otro estándar.
Adicionalmente, la FIGURA 30 ilustra pasos del método de decodificación de imágenes en movimiento de acuerdo con la presente modalidad. En el Paso exSlOO, el tipo de corriente incluido en la PMT o la información de atributos de corriente de video incluida en la información de datos multiplexados se obtiene de los datos multiplexados. Después, en el Paso exSlOl, se determina si el tipo de corriente o la información de atributos de corriente de video indica o no que los datos multiplexados son generados por el método de codificación de imágenes en movimiento o el aparato de codificación de imágenes en movimiento en cada una de las modalidades. Cuando se determina que el tipo de corriente o la información de atributos de corriente de video indica que los datos multiplexados son generados por el método de codificación de imágenes en movimiento o el aparato de codificación de imágenes en movimiento en cada una de las modalidades, en el Paso exS102, la decodificación es realizada por el método de decodificación de imágenes en movimiento en cada una de las modalidades. Adicionalmente, cuando el tipo de corriente o la información de atributos de corriente de video indica el cumplimiento de los estándares convencionales, tales como MPEG-2, MPEG-4 AVC y VC-1, en el Paso exS103, la decodificación es realizada por un método de decodificación de imágenes en movimiento de conformidad con los estándares convencionales.
Como tal, la asignación de un nuevo valor único al tipo de corriente o a la información de atributos de corriente de video hace posible la determinación si el método de decodificación de imágenes en movimiento o el aparato de decodificación de imágenes en movimiento que se describen en cada una de las modalidades pueden realizar o no la decodificación. Incluso cuando se introducen datos multiplexados que cumplen con un estándar diferente, se puede seleccionar un método o aparato de decodificación apropiado. De esta manera, se hace posible decodificar información sin ningún error. Adicionalmente, el método o aparato de codificación de imágenes en movimiento, o el método o aparato de decodificación de imágenes en movimiento en la presente modalidad se puede utilizar en los dispositivos y sistemas descritos anteriormente.
Modalidad 5 Cada uno del método de codificación de imágenes en movimiento, el aparato de codificación de imágenes en movimiento, el método de decodificación de imágenes en movimiento y el aparato de decodificación de imágenes en movimiento en cada una de las modalidades se logra típicamente en la forma de un circuito integrado o un circuito Integrado a Gran Escala (LSI) . Como un ejemplo del LSI, la FIGURA 31 ilustra una configuración del LSI ex500 que se hace en un chip. El LSI ex500 incluye los elementos ex501, ex502, ex503, ex504, ex505, ex506, ex507, ex508 y ex509 que se describen posteriormente, y los elementos se conectan entre sí a través de una barra colectora ex510. La unidad de circuitos de suministro de energía ex505 es activada al proveer a cada uno de los elementos con energía cuando la unidad de circuitos de suministro de energía ex505 se enciende.
Por ejemplo, cuando se realiza la codificación, el LSI ex500 recibe una señal de AV de un micrófono exll7, una cámara exll3 y otros a través de una 10 de AV ex509 bajo control de una unidad de control ex501 que incluye una CPU ex502, un controlador de memoria ex503, un controlador de corriente ex504 y una unidad de control de frecuencia impulsora ex512. La señal de AV recibida se almacena temporalmente en la memoria externa ex511, tal como una SDRAM. Bajo control de la unidad de control ex501, los datos almacenados son segmentados en porciones de datos de acuerdo con la cantidad y velocidad de procesamiento que se transmite a una unidad de procesamiento de señales ex507. Luego, la unidad de procesamiento de señales ex507 codifica una señal de audio y/o una señal de video. En este punto, la codificación de la señal de video es la codificación descrita en cada una de las modalidades. Adicionalmente , la unidad de procesamiento de señales ex507 multiplexa algunas veces los datos de audio codificados y los datos de video codificados, y una 10 de corriente ex506 proporciona los datos multiplexados al exterior. Los datos multiplexados proporcionados son transmitidos a la estación base exl07, o se escriben en el medio de grabación ex215. Cuando se multiplexan los conjuntos de datos, los datos se deben almacenar temporalmente en la memoria intermedia ex508 de modo que los conjuntos de datos se sincronizan entre sí\ Aunque la memoria ex511 es un elemento fuera del LSI ex500, se puede incluir en el LSI ex500. La memoria intermedia ex508 no está limitada a una memoria intermedia, sino que puede estar compuesta de memorias intermedias. Adicionalmente , el LSI ex500 se puede hacer en un chip o una pluralidad de chips .
Adicionalmente, aunque la unidad de control ex501 incluye la CPU ex502, el controlador de memoria ex503, el controlador de corriente ex504 y la unidad de control de frecuencia impulsora ex512, la configuración de la unidad de control ex501 no está limitada a éstos. Por ejemplo, la unidad de procesamiento de señales ex507 puede incluir además una CPU. La inclusión de otra CPU en la unidad de procesamiento de señales ex507 puede mejorar la velocidad de procesamiento. Adicionalmente, como otro ejemplo, la CPU ex502 puede servir como o puede ser una parte de la unidad de procesamiento de señales ex507 y, por ejemplo, puede incluir una unidad de procesamiento de señales de audio . En este caso, la unidad de control ex501 incluye la unidad de procesamiento de señales ex507 o la CPU ex502 que incluye una parte de la unidad de procesamiento de señales ex507.
El nombre utilizado en este documento es LSI, pero también se puede llamar IC, sistema LSI, super LSI o ultra-LSI dependiendo del grado de integración.
Por otra · parte, las maneras para lograr la integración no están limitadas al LSI y un circuito especial o un procesador de uso general y así por el estilo también puede lograr la integración. La Matriz de Puerta Programable de Campo (FPGA, por sus siglas en inglés) que se puede programar después de la manufactura de LSIs o un procesador reconfigurable que permite la reconfiguración de la conexión o la configuración de un LSI se puede utilizar para el mismo propósito.
En el futuro, con el avance en la tecnología de los semiconductores, una nueva tecnología puede reemplazar el LSI. Los bloques funcionales se pueden integrar utilizando esta tecnología. La posibilidad es que la presente invención se aplique a la biotecnología.
Modalidad 6 Cuando los datos de video generados en el método de codificación de imágenes en movimiento o por el aparato de codificación de imágenes en movimiento descritos en cada una de las modalidades se decodifican, en comparación a cuando los datos de video que cumplen con un estándar convencional, tales como MPEG-2, MPEG-4 AVC y VC-1 se decodifican, es posible que la cantidad de- procesamiento se incremente. De esta manera, el LSI ex500 necesita ser establecido a una frecuencia impulsora más alta que aquella de la CPU ex502 que se utiliza cuando se decodifican datos de video de conformidad con el estándar convencional. Sin embargo, cuando la frecuencia impulsora se establece más alto, existe el problema respecto a que se incrementa el consumo de energía.
Con el propósito de resolver el problema, el aparato de decodificación de imágenes en movimiento, tal como la televisión ex300 y el LSI ex500 se configuran para determinar que estándar cumplen los datos de video y conmutar entre las frecuencias impulsoras de acuerdo con el estándar determinado. La FIGURA 32 ilustra una configuración ex800 en la presente modalidad. Una unidad de conmutación de frecuencias impulsoras ex803 establece una frecuencia impulsora a una frecuencia impulsora más alta cuando los datos de video son generados por el método de codificación de imágenes en movimiento o el aparato de codificación de imágenes en movimiento descritos en cada una de las modalidades. Luego, la unidad de conmutación de frecuencias impulsoras ex803 da instrucciones a una unidad de procesamiento de decodificación ex801 que ejecuta el método de decodificación de imágenes en movimiento descrito en cada una de las modalidades para decodificar los datos de video. Cuando los datos de video cumplen con el estándar convencional, la unidad de conmutación de frecuencias impulsoras ex803 establece una frecuencia impulsora a una frecuencia impulsora más baja que aquella de los datos de video generados por el método de codificación de imágenes en movimiento o el aparato de codificación de imágenes en movimiento descritos en cada una de las modalidades. Luego, la unidad de conmutación de frecuencias impulsoras ex803 da instrucciones a la unidad de procesamiento de decodificación ex802 que cumple con el estándar convencional para decodificar los datos de video.
Más específicamente, la unidad de conmutación de frecuencias impulsoras ex803 incluye la CPU ex502 y la unidad de control de frecuencias impulsoras ex512 en la FIGURA 31. En este punto, cada unidad de procesamiento de decodificación ex801 que ejecuta el método de decodificación de imágenes en movimiento descrito en cada una de las modalidades y la unidad de procesamiento de decodi icación ex802 que cumple con el estándar convencional corresponde a la unidad de procesamiento de señales ex507 de la FIGURA 31. La CPU ex502 determina que estándar cumplen los datos de video. Luego, la unidad de control de frecuencias impulsoras ex512 determina una frecuencia impulsora con base en una señal de la CPU ex502. Adicionalmente , la unidad de procesamiento de señales ex507 decodifica los datos de video con base en la señal de la CPU ex502. Por ejemplo, es posible que la información de identificación descrita en la Modalidad 4 se utilice para identificar los... datos de video. La información de identificación no está limitada a aquella descrita en la Modalidad 4 sino que puede ser cualquier información siempre y cuando la información indique que estándar cumplen los datos de video. Por ejemplo, cuando se puede determinar que estándar "cumplen los datos de video con base en una señal externa para determinar que los datos de video se utilizan para una televisión o un disco, etcétera, la determinación se puede hacer con base en esta señal externa. Adicionalmente, la CPU ex502 selecciona una frecuencia impulsora con base en, por ejemplo, una tabla de consulta en la cual los estándares de los datos de video se asocian con las frecuencias impulsoras como se muestra en la FIGURA 34. La frecuencia impulsora se puede seleccionar al almacenar la tabla de consulta en la memoria intermedia ex508 y en una memoria interna de un LSI y con referencia a la tabla de consulta por la CPU ex502.
La FIGURA 33 ilustra pasos para ejecutar un método en la presente modalidad. En primer lugar, en el Paso exS200, la unidad de procesamiento de señales ex507 obtiene información de identificación de los datos multiplexados . Después, en el Paso exS201, la CPU ex502 determina si los datos de video se generan o no por medio del método de codificación y el aparato de codificación descritos en cada una de las modalidades, con base en la información de identificación. Cuando los datos de video son generados, por medio del método de codificación de imágenes en movimiento y el aparato de codificación de imágenes en movimiento descritos en cada una de las modalidades, en el Paso exS202, la CPU ex502 transmite una señal para establecer la frecuencia impulsora a una frecuencia impulsora más alta a la unidad de control de frecuencias impulsoras ex512. Luego, la unidad de control de frecuencias impulsoras ex512 establece la frecuencia impulsora a la frecuencia impulsora más alta.
Por otra parte, cuando la información de identificación indica que los datos de video cumplen con el estándar convencional, tal como MPEG-2, MPEG-4 AVC y VC-1, en el Paso. exS203, la CPU ex502 transmite una señal para establecer la frecuencia impulsora a una frecuencia impulsora más baja a la unidad de control de frecuencias impulsoras ex512. Luego, la unidad de control de frecuencias impulsoras ex512 establece la frecuencia impulsora a la frecuencia impulsora más baja que aquella en el caso donde los datos de video son generados por medio del método de codificación de imágenes en movimiento y el aparato de codificación de imágenes en movimiento descritos en cada una de las modalidades.
Adicionalmente , junto con la conmutación de las frecuencias impulsoras, el efecto de conservación de energía se puede mejorar al cambiar el voltaje que se aplica al LSI ex500 o un aparato que incluye el LSI ex500. Por ejemplo, cuando la frecuencia, impulsora se establece más baja, es posible que el voltaje que se aplica al LSI ex500 o el aparato que incluye el LSI ex500 se establezca a un voltaje más bajo que aquel en el caso donde la frecuencia impulsora se establece más alta.
•Adicionalmente, cuando la cantidad de procesamiento para la decodificación es más grande, la frecuencia impulsora se puede establecer más alta, y cuando la cantidad de procesamiento para la decodificación es más pequeña, la frecuencia impulsora se puede establecer más baja como el método para establecer la frecuencia impulsora. De esta manera, el método de establecimiento no está limitado a aquellos descritos anteriormente. Por ejemplo, cuando la cantidad de procesamiento para decodificar datos de video de conformidad con MPEG-4 AVC es más grande que la cantidad de procesamiento para la decodificación de datos de video generados por medio del método de codificación de imágenes en movimiento y el aparato de codificación de imágenes en movimiento descritos en cada una de las modalidades, es posible que la frecuencia impulsora se establezca en orden inverso al establecimiento descrito anteriormente.
Adicionalmente , el método para establecer la frecuencia impulsora no está limitado al método para establecer la frecuencia impulsora más baja. Por ejemplo, cuando la información de identificación indica que los datos de video se generan por medio del método de codificación de imágenes en movimiento y el aparato de codificación de imágenes en movimiento descritos en cada una de las modalidades, es posible que el voltaje que se aplica al LSI ex500 o el aparato que incluye el LSI ex500 se establezca más alto. Cuando la información de identificación indica que los datos de video cumplen con el estándar convencional, tal como MPEG-2, MPEG-4 AVC y VC-1, es posible que el voltaje que se aplica al LSI ex500 o el aparato que incluye el LSI ex500 se establezca más bajo. Como otro ejemplo, es posible que cuando la información de identificación indica que los datos de video se generan por medio del método de codificación de imágenes en movimiento y el aparato de codificación de imágenes en movimiento descritos en cada una de las modalidades, la impulsión de la CPU ex502 no tenga que suspenderse. Cuando la información de identificación indica que los datos de video cumplen con el estándar convencional, tal como MPEG-2, MPEG-4 AVC y VC-1, es posible que la impulsión de la CPU ex502 se suspenda en un tiempo determinado debido a que la CPU ex502 tiene capacidad de procesamiento adicional. Incluso cuando la información de identificación indica que los datos de video se generan por medio del método de codificación de imágenes en movimiento y el aparato de codificación de imágenes en movimiento descritos en cada una de las modalidades, es posible que en el caso donde la CPU ex502 tiene capacidad de procesamiento adicional, la impulsión de la CPU ex502 se suspenda en un tiempo determinado. En este caso, es posible que el tiempo de suspensión se establezca más corto que aquel en el caso cuando la información de identificación indica que los datos de video cumplen con el estándar convencional, tal como MPEG-2, MPEG-4 AVC y VC-1.
Por consiguiente, el efecto de conservación de energía se puede mejorar al conmutar entre las frecuencias impulsoras de acuerdo con el estándar que cumplen los datos de video. Adicionalmente, cuando el LSI ex500 o el aparato que incluye el LSI ex500 se impulsa utilizando una batería, la vida útil de la batería se puede extender con el efecto de conservación de energía.
Modalidad 7 Existen casos donde una pluralidad de datos de video que cumplen con diferentes estándares, se proporcionan a los dispositivos y sistemas, tal como una televisión y un teléfono celular. Con el propósito de hacer posible la decodificación de la pluralidad de datos de video que cumplen con los diferentes estándares, la unidad de procesamiento de señales ex507 del LSI ex500 necesita cumplir con los diferentes estándares. Sin embargo, los problemas del incremento en la escala del circuito del LSI ex500 y el incremento en el costo se elevan con el uso individual de las unidades de procesamiento de señales ex507 que cumplen con los estándares respectivos.
Con el propósito de resolver el problema, lo que se idea es una configuración en la cual la unidad de procesamiento de decodificación para implementar el método de decodificación de imágenes en movimiento descrito en cada una de las modalidades y la unidad de procesamiento de decodificación que cumple con el estándar convencional, tal como MPEG-2, MPEG-4 AVC y VC-1 se comparten parcialmente.
Ex900 en la FIGURA 35A muestra un ejemplo de la configuración. Por ejemplo, el método de decodificación de imágenes en movimiento descrito en cada una de las modalidades y el método de decodificación de imágenes en movimiento que cumple con MPEG-4 AVC tienen, parcialmente en común, los detalles del procesamiento, tal como la codificación entrópica, cuantificación inversa, filtrado de desbloqueo y predicción con compensación de movimiento. Es posible que los detalles de procesamiento que se comparten incluyan el uso de una unidad de procesamiento de decodificación ex902 que cumple con MPEG-4 AVC. En contraste, es posible que una unidad de procesamiento de decodificación especializada ex901 se utilice para otro procesamiento que es único para un aspecto de la presente invención. Puesto que el aspecto de la presente invención se caracteriza por la decodificación entrópica en particular, por ejemplo, la unidad de procesamiento de decodificación especializada ex901 se utiliza para la decodificación entrópica. Por otra parte, es posible que la unidad de procesamiento de decodificación se comparta para uno de la filtración de desbloqueo, compensación de movimiento y cuantificación inversa o la totalidad del procesamiento. La unidad de procesamiento de decodificación para implementar el método de decodificación de imágenes en movimiento descrito en cada una de las modalidades puede ser compartida para que el procesamiento sea compartido y una unidad de procesamiento de decodificación especializada se puede utilizar para el procesamiento único para aquel.de MPEG-4 AVC.
Adicionalmente, exlOOO en la FIGURA 35B muestra otro ejemplo en que se comparte parcialmente el procesamiento. Este ejemplo utiliza una configuración que incluye una unidad de procesamiento de decodificación especializada exlOOl que soporta el procesamiento único para un aspecto de la presente invención, una unidad de procesamiento de decodificación especializada exl002 que soporta el procesamiento único para otro estándar convencional y una unidad de procesamiento de decodificación exl003 que soporta el procesamiento que es compartido entre el método de decodificación de imágenes en movimiento de acuerdo con el aspecto de la presente invención y el método de decodificación de imágenes en movimiento convencional. En este. unto, las unidades de procesamiento de decodificación especializadas exlOOl y exl002 no están especializadas necesariamente para el procesamiento de acuerdo con el aspecto de la presente invención y el procesamiento del estándar convencional, respectivamente, y pueden ser aquellas capaces de implementar el procesamiento general. Adicionalmente, la configuración de la presente modalidad puede ser implementada por el LSI ex500.
Como tal, la reducción de la escala del circuito de un LSI y la reducción del costo son posibles al compartir la unidad de procesamiento de decodificación para que el procesamiento sea compartido entre el método de decodificación de imágenes en movimiento de acuerdo con el aspecto de la presente invención y el método de decodificación de imágenes en movimiento de conformidad con el estándar convencional.
Aplicabilidad Industrial El aparato de codificación de imágenes y el aparato de decodificación de imágenes de acuerdo con un aspecto de la presente invención son aplicables a receptores de televisión, grabadoras de video digitales, sistemas de navegación de autos, teléfonos portátiles, cámaras digitales o cámaras de video digitales, por ejemplo.
Lista de Signos de Referencia 100, 200, 1000 Aparato de decodificación de imágenes 101, 1001 Primera unidad de decodificación 102, 1002 Segunda unidad de decodificación 103, 1003 Unidad de control de decodificación 104, 1004 Unidad de reconstrucción 110 Unidad de decodificación aritmética 210 Unidad de decodificación entrópica 220, 430 Unidad de cuantif icación inversa y de transformación inversa 225, 435 Sumador 230, 440 Filtro de desbloqueo 240, 450 Memoria 250, 460 Unidad de intra-predicción 260, 480 Unidad de compensación de movimiento 270, 490 Conmutador intra/inter 300, 400 Aparato de codificación de imágenes 310 Unidad de binarización 320 Unidad de codificación aritmética 321 Primera unidad de codificación 322 Segunda unidad de codificación 323 Unidad de control de codificación 405 Sustractor 410 Unidad de transformación y cuantificación 420 Unidad de codificación entrópica 470 Unidad de estimación de movimiento Se hace constar que con relación a esta fecha, el mejor método conocido por la solicitante para llevar a la práctica la citada invención, es el que resulta claro de la presente descripción de la invención.

Claims (11)

REIVINDICACIONES Habiéndose descrito la invención como antecede, se reclama como propiedad lo contenido en las siguientes reivindicaciones :
1. Un método de codificación para codificar información de la última posición que indica una posición de un último coeficiente que no es cero en un orden predeterminado en un bloque actual que es codificado, caracterizado porque comprende: binarizar la información de la última posición para generar (i) una señal binaria la cual incluye una primera señal que tiene una longitud más pequeña que o igual a una longitud máxima predeterminada y no incluye una segunda señal o (ii) una señal binaria la cual incluye la primera señal que tiene la longitud máxima predeterminada y la segunda señal; una primera codificación para codificar aritméticamente cada uno de los símbolos binarios incluidos en la primera señal utilizando un contexto conmutado entre una pluralidad de contextos de acuerdo con una posición de bit del símbolo binario; y una segunda codificación para codificar aritméticamente la segunda señal utilizando una probabilidad fija cuando la señal binaria incluye la segunda señal, en donde en la primera codificación, un símbolo binario en una última posición de bit de la primera señal se codifica aritméticamente utilizando un contexto exclusivo para la última posición de bit, cuando la primera señal tiene la longitud máxima predeterminada y cada uno de los símbolos binarios en dos o más posiciones de bits diferentes de la última posición de bit de la primera señal se codifica aritméticamente utilizando un contexto común para dos o más de las posiciones de bits.
2. El método de codificación de conformidad con la reivindicación 1, caracterizado porque la longitud máxima predeterminada se determina de acuerdo a un tamaño del bloque actual .
3. El método de codificación de conformidad con la reivindicación 1, caracterizado porque comprende además: conmutar un proceso de codificación a ya sea un primer proceso de codificación compatible con un primer estándar o un segundo proceso de codificación compatible con un segundo estándar;, y agregar, a una corriente de bits, información de identificación que indica ya sea el primer estándar o el segundo estándar con el cual es compatible el proceso de codificación conmutado, en donde cuando el proceso de codificación es conmutado al primer proceso de codificación, la binarización, la primera codificación y la segunda codificación se realizan como el primer proceso de codificación.
4. Un aparato de codificación que codifica información de la última posición que indica una posición de un último coeficiente que no es cero en un orden predeterminado en un bloque actual que es codificado, caracterizado porque comprende: una unidad de binarización configurada para binarizar la información de la última posición para generar (i) una señal binaria la cual incluye una primera señal que tiene una longitud más pequeña que o igual a una longitud máxima predeterminada y no incluye una segunda señal o (ii) una señal binaria la cual incluye la primera señal que tiene la longitud máxima predeterminada y la segunda señal; una primera unidad de codificación configurada para codificar aritméticamente cada uno de los símbolos binarios incluidos en la primera señal utilizando un contexto conmutado entre una pluralidad de contextos de acuerdo con una posición de bit del símbolo binario; y una segunda unidad de codificación configurada para codificar aritméticamente la segunda señal utilizando una probabilidad fija cuando la señal binaria incluye la segunda señal , en donde la primera unidad de codificación se configura para codificar aritméticamente un símbolo binario en una última posición de bit de la primera señal utilizando un contexto exclusivo para la última posición de bit, cuando la primera señal tiene la longitud máxima predeterminada y cada uno de los símbolos binarios en dos o más posiciones de bits diferentes de la última posición de bit de la primera señal se codifica aritméticamente utilizando un contexto común para dos o más de las posiciones de bits.
5. Un aparato de codificación que codifica información de la última posición que indica una posición de un último coeficiente que no es cero en un orden predeterminado en un bloque actual que es codificado, caracterizado porque comprende: circuitería de procesamiento; y almacenamiento conectado a la circuitería de procesamiento, en donde la circuitería de procesamiento realiza, utilizando el almacenamiento, los siguientes pasos que consisten en: binarizar. la información de la última posición para generar (i) una señal binaria la cual incluye una primera señal que tiene una longitud más pequeña que o igual a una longitud máxima predeterminada y no incluye una segunda señal o (ii) una señal binaria la cual incluye la primera señal que tiene la longitud máxima predeterminada y la segunda señal; una primera codificación para codificar aritméticamente cada uno de los símbolos binarios incluidos en la primera señal utilizando un contexto conmutado entre una pluralidad de contextos de acuerdo con una posición de bit del símbolo binario; y una segunda codificación para codificar aritméticamente la segunda señal utilizando una probabilidad fija cuando la señal binaria incluye la segunda señal, y en la primera codificación, un símbolo binario en una última posición de bit de la primera señal se codifica aritméticamente utilizando un contexto exclusivo para la última posición de bit, cuando la primera señal tiene la longitud máxima predeterminada y cada uno de los símbolos binarios en dos o más posiciones de bits diferentes de la última posición de bit de la primera señal se codifica aritméticamente utilizando un contexto común para dos o más de las posiciones de bits.
6. Un método de decodificación para decodificar información de la última posición que indica una posición de un . último coeficiente que no es cero en un orden predeterminado en un bloque actual que es decodificado, caracterizado porque comprende: una primera decodificación para decodificar aritméticamente cada uno de los símbolos binarios incluidos en una primera señal utilizando un contexto conmutado entre una pluralidad de contextos de acuerdo con una posición de bit del símbolo binario, la primera señal está incluida en una señal binaria de la información de la última posición y tiene una longitud más pequeña que o igual a una longitud máxima predeterminada; y una segunda decodificación para, cuando la señal binaria de la información de la última posición incluye una segunda señal, decodificar aritméticamente la segunda señal utilizando una probabilidad fija, en donde en la primera decodificación, un símbolo binario en una última posición de bit de la primera señal se decodifica aritméticamente utilizando un contexto exclusivo para la última posición de bit, cuando la primera señal tiene la longitud máxima predeterminada y cada uno de los símbolos binarios en dos o más posiciones de bits diferentes de la última posición de bit de la primera señal se decodifica aritméticamente utilizando un contexto común para dos o más de las posiciones de bits.
7. El método de decodificación de conformidad con la reivindicación 6, caracterizado porque la longitud máxima predeterminada se determina de acuerdo con un tamaño del bloque actual .
8. El método de decodificación de conformidad con la reivindicación 6, caracterizado porque comprende además conmutar un proceso de decodificación a ya sea un primer proceso de decodificación compatible con un primer estándar o un segundo proceso de decodificación compatible con un segundo estándar, de acuerdo con información de identificación la cual se agrega a una corriente de bits e indica ya sea el primer estándar o el segundo estándar, en donde cuando el proceso de decodificación es conmutado al primer proceso de decodificación, la primera decodificación y la segunda decodificación se realizan como el primer proceso de decodificación.
9. Un aparato de decodificación que decodifica información en la última posición que indica una posición de un último coeficiente que no es cero en un orden predeterminado en un bloque actual que es decodificado, caracterizado porque comprende: una primera unidad de decodificación configurada para decodificar aritméticamente cada uno de los símbolos binarios incluidos en una primera señal utilizando un contexto conmutado entre una pluralidad de contextos de acuerdo con una posición de bit del símbolo binario, la primera señal está . incluida en una señal binaria de la información de la última posición y tiene una longitud más pequeña que o igual a una longitud máxima predeterminada; y una segunda unidad de decodificación configurada para, cuando la señal binaria de la información de la última posición incluye una segunda señal, decodificar aritméticamente la segunda señal utilizando una probabilidad fija, en donde la primera unidad de decodificación se configura para decodificar aritméticamente un símbolo binario en una última posición de bit de la primera señal utilizando un contexto exclusivo para la última posición de bit, cuando la primera señal tiene la longitud máxima predeterminada y cada uno de los símbolos binarios en dos o más posiciones de bits diferentes de la última posición de bit de la primera señal se decodifica aritméticamente utilizando un contexto común para dos o más de las posiciones de bits.
10. Un aparato de decodificación que decodifica información de la última posición que indica una posición de un último coeficiente que no es cero en un orden predeterminado en un bloque actual que es decodificado, caracterizado porque comprende: circuitería de procesamiento; y almacenamiento conectado a la circuitería de procesamiento, en donde la circuitería de procesamiento realiza, utilizando el almacenamiento, los siguientes pasos que consisten en: una primera decodificación para decodificar aritméticamente cada uno de los símbolos binarios incluidos en una primera señal utilizando un contexto conmutado entre una pluralidad de contextos de acuerdo con una posición- de bit del símbolo binario, la primera señal está incluida en una señal binaria de la información de la última posición y tiene una longitud más pequeña que o igual a una longitud máxima predeterminada; y una segunda decodificación para, cuando la señal binaria de la información de la última posición incluye una segunda señal, decodificar aritméticamente la segunda señal utilizando una probabilidad fija y en la primera decodificación, un símbolo binario en una última posición de bit de la primera señal se decodifica aritméticamente utilizando un contexto exclusivo para la última posición de bit, cuando la primera señal tiene la longitud máxima predeterminada y cada uno de los símbolos binarios en dos o más posiciones de bits diferentes de la última posición de bit de la primera señal se decodifica aritméticamente utilizando un contexto común para dos o más de las posiciones de bits.
11. Un aparato de codificación y decodi icación, caracterizado porque comprende: un aparato de codificación que codifica información de la última posición que indica una posición de un último coeficiente que no es cero en un orden predeterminado en un bloque actual que es codificado, el aparto de codificación incluye : una unidad de binarización configurada para binarizar la información de la última posición para generar (i) una señal binaria la cual incluye una primera señal que tiene una longitud más pequeña que o igual a una longitud máxima predeterminada y no incluye una segunda señal o (ii) una señal binaria la cual incluye la primera señal que tiene la longitud máxima predeterminada y la segunda señal; una primera unidad de codificación configurada para codificar aritméticamente cada uno de los símbolos binarios incluidos en la primera señal utilizando un contexto conmutado entre una pluralidad de contextos de acuerdo con una posición de bit del símbolo binario; y una segunda unidad de codificación configurada para codificar aritméticamente la segunda señal utilizando una probabilidad fija cuando la señal binaria incluye la segunda señal , en donde la primera unidad de codificación se configura para codificar aritméticamente un símbolo binario en una última posición de bit de la primera señal utilizando un contexto exclusivo para la última posición de bit, cuando la primera señal tiene la longitud máxima predeterminada y cada uno de los símbolos binarios en dos o más posiciones de bits diferentes de la última posición de bit de la primera señal se codifica aritméticamente utilizando un contexto común para dos o más de las posiciones de bits; y el aparato de decodificación de conformidad con la reivindicación 9.
MX2013013777A 2011-11-07 2012-11-06 Metodo de codificacion de imagenes, aparato de codificacion de imagenes, metodo de decodificacion de imagenes y aparato de decodificacion de imagenes. MX2013013777A (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161556398P 2011-11-07 2011-11-07
PCT/JP2012/007095 WO2013069255A1 (ja) 2011-11-07 2012-11-06 画像符号化方法、画像復号方法、画像符号化装置、画像復号装置、および画像符号化復号装置

Publications (1)

Publication Number Publication Date
MX2013013777A true MX2013013777A (es) 2014-01-08

Family

ID=48289424

Family Applications (1)

Application Number Title Priority Date Filing Date
MX2013013777A MX2013013777A (es) 2011-11-07 2012-11-06 Metodo de codificacion de imagenes, aparato de codificacion de imagenes, metodo de decodificacion de imagenes y aparato de decodificacion de imagenes.

Country Status (19)

Country Link
US (5) US8781001B2 (es)
EP (5) EP3310060B1 (es)
JP (5) JP5415656B2 (es)
KR (5) KR102073868B1 (es)
CN (5) CN107087187B (es)
AU (1) AU2012333936B9 (es)
BR (1) BR112013031212B8 (es)
CA (1) CA2838219C (es)
ES (5) ES2938079T3 (es)
HU (3) HUE060954T2 (es)
LT (3) LT3310060T (es)
MX (1) MX2013013777A (es)
MY (1) MY164594A (es)
PH (2) PH12013502507A1 (es)
PL (5) PL3849199T3 (es)
RU (2) RU2610249C2 (es)
SG (1) SG195276A1 (es)
TW (2) TWI580247B (es)
WO (1) WO2013069255A1 (es)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3486063B2 (ja) 1996-09-12 2004-01-13 積水ハウス株式会社 断熱内壁下地構造
CN103918260A (zh) * 2011-11-15 2014-07-09 英特尔公司 每时钟cabac编码采用2个bin的视频编码器
RU2679984C2 (ru) 2012-05-25 2019-02-14 Вилос Медиа Интернэшнл Лимитед Способ кодирования изображений, устройство кодирования изображений, способ декодирования изображений, устройство декодирования изображений и устройство кодирования и декодирования изображений
WO2013175736A1 (ja) 2012-05-25 2013-11-28 パナソニック株式会社 動画像符号化方法、動画像符号化装置、動画像復号方法、動画像復号装置、および、動画像符号化復号装置
ES2936333T3 (es) 2012-05-25 2023-03-16 Sun Patent Trust Procedimiento de codificación de imágenes de vídeo, procedimiento de decodificación de imágenes de vídeo, dispositivo de codificación de imágenes de vídeo, dispositivo de decodificación de imágenes de vídeo y dispositivo de codificación-decodificación de imágenes de vídeo
KR102060617B1 (ko) * 2012-06-04 2019-12-30 선 페이턴트 트러스트 동화상 부호화 방법, 동화상 부호화 장치, 동화상 복호 방법, 및, 동화상 복호 장치
KR20150116840A (ko) * 2013-01-02 2015-10-16 엘지전자 주식회사 비디오 신호 처리 방법 및 장치
GB2521828A (en) * 2013-12-23 2015-07-08 Sony Corp Data encoding and decoding
US9769417B1 (en) * 2014-11-05 2017-09-19 Lattice Semiconductor Corporation Metadata transfer in audio video systems
US10171810B2 (en) 2015-06-22 2019-01-01 Cisco Technology, Inc. Transform coefficient coding using level-mode and run-mode
US10616604B2 (en) * 2015-09-01 2020-04-07 Qualcomm Incorporated Coefficient level coding in video coding
CN109788285B (zh) * 2019-02-27 2020-07-28 北京大学深圳研究生院 一种量化系数结束标志位的上下文模型选取方法及装置
JP7079377B2 (ja) * 2019-03-25 2022-06-01 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ 符号化装置、復号装置、符号化方法、および復号方法
CN117979027A (zh) 2019-08-31 2024-05-03 Lg电子株式会社 图像解码方法、图像编码方法、存储介质和发送方法
TWI726525B (zh) * 2019-12-09 2021-05-01 新唐科技股份有限公司 影像二值化方法與電子裝置
WO2021199283A1 (ja) * 2020-03-31 2021-10-07 富士通株式会社 画像処理制御装置、画像処理制御プログラム、及び画像処理制御方法
KR20220090887A (ko) 2020-12-23 2022-06-30 삼성전자주식회사 이미지 처리 장치 및 이미지 처리 장치의 동작 방법
US12250290B2 (en) 2022-02-08 2025-03-11 Samsung Display Co., Ltd. System and method for efficient transition encoding

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1305311C (zh) * 2001-06-29 2007-03-14 株式会社Ntt都科摩 图像编码装置、图像解码装置、图像编码方法、及图像解码方法
US6856701B2 (en) * 2001-09-14 2005-02-15 Nokia Corporation Method and system for context-based adaptive binary arithmetic coding
US7206448B2 (en) * 2002-02-28 2007-04-17 At&T Corp. System and method for using pattern vectors for video and image coding and decoding
US6795584B2 (en) * 2002-10-03 2004-09-21 Nokia Corporation Context-based adaptive variable length coding for adaptive block transforms
JP2005184511A (ja) * 2003-12-19 2005-07-07 Nec Access Technica Ltd デジタル画像符号化装置及びその方法並びにデジタル画像復号化装置及びその方法
KR101050261B1 (ko) * 2004-07-14 2011-07-19 에이전시 포 사이언스, 테크놀로지 앤드 리서치 콘텍스트 기반의 신호 엔코딩 및 디코딩
KR100624432B1 (ko) * 2004-08-05 2006-09-19 삼성전자주식회사 내용 기반 적응적 이진 산술 복호화 방법 및 장치
US8311119B2 (en) * 2004-12-31 2012-11-13 Microsoft Corporation Adaptive coefficient scan order
KR100636229B1 (ko) * 2005-01-14 2006-10-19 학교법인 성균관대학 신축형 부호화를 위한 적응적 엔트로피 부호화 및 복호화방법과 그 장치
CA2610276C (en) * 2005-07-22 2013-01-29 Mitsubishi Electric Corporation Image encoder and image decoder, image encoding method and image decoding method, image encoding program and image decoding program, and computer readable recording medium recorded with image encoding program and computer readable recording medium recorded with image decoding program
KR100873636B1 (ko) * 2005-11-14 2008-12-12 삼성전자주식회사 단일 부호화 모드를 이용하는 영상 부호화/복호화 방법 및장치
DE102006012449A1 (de) * 2006-03-17 2007-09-20 Benq Mobile Gmbh & Co. Ohg Verfahren zum Dekodieren eines Datenstroms und Empfänger
US7778472B2 (en) * 2006-03-27 2010-08-17 Qualcomm Incorporated Methods and systems for significance coefficient coding in video compression
CN100551072C (zh) * 2006-06-05 2009-10-14 华为技术有限公司 一种编码中量化矩阵选择方法、装置及编解码方法及系统
JP4660433B2 (ja) * 2006-06-29 2011-03-30 株式会社東芝 符号化回路、復号回路、エンコーダ回路、デコーダ回路、ｃａｂａｃ処理方法
CN101175210B (zh) * 2006-10-30 2010-08-11 中国科学院计算技术研究所 用于视频预测残差系数解码的熵解码方法及熵解码装置
JP2008227946A (ja) * 2007-03-13 2008-09-25 Toshiba Corp 画像復号装置
RU2420023C1 (ru) * 2007-03-13 2011-05-27 Нокиа Корпорейшн Система и способ кодирования и декодирования видеосигналов
WO2008118146A1 (en) * 2007-03-23 2008-10-02 Thomson Licensing Modifying a coded bitstream
TWI341657B (en) * 2007-04-03 2011-05-01 Nat Univ Tsing Hua Cabac decoding method
US7535387B1 (en) * 2007-09-10 2009-05-19 Xilinx, Inc. Methods and systems for implementing context adaptive binary arithmetic coding
CN101478672B (zh) * 2008-01-04 2012-12-19 华为技术有限公司 视频编码、解码方法及装置和视频处理系统
CN102187583B (zh) * 2008-08-19 2013-09-11 汤姆森特许公司 基于上下文的自适应二进制算术编码（cabac）的视频流兼容性
EP2182732A1 (en) * 2008-10-28 2010-05-05 Panasonic Corporation Switching between scans in image coding
JP4962476B2 (ja) * 2008-11-28 2012-06-27 ソニー株式会社 算術復号装置
US20110194613A1 (en) * 2010-02-11 2011-08-11 Qualcomm Incorporated Video coding with large macroblocks
US20120163448A1 (en) * 2010-12-22 2012-06-28 Qualcomm Incorporated Coding the position of a last significant coefficient of a video block in video coding
US20120207400A1 (en) * 2011-02-10 2012-08-16 Hisao Sasai Image coding method, image coding apparatus, image decoding method, image decoding apparatus, and image coding and decoding apparatus
CN102186075B (zh) * 2011-04-28 2012-10-10 北京大学 一种熵编码器及其实现方法

Also Published As

Publication number Publication date
JP6125408B2 (ja) 2017-05-10
PH12013502507A1 (en) 2014-01-20
WO2013069255A1 (ja) 2013-05-16
PL3849199T3 (pl) 2023-04-17
US10334280B2 (en) 2019-06-25
KR20200029624A (ko) 2020-03-18
US20130148742A1 (en) 2013-06-13
KR20200011552A (ko) 2020-02-03
CN107087187B (zh) 2019-12-17
EP3310060B1 (en) 2021-04-07
EP2779644B1 (en) 2017-05-10
US9712849B2 (en) 2017-07-18
LT3849198T (lt) 2023-01-25
TW201722151A (zh) 2017-06-16
SG195276A1 (en) 2013-12-30
CN107087189A (zh) 2017-08-22
CN107087189B (zh) 2018-05-01
US20190261023A1 (en) 2019-08-22
JP2018121358A (ja) 2018-08-02
KR102090722B1 (ko) 2020-03-19
EP3139617A1 (en) 2017-03-08
KR102107644B1 (ko) 2020-05-08
KR102107643B1 (ko) 2020-05-08
US20140086335A1 (en) 2014-03-27
JP6498811B2 (ja) 2019-04-10
BR112013031212B8 (pt) 2022-07-19
MY164594A (en) 2018-01-15
US8781001B2 (en) 2014-07-15
TW201334548A (zh) 2013-08-16
EP3849198B1 (en) 2022-12-28
AU2012333936A1 (en) 2014-01-09
RU2017102475A3 (es) 2019-12-26
HUE061628T2 (hu) 2023-07-28
JP2017147742A (ja) 2017-08-24
US20170064340A1 (en) 2017-03-02
LT3310060T (lt) 2021-05-10
KR20140097973A (ko) 2014-08-07
CN103597830B (zh) 2017-03-22
AU2012333936B2 (en) 2016-07-21
RU2714377C2 (ru) 2020-02-14
BR112013031212B1 (pt) 2022-06-28
BR112013031212A2 (pt) 2017-08-08
EP3849198A1 (en) 2021-07-14
KR102073868B1 (ko) 2020-02-05
JP2014075808A (ja) 2014-04-24
EP2779644A4 (en) 2015-04-29
LT3849199T (lt) 2023-01-25
KR20200029623A (ko) 2020-03-18
CN107087187A (zh) 2017-08-22
RU2013153531A (ru) 2015-12-20
CN107087188B (zh) 2020-03-20
PL3310060T3 (pl) 2021-09-06
HUE060954T2 (hu) 2023-04-28
JP5450883B1 (ja) 2014-03-26
PL2779644T3 (pl) 2017-10-31
US9491465B2 (en) 2016-11-08
PH12016502481B1 (en) 2017-04-10
EP3849199A1 (en) 2021-07-14
JP2014075807A (ja) 2014-04-24
JP6313501B2 (ja) 2018-04-18
EP3139617B1 (en) 2018-01-17
KR102107645B1 (ko) 2020-05-08
EP3310060A1 (en) 2018-04-18
AU2012333936B9 (en) 2017-02-09
EP3849199B1 (en) 2022-12-28
JP5415656B2 (ja) 2014-02-12
AU2012333936A2 (en) 2014-01-23
HUE054498T2 (hu) 2021-09-28
TWI604717B (zh) 2017-11-01
ES2636258T3 (es) 2017-10-05
PL3849198T3 (pl) 2023-02-13
CA2838219A1 (en) 2013-05-16
ES2938079T3 (es) 2023-04-04
CN107087188A (zh) 2017-08-22
CA2838219C (en) 2018-09-25
EP2779644A1 (en) 2014-09-17
JPWO2013069255A1 (ja) 2015-04-02
TWI580247B (zh) 2017-04-21
US10631014B2 (en) 2020-04-21
KR20200029622A (ko) 2020-03-18
PL3139617T3 (pl) 2018-06-29
BR112013031212A8 (pt) 2017-10-31
CN107087186A (zh) 2017-08-22
RU2610249C2 (ru) 2017-02-08
CN107087186B (zh) 2019-11-29
CN103597830A (zh) 2014-02-19
PH12016502481A1 (en) 2017-04-10
US20170289578A1 (en) 2017-10-05
RU2017102475A (ru) 2018-12-19
ES2940577T3 (es) 2023-05-09
ES2664851T3 (es) 2018-04-23
ES2871858T3 (es) 2021-11-02

Similar Documents

Publication Publication Date Title
AU2017202023B2 (en) Image coding method, image decoding method, image coding apparatus, image decoding apparatus, and image coding and decoding apparatus
AU2018203520B2 (en) Image coding method, image decoding method, image coding apparatus, image decoding apparatus, and image coding and decoding apparatus
AU2012333936B9 (en) Image coding method, image coding apparatus, image decoding method and image decoding apparatus
AU2017201384B2 (en) Moving picture coding method, moving picture decoding method, moving picture coding apparatus, moving picture decoding apparatus, and moving picture coding and decoding apparatus
AU2012329550B2 (en) Image encoding method, image decoding method, image encoding apparatus, and image decoding apparatus
AU2016202666B2 (en) Image coding method, image decoding method, image coding apparatus, image decoding apparatus, and image coding and decoding apparatus
AU2012274765B2 (en) Image coding method, image decoding method, image coding apparatus, image decoding apparatus, and image coding and decoding apparatus
AU2011353415B2 (en) Moving picture decoding method, moving picture coding method, moving picture decoding apparatus, moving picture coding apparatus, and moving picture coding and decoding apparatus
AU2012277215B2 (en) Image decoding method, image coding method, image decoding apparatus, image coding apparatus, and image coding and decoding apparatus
AU2012260302B2 (en) Image coding method, image coding apparatus, image decoding method, image decoding apparatus, and image coding and decoding apparatus
AU2012277160B2 (en) Image encoding method, image decoding method, image encoding device, image decoding device, and image encoding/decoding device
AU2012294053B2 (en) Image coding method, image decoding method, image coding apparatus, image decoding apparatus, and image coding and decoding apparatus
AU2013254214B2 (en) Encoding method, decoding method, encoding apparatus, decoding apparatus, and encoding and decoding apparatus
AU2013273044B2 (en) Video image encoding method, video image encoding device, video image decoding method, and video image decoding device
AU2012264031B2 (en) Image encoding method, image encoding device, image decoding method, image decoding device, and image encoding/decoding device
MX2013015089A (es) Metodo de codificacion de imagenes en movimiento, metodo de decodificacion de imagenes en movimiento, aparato de codificacion de imagenes en movimiento, aparato de decodificacion de imágenes en movimiento y aparato de codificacion y decodificacion de imagenes en movimiento.
MX2013001773A (es) Metodo de codificacion de imagen, metodo de decodificacion de imagen, aparato de codificacion de imagen, aparato de decodificacion de imagen, y aparato de codificacion y decodificacion de imagen.
AU2013278760B2 (en) Image coding method, image decoding method, image coding apparatus, image decoding apparatus, and image coding and decoding apparatus
MX2013014207A (es) Metodo de procesamiento de imagenes y aparato de procesamiento de imagenes.
MX2013010231A (es) Metodo de codificacion de imagenes en movimiento, aparato de codificacion de imagenes en movimiento, metodo de decodificacion de imagenes en movimiento, aparato de decodificacion de imagenes en movimiento y aparato de codificacion y decodificacion de imagenes en movimiento.
AU2013264361B2 (en) Image encoding method, image encoding device, image decoding method, image decoding device, and image encoding/decoding device
MX2012012443A (es) Modo de filtrado para intra-prediccion deducida de estadisticas de bloques circundantes.
MX2013013909A (es) Metodo de decodificacion de imagenes, metodo de codificacion de imagenes, aparato de decodificacion de imagenes, aparato de codificacion de imagenes y aparato de codificacion y decodificacion de imágenes.
MX2013014752A (es) Metodo de codificacion de imagenes, metodo de decodificacion de imagenes, aparato de codificacion de imagenes, aparato de decodificacion de imagenes y aparato de codificacion y decodificacion de imagenes.
MX2013009864A (es) Metodo de codificacion de imagenes en movimiento, metodo de decodificacion de imagenes en movimiento, aparato de codificacion de imagenes en movimiento, aparato de decodificacion de imagenes en movimiento y aparato de codificacion y decodificacion de imagenes en movimiento.

Legal Events

Date Code Title Description
FG Grant or registration
PD Change of proprietorship

Owner name: TAGIVAN II, LLC