NL193335C - Inrichting voor het opwekken van een golfvorm met tweevoudige helling. - Google Patents
Inrichting voor het opwekken van een golfvorm met tweevoudige helling. Download PDFInfo
- Publication number
- NL193335C NL193335C NL8802390A NL8802390A NL193335C NL 193335 C NL193335 C NL 193335C NL 8802390 A NL8802390 A NL 8802390A NL 8802390 A NL8802390 A NL 8802390A NL 193335 C NL193335 C NL 193335C
- Authority
- NL
- Netherlands
- Prior art keywords
- output
- gate
- inverter
- transistor
- input
- Prior art date
Links
- 230000009977 dual effect Effects 0.000 title description 6
- 230000005540 biological transmission Effects 0.000 claims description 26
- 230000003111 delayed effect Effects 0.000 claims description 7
- 230000007423 decrease Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/02—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Manipulation Of Pulses (AREA)
Description
1 193335
Inrichting voor het opwekken van een golfvorm met tweevoudige helling
De uitvinding heeft betrekking op een inrichting voor het opwekken van een golfvorm met tweevoudige helling, voorzien van een ingangsaansluiting voor het aanleggen van een ingangssignaal, een uitgangs-5 aansluiting voor het afgeven van een uitgangssignaal, een uitgangsinvertor die met zijn uitgang is verbonden met de uitgangsaansluiting van de inrichting, een transmissiepoort die is verbonden met een ingang van de uitgangsinvertor, en een tussen de ingangsaansluiting van de inrichting en de transmissiepoort tussengeschakelde invertor, waarbij het teruggekoppelde uitgangssignaal van de inrichting en het door de tussengeschakelde invertor vertraagde en geïnverteerde ingangssignaal de transmissiepoort besturen.
10 Een dergelijke inrichting is bekend uit EP-A-0 107 189. De bekende inrichting voorziet door middel van invertors en transmissiepoorten in een Schmitt triggerschakeling met een voorafbepaalde schakel-karakteristiek. Het ingangssignaal wordt daartoe bewerkt in een eerste en een tweede golfvormende schakeling die uit invertoren kunnen bestaan, en een selectieschakeling, die uit een transmissiepoort en een invertor kan bestaan, bepaalt uit de uitgangssignalen van genoemde golfvormende schakelingen het signaal 15 dat als uitgangssignaal van de inrichting zal fungeren. Het uitgangssignaal van de inrichting wordt teruggekoppeld naar de transmissiepoort en bepaalt mede de schakel karakteristiek van de inrichting.
De onderhavige inrichting dient als stuurschakeling van een geheugenaftastversterker. Het uitgangs-spanningsniveau van de stuurschakeling verandert op een bepaalde manier van een hoge waarde in een lage waarde of omgekeerd na een verandering van het ingangsspanningsniveau van een lage waarde in 20 een hoge waarde of omgekeerd. De uitgangsspanning verandert daarbij in twee aansluitende stappen waarbij de verandering in elke stap een andere helling heeft.
In het algemeen maakt een dergelijke schakeling gebruik van het tijdinterval van twee ingangssignalen met een zelfde fase. Zoals in figuur 5, die een bekende schakeling betreft, is weergegeven, verschaffen twee ingangssignalen een tweevoudige helling in een uitgangssignaal door achtereenvolgens transistors M6 25 en M7 in geleiding te brengen. Wanneer een ingangssignaal IN van een laag naar een hoog niveau gaat, wordt de transistor M6 geleidend door een ingangssignaal INa zodat een eerste helling voor een uitgangssignaal UITC wordt verkregen en de transistor M7 wordt geleidend door een ingangssignaal INb, welke dezelfde fase als het ingangssignaal INa heeft en een tijdinterval ten opzichte van dit signaal, zodat de tweede helling aan het uitgangssignaal U!TC wordt geleverd. In het geval dat het tijdinterval tussen de 30 ingangssignalen INa en INb tegengesteld is, heeft het uitgangssignaal nog steeds de hierboven beschreven tweevoudige helling.
Een andere bekende schakeling voor het opwekken van een golfvorm met tweevoudige helling gebruikt een gelijkstroomweg, zoals in figuur 6 is weergegeven. In figuur 6 schakelt het eerste ingangssignaal INb de transistors M8, M9 aan, zodat een uitgangssignaal wordt verkregen met de eerste helling, die evenredig is 35 met de weerstandsverhouding van deze transistors, en een ingangssignaal INa, dat een tijdinterval heeft ten opzichte van het ingangssignaal INb, schakelt de transistor M6 aan, zodat de tweede helling voor het uitgangssignaal wordt verkregen.
Bij de hierboven beschreven bekende schakeling voor het opwekken van een golfvorm met tweevoudige helling is een vertragingscircuit voor een tijdinterval van de ingangssignalen met dezelfde fasen nodig, 40 waardoor een probleem bestaat in verband met een groter oppervlak voor het circuitontwerp. In het bijzonder bij gebruik van weerstandcomponenten voor de tijdvertraging wordt de toename van het ontwerp-oppervlak een belangrijk probleem. Bij toepassing van een gelijkstroomweg vindt een onnodig energieverbruik door de toename van de bedrijfsstroom plaats.
De uitvinding beoogt een schakeling van de bovengenoemde soort te verschaffen, waarbij onnodig 45 vermogensgebruik door het bestaan van een gelijkstroomweg wordt voorkomen tijdens bedrijf van de schakeling, terwijl het benodigde oppervlak voor het integreren van de schakeling wordt verlaagd.
De inrichting volgens de uitvinding heeft daartoe het kenmerk, dat de uitgangsinvertor is uitgevoerd met in serie geplaatste ophaal- en neerhaaltransistors, dat de transmissiepoort is uitgevoerd met parallel geschakelde P- en N-type MOS-transistors waarvan de bronaansluitingen zijn aangesloten op de poort van 50 de neerhaaltransistor respectievelijk de ophaaltransistor van de uitgangsinvertor, en waarvan de afvoer-aansluitingen zijn aangesloten op de ingangsaansluiting, welke ingangsaansluiting voorts is aangesloten op de poort van de ophaaltransistor respectievelijk de neerhaaltransistor, dat op een eerste van de twee poorten van de P- en N-type MOS-transistors van de transmissiepoort de tussengeschakelde invertor is aangesloten voor de vertraagde besturing van de transmissiepoort en dat het uitgangssignaal van de 55 inrichting is aangesloten op de tweede poort van de P- en N-type MOS-transistors.
De uitvinding wordt hierna nader toegelicht aan de hand van de tekening, waarin enkele uitvoerings- 193335 2 voorbeelden zijn weergegeven.
Figuur 1 is een schema van een eerste uitvoeringsvorm van de onderhavige schakeling.
Figuur 2 is een schema van een andere uitvoeringsvorm van de onderhavige schakeling.
Figuur 3 toont de golfvormen van de ingangs-/uitgangssignalen voor de schakeling volgens figuur 1.
5 Figuur 4 toont de golfvormen van de ingangs-/uitgangssignalen van de schakeling volgens figuur 2.
De figuren 5 en 6 tonen bekende schakelingen.
In figuur 1 is een schakeling volgens een eerste uitvoeringsvorm afgebeeld. Een ingangssignaal IN wordt rechtstreeks toegevoerd aan de poort van een ophaaltransistor Ms van het PMOS-type, terwijl het ingangs-10 signaal voorts wordt geleverd aan de poort van een neerhaaltransistor M6 van het NMOS-type via een transmissiepoort B. De transmissiepoort B is zodanig aangesloten, dat deze wordt bestuurd door een vertraagd en geïnverteerd ingangssignaal IN via een invertor A en een uitgangsterugkoppelsignaal UIT. De invertor voor het verkrijgen van het vertraagde en tegengesteld fasige (geïnverteerde) ingangssignaal is samengesteld uit PMOS- en NMOS-transistors Ms, M6 en de transmissiepoort B is samengesteld uit parallel 15 geschakelde PMOS- en NMOS-transistors M3, M4. Het vertraagde en geïnverteerde ingangssignaal IN van de invertor A en het uitgangsterugkoppelsignaal UIT wordt geleverd aan de poorten van de PMOS- en NMOS-transistors in de transmissiepoort B.
Figuur 2 toont een andere uitvoering van de onderhavige inrichting. In dit geval is een transmissiepoort B aangesloten op de poort van de ophaaltransistor M5. De poorten van de PMOS- en NMOS-transistors M'4, 20 M'3, die de transmissiepoort B vormen, zijn zodanig aangesloten, dat zij worden bestuurd door een signaal van de invertor A en een uitgangsterugkoppelsignaal UIT.
De werking van de onderhavige schakeling is als volgt.
Wanneer bij de schakeling volgens figuur 1 een ingangssignaal IN van een laag naar een hoog niveau gaat, schakelt de ophaaltransistor Ms uit en het ingangssignaal met hoog niveau wordt geleverd aan de 25 poort van de NMOS-transistor M3 gedurende de vertragingstijd van het ingangssignaal voor de invertor A.
Er wordt derhalve lading geaccumuleerd op de poort van de neerhaaltransistor M6. Door deze lading schakelt de neerhaaltransistor Me aan, zodat de lading van een stuurtrap-uitgangsknooppunt langzaam wordt afgevoerd. Op dit moment heeft een in figuur 3 afgebeeld uitgangssignaal de eerste helling 1. Wanneer vervolgens het niveau van het uitgangssignaal UIT afneemt van het niveau van het ingangssignaal 30 IN tot het niveau van een drempelspanning VT van de PMOS-transistor M4 in de transmissiepoort B door het ontladen van de stuurtrap-uitgangsklem, schakelt de transistor M4 aan. De neerhaaltransistor M6 schakelt volledig aan, zodat de resterende lading van het stuurtrap-uitgangsknooppunt snel ontlaadt. Daardoor krijgt het uitgangssignaal UIT de tweede helling 2 volgens figuur 3.
Bij de uitvoeringsvorm volgens figuur 2 heeft een uitgangssignaal UIT een tweevoudige helling wanneer 35 een ingangssignaal van een hoog naar een laag niveau gaat. Wanneer het ingangssignaal IN naar een laag niveau gaat, schakelt de neerhaaltransistor M6 uit, het ingangssignaal met een laag niveau wordt geleverd aan de poort van de PMOS-transistor M'4 van de transmissiepoort B gedurende de vertragingstijd van het ingangssignaal van de invertor A. De geaccumuleerde lading op de poort van de ophaaltransistor Ms ontlaadt zich naar het ingangsknooppunt en de ophaaltransistor M5 schakelt langzaam aan en de grootte 40 van de lading op het stuurtrap-uitgangsknooppunt neemt door een voedingsspanning Vcc langzaam toe, zoals in figuur 4 is weergegeven. Op dit moment verkrijgt het uitgangssignaal de eerste helling T. Door de toename van de lading op het uitgangsknooppunt, zal wanneer het niveau van het uitgangssignaal UIT het niveau van een drempelspanning V'T van de NMOS-transistor M'3 bereikt, de transistor M'3 van de transmissiepoort B aanschakelen. De lading van de poort van de ophaaltransistor M5 wordt snel afgevoerd, 45 zodat het uitgangssignaal UIT van het uitgangsknooppunt naar het niveau Vcc gaat met een steile helling 2' volgens figuur 4.
De transmissiepoort kan ook op een andere plaats dan bij de poorten van de ophaal- of neerhaal-transistors zijn aangebracht. De transmissiepoort kan door elk middel voor het vertragen en inverteren van de fase van het ingangssignaal worden bestuurd en door elk middel voor het terugkoppelen van het 50 uitgangssignaal.
Zoals uit het voorgaande blijkt wordt bij de beschreven schakeling voor het opwekken van een golfvorm met tweevoudige helling onnodig energieverbruik voorkomen door de afwezigheid van een gelijkstroomweg wanneer de schakeling in bedrijf is. Het benodigde gebied voor het integreren van het circuit is verkleind vanwege de eenvoud van de schakeling zonder aanvullende vertragingscircuits.
Claims (1)
- 3 193335 Inrichting voor het opwekken van een golfvorm met tweevoudige helling, voorzien van een ingangsaansluiting voor het aanleggen van een ingangssignaal, een uitgangsaansluiting voor het afgeven van een 5 uitgangssignaal, een uitgangsinvertor die met zijn uitgang is verbonden met de uitgangsaansluiting van de inrichting, een transmissiepoort die is verbonden met een ingang van de uitgangsinvertor, en een tussen de ingangsaansluiting van de inrichting en de transmissiepoort tussengeschakelde invertor, waarbij het teruggekoppelde uitgangssignaal van de inrichting en het door de tussengeschakelde invertor vertraagde en geïnverteerde ingangssignaal de transmissiepoort besturen, met het kenmerk, dat de uitgangsinvertor is 10 uitgevoerd met in serie geplaatste ophaal· en neerhaaltransistors, dat de transmissiepoort is uitgevoerd met parallel geschakelde P- en N-type MOS-transistors waarvan de bronaansluitingen zijn aangesloten op de poort van de neerhaaltransistor respectievelijk de ophaaltransistor van de uitgangsinvertor, en waarvan de afvoeraansiuitingen zijn aangesloten op de ingangsaansluiting, welke ingangsaansluiting voorts is aangesloten op de poort van de ophaaltransistor respectievelijk de neerhaaltransistor, dat op een eerste van de twee 15 poorten van de P- en N-type MOS-transistors van de transmissiepoort de tussengeschakelde invertor is aangesloten voor de vertraagde besturing van de transmissiepoort en dat het uitgangssignaal van de inrichting is aangesloten op de tweede poort van de P- en N-type MOS-transistors. Hierbij 4 bladen tekening
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019870014053A KR900008436B1 (ko) | 1987-12-08 | 1987-12-08 | 듀얼 슬로프 파형 발생회로 |
| KR870014053 | 1987-12-08 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| NL8802390A NL8802390A (nl) | 1989-07-03 |
| NL193335B NL193335B (nl) | 1999-02-01 |
| NL193335C true NL193335C (nl) | 1999-06-02 |
Family
ID=19266795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| NL8802390A NL193335C (nl) | 1987-12-08 | 1988-09-29 | Inrichting voor het opwekken van een golfvorm met tweevoudige helling. |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4894560A (nl) |
| JP (1) | JPH0775317B2 (nl) |
| KR (1) | KR900008436B1 (nl) |
| FR (1) | FR2624328B1 (nl) |
| GB (1) | GB2213668B (nl) |
| NL (1) | NL193335C (nl) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5004936A (en) * | 1989-03-31 | 1991-04-02 | Texas Instruments Incorporated | Non-loading output driver circuit |
| US4958093A (en) * | 1989-05-25 | 1990-09-18 | International Business Machines Corporation | Voltage clamping circuits with high current capability |
| US5121013A (en) * | 1990-02-12 | 1992-06-09 | Advanced Micro Devices, Inc. | Noise reducing output buffer circuit with feedback path |
| KR920010346B1 (ko) * | 1990-05-23 | 1992-11-27 | 삼성전자 주식회사 | 반도체 메모리의 센스앰프 구동회로 |
| US5241221A (en) * | 1990-07-06 | 1993-08-31 | North American Philips Corp., Signetics Div. | CMOS driver circuit having reduced switching noise |
| US5319252A (en) * | 1992-11-05 | 1994-06-07 | Xilinx, Inc. | Load programmable output buffer |
| US5448181A (en) * | 1992-11-06 | 1995-09-05 | Xilinx, Inc. | Output buffer circuit having reduced switching noise |
| JP3194636B2 (ja) * | 1993-01-12 | 2001-07-30 | 三菱電機株式会社 | レベル変換回路、レベル変換回路を内蔵したエミュレータ用マイクロコンピュータ、レベル変換回路を内蔵したピギーバックマイクロコンピュータ、レベル変換回路を内蔵したエミュレートシステム及びレベル変換回路を内蔵したlsiテストシステム |
| US5481500A (en) * | 1994-07-22 | 1996-01-02 | International Business Machines Corporation | Precharged bit decoder and sense amplifier with integrated latch usable in pipelined memories |
| JP3442149B2 (ja) * | 1994-07-28 | 2003-09-02 | 富士通株式会社 | 半導体回路 |
| FR2847354B1 (fr) * | 2002-11-18 | 2005-01-28 | Atmel Nantes Sa | Circuit tampon de sortie a commande en tension differee, et composant integre correspondant |
| JP4015937B2 (ja) * | 2002-12-06 | 2007-11-28 | 松下電器産業株式会社 | デューティ比補正回路 |
| US9162255B1 (en) * | 2010-01-13 | 2015-10-20 | Fujifilm Sonosite, Inc. | Tunable ultrasound transmitter |
| US8188773B1 (en) * | 2011-03-29 | 2012-05-29 | King Fahd University Of Petroleum & Minerals | Voltage-controlled dual-slope square and triangular waveform generator |
| US9467143B1 (en) | 2015-09-24 | 2016-10-11 | Qualcomm Incorporated | Inversely proportional voltage-delay buffers for buffering data according to data voltage levels |
| DE102021111796A1 (de) * | 2021-03-19 | 2022-09-22 | Infineon Technologies Ag | Hochgeschwindigkeitsdigitalsignaltreiber mit niedrigem leistungsverbrauch |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58116759A (ja) * | 1981-12-29 | 1983-07-12 | Fujitsu Ltd | 出力ドライバ回路 |
| JPS5974721A (ja) * | 1982-10-21 | 1984-04-27 | Toshiba Corp | シユミツト・トリガ回路 |
| JPH07107978B2 (ja) * | 1985-11-07 | 1995-11-15 | ロ−ム株式会社 | C−mos回路 |
-
1987
- 1987-12-08 KR KR1019870014053A patent/KR900008436B1/ko not_active Expired
-
1988
- 1988-09-16 US US07/247,048 patent/US4894560A/en not_active Expired - Lifetime
- 1988-09-28 GB GB8822742A patent/GB2213668B/en not_active Expired - Lifetime
- 1988-09-29 NL NL8802390A patent/NL193335C/nl not_active IP Right Cessation
- 1988-10-06 JP JP63251010A patent/JPH0775317B2/ja not_active Expired - Lifetime
- 1988-10-07 FR FR8813175A patent/FR2624328B1/fr not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0775317B2 (ja) | 1995-08-09 |
| NL193335B (nl) | 1999-02-01 |
| FR2624328B1 (fr) | 1992-10-30 |
| GB2213668A (en) | 1989-08-16 |
| US4894560A (en) | 1990-01-16 |
| JPH01174010A (ja) | 1989-07-10 |
| GB2213668B (en) | 1991-11-27 |
| KR890011209A (ko) | 1989-08-14 |
| KR900008436B1 (ko) | 1990-11-20 |
| GB8822742D0 (en) | 1988-11-02 |
| FR2624328A1 (fr) | 1989-06-09 |
| NL8802390A (nl) | 1989-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| NL193335C (nl) | Inrichting voor het opwekken van een golfvorm met tweevoudige helling. | |
| US4740717A (en) | Switching device with dynamic hysteresis | |
| US4321661A (en) | Apparatus for charging a capacitor | |
| KR870006701A (ko) | 출력제한 전류비를 제공하는 출력버퍼 및 제어회로 | |
| JPS5937895B2 (ja) | 遅延回路 | |
| NL8703021A (nl) | Geregelde cmos-substraatspanningsgenerator. | |
| KR960039641A (ko) | 고내압회로 및 전압레벨 변환회로 | |
| US5546029A (en) | Output driver circuit having reduced electromagnetic interference | |
| US5650671A (en) | Charge pump circuit | |
| US4433253A (en) | Three-phase regulated high-voltage charge pump | |
| KR910015114A (ko) | 반도체 디지탈 회로 | |
| NL8800234A (nl) | Geintegreerde schakeling met logische circuits en ten minste een push-pull-trap. | |
| KR960039569A (ko) | 승압 회로 | |
| US5382840A (en) | Analog delay circuit configuration | |
| US3946245A (en) | Fast-acting feedforward kicker circuit for use with two serially connected inverters | |
| CN115580278A (zh) | 高速栅极驱动器电路 | |
| US4472645A (en) | Clock circuit for generating non-overlapping pulses | |
| US4587441A (en) | Interface circuit for signal generators with two non-overlapping phases | |
| EP0069444B1 (en) | Trigger pulse generator | |
| US4555644A (en) | Output interface for a three-state logic circuit in an integrated circuit using MOS transistors | |
| US3673438A (en) | Mos integrated circuit driver system | |
| US3193702A (en) | Means for controlling bistable transistor trigger circuits | |
| US4611134A (en) | Bootstrap driving circuit | |
| JPS59147524A (ja) | パルス発生回路 | |
| KR950001086B1 (ko) | Cmos 파워-온 검출 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A1A | A request for search or an international-type search has been filed | ||
| BB | A search report has been drawn up | ||
| BC | A request for examination has been filed | ||
| V4 | Lapsed because of reaching the maximum lifetime of a patent |
Effective date: 20080929 |