NO134676B - - Google Patents

Download PDF

Info

Publication number
NO134676B
NO134676B NO1346/72A NO134672A NO134676B NO 134676 B NO134676 B NO 134676B NO 1346/72 A NO1346/72 A NO 1346/72A NO 134672 A NO134672 A NO 134672A NO 134676 B NO134676 B NO 134676B
Authority
NO
Norway
Prior art keywords
area
zone
source
layer
conductivity type
Prior art date
Application number
NO1346/72A
Other languages
English (en)
Other versions
NO134676C (no
Inventor
J Shappir
Original Assignee
Philips Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Nv filed Critical Philips Nv
Publication of NO134676B publication Critical patent/NO134676B/no
Publication of NO134676C publication Critical patent/NO134676C/no

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213Channel regions of field-effect devices
    • H10D62/221Channel regions of field-effect devices of FETs
    • H10D62/235Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/314Channel regions of field-effect devices of FETs of IGFETs having vertical doping variations 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401Combinations of FETs or IGBTs with BJTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401Combinations of FETs or IGBTs with BJTs
    • H10D84/403Combinations of FETs or IGBTs with BJTs and with one or more of diodes, resistors or capacitors
    • H10D84/406Combinations of FETs or IGBTs with vertical BJTs and with one or more of diodes, resistors or capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85Complementary IGFETs, e.g. CMOS
    • H10D84/858Complementary IGFETs, e.g. CMOS comprising a P-type well but not an N-type well
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/61Formation of materials, e.g. in the shape of layers or pillars of insulating materials using masks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01Manufacture or treatment
    • H10W10/011Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H10W10/0121Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10Isolation regions comprising dielectric materials
    • H10W10/13Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]

Landscapes

  • Element Separation (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Oppfinnelsen angår en halvlederanordning med et halvlederlegeme som omfatter minst en felteffekttransistor med isolert port, et første område av en første ledningsevnetype og et andre område av en andre ledningsevnetype som slutter seg til overflaten og som danner en pn-overgang med det første om-
rådet, kilde- og avledningssone av den første ledningsevnetype som slutter seg til overflaten og er anordnet i det andre om-
rådet, minst ett portelektrodesjikt som er anordnet mellom kilde- og avledningssonen og er atskilt fra halvlederlegemet ved et isolasjonssjikt.
Oppfinnelsen angår videre en fremgangsmåte til fremstilling av en slik halvlederanordning.
Halvlederanordning av denne type er kjent og an-
vendt i forskjellige utførelser, særlig i integrerte monolitt-kretser. En slik utformning hvor kilde- og avledningssonen for felteffekttransistoren ligger i et område som er atskilt fra den resterende del av halvlederlegemet ved hjelp av en pn-overgang, er særlig viktig fordi den muliggjør kombinasjoner
av halvlederelementer i integrerte kretser som er meget interessante teknologisk sett.
F.eks. kan det på meget enkel måte anordnes en eller flere bipolare transistorer i samme halvlederlegeme foruten felteffekttransistoren, med ingen eller meget få ekstra arbeidsoperasjoner. Av ennå større betydning er den mulighet at det i samme halvlederlegemet forutén den nevnte felteffekttransistor kan anbringes en eller flere ytterligere fekteffekt-transistorer med komplementærstruktur. Slike kombinasjoner av felteffekttransistorer med' p-kanal og n-kanal anvendes i mange viktige integrerte kretser særlig i lagringskretser.
De ovenfor nevnte halvlederanordninger anvendes for-
m
. trinnsvis i meget hurtige arbeidende kretser og det er følgelig av stor viktighet at dimensjonene og. dermed også de forskjellige kapasiteter i den resulterende struktur er så små som mulig slik at antall kretselementer pr. flateenhet også kan økes. Ved kjente halvlederanordninger er dette ofte ikke tilfelle, hvilket, hovedsakelig skyldes de nødvendige arbeidsoperasjoner under
fremstillingen og de toleranser som er nødvendige.
Østerriksk patentskrift nr. 280.3^9 beskriver anvendelse av et forsenket isolasjonsmønster for dannelse av halvlederelementer. Fremstilling av felteffekttransistorer med isolert portelektrode fremgår imidlertid ikke av dette patentskrift.
DOS nr. 1.614.233 og U.S.-patentskrift nr. 3.472.712 beskriver derimot fremstilling av felteffekttransistorer med isolert portkrets> hvor portelektroden anvendes som maskering. Fremstilling av en transistorstruktur hvor transistoren er anordnet i et andre område som er atskilt fra det tilgrensende halvlederområde ved hjelp av en pn-overgang fremgår ikke av disse patentskrifter.
Hensikten med oppfinnelsen er derfor å tilveiebringe en halvlederanordning med en ny struktur omfattende en felt-y-uv-yjo effekttransistor med meget små dimensjoner som muliggjør an-bringelse av mange kretselementer pr. flateenhet og som kan anvendes i meget hurtig arbeidende integrerte kretser, samtidig som anordningen kan fremstilles med et forholdsvis lite antall arbeidsoperasjoner med for en stor del meget vide toleranser.
Oppfinnelsen er bl.a. basert på den kjensgjerning at det området som er nødvendig for kontaktering av kilde- og avledningssonen i felteffekttransistorene kan minskes betydelig ved anvendelse av et mønster av et isolasjonsmateriale som i det minste delvis er forsenket i halvlederlegemet, fortrinnsvis oksyd som er anbragt ved lokal oksydering, som omgir et øylignende område av den andre ledningsevnetype som er anordnet i det første området av den første ledningsevnetype, hvilket mønster også be-grenser i det minste kilde- og avledningsområdene for felteffekttransistoren med isolert portkrets som er anbragt i dette øyom-rådet.
Dette oppnås ifølge oppfinnelsen ved et mønster av elektrisk isolerende materiale som i det minste delvis er for-
senket i halvlederlegemet og som omgir det andre området praktisk
•talt fullstendig, hvilken pn-overgang mellom det første og andre området, slutter seg til det forsenkede mønster som også slutter seg til kilde- og avledningssonen, og med minst en ytterligere del praktisk talt fullstendig omgir en ytterligere likeledes til overflaten grensende del av halvlederlegemet i hvilket det befinner seg et ytterligere halvlederkoplingselement.
I anordningen ifølge oppfinnelsen er det andre om-
rådet av den andre ledningsevnetype allerede atskilt fra det første området ved en pn-overgang, slik at ytterligere isolering ved hjelp av et forsenket isolasjonsmønster synes overflødig i dette tilfellet. Det har imidlertid vist seg at anvendelsen av et slikt forsenket mønster overraskende nok er fordelaktig i dette tilfellet og muliggjør at man på en enkel måte får en struktur med betydelige fordeler hvor særlig den innbyrdes plassering av praktisk talt alle sonene er fastlagt ved det forsenkede mønster slik det skal beskrives nærmere nedenfor.
En av de viktige fordeler ved halvlederanordningen
ifølge oppfinnelsen er at den kan fremstilles på meget enkel måte og muliggjør anvendelse av kilde- og avledningssoner med mini-
male dimensjoner, samtidig som avstanden mellom denne felteffekttransistor og det nærmest liggende kretselement i en integrert monolittkrets også kan minskes. Som følge herav kan det an-
bringes mange kretselementer.pr. flateenhet, idet en.reduksjon på 30-50/S av overflatearealet kan oppnås. Kapasiteten mellom metallisering og det under liggende halvlederlegemet kan også minskes i vesentlig grad fordi metallbanene strekker seg i det minste delvis over det forsenkede isolasjonsmønster. Alle disse fordeler er av stor viktighet for å oppnå meget hurtig arbeidende kretser.
Fortrinnsvis omgir det forsenkede mønster videre en ytterligere del av det første området som slutter seg til overflaten, i hvilken del er anordnet til overflaten sluttende soner og avledningssonen av den andre ledningsevnetype av en felteffekttransistor som er komplementær med den nevnte felteffekttransistor og hvis kilde- og avledningssone slutter seg til det forsenkede mønster, og minst ett portelektrodesjikt er atskilt fra halvlederlegemet ved et isolasjonssjikt som er anordnet mellom kilde- og avledningssonen. En slik kombinasjon av en eller flere f.eks. npn-felteffekttransistorer med en eller flere felteffekttransistorer av komplementær struktur pnp-struktur, er særlig av interesse hvilket allerede er nevnt ovenfor. For å oke antallet kretselementer pr. flateenhet kan det forsenkede isolasjonsmateriale som omgir det andre området fortrinnsvis delvis bestå av det forsenkede isolasjonsmateriale som omgir den ytterligereo del av den forste sone.
En ytterligere viktig utforelsesform for oppnåelse av en kombinert felteffekttransistor og bipolare kretselementer består i at det forsenkede isolasjonsmonster omgir et tredje område av den andre ledningsevnetype som slutter seg til overflaten, slutter seg til det forsenkede isolasjonsmateriale og danner en pn-overgang med det forste området, i hvilket tredje område er anordnet minst en ytterligere sone av den forste ledningsevnetype som slutter seg til overflaten og sammen med det tredje området danner en del av et bi-polart kretselement. For å oppnå en vertikal bipolar transistor, kan den nevnte ytterligere sone av den forste ledningsevnetype slutte seg til det forsenkede monster, og det tredje området kan danne basissonen i en vertikal bipolar transistor hvis emitter-kollektorsone dannes av den ytterligere sone resp. det forste området.
En kombinasjon av en isolert lateral bipolar transistor oppnås når to soner av den forste ledningsevnetype som slutter seg til overflaten anordnes i et tredje område, hvilke soner danner emitter- og kollektorsonen i en bipolar lateral transistor hvis basissone er det tredje området.
En viktig forbedring av de ovenfor nevnte utforelser oppnås vhvis ekstra portelektroder anordnes over det tredje området og er atskilt fra halvlederlegemets overflate ved et isolasjonssjikt og er fortrinnsvis likestrømsforbundet med basissonen i den bipolare transistor for å hindre dannelse av spredningsstromkanaler.
Slike utforelsesformer er fordelaktig med hensyn til fremstillingen ved at det andre og tredje området av den andre ledningsevnetype anbringes samtidig, ved at kilde- og avledningssonen i den forste felteffekttransistor og den ytterligere sone av den forste ledningsevnetype anbringes samtidig, og at eventuelle portelektroder likesom" de tilhørende isolasjonssjikt anbringes samtidig.
Oppfinnelsen angår videre en særlig enkel og effektiv fremgangsmåte til fremstilling av en slik halvlederanordning hvor et andre område av den andre ledningsevnetype som danner en pn-overgang med det forste området og slutter seg til overflaten av halvlederlegemet, er anordnet i et forste område av den forste ledningsevnetype som likeledes slutter seg til den nevnte overflate, og hvor kilde- og avledningssonen i en felteffekttransistor er anordnet i det andre området, er karakterisert ved at et sjikt som beskytter mot oksydering anbringes på en del av overflaten av det forste området, at et sjiktformet oksydmonster som i det minste delvis er forsenket i halvlederlegemet og som omgir en overflatedel av det forste området, praktisk talt fullstendig, så anbringes ved oksydering på de overflatedeler som ikke er dekket av beskyttelsessjiktet, at et dopingsmateriale som bestemmer den andre ledningsevnetype anbringes fra utsiden i den nevnte-overflatedel for å danne det andre området, idet det forsenkede oksydmønster beskytter mot dopingen,
at et dopingsmateriale som bestemmer den forste ledningsevnetype anbringes i-det andre området fra utsiden via overflatedeler av det andre området for i det minste å danne kilde- og avledningssonen, idet det forsenkede oksydmonster beskytter mot dopingen, og at i det minste et portelektrodesjikt anbringes som er atskilt fra det andre området ved hjelp av et elektrisk isolasjonssjikt og som strekker seg ut over en del av overflaten av det andre området mellom kilde-og avledningssonen.
En meget enkel fremgangsmåte oppnås ved at det for anbringelsen av kilde- og avledningssonen, anbringes i det minste ett portelektrodesjikt, hvoretter dopingsmaterialet som bestemmer den forste ledningsevnetype innfores i det andre området, idet portelektrodes jiktet eller -sjiktene også anvendes som beskyttelsessjik mot dopingsmaterialet.
Fremgangsmåten ifolge oppfinnelsen er meget fordelaktig sammenlignet med kjente fremgangsmåter for fremstilling av halvlederanordning med en felteffekttransistor med isolert port som anbringes i et isolert oyområde.
For det forste kan innforingen av dopoingsmateriale (og fortrinnsvis delvis utdiffundering av dopingsmateriale gjennom overflaten) som er nodvendig for å danne det andre området, såvel som anvendelsen av aktivatorer som tjener til dannelsen av kilde- og avledningssonen, alle utfores ved utnyttelse av maskeringsvirkningen av det forsenkede oksydmonster og fortrinnsvis også portelektroden eller portelektrodene, som vanligvis må være tilstede på grunn av andre funksjoner (isolasjon, styring). Som folge herav kan noen av arbeidsoperasjonene ved de kjente fremgangsmåter og også de toleranser som må iakttas, sloyfes og dette resulterer ikke bare i at det oppnås bestemte dimensjoner av de forskjellige soner på meget enkel måte, men også i meget små dimensjoner for kilde- og avledningssonen.
Kontakttering av slike små soner behover ikke volde vanske-ligheter fordi kilde- og avledningselektrodene bare med en liten del av sin overflate er tilstede i vedkommende soner, idet andre deler av kilde- og avledningselektrodene befinner seg på forholdsvis tykt forsenket oksyd. Som folge herav kan kapasitetene vav pn-overgangene mellom kilde- og avledningssonene og det andre området holdes meget små, mens tilpasning av kontaktmaskeringen også kan skje i' forhold til portelektrodemonsteret i stedet for i forhold til kilde- og avledningssonen som tidligere. Kt av resultatene er betydelig mindre avstander mellom kontakt og portelektrode.
Som folge herav kan den totale lengde av felteffekttransistoren minskes med mer enn yjfc hvilket resulterer i mindre spred-ningskapasiteter.
Det er klart at hver av disse felteffekttransistorer kan ha flere enn ett portelektrodesjikt og at f.eks. ved en tetrode felt-eff ekttransistor, kan overflatesonen av den forste ledningsevnetype mellom to portelektroder, hvor oyområder tjener til forbindelse av to stromkanaldeler, kan dannes samtidig med kilde- og avledningssonen, idet bare det forsenkede monster og portelektrodesjiktet tjener til maskering.
I de fleste tilfeller vil det være å foretrekke at den resulterende felteffekttransistor har en forholdsvis lav terskel-spenning f.eks. med en absolutt verdi på mindre enn 2 volt. For å oppnå liten overflatedoping av kanalområdet mellom kilde- og drein-elektrodesonene som er nodvendige for dette formål, er det ofte nodvendig å diffnndere dopingsmaterialet for å danne det andre området, f.eks. ved diffusjon delvis ut av halvlederlegemet via overflaten. Dette oppnås på enkel måte ved at etter innforingen av dopingsmaterialet som bestemmer den andre ledningsevnetype og fortrinnsvis for anbringelsen av portelektrodes jiktet, dif f underes dopingsmaterial.-. et delvis ut av halvlederlegemet gjennom den overflatedel som opptas av det andre området og som er begrenset av det forsenkede oksydmonster, i et rom med en atmosfære med redusert trykk, hvorved dopingskonsentrasjonen i en sone i det andre området som slutter seg til' overflaten, får en profil som oker til maksimal verdi fra overflaten og'.innover. Ved denne utdiffundering anvendes det forsenkede oksydmonster som allerede er tilstede som et diffusjonsvindu. I dette tilfelle kan kilde - og avledningssonen strekke set i en retning på tvers av overflaten på hver side av det nivå stam har den nevnte maksimale verdi av dopingskonsentrasjonen. Fortrinnsvis anbringes imidlertid kilde- og avledningssonen fullstendig innenfor den nevnte sone av det andre området med en dopingskonsentrasjon som oker fra overflaten, bl.a. for å opprettholde en sammenbruttspenning mellom kilde- og avledningssonen og det andre området forholdsvis hoy, hvilket er onskelig i de fleste tilfeller.
Hvis det foruten den nevnte felteffekttransistor i det andre området , skal anbringes en felteffekttransistor med komplementær struktur i det forste området, anbringes et forsenket oksydmonster som omgir i det minste den ytterligere del av det forste området og etter dannelsen av det andre området, innfores et dopingsmateriale som bestemmer den andre ledningsevnetype, fra utsiden i den ytterligere del av det forste området for i det minste å danne kilde- og avledningssonen i den andre felteffekttransistor som er komplementær til den forste transistor, idet det forsinkede oksydmonster anvendes som maskering, og at i det minste ett portelektrodesjikt anbringes på den ytterligere del mellom kilde- og avledningssonen, hvilket sjikt er atskilt fra halvlederlegemet ved et elektrisk isolasjonssjikt.
Kilde- og avledningssonen for den aidre, komplementære felteffekttransistor kan anbringes både for eller etter kilde- og avledningssonen i den forste f elteff ekttransistor i det andre., området. Maskeringssjiktet mot oksydering kan danne en del av isolasjonssjiktet på hvilket portelektroden anbringes i en eller flere felteffekttransistorer.
Denne fremgangsmåte utfores fortrinnsvis slik at for anbringelsen av kilde- og avledningssonen for den komplementære, andre felteffekttransistor, anbringes minst ett portelektrodesjikt på den ytterligere del, hvoretter dopingsmaterialet som bestemmer den andre ledningsevnetype innfores i den ytterligere del, hvilket portelektrodes jikt anvendes som maskering for dopingsmaterialet.
Foruten ved doping av kanalområdet og tykkelsen og materialet av isolasjonssjiktet på hvilket portelektroden anbringes, kan terskelspenningen for en felteffekttransistor med isolert port også bestemmes i vesentlig grad'ved arbeidsfunksjonen av materialet for portelektrodesjiktet. Da portelektrodesjiktet fortrinnsvis anvendes som maskering under anbringelsen av kilde- og avledningssonen, kan fremgangsmåten ifolge oppfinnelsen være særlig egnet for å påvirke terskelspenningen, og hvis onskelig samtidig med anbringelsen av kilde- og avledningssonen, ved anvendelse av polykrystallins. silicium som portelektrodesjikt og doping av dette. Denne doping av det polykrystaHinske materiale kan ofte foretas med fordel under anvendelse av det polykrystallinske portkretssjikt som maskering, og på denne måte kan terskelspenningen varieres. For å danne portelektrodesjiktet eller -sjiktene og eventuelle innbyrdes forbindelser anbringes et sjikt av polykrystallinsk silicium i hvilket sjiktet, sjiktene og forbindelsesmonsteret dannes ved etsing, og for å minske motstanden av det polykrystallinske silicium og gi terskelspenningen for i det minste den ene av felteffekttransistorene en onsket verdi, dopes det polykrystallinske silicium i det minste i ett av portelektrodesjiktene med en donator- eller akseptormateriale.
Det polykrystallinske silicium dopes fortrinnsvis med fosfor.
I det minste ett portelektrodesjikt kan dopes med dopingsmateriale som samtidig anvendes ved dopingen av kilde- og avledningssonen i en av felteffekttransistorene. Det kan være fordelaktig at i det minste ett portelektirodes jikt i eri av f elteff ekttransistorene
samtidig dopes med samme dopingsmateriale som anvendes ved doping av
.kilde- og avledningssonen i felteffekttransistoren.
Noen utforelseseksempler på oppfinnelsen skal forklares
nærmere under henvisning til.tegningene.
Fig. 1 viser skjematisk et grunnriss av en del av en halvlederanordning ifolge oppfinnelsen.
Fig, 2 viser et snitt langs lin£n II-II på fig. 1.
Fig. 3 viser et snitt langs linjen III-III på fig. 1.
Fig. 2-14 viser skjematisk snitt langs linjen II-II på fig. 1 for etter hverandre folgende arbeidsoperasjoner under fremstillingen av anordningen. Fig. 15 viser et tilsvarende snitt for en annen utforelsesform av en anordning ifolge oppfinnelsen.
Fig. 16 viser på samme måte en tredje utforelsesform av
en anordning ifolge oppfinnelsen.
Fig. 17 viser på såmme måte en fjerde utfSrelsesform av
" en anordning ifolge oppfinnelsen.
Figurene er ikke vist i riktig målestokk og til hverandre svarende bestanddeler har samme henvisningstall på de forskjellige figurer. På fig. 1 er metallsjikt skravert. I tverrsnittene er halvledersonene skravert i samme retning for samme ledningsevnetype.
"Ralvlederanordningen på fig. 1-3 består av et halvlederlegeme 1 av silicium i hvilket er anordnet en felteffektransistor A med isolert port. Legemet omfatter et forste område 2 av n-type silicium som slutter seg til overflaten 3 av legemet, og et andre område 4 av p-type silicium som danner en pn-overgang 5 med det forste området 2. Kilde- og avledningssone 6 resp. 7 av n-typen slutter seg til overflaten 3 i et andre område 4 og mellom kilde- og avledningssonen er anordnet en portelektrode 8 av polykrystallinsk silicium som er atskilt fra det under liggende andre område 4 ved hjelp av et isolasjonssjikt 9 av siliciumoksyd.
Anordningen har videre et monster 10 av elektrisk isolerende materiale, i foreliggende tilfelle siliciumoksyd, som er forsenket i det minste delvis i halvlederlegemet, og omgir det andre området 4 praktisk talt fullstendig. Til det forsenkede oksydsjik 15 slutter seg pn-overgangen 5 mellom det forste området 2 og det andre området 4 °g kilde- og avledningssonen 6 resp. 7•
På overflaten 3 og portelektroden 8 er videre anbragt et isolasjonssjikt 11 av siliciumoksyd i hvilket er etset kontaktvinduer gjennom hvilke kilde- og avledningssonen 6 resp. 7 er kontaktfor-bundet ved hjelp av aluminiumssjikt 12 og 13 som delvis strekker seg over det forsenkede oksydsjikt 10. Ved en del 4B av området 4 er kildesonen 6 kortsluttet med dette området ved hjelp av sjiktet 12
som vist på fig. 3-
Som folge av denne struktur kan kilde- og avledningssonen
6 resp. 7 gis minimale dimensjoner (i dette tilfellet f.eks. 10 mikron) samtidig som kapasiteten mellom aluminiumsjiktene 12 og 13 og det underliggende halvledermaterialet er meget liten ved at aluminiumsjiktene strekker seg i vesentlig grad over det tykke forsenkede oksydsjikt 10. Dette henger bl,a. sammen med den meget enkle fremgangsmåte som kan anvendes for fremstillingen av anordningen ifolge oppfinnelsen og som skal beskrives nærmere nedenfor. Ved anvendelse av det forsenkede isolerende monster kan videre avstanden mellom felteffekttransistoren A og et nærliggende halvlederelement gjores meget liten hvilket be-virker at det kan anbringes et storre antall elementer pr. flateenhet, med en reduksjon på 30-50$ av det totale areal sammenlignet med de hittil kjente strukturer.
Ved den her beskrevne utforelse omgir det forsenkede oksydmonster 10 en ytterligere del 14 av det forste området som grenser til overflaten 3 og som på fig. 2 er vist mellom den strekede linje
15 og overflaten 3» I denne ytterligere del 14 er anordnet kilde- og avlednings sone 16 resp. 17 for en f elteff ekttransistor B med p-kanal og som er komplementær med felteffekttransistoren A med n-kanal som slutter seg til overflaten 3« Kilde- og avledningssonen 16 resp. 17 slutter seg også til det forsenkede oksydmonster 10 på samme måte som sonene 6 og 7, og et portelektrodesjikt l8 av polykrystallinsk
silicium som er atskilt fra den ytterligere del 14 av siliciumområdet 2 ved hjelp av et oksydsjikt 19, befinner seg mellom sonene 16 og 17. De komplementære felteffekttransistorer AB er atskilt fra hverandre ved en del av oksydmonsteret 10 som tilhorer både monsterdelen som omgir det andre området 4 °g monsterdelen som omgir den ytterligere del 14 av det forste området 2. Denne felles del av det forsenkede monster 10 kan gjores meget smalt f.eks. 10 mikron, og av den grunn kan avstanden mellom portelektrodenei 8 og 28 i transistorene A og B gj6res meget liten f.eks. 30 mikron. Dette i motsetning til de kjente metoder for f.eks. avstanden mellom portelektrodene 8 og l8
alltid minst er 50 mikron, som folge av avstander og toleranser ved maskeringen.
Kilde- og avledningssonen 16 resp. 17 for felteffektran-sistoren B med p-kanal slutter seg til aluminiumsjiktet 13 som også danner kontakt med sonen 7 og aluminiumsjiktet 20 via vinduer i oksydsjiktet 11.
Ved denne utforelse er transistorene A og B deler av en integrert monolittkrets. I tillegg til portelektrodesjiktene 8 og l8 er det anordnet et polykrystallinsk siliciumsjikt 21 som tjener som forbindelse mellom andre deler av den integrerte krets søm ikke er vist på tegningen. Denne forbindelse 21 krysser aluminiumsjiktet 12 og er dekket av et oksydsjikt 11 i det minste i området av krys-ningen. På de steder som ikke er vist på tegningen, er sjiktene 8, l8 og 21 forbundet gjennom winduer i oksydsjiktet 11.
En anordning av den ovenfor nevnte art fremstilles ifolge oppfinnelsen som folger. De forskjellige arbeidsoperasjoner er bare beskrevet i den grad de gjelder overflaten hvor felteffekttransistorene er anordnet, f.eks. i den grad diffusjoner trenger inn i andre over-flater og eventuelt fjernes ved sliping eller etsing er dette ikke vist på figurene fordi dette ikke omfattes av oppfinnelsen.
Man går ut fra et substrat 2 av n-type (se fig. 4) av silicium fortrinnsvis med orienteringen (111) eller (100) med f.eks. en spesifikk motstand på 6 ohm.cm. Et 0,1 mikron tykt sjikt av siliciumoksyd anbringes på substratet ved termisk oksydering. Der-etter anbringes på vanlig måte et sjikt av siliclumnitrid 31 som er 0,1 mikron tykt og som igjen er dekket av et 0,1 mikron tykt sjikt av pyrolyttisk siliciumoksyd. For anbringelsen av siliciumnitrit-sjiktene og fremgangsmåter som anvendes for etsing av disse sjikt skal henvises til en artikkel i Philips Research Reports for april 1970 side II8-I32, hvor alle nodvendige informasjoner er gitt for fagmannen.
En maskering mot oksydering anbringes så ved maskering og etsing fra sjiktene 31 og 30 i området av felteffekttransistoren A
og B. Av den grunn gis forst oksydsjiktet 32 form av en anti-ok-sydasjonsmaskering ved vanlig fotolitografisk fremgangsmåte. De gjen-stående deler av oksydsjiktet 32 anvendes så som maskering for å gi det underliggende nitridsjikt den onskede form ved etsing i fosfor-syre, hvoretter de gjenværende deler av sjiktet 32 såvel som deler av sjiktet 30 som ikke ligger under nitridsjiktet fjernes ved etsing i puffret opplosning med fluorsyre. På denne måte (se fig. 5) forblir en anti-oksyderingsmaskering 30» 31 etter hvilken delene av siliciumoverflaten som ikke er dekke* av sjiktene 30 og 31 etses bort i en dybde av 1-mikron. Den oppnådde struktur er vist på fig. 5'. Hvis onskelig kan etsingen sloyfes og i det tilfellet vil det forsenkede oksydmonster som skal dannes etterpå bare delvis strekke seg over siliciumoverflaten. ;De etsede overflatedeler av siliciumet som ikke er dekket av maskeringen 30, 31, oksyderes så ved en termisk oksydering i 16 timer ved 1000°C i fuktig oksygen, slik at det dannes et oksydmonster 10 som er forsenket i legemet og hvis overflate praktisk talt til-svarer den opprinnelige overflate av halvlederlegemet, se fig. 6, og som i området av felteffelttransistorene A og B omgir overflatedeler av området 2. ;Et sjikt av ailiciumoksyd med en tykkelse på 0,1 mikron anbringes så pyrolyttisk over det hele hvoretter sjiktene 30 og 31 ;på fotolytografisk måte fjernes fullstendig over det området hvor felteffekttransistoren A med n-kanal skal anbringes, se fig. 7«;En bordiffusjon med bornitrid som kilde utfores så for ;å gi den struktur som er vist på fig. 8 under anvendelse av kjente fremgangsmåter ved en /avsetning ved ca. 920°C og inndrivning. Under denne bordiffusjon ved hvilken det forsenkede oksydmonster 10 tjener ..som maskering, dannes et oksydsjikt 34 på siliciumet.under hvilket område 4 av p-type befinner seg. I enkelte tilfeller kan dette området 4 også dannes på annen måte ved doping utenfra, f.eks. ved ioneinnpodning, hvorved også oksydmonsteret 10 tjener som maskering. I det tilfellet hvor en rettet ionestråle anvendes som ikke dekker området for felteffekttransistoren B, og ioneneae har tilstrekkelig energi til å trenge gjennom sjiktene 30 og 31> må sjiktene fjernes bare for utdiffunderingen fra området 4 slik det skal beskrives nedenfor. ;Uten anvendelse av maskering, fjernes oksydsjiktet 34 og hvis onskelig, men ikke nodvendig, nitridsjiktet 31 suksessivt ved etsing, hvoretter bor trenger videre delvis inn i siliciumet og også diffunerer ut via overflaten ved 1200°C i 4 timer i en kapsel i vakuum. ;Denne utdiffundering utfores fortrinnsvis under tilstede-værelsen av siliciumpulver som enten ikke er dopet eller har noyaktig kjent, forholdsvis liten bordoping for å oppnå en terskelverdi for overflatehonsentrasjonen på overflaten av området 4»;Ved denne utdiffundering tjener også oksydmonsteret 10 som maskering såvel som oksydsjiktet 30. På overflaten dannes et område 4^ i hvilket borkonsentrasjonen oker fra en verdi på 10 atomer/ ;cm^ på overflaten til en maksimal verdi på 3 * 10^ atomer/cm^ i en dybde på 1,5 mikron, i det areal som er vist med streket linje 35 (M). Okydsjiktet 30 etses så bort uten anvendelse av maskering som vist på fig. 9»
"Ved termisk oksydering anbringes et oksydsjikt 36 med en tykkelse på 0,1 mikron hvoretter et sjikt 37 av hoyohmisk poly— krystallinsk silicium med en tykkelse på 0,6 mikron anbringes over helé overflaten, f.eks. ved termisk avsetning av SiH^, som vist på fig. 10. Sjiktet 37 dekkes så med et sjikt 38 av pyrolyttisk eller termisk anbragt siliciumoksyd med en tykkelse på 0,1 mikron.
Ved hjelp av fotolitografisk etsing fjernes så deler av sjiktene 37 og 38 som omfatter portelektrodesjiktene 8 og 18 i felt-ef f ekttransistorene A og B som skal anbringes, samt forbindelses-
sjiktet 31 som vist på fig. 11.
Oksydsjiktet 36 av overflatedelen av området 2 i hvilket felteffekttransistoren B med p-kanal skal anbringes, fjernes så
ved etsning med enbuffret opplosning med HF, idet delen av oksydsjiktet 38 på portelektrodesjiktet 18 også etses bort som vist på
fig. 12. Delen 19 av sjiktet 36 som befinner seg under portelektrodesjiktet l8 bibeholdes. Maskeringen som anvendes ved denne etsing er ikke kritisk og kan ha grove toleranser forutsatt at den del av området 2 som er omgitt av oksydmonsteret 10 og på hvilken portelektroden 18 befinner seg ikke påvirkes.
Kilde-og avledningssonen 16 Iresp. 17 av p-type har en overflatekonsentrasjon på 10 atomer/cm-<3> dannes ved diffusjon av bor,
idet portelektrodesjiktet 18 og oksydmonsteret 10 tjener som maskerig. Denne dpping fra utsiden kan hvis onskelig, også utfores på annen
måte under anvendelse av samme maskering, f.eks. ved ioneinnpodning. I dette tilfellet og ved anvendelse av en ionestråle med tilstrekkelig energi og som ikke dekker området av felteffekttransistoren A kan tilveiebringe ioneinnpodning gjennom sjiktene 36 og 38 som da ikke behover fjernes.
Under dannelsen av sonene 16 og 17, dopes også portelektrodesjiktet l8 med bor. Dette minsker terskelspenningen for felteffekttransistoren 16,17,18,19.
Et 0,2 mikron tykt sjikt 39 av siliciumoksyd anbringes så over det hele som vist på fig. 13, enten termisk eller ved pyrolyttisk avsetning. Ved anvendelse av en likeledes ikke kritisk .maskering av overflaten av området 4 etses sjiktet 39 bort som vist på fig. 4 med unntagelse av området 4B som vist på fig. 1. Delen 9 av sjiktet 36 under portelektrodesjiktet 8 forblir, mens overflatedeler av området 4 med unntagelse av området 4^ under sjiktet 8, såvel som sjiktet 8, er fullstendig fritt for oksyd. Fosfor diffunderes så
inn fra utsiden for å danne kilde- og avledningssonen 6 resp. 7 med en overflatekonsentrasjon på 10 atomer/cm<J>, i hvilket portelektrode sjiktet 8 og forbindelsessjiktet 21 også dopes med fosfor, hvilket reduserer terskelverdispenningen for felteffekttransistoren 6,7,8,9 fied n^-kanal og den spesifikke motstand for det polykrystallinske silicium. Portelektrodesjiktet 8 og oksydmonsteret 10 tjener som maskering under denne doping. Hvis onskelig kan det i stedet for diffusjon også anvendes annen fremgangsmåte for doping f.eks.
ved ioneinnpodning, i hvilket tilfelle innpodningen også kan utfores via sjiktet 36, i hvilket tilfelle anbringelsen av sjiktet 39 kan sloyfes hvis det anvendes en rettet ionestråle som ikke dekker området for transistoren B.
Sonene 6 og 7 (se fig. 14) er i sin helhet beliggende innenfor sonen l\. k i området 4 i hvilken borkonsentrasjonen oker fra -overflaten og innover. En forholdsvis stor konsentrasjon i området av linjen 35 hindrer kanaldannelse mellom området 2 og sonene 6 og 7 langs oksydmSnsteret 10.
Et 0,6 mikron tykt sjikt 11 av siliciumoksyd anbringes over det hele (se fig. 2) i hvilket sjikt etses kontaktvinduer som delvis kan være beliggende over oksydmonsteret 10. Sluttelig anbringes et aluminiumsjikt ved damp-avsetning og som gis den onskede form på vanlig måte ved.fotolitografisk etsing, hvor maskeringen
bare behover orienteres i forhold til portelektrodene slik at den struktur som er vist på fig. 1 og 2 oppnås. Aluminiumsjiktet 12 danner kontakt både med kildesonen 6 og området 4B, og som folge
derav blir området 4 kortsluttet med sonen 6. Kontakt med kanalområdet 14 i transistoren B kan skje på en lavere del av området. En emalljering utfores sluttelig i 30 minutter ved 500°C i en blanding av Ng og Hg.
På denne måte oppnås en meget kompakt struktur (se fig. 2) hvor f.eks. folgende dimensjoner kan oppnås:
a = 10 mikron
b = 6 mikron
c = 10 mikron.
Mange varianter av den beskrevne fremgangsmåte er mulige.
F.eks. i visse tilfeller kan portelektrodesjiktene 8 og 18 begge med fordel dopes med bor eller fosfor. F.eks. etter anbringelsen av sjiktet 31j dopes forst det polykrystallinske siliciumsjikt med bor hvoretter oksydsjiktet 38 med storre tykkelse anbringes slik at det beskytter portelektrodesjiktene 8 og l8 etterpå mot fosfordiffusjon, eller omvendt. Fagmannen vil være i stand til å utfore forskjellige andre variasjoner av den beskrevne fremgangsmåte som kan ha samme fordeler med hensyn til strukturens kompakthet og lite kritisk nøyak-tighet med hensyn til maskeringen. Doping av det polykrystallinske silicium kan utfores allerede»' ved det arbeidstrinn som er vist på fig.
10 under eller umiddelbart etter anbringelsen av sjiktet 37.
Hvis dette er onskelig, kan sterkt dopede soner 40 som
vist med streket linje av samme ledningsevnetype som det forste området 2 anordnes i den beskrevne struktur ( se fig. 2) for å hindre at en inversjonskanal kan dannes mellom.til hverandre grensende kretselementer, f.eks. mellom området 4 og sonen 16. Dette kan f.eks. utfores ved lokal doping av den etsede siliciumoverflate på fig. 5 med fosfor for dannelsen av oksydmonsteret 10. I det ovenfor beskrevne eksempel, vil det imidlertid være overflodig for de uncer dannelsen av oksydmonsteret 19 vil donorene i siliciumområdet 2 av n-type bli tvunget inn i området 2 etter oksyderingen av siliciumet, og folgelig vil det dannes en akkumulering av donoratomer ved overgangsflaten med oksydsjiktet 10 i området 2, som i alminnelighet er tilstrekkelig stor til å hindre dannelse av en inversjonskanal av p-type.
Anordningen ifolge oppfinnelsen kan ytterligere omfatte felteffekttransistorer med mere enn en portelektrode, såvel som andre
kretselementer, f.eks. bipolare transistorer. Som et eksempel på dette viser fig. 15 en tetrode felteffekttransistor C med n-kanal (kilde—
og avledningssoner 6 og 7 av n-type, portelektrodesjikt 58 og 59, oy 60 av n-type), en felteffekttransistor D med p-kanal (kilde- og avledningssoner l6 og 17 av p-type, portelektrodesjikt 6l og 62, oy 62 av p-type) og en bipolar lateral pnp-transistor E (emitter - og kollektorsone 64 og 65 av p-type med en mellomliggende basis av n-type som danner en del av området 2 av n-type). Soner med samme henvisningstall som i foregående eksempel har samme funksjon og er av samme ledningsevnetype som angitt der. Oyene 60 og 62 kan anbringes samtidig med og. på samme måte som kilde- og avledningssonene 6,7,l6 og 17 idet portelektrodesjiktene 58, 59, 6l og 62 anvendes som maskering.
I en slik struktur kan en bipolar transistor med fordel anordnes på annen måte. F.eks. som vist på fig. 16 kan et par komplementære felteffekttransistorer FG kombineres med en lateral bipolar transistor H. Bestanddeler med samme henvisningstall har samme funksjon som på fig. 1-14» Den bipolare transistor H er i dette tilfellet elektrisk isolert fra den resterende del av.substratet 2 ved hjelp av en pn-overgang 71« Ifolge oppfinnelsen kan denne struktur fremstilles på enkel måte som folger. Man går ut fra en silicium-plate 2 av n-typen, i hvilken det anordnes et forsenket oksydsjikt 10 på hvilken det anbringes portoksydsjiktdeler 9,19,80,77 og 8l samt polykrystallinske portelektrodesjikt 8,18,78,76 og 79. Ved anvendelse av de samme maskerings- og diffusjonsoperasjoner som beskrevet ovenfor, dannes områdene 4 og 70 av p-type, sonene 16,18,72 og 73 av p-type og sonene 6,7,74 og 75 av n-type fortrinnsvis under anvendelse av oksydmonsteret 10 og de polykrystallinske portkretssjikt 8,18,78,76 og 79 som maskering. Sonene 4 og 70 kan med fordel anbringes i samme diffusjonsoperasjon, sonene 16, 17, 72 og 79 kan også anbringes i samme diffusjonsoperasjon og sonene 6,7,74 og 75
kan også anbringes i samme diffusjonsoperasjon. Portelektrodesjiktene 8.18.78.76 og 79 kan dannes og dopes samtidig og portoksydsjiktdelene 9.19.80.77 og 8l kan også dannes samtidig. Sonen 70 av p-type danner
basissonen og sonene 74 °S 75 av n-typen danner emitter- og kollektorsone i den laterale bipolare transistor. Ekstraportelektrodene 76, 78 og 79 som er atskilt fra området 70 ved portoksydsjiktdelene 77,
80 og 8l er forbundet med basissonen 70 ved metallsjiktene 84 og 85
via diffusjonskontakter 72 og 73 slik at enhver spredningsstromkanal som dannes under elektrodene 76, 78 og 79 undertrykkes. Slike spredningsstromkanaler kan f.eks. bevirke kortslutninger mellom emitter og kollektor og hjelpeportelektrodene som er forbundet med basisen dannBr i seg selv en viktig forbedring av en vertikal eller lateral bipolar transistor. Se også portelektrodene 95 og 106 på fig. 17 og l8. Likestromforbindelsen 86 mellom det polykrystallinske siliciumsjikt 76 og metallsjiktet 85 er bare vist skjematisk med en linje. Ekstraportelektrodene 76,78 og 79 kan sloyfes i visse tilfeller. Det er klart at den bipolare transistor H som er beskrevet under henvisning til fig. l6 gir særlig fordelaktige muligheter for kombinering og av
felteffekttransistorstrukturen F med bipolare elementer, særlig bipolare transistorer.
En annen særlig fordelaktig kombinasjon av felteffekttransistorstrukturen F med en bipolar transistor K som vist på fig. 17
kan oppnås på meget enkel måte. I dette tilfellet er K en vertikal transistor hvis kollektorsone er dannet av,substratområdet 2 av n-type, hvis basissone er dannet av området 90 av p-type og emitter-sonen er dannet av området 93 av n-type som slutter seg til det forsenkede oksydmonster 10. Kollektorkontakten dannes av metallsjiktet 97 og den lett dopede sone 94 av n-type er begrenset av det forsenkede monster 10. Basiskontakten dannes av metallsjiktet 98 og den sterkt dopede sone 92 av p-type. For å hindre dannelsen av spredningsstrom-kanalen fra emitteren til kollektoren, er anordnet en ekstra portelek-
trode 95 av polykrystallinsk silicium som er atskilt fra området 90
ved et oksydsjikt 96 og er likestromforbundet med basissonen gjennom metallsjiktet 98. Denne ekstra portelektrode kan sloyfes når det ikke er fare for kanaldannelse.
Utgangsmaterialet er også her et siliciumsubstrat 2 av n-type i hvilken er anordnet et forsenket monster 10 på hvilket port-oksyds jiktdelene 9, 19j96 og de polykrystallinske portelektrodesjikt 8,l8 og 95 er anordnet. Områdene 4 og 90 av p-type, sonene 16,17 og 92 av p-type og sonene 6,7,93 og 94 av n-type er fortrinnsvis anordnet under anvendelse av oksydmonsteret 10 og de polykrystallinske portelektrodesjikt 8,l8 og 95 som maskering. Også i dette tilfellet kan sonene 1-4 og 90 med fordel anbringes samtidig i samme diffusjonsoperasjon, likesom sonene 6,7,93 og 94 og sonene 16,17 og 92. Portelektrodesjiktene 8,l8 og 95 kan også, anbringes og dopes i samme operasjon og portoksydsjiktdelene 9» 19 og 96 kan også anbringes ved samme oksydasjon og masken, ng. T'
Det er klart at oppfinnelsen ikke er begrenset til de beskrevne eksempler, men at mange variasjoner er mulige for fagmannen uten å komme ut' over oppfinnelsens ramme. F.eks. kan det anvendes et annet halvledermateriale enn silicium, andre isolasjons- og maskeringssjikt og andre metallsjikt, og portelektrodesjiktene behover ikke bestå av polykrystallinsk silicium, men kan være dannet f.eks.
av metallsjikt. De angitte ledningsevnetyper kan byttes om med mot-satt ledningsevnetype. Re(kkefolgen ved hvilken de forskjellige soner, isolasjonssjikt og portelektroder anbringes kan variere hvis man<1>bare oppnår de onskede resultater. Det forste område 2 kan også i sin helhet eller delvis bestå av et epitaksialt sjikt som er anordnet på et substrat og det andre området og isolasjonsmonsteret 10 kan strekke seg i hele tykkelsen av sjiktet eller bare en del av tykkelsen.
Dette fremgår f.eks. av fig. l8 hvor området 2 av n-type
har form av et epitaksialt sjikt som er anordnet i et substrat 100
av n-type. Et begravet sjikt 101 er anordnet mellom sjiktet 1 og substratet 100. Til sjiktet 101 slutter seg et område 102 av p-type som omgir et område 103 av sjiktet 2 fullstendig, i det område 103 danner basissonen i en pnp-transistor hvis overflatesone 104 av p-typen og områdene 101 og 102 av p-typen danner emitter- resp. kollektorsone. Den sterkt dopede sone 105 av n-type tjener til kontakt-givning. Ekstraportelektroden 106 som ikke alltid er nodvendig, er
fortrinnsvis av polykrystallinsk silicium og er forbundet med basisen 103 i transistoren og tjener til å skille diffusjons-sonene 10^ og 105 og hindre dannelsen av en spredningsinversjons-kanal. Sonene 4 og 102 er fortrinnsvis anbragt samtidig i samme operasjon og det er også sonene 6,7 og 105, og oksydsjiktene 9 og 107 og portelektrodene 8 og 106.
Foruten diffusjon fra en fassfase eller ved ioneinnpodning, kan dopingen av de forskjellige soner sluttelig også utføres ved diffusjon f.eks. fra et dopet oksydsjikt.

Claims (20)

  1. Halvlederanordning med et halvlederlegeme som omfatter minst en felteffekttransistor med isolert portelektrode, et første område av en første ledningsevnetype og et andre område av en andre.ledningsevnetype som slutter seg til overflaten og danner pn-overgang med det første område, kilde- og avledningssone av den første ledningsevnetype som slutter seg til overflaten og er anordnet i det andre område, minst ett portelektrodesjikt som er anordnet mellom kilde- og avledningssonen og er atskilt, fra halvlederlegemet ved et isolasjonssjikt, karakterisert ved et mønster av elektrisk isolerende materiale som i det minste delvis er forsenket i halvlederlegemet og med en første del omgir det andre område praktisk talt fullstendig, hvilken pn-overgang mellom det første og andre område, slutter seg til det forsenkede mønster som også slutter seg til kilde- og avledningssonen, og med minst en ytterligere del praktisk talt fullstendig omgir en ytterligere likeledes til overflaten grensende del av halvlederlegemet i hvilket det befinner seg et ytterligere halvlederkoplingselement.
  2. 2. Anordning ifølge krav 1, karakterisert ved at det forsenkede mønster videre omgir en ytterligere del av det første område som slutter seg til overflaten, i hvilken del er anordnet til overflaten sluttende soner og avledningssonen av den andre ledningsevnetype av en felteffekttransistor som er komplementær med den nevnte felteffekttransistor og hvis kilde-og avledningssone slutter seg til det forsenkede mønster, og minst ett portelektrodesjikt «r atskilt fra halvlederlegemet ved et isolasjonssjikt som er anordnet mellom kilde- og avledningssonen.
  3. 3. Anordning ifølge krav 2, karakterisert ved at materialet i det forsenkede mønster som omgir det andre område, også delvis hører til det forsenkede isolasjonsmateriale som omgir den ytterligere del av det første område.
  4. 4. Anordning ifølge et eller flere av kravene 1-3, karakterisert ved at det forsenkede isolasjons-mønster omgir et tredje område av den andre ledningsevnetype som slutter seg til overflaten, slutter seg til det forsenkede isolasjonsmateriale og danner en pn-overgang med det første område, i hvilket tredje område er anordnet minst en ytterligere sone av den første ledningsevnetype som slutter seg til overflaten og sammen med det tredje område danner en del av et bi-polart kretselement.
  5. 5. Anordning ifølge krav 4, karakterisert ved at den nevnte ytterligere sone av den første ledningsevnetype slutter seg til det forsenkede mønster, og det tredje område danner basissonen i en vertikal bipolar transistor hvis emitter- og kollektorsone dannes av den ytterligere sone resp. det første område.
  6. 6. Anordning ifølge krav 4, karakterisert ved at to soner av den første ledningsevnetype som slutter seg til overflaten er anordnet i det tredje område, hvilke soner danner emitter- og kollektorsone i en bipolar lateral transistor hvis basissone er det tredje område.
  7. 7. Anordning ifølge krav 5 eller 6, karakterisert ved at ekstra portelektroder er anordnet over det tredje område og er atskilt fra halvlederlegemets overflate ved et isolasjonssjikt og er fortrinnsvis likestrømforbundet med basissonen i den bipolare transistor for å hindre dannelse av spredningsstrømkanaler.
  8. 8- Halvlederanordning ifølge krav 1, karakterisert ved at det andre område av den andre ledningsevnetype har en slik dopingsprofil at i en sone som grenser til overflaten har dopingskonsentrasjonen en maksimal verdi fra overflaten og innover, hvilken maksimale verdi er så stor at den hindrer Itanaldannelse langs det innstilte isolasjonsmønster mellom det første område og kilde- og avledningsområdene i det andre område.
  9. 9. Anordning ifølge krav 19, karakterisert ved at kilde- og avledningsområdene i det andre område befinner seg i sin helhet innenfor sonen som grenser til overflaten. '
  10. 10. Fremgangsmåte til fremstilling av en halvlederanordning ifølge et eller flere av de foregående'krav, hvor et andre område av den andre ledningsevnetype som danner en pn-overgang med det første område og slutter seg til overflaten av halvlederlegemet, er anordnet i et første område av den første ledningsevnetype som likeledes slutter seg til den nevnte overflate, og hvor kilde- og avledningssonen i en felteffekttransistor er anordnet i det andre område, karakterisert ved at et sjikt som beskytter mot oksydering anbringes på en del av overflaten av det første område, at et sjiktformet oksydmønster som i det minste delvis er forsenket i halvlederlegemet og som omgir en overflatedel av det første område praktisk talt fullstendig, så anbringes ved oksydering på de overflatedeler som ikke er dekket av beskyttelsessjiktet, at et dopingsmateriale som bestemmer den andre ledningsevnetype anbringes fra utsiden i den nevnte overflatedel for å danne det andre område, idet det forsenkede oksydmønster beskytter mot dopingen, at et dopingsmateriale som bestemmer den første ledningsevnetype anbringes i det andre område fra utsiden via overflatedeler av det andre område for i det minste å danne kilde- og avledningssonen, idet det forsenkede oksydmønster beskytter mot dopingen, og at i det minste ett portelektrbdesjikt anbringes som er atskilt fra det andre område ved hjelp av et elektrisk isolasjonssjikt og som ..strekker seg ut over en del av overflaten av det andre område mellom kilde- og avledningssonen.
  11. 11. Fremgangsmåte ifølge krav 8, karakterisert ved at før anbringelsen av kilde- og avledningssonen, anbringes i det minste ett portelektrodesjikt, hvoretter dopingsmaterialet som bestemmer den første ledningsevnetype inn-føres i det andre område, idet portelektrodesjiktet eller -sjiktene også anvendes som beskyttelsessjikt mot dopingsmaterialet.
  12. 12. Fremgangsmåte ifølge krav 8 eller 9, karakterisert ved at etter innføringen av dopingsmaterialet som bestemmer den andre ledningsevnetype og fortrinnsvis før anbringelsen av portelektrodesjiktet, diffunderer dopings- - _ imater_ialet__delyis ut ay_ halvlederlegemet gjennom den overflatedel som opptas av det andre område og som er begrenset av det forsenkede oksydmønster, i et rom med en atmosfære med redusert trykk, hvorved dopingskonsentrasjonen i en sone i det andre område som slutter seg til overflaten, får en profil som øker til en maksimal verdi fra overflaten og innover.
  13. 13. Fremgangsmåte ifølge krav 10, karakterisert ved at kilde- og avledningssonen anordnes fullstendig innenfor den nevnte sone i det andre'område.
  14. 14. Fremgangsmåte ifølge et eller flere av kravene 8-11, karakterisert ved at det anbringes et forsenket oksydmønster som omgir i det minste en ytterligere del av det første område, og etter dannelsen av det andre område, innføres et dopingsmateriale som bestemmer den andre ledningsevnetype, fra utsiden i den ytterligere del av det første område for i det minste å danne kilde- og avledningssonen i en andre felteffekttransistor som er komplementær til den første transistor, idet det forsenkede oksydmønster anvendes som maskering, og at i det minste ett portelektrodesjikt anbringes på den ytterligere del mellom kilde- og avledningssonen, hvilket sjikt er atskilt fra halvlederlegemet ved et elektrisk isolasjonssjikt.
  15. 15. Fremgangsmåte ifølge krav 12, karakterisert ved at før anbringelsen av kilde- og avledningssonen for den komplementære, andre felteffekttransistor, anbringes minst ett portelektrodesjikt på den ytterligere del, hvoretter dopingsmaterialet som bestemmer den andre ledningsevnetype innføres i den ytterligere del, hvilket portelektrodesjikt anvendes som maskering mot dopingsmaterialet.
  16. 16. Fremgangsmåte ifølge et eller flere av kravene 8-13, karakterisert ved at for å danne portelektrodesjiktet eller -sjiktene og eventuelle innbyrdes forbindelser, anbringes et sjikt av polykrystallinsk silicium i hvilket sjiktet, sjiktene og forbindelsesmønsteret dannes ved etsing, og at for å minske motstanden av det polykrystallinske silicium og gi terskelspenningen for i det minste den ene av felteffekttransistorene en ønsket verdi, dopes det polykrystallinske silicium i det minste i ett av portelektrodesjiktene med et donator- eller akseptormateriale.
  17. 17. Fremgangsmåte ifølge krav 14, karakterisert ved at det polykrystallinske silicium dopes med fosfor.
  18. 18. Fremgangsmåte ifølge krav 14 eller 15, karakterisert ved^ati det minste et portelektrodesjikt dopes med et dopingsmateriale som samtidig anvendes ved dopingen av kilde- og avledningssonen i en av felteffekttransistorene.
  19. 19'. Fremgangsmåte ifølge krav 16, karakterisert ved at i det minste et portelektrodes j ikt i en av.;^ felteffekttransistorene samtidig dopes med samme dopingsmateriale som anvendes ved doping av kilde- og avledningssonen i felt-ef f ekt trans is toren . _.
  20. 20. Fremgangsmåte ifølge et eller flere av kravene 8-17, for fremstilling av en anordning ifølge et eller flere av kravene <4>-7, karakterisert ved at det andre og tredje område av den andre ledningsevnetype anbringes samtidig, at kilde- og avledningssonen i den første felteffekttransistor og den ytterligere sone av den første ledningsevnetype anbringes samtidig, og at de eventuelle portelektroder og de tilhørende isolasjonssjikt anbringes samtidig.
NO1346/72A 1971-06-08 1972-04-18 NO134676C (no)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7107805.A NL160988C (nl) 1971-06-08 1971-06-08 Halfgeleiderinrichting met een halfgeleiderlichaam, be- vattende ten minste een eerste veldeffecttransistor met geisoleerde stuurelektrode en werkwijze voor de vervaar- diging van de halfgeleiderinrichting.

Publications (2)

Publication Number Publication Date
NO134676B true NO134676B (no) 1976-08-16
NO134676C NO134676C (no) 1976-11-24

Family

ID=19813322

Family Applications (1)

Application Number Title Priority Date Filing Date
NO1346/72A NO134676C (no) 1971-06-08 1972-04-18

Country Status (16)

Country Link
JP (5) JPS5416194B1 (no)
AT (1) AT351597B (no)
BE (1) BE782285A (no)
BR (1) BR7202321D0 (no)
CA (1) CA963172A (no)
CH (1) CH542519A (no)
DE (1) DE2218680C2 (no)
DK (1) DK135819B (no)
ES (2) ES401854A1 (no)
FR (1) FR2140383B1 (no)
GB (1) GB1389311A (no)
IN (1) IN139051B (no)
IT (1) IT958758B (no)
NL (1) NL160988C (no)
NO (1) NO134676C (no)
SE (1) SE371333B (no)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7205000A (no) * 1972-04-14 1973-10-16
US3920481A (en) * 1974-06-03 1975-11-18 Fairchild Camera Instr Co Process for fabricating insulated gate field effect transistor structure
CA1017073A (en) * 1974-06-03 1977-09-06 Fairchild Camera And Instrument Corporation Complementary insulated gate field effect transistor structure and process for fabricating the structure
US3943542A (en) * 1974-11-06 1976-03-09 International Business Machines, Corporation High reliability, low leakage, self-aligned silicon gate FET and method of fabricating same
JPS5286083A (en) 1976-01-12 1977-07-16 Hitachi Ltd Production of complimentary isolation gate field effect transistor
US4277882A (en) * 1978-12-04 1981-07-14 Fairchild Camera And Instrument Corporation Method of producing a metal-semiconductor field-effect transistor
JPS58222558A (ja) * 1982-06-18 1983-12-24 Hitachi Ltd 半導体装置
JPS5955052A (ja) * 1982-09-24 1984-03-29 Hitachi Ltd 半導体集積回路装置の製造方法
US4470191A (en) * 1982-12-09 1984-09-11 International Business Machines Corporation Process for making complementary transistors by sequential implantations using oxidation barrier masking layer
JPS60106890A (ja) * 1983-11-14 1985-06-12 Shin Etsu Chem Co Ltd グリ−ス組成物

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3356858A (en) * 1963-06-18 1967-12-05 Fairchild Camera Instr Co Low stand-by power complementary field effect circuitry
GB1086607A (en) * 1965-06-03 1967-10-11 Ncr Co Method of electrically isolating components in solid-state electronic circuits
US3440500A (en) * 1966-09-26 1969-04-22 Itt High frequency field effect transistor
US3534234A (en) * 1966-12-15 1970-10-13 Texas Instruments Inc Modified planar process for making semiconductor devices having ultrafine mesa type geometry
US3470390A (en) * 1968-02-02 1969-09-30 Westinghouse Electric Corp Integrated back-to-back diodes to prevent breakdown of mis gate dielectric

Also Published As

Publication number Publication date
CH542519A (de) 1973-09-30
ATA338972A (de) 1979-01-15
BR7202321D0 (pt) 1973-06-07
JPS5416397B2 (no) 1979-06-21
AT351597B (de) 1979-08-10
FR2140383B1 (no) 1977-08-19
ES408617A1 (es) 1975-10-01
JPS51139277A (en) 1976-12-01
ES401854A1 (es) 1975-10-16
BE782285A (fr) 1972-10-18
DK135819B (da) 1977-06-27
NL160988C (nl) 1979-12-17
DK135819C (no) 1977-11-28
GB1389311A (en) 1975-04-03
NL7107805A (no) 1972-12-12
DE2218680C2 (de) 1982-04-29
NO134676C (no) 1976-11-24
JPS5416194B1 (no) 1979-06-20
JPS51102481A (no) 1976-09-09
JPS568880A (en) 1981-01-29
JPS51139276A (en) 1976-12-01
IN139051B (no) 1976-05-01
IT958758B (it) 1973-10-30
FR2140383A1 (no) 1973-01-19
JPS5415668B2 (no) 1979-06-16
NL160988B (nl) 1979-07-16
SE371333B (no) 1974-11-11
JPS5415667B2 (no) 1979-06-16
CA963172A (en) 1975-02-18
DE2218680A1 (de) 1972-12-28

Similar Documents

Publication Publication Date Title
US6383892B1 (en) Double silicon-on-insulator device and method thereof
US5627399A (en) Semiconductor device
US4038680A (en) Semiconductor integrated circuit device
US5344785A (en) Method of forming high speed, high voltage fully isolated bipolar transistors on a SOI substrate
US5340762A (en) Method of making small contactless RAM cell
US4780427A (en) Bipolar transistor and method of manufacturing the same
US4016594A (en) Semiconductor device and method of manufacturing the device
US6153905A (en) Semiconductor component including MOSFET with asymmetric gate electrode where the drain electrode over portions of the lightly doped diffusion region without a gate dielectric
JPS6159852A (ja) 半導体装置の製造方法
US3977017A (en) Multi-channel junction gated field effect transistor and method of making same
JP3253986B2 (ja) Mosトランジスタと同一基板上のコンデンサ形成方法、これにより形成されたコンデンサ、及び電気的構造の形成方法
US4005453A (en) Semiconductor device with isolated circuit elements and method of making
JP3038731B2 (ja) 半導体装置
US5072275A (en) Small contactless RAM cell
US4553318A (en) Method of making integrated PNP and NPN bipolar transistors and junction field effect transistor
US5406113A (en) Bipolar transistor having a buried collector layer
JPS63157475A (ja) 半導体装置及びその製造方法
KR100854077B1 (ko) 웨이퍼 본딩을 이용한 soi 기판 제조 방법과 이 soi기판을 사용한 상보형 고전압 바이폴라 트랜지스터 제조방법
US3909318A (en) Method of forming complementary devices utilizing outdiffusion and selective oxidation
US4894702A (en) High efficiency, small geometry semiconductor devices
US5661066A (en) Semiconductor integrated circuit
US5049964A (en) Bipolar transistor and method of manufacturing the same
JP2000068372A (ja) 半導体デバイス及びその製造方法
US4132573A (en) Method of manufacturing a monolithic integrated circuit utilizing epitaxial deposition and simultaneous outdiffusion
JPH0793366B2 (ja) 半導体メモリおよびその製造方法