NO773015L

NO773015L - CONNECTION DEVICE FOR DISTRIBUTION CORRECTION OF START-STOP SIGNS

Info

Publication number: NO773015L
Application number: NO773015A
Authority: NO
Inventors: Herbert Steiner
Original assignee: Siemens Ag
Priority date: 1976-09-03
Filing date: 1977-08-31
Publication date: 1978-03-06
Also published as: BR7705876A; AT355634B; AU2851277A; ZA775332B; ATA616677A; AU510563B2; DE2639773A1; IT1087376B; FI67768B; FI772618A7; FI67768C

Description

"Koblingsanordning fil forvrengningskorreksjon av start-stopptegn". "Connection device file distortion correction of start-stop characters".

Oppfinnelsen angår en koblingsanordning til forvrengnings-korreks jon av start-stopptegn ved midtavtasting. The invention relates to a switching device for distortion correction of start-stop characters during center scanning.

Det forlengst velprøvede prinsipp med forvrengningskorreksjon av start-stopptegn ved midtavtasting beror på at polariteten av et tegnskritt med størst sannsynlighet har riktig verdi i midten av skrittet. Anordninger soia arbeider etter dette prinsipp, inneholder en taktgenerator som startes av et tegns påløpsskritt og avgir et bestemt antall pulser. Ved opptelling av disse pulser er det så mulig å telle både en avtastningspuls som opptrer i midten av skrittet, og dessuten også en sluttpuls som bestemmer gjennomgang av et fullstendig tegn gjennom korrek-sjons leddet. Legger man telegrafalfabetet CCITT Kr. 2 og en skrittvarighet T til grund, behøves syv avtastningspulser, hvorav den første avgis i en avstand av 0,5 T fra begynnelsen av på-iøpsskrittet og de etterfølgende seks avtastningspulser i av-stander på 1 T. Hvis man også gjør bruk av avtastningspulsene til utsendelse av den polaritet som på avtastningstidspunktet foreligger ved inngangen til en slik korreksjonskobling, så står det korrigerte tegn til rådighet ved utgangen med en forsinkelse på en halv skrittlengde. Etter en gjennomgang i korreksjonsleddet, altså i det ovennevnte eksempel etter syv avtastningspulser, blir korreksjonsleddet igjen bragt i utgangs-eller hvilestilling og så startet påny når neste påløpsskritt Inntreffer. Til å realisere taktgeneratoren anvendes som bekjent tellekoblinger som utløses av begynnelsen av påløpsskrit-tet og teller opp taktene på grunnlag av en på forhånd gitt systemtakt. Por dels hver gang å avgi en avtastningspuls i midten av et tegnskritt og dels å avgi en sluttpuls etter gjennomløp av det samlede tegn, behøves to tellere, hvorav den som teller antall skritt ved slutten av tegnet, altså i det ovennevnte eksempel etter syvende skritt av tegnet, avgir en tilbakestil-llngspuls, hvormed begge tellerne igjen blir stillet tilbake i utgangsstillingen. Hvis man for overvåkning av mottagningsledningen på inntreffende påløpsskritt benytter et kipptrinn, blir dette i og med tilbakestillingspulsen stadig satt tilbake i utgangsstillingen. Å bygge en korreksjonskobling med to tellere blir imidlertid for kostbart i tilfeller hvor det er nødvendig å korrigere tegn som inntreffer over et større antall ledninger, da der i så fall må anordnes en særskilt korreksjonskobling for hver ledning. Videre byr innstillingen av korreksjonsleddet på forskjellige kode- eller avtastningsramraer på vanskeligheter. The long-proven principle of distortion correction of start-stop characters during center scanning is based on the fact that the polarity of a character step is most likely to have the correct value in the middle of the step. Devices that work according to this principle contain a clock generator that is started by the run-up step of a character and emits a specific number of pulses. When counting these pulses, it is then possible to count both a scanning pulse that occurs in the middle of the step, and also an end pulse that determines the passage of a complete character through the correction joint. If you add the telegraph alphabet CCITT Kr. 2 and a step duration T as a basis, seven scanning pulses are needed, the first of which is emitted at a distance of 0.5 T from the beginning of the start-up step and the subsequent six scanning pulses at distances of 1 T. If you also make use of the scanning pulses for sending the polarity which at the time of scanning is present at the input to such a correction link, then the corrected character is available at the output with a delay of half a step length. After a review in the correction link, i.e. in the above-mentioned example after seven scanning pulses, the correction link is again brought to the initial or resting position and then started again when the next run-up step Occurs. To realize the clock generator, as is known, counting links are used which are triggered by the beginning of the run-up step and count up the clocks on the basis of a previously given system clock. In order to each time emit a scanning pulse in the middle of a character step and partly to emit an end pulse after passing through the entire character, two counters are needed, of which the one that counts the number of steps at the end of the character, i.e. in the above example after the seventh step of drawn, emits a reset pulse, with which both counters are again reset to their initial position. If a tilting step is used to monitor the receiving line on incoming start-up steps, this, together with the reset pulse, is constantly returned to the starting position. However, building a correction link with two counters becomes too expensive in cases where it is necessary to correct signs that occur over a larger number of wires, as in that case a separate correction link must be arranged for each wire. Furthermore, the setting of the correction term on different coding or scanning frames presents difficulties.

Denne innstilling krever en omstilling av den annen teller, dvs. at antallet av de taktpulsér som behøves for gjennomløp av korreksjonsleddet, blir overvåket. This setting requires a readjustment of the second counter, i.e. that the number of the clock pulses required for the passage of the correction link is monitored.

Oppfinnelsens oppgave består således i å gi anvisning på en korreksjonskobling som, takket være sentralisering av vesent-lige deler, gjør det mulig å forvrengningskorrigére et større antall ledninger med liten påkostning og dessuten er mindre kostbar når det gjelder dens enkelte komponenter, og som sluttelig muliggjør en enklere innstilling av korreksjonsleddet på forskjellige kode- eller avtastningsramraer. The task of the invention thus consists in providing instructions for a correction link which, thanks to the centralization of essential parts, makes it possible to correct the distortion of a larger number of wires with little expense and is also less expensive in terms of its individual components, and which finally enables a simpler setting of the correction term on different coding or scanning frames.

Ifølge oppfinnelsen blir dette oppnådd ved at der til å fastlegge avtastningstidspunktet og avtastningsrammen er anordnet minst ett lager som omfatter n tellebits og en funktsjonsbit, at inntreffende påløpsskritt av et tegn benyttes til såvel å sette funksjonsbiten som å bringe tellebiten i en definert utgangsstilling for varigheten av korreksjonsprosessen, at tellebitens verdi under styring fra lagringstakten hver gang høynes og til-like tilføres en første og en annen samraenligningskobling, hvorav den første kan innstilles på den verdi som tilsvarer midten av skrittet, og den annen på den verdi som tilsvarer slutten av skrittet, og at takten for et avtastningskipptrinn dannes via According to the invention, this is achieved by at least one layer comprising n count bits and a function bit being arranged to determine the scanning time and the scanning frame, that the incoming increment of a character is used to both set the function bit and bring the counter bit into a defined starting position for the duration of the correction process, that the count bit's value under control from the storage clock is increased each time and at the same time a first and a second comparator are added, the first of which can be set to the value corresponding to the middle of the step, and the second to the value corresponding to the end of the step, and that the rate for a scanning jump step is formed via

den første samraenligningskobling og en tilbakestillingspuls for et kipptrinn som bedømmer tegnets påløpsskritt, dannes via den annen sammenligningskobling. the first comparison link and a reset pulse for a flip step judging the character's run-up step are formed via the second comparison link.

Denne anordning gjør det mulig å sentralisere korreksjonsleddets sentrale komponenter, nemlig lageret, dettes styring, inn retningene til høyning av tellebits og de to sammenligningskob-linger. Dette er forbundet med den fordel at det blir mulig å gjennomføre en korreksjon for en hel gruppe av ledninger. En løsning til realisering av dette erkarakterisert vedat der i lageret for hver av de til en gruppe sammenfattede ledninger til enhver tid foreligger et lagringsord som omfatter n tellebits og en funksjonsbit, at der mellom lagerets inngang og det koblingsorgan som er tilordnet hver ledning og overvåker påløps-skrittet, er anordnet en multiplekser, at der mellom utgangene fra den første og den annen samraenligningskobling og taktinngan-gen til avtastningskoblingsorganet samt tilbakestillingsinngangen til det koblingsorgan somOvervåker påløpsskrittet, er anordnet en demultiplekser over hvilken der også er ført en av lagringstakten avledet avtastningstakt for det koblingsorgan som overvåker påløpsskrittet, og at der til styring av lageret såvel som til styring av multiplekserne og demultiplekserne er anordnet en adressegenerator. This arrangement makes it possible to centralize the central components of the correction link, namely the bearing, its control, the directions for raising the counter bits and the two comparison links. This is connected with the advantage that it becomes possible to carry out a correction for an entire group of wires. A solution for realizing this is characterized by the fact that in the storage for each of the wires combined into a group there is at all times a storage word that includes n count bits and a function bit, that between the storage's input and the switching device that is assigned to each wire and monitors current -step, a multiplexer is arranged, so that between the outputs of the first and the second equalization link and the clock input of the scanning switching element as well as the reset input of the switching element that monitors the run-up step, a demultiplexer is arranged over which a scanning clock derived from the storage clock is also passed for the switching device which monitors the run-up step, and that an address generator is arranged for controlling the storage as well as for controlling the multiplexers and demultiplexers.

Som en videre utvikling av oppfinnelsen skjer den for-nyede innskrivning hver gang først etter addisjonsprosesseh og under bistand av en hjelpetakt som er avledet fra lagringstakten, og som lader et ekstra register med den bit som skal inn-føres i lageret, og også anvendes som takt for multiplekserne og demultiplekserne. Dermed oppnår man fordelen av en forstyrrel-sesfri drift ved gjeninnføringen i lageret og ved viderekoblingen av adressegeneratoren, da der for registeret og multiplekserne og demultiplekserne først står en hjelpetakt til rådighet når den riktige informasjon foreligger ved deres innganger. As a further development of the invention, the renewed entry takes place each time only after the addition process and with the assistance of an auxiliary clock which is derived from the storage clock, and which loads an extra register with the bit to be entered into the storage, and is also used as rate for the multiplexers and demultiplexers. In this way, the advantage of a disturbance-free operation is achieved during the re-introduction into the storage and during the forwarding of the address generator, since an auxiliary clock is only available for the register and the multiplexers and the demultiplexers when the correct information is available at their inputs.

Det er gunstig for styring av det koblingsorgan som overvåker påløpsskrittet, å benytte taktpulser som er forskjøvet 180° i forhold til de taktpulser som tjener til tellebithøyning, da man dermed får redusert etEtottagnings-spillromtap betinget ved rastfellen. Det kan ved en utformning i henhold til oppfinnelsen skje ved tilsvarende kobling av utgangene fra den demultiplekser som gir takten videre til det koblingsorgan som bedømmer påløpsskrittet. It is beneficial for controlling the switching device which monitors the run-up step, to use clock pulses that are offset by 180° in relation to the clock pulses that serve to raise the count bit, as this reduces the one-take headroom loss due to the rest trap. In a design according to the invention, this can be done by correspondingly connecting the outputs from the demultiplexer that passes the beat on to the switching device that judges the run-up step.

Da valgtegn, for hvilke der som bekjent tillates større toleranser, kan bli forfalsket ved en korreksjonsprosess, er det nødvendig å sørge for en såkalt valgoragåelse. Innen rammen av oppfinnelsen blir der foreslått to muligheter for dette. For det første er det mulig å tilordne hver ledning et ytterligere koblingsorgan som bedømmer de informasjoner som kjennetegner de inntreffende pulser som valgpulser og avgis av en sentral styring. Ved hjelp av en saramenknytningskobling som kan få relativ enkel oppbygning, lykkes det da å bedømme utgangssig-nale fra de enkelt koblingsorganer som er tilordnet ledningene, slik at de tegn som inntreffer på mottagningsledningen, enten direkte, dvs. uten forfalskning, eller også etter gjennomløp av korreksjonsleddet kommer til utsendelse over en videreførende ledning. En annen mulighet består i å føre utgangen fra det ekstra koblingsorgan over en ytterligere sentralt anordnet multiplekser, via hvis utgang der så står til rådighet et styrekri-terium som gjør korreksjonsleddet uvirksomt. Denne annen mulighet har den fordel at man sparer ytterligere desentraliserte innretninger, nemlig den nødvendige portanordning. As electoral signs, for which larger tolerances are known to be allowed, can be falsified during a correction process, it is necessary to provide for a so-called electoral failure. Within the framework of the invention, two possibilities for this are proposed. Firstly, it is possible to assign to each wire a further connecting device which evaluates the information which characterizes the incoming pulses as selection pulses and is issued by a central controller. With the help of a saramen connection which can have a relatively simple structure, it is then possible to judge the output signal from the individual connecting devices assigned to the lines, so that the signs that occur on the receiving line, either directly, i.e. without falsification, or also after passing through of the correction link is sent over a continuing line. Another possibility consists in passing the output from the additional connecting means over a further centrally arranged multiplexer, via whose output there is then available a control criterion which renders the correction link inactive. This second option has the advantage that additional decentralized devices are saved, namely the necessary gate device.

Enkeltheter og ytterligere fordeler ved oppfinnelsen vil bli belyst nærmere under henvisning til tegningen. Fig. 1 er et koblingsskjema som anskueliggjør oppbygningen av anordningen ifølge oppfinnelsen. Fig. 2 er flytskjema so® anskueliggjør virkemåten av kob-lingsanordningen ifølge oppfinnelsen. Fig. 3 er et koblingsskjema over en anordning hvor vesent-lige deler av korreksjonsleddet er sentralisert og via multi-pleksere og deraultipleksere står til rådighet for et større antall mottagningsledninger. Fig. 4 og 5 viser anordninger hvor også innretningene til valgomgåelse er sentralisert. Details and further advantages of the invention will be explained in more detail with reference to the drawing. Fig. 1 is a connection diagram which illustrates the structure of the device according to the invention. Fig. 2 is a flow chart that illustrates the operation of the coupling device according to the invention. Fig. 3 is a connection diagram of a device where essential parts of the correction link are centralized and via multiplexers and demultiplexers are available for a larger number of receiving lines. Fig. 4 and 5 show devices where also the devices for voting are centralized.

Koblingen på flg. 1 Inneholder et lager S som på sin inn-gangsside via en pensekobling W får innskrevet et lagerord om-fattende n tellebits og en funksjonsbit og på sin utgangsside er forbundet med to sammeniigningskoblInger VI og V2 via et addlsjonsledd AT som høyner tellebitens verdi med en tilvekst 1 ad gangen. Via utgangen fra den før3te samraenligningskobling VI blir der i den forbindelse avgitt en avtastningspuls AT som kommer til virkning i midten av et tegnskritt. Ved utgangen fra den annen sammenligningskobling V2 blir der hver gang ved slutten av et tegngjennomløp avgitt en tilbakestillingspuls RT. Lagertakten ST som behøves til drift av lageret, blir på ikke vist måte dannet i en styrekoblirig SS ut fra en sentral takt T. Via et register R er der ført en tilbakeføringssløyfe som er til-sluttet pensekoblingen W, og over hvilken den utleste informasjon påny innskrives i lageret etter endring i addisjonsleddet Ad. En koblingsinnretnlng AWS er tilordnet mottagningsledningen EL for de inntreffende tegn som skal forvrengningskorrigeres. Denne koblingsinnretnlng inneholder et vurderings-kipptrinn SK til å bedømme påløpsskrittet hos et tegn og et avtastnings-kipptrinn AK til å avtaste de enkelte skritt innen tegnet. Vurderingskipptrinnet SK styres med takten ST, som avgis av lagerstyringen SS, og avtastnings-kipptrinnet AK styres med takten AT, som avgis av den første samraenligningskobling VI. Denne ledningsindividuelle del er supplert med et ytterligere kipptrinn OK som . sammen med en portanordning GA danner en valgomgåelseskobling. Ytterligere enkeltheter ved anordningen på fig. 1 vil nå bli beskrevet i forbindelse med en forklaring av virkemåten, og i den forbindelse vil der også bli henvist til fig. 2. The connection on fig. 1 contains a storage S which on its input side via a clamp connection W receives a storage word comprising n count bits and a function bit and on its output side is connected to two matching connectors VI and V2 via an addition link AT which raises the count bits value with an increment of 1 at a time. Via the output of the third comparison link VI, a scanning pulse AT is emitted in that connection, which comes into effect in the middle of a character step. At the output of the second comparison link V2, a reset pulse RT is emitted each time at the end of a character cycle. The storage clock ST, which is required for the operation of the storage, is formed in a way not shown in a controllable SS based on a central clock T. Via a register R there is a feedback loop which is connected to the pin coupling W, and over which the information is read out again is entered in the warehouse after a change in the addition section Ad. A switching device AWS is assigned to the receiving line EL for the incoming characters to be distortion corrected. This switching device contains an evaluation flip-flop SK for judging the run-up step of a character and a scanning flip-flop AK for scanning the individual steps within the character. The evaluation jump stage SK is controlled by the clock ST, which is issued by the storage control SS, and the scanning jump stage AK is controlled by the clock AT, which is issued by the first comparator VI. This wire-individual part is supplemented with a further tilt step OK as . together with a gate device GA forms an optional connection. Further details of the device in fig. 1 will now be described in connection with an explanation of the mode of operation, and in that connection reference will also be made to fig. 2.

Det skal antas at der akkurat i øyeblikket ikke foregår noen korreksjonsprosess, altså at funksjonsbiten E ikke er satt It must be assumed that at this very moment no correction process is taking place, i.e. that the function bit E is not set

<E=0). Utgangene fra pensekoblingen W befinner seg i stilling II og er i dette tilfelle sperret, så lageret ved hver lagertakt stadig får innskrevet et 0. Riktignok3kjer der med hver lagertakt ST en utlesning av lagerordet, en høyning av den ved tellebiten bestemte verdi i addisjonsleddet Ad med en tilvekst 1 og <E=0). The outputs from the pincer coupling W are in position II and are in this case blocked, so the bearing is constantly written a 0 at each bearing stroke. Admittedly, with each bearing stroke ST a readout of the bearing word, an increase of the value determined by the counting bit in the addition term Ad by an increment 1 and

en videreføring av denne bit via et register R til pensekoblingen W, men videre innskrivning av denne informasjon i lageret uteblir inntil pensekoblingen W frigis. a continuation of this bit via a register R to the brush connection W, but further writing of this information in the storage does not occur until the brush connection W is released.

Hvis der på mottagningsledningen EL inntreffer et påløps-skritt, blir vurderingskipptrinnet SK ved neste taktpuls av lagertakten ST omstyrt og et startkriterium An overført til pensekoblingen tø, som så via den første styreinngang El blir kob-let ora til stilling I. Via porter Gl og G2 kommer der dessuten et frigivningssignal til den annen styreinngang E2. Overensstemmende med kriteriet An blir så funksjonsbiten E satt (E=l) og de n tellebits innstillet på den verdi som tilsvarer siffer 1, (0 ... 01) og innført i lageret S. Med neste lagertakt ST blir dette lagerord utlest og verdien av tellebits 1 addisjonsleddet Ad høynet med 1 (Ad+1). Ved sammenknytning av det fore-liggende kriterium Al med den funksjonsbit E=lsom ble mellom-lagret i registeret R ved utlesningen av lagerordet, blir inn- føringen av kriteriet An sperret via porter G3 og G4, men sam-tidig blir frigivningssignalet ved annen styreinngang E2 til pensekoblingen rø opprettholdt via portene Gl og G2. I og med fra-koblingen av kriteriet Al inntar pensekoblingen W igjen stilling II, så det samlede innhold av registeret R kommer inn i lageret If an on-rush step occurs on the receiving line EL, the evaluation jump step SK is overturned at the next clock pulse of the storage clock ST and a start criterion An is transferred to the clamp coupling tø, which is then connected via the first control input El to position I. Via gates Gl and G2 also receives a release signal to the second control input E2. In accordance with the criterion An, the function bit E is then set (E=1) and the n count bits are set to the value corresponding to the digit 1, (0 ... 01) and entered into the storage S. With the next storage cycle ST, this storage word is read out and the value of count bit 1 the addition term Ad increased by 1 (Ad+1). When linking the existing criterion Al with the function bit E=l which was intermediately stored in the register R when the storage word was read out, the introduction of the criterion An is blocked via gates G3 and G4, but at the same time the release signal at another control input E2 to the clamp coupling rø maintained via gates Gl and G2. With the de-coupling of the criterion Al, the pincer coupling W again occupies position II, so the total contents of the register R enter the storage

S og danner et nytt lagerord.S and form a new stock word.

Det utleste lagerord som med hensyn til tellebits er øket med verdien 1, står imidlertid også til rådighet for de to saramen-ligningskoblinger VI og V2. I den første samraenligningskobling VI blir skrittets midtpunkt fastslått ved sammenligning med den Innstilte verdi, og i sammenligningskobllngen V2 erkjennes slutten av et tegngjennomløp ved sammenligning av lagerordet med den The read out storage word, which with regard to count bits is increased by the value 1, is however also available for the two saramen equation connections VI and V2. In the first comparison link VI, the midpoint of the step is determined by comparison with the set value, and in the comparison link V2, the end of a character run is recognized by comparing the storage word with the

der innstilte verdi. Disse sammenligningsprosesser finner sted ved hver lagertakt, og den ved tellebitene bestemte verdi blir hver gang høynet med 1. there set value. These comparison processes take place at each storage cycle, and the value determined by the counter bits is each time increased by 1.

Indikerer resultatet i sammenligningskobllngen VI at midten av skrittet er nådd, avgis takten AT, som omstyrer avtastnings-kipptrinnet AK i samsvar med polariteten på mottagningsledningen EL. Polariteten av vedkommende skritt blir via portanordningen GA avgitt til utgangsledningen AL. Så lenge den annen sammenligningskobling V2 ikke har konstatert tegnslutt, gjentar disse prosesser seg i takt med lagertakten ST, og hver gang blir den av tellebitene i lagerordet angitte verdi øket med 1 i addisjonsleddet Ad. Etter gjennomløp av et fullstendig tegn avgis i sammenligningskobllngen V2 takten RT, som for det første stiller vurderingstrinnet SK tilbake og for det annet kommer som sperrekriterium SP til registeret R og via portene G5 og G2 sperrer pensekoblingen W påny. Både funksjonsbiten E og tellebitene 1 til n blir nå igjen satt med 0, dvs. at lagerordet igjen blir innskrevet med 0. Da vurderingstrinnet SK ble stillet tilbake i utgangsstilling, står det til rådighet for å overvåke mottagningsledningen EL på ankomst av et nytt påløpsskritt, som via den påny frigitte port G4 igjen utløser de beskrevne prosesser. If the result in the comparison circuit VI indicates that the middle of the step has been reached, the clock AT is issued, which reverses the scanning tilt step AK in accordance with the polarity of the receiving line EL. The polarity of the relevant step is transmitted via the gate device GA to the output line AL. As long as the second comparison link V2 has not detected end of character, these processes repeat themselves in time with the storage clock ST, and each time the value specified by the counter bits in the storage word is increased by 1 in the addition term Ad. After a complete character has passed, the comparison circuit V2 emits the beat RT, which firstly resets the evaluation stage SK and secondly comes as blocking criterion SP to the register R and via gates G5 and G2 blocks the clamp connection W again. Both the function bit E and the counter bits 1 to n are now again set to 0, i.e. the storage word is once again written in with 0. When the evaluation step SK was set back to its initial position, it is available to monitor the receiving line EL on the arrival of a new run-up step, which via the newly released port G4 again triggers the described processes.

Til å realisere valgomgåelsen, dvs. til å omgå korreksjonsleddet, inneholder den ledningsindividuelle koblingsinnretnlng AWS et ekstra kipptrinn DK som via styreinnganger R, D og H fra et sentralt sted får kriterier som indikerer om det ved det tegn som inntreffer på mottagningsledningen EL, dreier seg om en valg-informasjon eller om en informasjon som skal formidles. I ut- førelseseksempelet på fig. 1 er valgomgåelsen innkoblet når styreinngangen R er aktivert. I så fall blir de over mottagningsledningen EL inntreffende tegn via portanordningen GA overgitt direkte til utgangsledningen AL. To realize the selection bypass, i.e. to bypass the correction link, the line-individual switching device AWS contains an additional tilt stage DK which, via control inputs R, D and H, receives criteria from a central location that indicate whether the sign occurring on the receiving line EL turns about an election information or about information to be communicated. In the design example in fig. 1, the selection option is switched on when the control input R is activated. In that case, the characters arriving over the reception line EL via the gate device GA are transferred directly to the output line AL.

Fig. 3 viser et utførelse3eksempel på forvrengningskorreksjon av tegn som inntreffer over en gruppe av mottagningsledninger. Her forekommer bare en gang lageret S, lagerstyringen SS, pensekoblingen W, addisjonsleddet Ad, de to samraenligningskoblinger VI og V2 og registeret R. For tilkobling av de innretninger som er individuelt tilordnet ledningene, og via hvilke påløpsskrittet blir bedømt og avtastningen av en ledning gjennomført, finnes der her en multiplekser Ml og tre demultipleksere Dl, D2 og D3. Såvel multiplekseren Ml og demultiplekserne Dl, D2 og D3 som lageret S blir innstilt via en adressegenerator AG som taktes med lagertakten. Lagerkapasiteten gjør det mulig å oppta det til et større antall mottagningsledninger svarende antall lagerord med n og n tellebits og en og en funksjonsbit. Fig. 3 shows an embodiment 3 example of distortion correction of characters occurring over a group of receiving lines. Here, the bearing S, the bearing control SS, the clamp coupling W, the addition link Ad, the two comparison couplings VI and V2 and the register R occur only once. For connecting the devices that are individually assigned to the wires, and via which the run-up step is judged and the scanning of a wire is carried out , there is here a multiplexer Ml and three demultiplexers Dl, D2 and D3. Both the multiplexer M1 and the demultiplexers D1, D2 and D3 as well as the storage S are set via an address generator AG which is clocked with the storage clock. The storage capacity makes it possible to record it to a larger number of reception lines corresponding to the number of storage words with n and n count bits and one and one function bit.

Virkemåten av anordningen på fig. 3 vil nå bli forklart, idet man går ut fra at seksten mottagningsledninger ELI til EL16 danner en gruppe, og at antall tellebits i et lagerord utgjør n=8. Via lagerstyringen SS, som i dette tilfelle forsynes med en 16 ganger høyere takt T, står lagertakten ST og en hjelpetakt HT til rådighet. Via lagerstyringen SS styres ennvidere også adressegeneratoren AG, over hvis utgang der utvelges både et lagerord og, via multiplekseren Ml resp. demultiplekserne Dl, D2, D3, den respektive kobling AWS1 til AWS16 som er tilordnet en bestemt mottagnlngsledning. Er f.eks. den kobling AWS1 som er tilordnet mottagningsledningen ELI, valgt ut, blir lagerordet SW1 utlest, det vurderingskipptrinn i koblingen AWS1 som overvåker påløpsskrittet, blir taktet med hjelpetakten HT, og dets tilstand blir via multiplekseren Ml overført til pensekoblingen W. Hvis det utleste lagerord SW1 ikke inneholder noen satt funksjonsbit på forhånd (E=0) og der heller ikke foreligger noe påløpsskritt, blir, som beskrevet under henvisning til fig. The operation of the device in fig. 3 will now be explained, assuming that sixteen reception lines ELI to EL16 form a group, and that the number of count bits in a storage word amounts to n=8. Via the bearing control SS, which in this case is supplied with a 16 times higher rate T, the bearing rate ST and an auxiliary rate HT are available. The address generator AG is also controlled via the storage controller SS, via whose output both a storage word is selected and, via the multiplexer Ml resp. the demultiplexers D1, D2, D3, the respective link AWS1 to AWS16 assigned to a particular receiving line. Is e.g. the link AWS1 assigned to the receiving line ELI is selected, the storage word SW1 is read out, the evaluation jump stage in the link AWS1 which monitors the run-up step is clocked with the auxiliary clock HT, and its state is transferred via the multiplexer Ml to the pincer link W. If the read out storage word SW1 does not contains some previously set function bits (E=0) and where there is also no run-up step, as described with reference to fig.

1 og 2, sifferet 0 innskrevet i lageret på dette sted. Under 1 and 2, the number 0 inscribed in the warehouse at this location. Under

styring fra lagertakten ST og adresseutvalgssignalene fra adresse-genera toren AG blir alle mottagningsledningene testet på denne måte. Hvis der på en mottagnlngsledning, f.eks. ledningen ELI, control from the storage clock ST and the address selection signals from the address generator AG, all the receiving lines are tested in this way. If on a receiving line, e.g. the wire ELI,

opptrer et påløpsskritt, blir dette erkjent ved omstyring av vurderingskipptrinnet i koblingsinnretningen AWS1, og via pensekoblingen rø blir funksjonsbiten E satt (E=l) og verdien av tellebiten bragt på den verdi (00000001) som svarer til sifferet 1. Ved utgangen fra første samraenligningskobling VI og ved utgangen fra annen samraenligningskobling V2, som begge får lagerordet tilført etter høyning av tellebiten, opptrer der herunder ingen taktpulser AT resp. RT så lenge den ved tellebiten bestemte verdi hverken stemmer overens med verdien for midten av skrittet eller med verdien for tegnslutt. Da gjennomkoblingen av kriteriet An blir sperret på ikke vist måte på grunnlag av funksjonsbiten (E«=l) i multiplekseren Ml, befinner pensekoblingen W seg i stilling II. Videre står via portene Gl og G2 i dette tilfelle også frigivningssignalet til rådighet ved den annen styreinngang E2, så det i registeret R mellomlagrede lagerord, som er høynet med verdien 1 med hensyn til tellebits, hver gang blir innskrevet som nytt lagerord i lageret S. Etter noen gjennomløp, hvorunder tellerstanden for tellebitene fortløpende er høynet via addlsjons-leddet Ad og stadig igjen innskrevet i lageret via registeret R, avgir den første sammenligningskobling VI i skrittmidtpunktet av første tegn taktpulsen AT, som over den tilsvarende innstilte demultiplekser D2 kommer til koblingsinnretningen AWS1 og der styrer avtastningskipptrinnet AK. Med en forsinkelse på en halv skrittlengde fremkommer polariteten av mottagningsledningen ELI på utgangsledningen ALI. Sluttelig fastslår den annen sammenligningskobling V2, overensstemmende med sin innstilling, at det samlede tegn ble avtastet, og sender følgelig ut pulsen RT. Denne kommer over den tilsvarende innstilte demultiplekser D3 til tilbakestillingsinngangen til vurderingskipptrinnet SK i koblingsinnretningen AWS1 og tilbakestiller der vurderingskipptrinnet som overvåker påløpsskrittet. Dessuten fører denne puls, som mellomlagres i registeret R, til at pensekoblingen W blir sperret (via G5) og sifferet 0 igjen innskrives i lageret. Skiftningen av funksjonsbiten (E«0) frigir sluttelig multiplekseren Ml, så et etterfølgende kriterium Al vil utløse de beskrevne prosesser påny. if a run-up step occurs, this is recognized by reversing the evaluation jump step in the switching device AWS1, and via the pincer connection rø the function bit E is set (E=l) and the value of the counter bit is brought to the value (00000001) that corresponds to the digit 1. At the output from the first comparison connection VI and at the output from another comparator V2, both of which receive the storage word added after raising the count bit, no clock pulses AT resp. RT as long as the value determined by the count bit neither matches the value for the middle of the step nor the value for the end of the character. When the pass-through of the criterion An is blocked in a manner not shown on the basis of the function bit (E«=l) in the multiplexer Ml, the pincer connection W is in position II. Furthermore, via the gates Gl and G2, in this case, the release signal is also available at the second control input E2, so that the storage word intermediately stored in the register R, which is increased by the value 1 with regard to counting bits, is each time entered as a new storage word in the storage S. After a few runs, during which the counter value of the counter bits is continuously increased via the addlsion term Ad and continuously written into the storage via the register R, the first comparison link VI emits at the step center of the first character the clock pulse AT, which via the correspondingly set demultiplexer D2 reaches the switching device AWS1 and there controls the scanning shift step AK. With a delay of half a step length, the polarity of the receiving line ELI appears on the output line ALI. Finally, the second comparator V2, consistent with its setting, determines that the combined character was sampled, and accordingly outputs the pulse RT. This comes across the correspondingly set demultiplexer D3 to the reset input of the evaluation jump stage SK in the switching device AWS1 and there resets the evaluation jump stage that monitors the run-up step. In addition, this pulse, which is temporarily stored in the register R, causes the pincer coupling W to be blocked (via G5) and the digit 0 is again written into the storage. The shifting of the function bit (E«0) finally releases the multiplexer Ml, so a subsequent criterion Al will trigger the described processes again.

Hvis man til styring av multiplekseren og demultiplekserne gjør bruk av en hjelpetakt HT hvis taktflanker ligger etter takt- flankene av lagertakten ST i tid, er det sikret at multiplekseren og demultiplekserne først blir taktet når den riktige informasjon som er tilveiebragt ved utlesning av lageret og høynet If an auxiliary clock HT is used to control the multiplexer and the demultiplexers, whose clock flanks are after the clock flanks of the storage clock ST in time, it is ensured that the multiplexer and the demultiplexers are only clocked when the correct information provided by reading the storage and raised

med verdien 1 med hensyn til tellebits i addisjonsleddet Ad, etter sammenligning i sammenllgningskoblingene VI og V2 foreligger ved deres innganger. Da hjelpetakten HT også benyttes til styring av registeret R, blir også dette register først ladet når den riktige informasjon står til rådighet ved dets inngang. with the value 1 with regard to counting bits in the addition term Ad, after comparison in the connecting links VI and V2 are present at their inputs. As the auxiliary clock HT is also used to control the register R, this register is also only loaded when the correct information is available at its input.

På denne måte blir forstyrrelser ved viderekoblingen av adressegeneratoren langt på vei forhindret. In this way, disturbances during the forwarding of the address generator are largely prevented.

Det ble allerede påpekt at det ved hjelp av en- faseforskyv-nlng mellom den takt som styrer tellebithøynlngen, og den takt som styrer vurderingskipptrinnet, er mulig å redusere den rast-feil som skyldes taktrasteret til den takt som benyttes for vurderingskipptrinnet. Por å realisere denne tanke er utgangene fra demultiplekseren Dl, som taktgjennomkoblingen for vurderingskipptrinnet foregår over, forbundet slik med koblingsinnretningene ASW1 til ASW16 at den takt som styrer vurderingskipptrinnet, er faseforskjøvet 180° i forhold til den takt som styrer tellebit-høynlngen. I praksis blir det oppnådd ved at vurderingskipptrinnet for ledningen EL9 blir taktet under lagersyklustakten for mottagningsledningen ELI. It was already pointed out that by means of a single-phase shift between the clock that controls the count bit increase and the clock that controls the evaluation jump step, it is possible to reduce the timing error caused by the timing grid to the timing used for the evaluation jump stage. In order to realize this idea, the outputs of the demultiplexer D1, over which the clock switching for the evaluation jump stage takes place, are connected to the switching devices ASW1 to ASW16 in such a way that the clock that controls the evaluation jump stage is phase-shifted by 180° in relation to the clock that controls the count bit height length. In practice, this is achieved by the evaluation skip step for the line EL9 being timed during the storage cycle time for the receiving line ELI.

Por å redusere påkostningen til desentralisert utstyr erPor to reduce the cost of decentralized equipment is

det ved utførelse av oppfinnelsen også mulig å sentralisere valgomgåelsen. Fig. 4 viser et utførelseseksempél på dette. I forhold til koblingseksempelet på fig. 3 er anordningen her supplert med en ytterligere multiplekser M2, over hvilken der er til-sluttet utgangene fra det i koblingsinnretningene AWSl til AWS16 inneholdte kipptrinn UK, som kobles med styrekriteriene R, U og H fra en sentral styring. På den måte som ble beskrevet under henvisning til fig. 3, blir de tilslutninger som er forbundet med kipptrinnene UK i de enkelte koblingsinnretninger AWS1 til AWS16, via den annen mutliplekser M2 gjennomkoblet til korreksjonsleddets sentrale innretninger på grunnlag av de adressesig-naler som avgis av adressegeneratoren AG. Anordningen på fig. 3 er her supplert med to porter G6 og G7. I første port G6 blir utgangssignalet fra den første sammenllgningskobling VI, over hvilken avtastningstakten AT står til rådighet, sammenknyttet by carrying out the invention it is also possible to centralize the possibility of voting. Fig. 4 shows an exemplary embodiment of this. In relation to the connection example in fig. 3, the device is here supplemented with a further multiplexer M2, over which the outputs from the flip-flop UK contained in the switching devices AWS1 to AWS16 are connected, which are connected with the control criteria R, U and H from a central controller. In the manner described with reference to fig. 3, the connections connected to the flip-flops UK in the individual switching devices AWS1 to AWS16 are connected via the second multiplexer M2 to the correction link's central devices on the basis of the address signals emitted by the address generator AG. The device in fig. 3 is here supplemented with two ports G6 and G7. In the first gate G6, the output signal from the first connecting link VI, over which the sampling rate AT is available, is combined

med kriteriet for valgoragåelsen. Man oppnår på denne måte at avtastningskipptrinnet AK ved innkoblet valgomgåelse til stadig-het blir taktet via demultlplekseren D2. Det betyr at avtastningskipptrinnet AK kan slippe frem alle signaler hvis hastig- with the criterion for the selection process. In this way, it is achieved that the sampling skip step AK is continuously clocked via the demultiplexer D2 when the selection option is switched on. This means that the scanning jump stage AK can release all signals if the speed

het er mindre enn det 16-dobbelte av overføringshastigheten..is less than 16 times the transfer rate.

Ved hjelp av en sammenknytning av utgangen fra den ekstra multiplekser M2 med utgangssignalet blir vurderingskipptrinnet SK i den utvaigte koblingsinnretnlng AV7S1 til ASW16 ved innkoblet valgomgåelse stillet tilbake med hver lagertakt. Videre blir pensekoblingen W hver gang sperret og sifferet 0 derved innført By means of a connection of the output of the additional multiplexer M2 with the output signal, the evaluation jump stage SK in the balanced switching device AV7S1 to ASW16 is reset with each stock cycle when the selection option is switched on. Furthermore, the pincer connection W is blocked each time and the digit 0 is thereby entered

i lageret.in the warehouse.

En ytterligere reduksjon av det desentraliserte utstyr fåsA further reduction of the decentralized equipment is obtained

ved at det koblingsorgan som bedømmer påløpsskrittet av et tegn, ikke anordnes ledningsindividuelt, men sentralt, altså bare en gang for en gruppe av mottagningsledninger. Et utførelseseksem-pel som gir denne mulighet, er vist på fig. 5. Her inneholder de koblingsinnretninger AWS1 til AUS16 som er tilordnet hver sin ledning, bare koblingsorganene til avtastning av polariteten av en ledning, nemlig kipptrinnet AK og koblingsorganene til be-dømmelse av valgomgåelseskriterlet, altså kipptrinnene DK. Be-dømmelsen av påløpsskrittet skjer ved hjelp av det sentralt an-ordnede kipptrinn SK, som kan kobles til alle koblingsretningene AWS1 til AWS16 via multiplekseren Ml som kan innstilles ved in that the switching device which assesses the initial step of a character is not arranged individually per line, but centrally, i.e. only once for a group of receiving lines. An embodiment which provides this possibility is shown in fig. 5. Here, the switching devices AWS1 to AUS16, which are assigned to each wire, only contain the switching means for detecting the polarity of a wire, namely the toggle step AK and the switching means for judging the selection possibility criterion, i.e. the toggle steps DK. The assessment of the run-up step is done with the help of the centrally arranged tilt step SK, which can be connected to all connection directions AWS1 to AWS16 via the multiplexer Ml which can be set by

hjelp av adressegeneratoren AG. Kipptrinnet SK blir etter ut-using the address generator AG. The tilt step SK becomes after

valg av en koblingsinnretnlng AWS1 til AWS16 hver gang satt C^2_,^^ svarende til den polaritet som foreligger på mottagningsledningen. Over sin utgang er det forbundet med pensekoblingen W foran lageret S, som allerede beskrevet tidligere. Sentraliseringen av det koblingsorgan som bedømmer påløpskrittet, har dessuten også den fordel at man kan spare ytterliger demultipleksere, da såvel avtastningen som også tilbakestillingen av dette koblingsorgan nå skjer sentralt. I retning mot koblingsinnretningene AWS1 til AWS16 behøves således bare en demultiplekser D som avtastningstakten for avtastningskipptrinnet AK overføres over. selection of a switching device AWS1 to AWS16 each time set C^2_,^^ corresponding to the polarity present on the receiving line. Above its exit, it is connected to the tweezer coupling W in front of the bearing S, as already described earlier. The centralization of the switching device which judges the run-up step also has the advantage that additional demultiplexers can be saved, as both the scanning and the resetting of this switching device now take place centrally. Thus, in the direction of the switching devices AWS1 to AWS16, only a demultiplexer D is needed over which the scanning rate for the scanning skip step AK is transferred.

Ved utførelsen av oppfinnelsen kan en ytterligere bedringIn carrying out the invention, a further improvement can be made

av korreksjonsleddets virkemåte oppnås ved at lagertakten, hvormed der til enhver tid skjer en lese-, en addisjons-, en sammen-lignings- og en innskrivningsprosess, blir supplert med en annen lagertakt, hvormed der i adressegeneratoren hver gang dannes et of the operation of the correction link is achieved by the storage clock, with which a read, an addition, a comparison and a writing process takes place at any time, is supplemented by another storage clock, with which in the address generator each time a

180° faseforskjøvet adressesignalrog polariteten av en mottagnlngsledning dessuten blir testet med denne takt. På denne måte fås en økning av korreksjonsanordningens mottagningsspille-rom. The 180° phase-shifted address signal and the polarity of a receiving line are also tested with this rate. In this way, an increase in the correction device's reception clearance is obtained.

Claims

1. Switching device for distortion correction of start-stop signals during center scanning, with switching means for judging a run-up step, for scanning the receiving line and for

assess a selection possibility criterion, characterized by the fact that a storage (S) comprising at least n count bits and a function bit (E) is arranged to determine the scanning time and the code or a keying frame, that the arrival of a The increment of the character serves both to set the function bit (E) (E=l) and to bring the counter bits into a defined starting position, that the storage contents are read out and the value of the count bits is increased by an increment of 1 at a time under control from a storage clock (ST), that the function bit (E) and the count bits increased by the value 1 are supplied to a first and a second comparator (VI, V2), of which the first (VI) is set to a value corresponding to the middle of the step and the second (V2) to a value corresponding to the end of the character, that the beat (AK) of the coupling device (AK) which serves to scan the receiving line (EL ), is emitted over the first comparison link (VI), and that a character end pulse (RT) is emitted over the second comparison link (V2) which serves as a reset pulse for the switching device (SK) which judges the character's run-up step.

2. Coupling device as stated in claim 1, characterized in that in front of the bearing (S) a pincer coupling (W) is inserted, via which in a first position (I) the functional bit (E) is set by means of a starting criterion (An) formed when evaluating a character's increment, and the count bit is set corresponding to a previously given bltkorabinasjqn,. preferably the bit combination that corresponds to the digit 1, and in another position (II) the function bit (E) and the count bits are set corresponding to the storage content transferred via a feedback loop and with regard to the count bits with the value 1 increased, and that reconnection of the pinch coupling (W ) takes place by means of an assessment of the start criterion (An) and the read function bit (E) (with Glr G2, G3 in Fig. 1).

3. Switching device as specified in claim 2, characterized in that an n+2-digit register (R) is arranged in the feedback loop for intermediate storage of the selected storage word which, with respect to count bits, is increased by the value 1, as well as for recording a blocking criterion (SP) formed with the help of the end-of-character pulse (RT), and that the blocking criterion (SP) prevents the storage words temporarily stored in the register (R) from being taken over in the storage (S).

4. Connecting device as specified in claim 1, 2 or 3, characterized in that in the storage (S) for each of the wires combined into a group (e.g. 16) (ELI to EL16) there is at all times a storage word that includes n count bits and a function bit (E).

5. A switching device as specified in one of claims 1-4, characterized in that the switching means for judging a character's run-on step, for sensing the polarity of a reception line and for judging the selection possibility criterion are arranged individually for each line, that the transmission of it during the assessment the start criterion (An) formed by the run-up step to the storage (S) takes place via a multiplexer (Ml) and the transmission of the scanning rate (AT), the end-of-character pulse (RT) and the rate (HT) that controls the switching devices for run-up step assessment takes place via one and a demultiplexer ( D1, D2, D3).

6. Switching device as specified in one of the claims 1-4, characterized in that the switching means (UK) which assess the selection possibility criterion (R, U, H) are connected to the inputs of a further multiplexer (M2, fig. 4) which can is set via the address generator (AG), and whose output is connected to Sn and one input to an or gate (G6, G7) connected afterwards first and the second comparison device (VI, V2), and that the output from the port (G6) which is connected after the first comparison device (VI) is connected to the input of the demultiplexer (D2) which switches through the sampling rate (AT), and the output from the gate (G7) which is connected after the second siamen-equation link (V2) is connected both to the input of the demultiplexer (D3) which passes through the end-of-character pulse (RT), and to the register (R) to issue the blocking criterion (SP).

7. A switching device as specified in one of claims 1-4, characterized in that only the switching device for scanning the polarity of a wire and the switching device for judging the selection failure criterion are arranged individually for each wire, and that the switching device that judges the run-on step of a character is arranged as a flip-flop (SK) which can be connected to all the receive lines (ELI to EL16) via a multiplexer (M3, Fig. 5) and judges the rising edge of the run-up step, and whose position determines the function bit (E) sora to be written into the storage (S) ), and that this tilt step (SK) can be blocked directly (via G3 in fig. 5) by means of the function bit (E»l) read out from the storage and temporarily stored in the register (R).

8. Switching device as stated in claim 5, 6 or 7, characterized in that for setting the multiplexers (Ml, M2, M3) and demultiplexers (Dl, D2, D3) an address generator (AG) is arranged which can be controlled using a central clock (T), and over which also the selection of a storage word in the storage (S) takes place, and that the demultiplexers (Dl to D3) and the register (R) as well as the switching device (SK) which judges the increment of a character can be controlled with an auxiliary stroke (HT) which is time-shifted in the trailing direction in relation to the stock stroke (ST).