NO843896L - Anordning for omstrukturering av adresseomraade i databehandlingsenhet - Google Patents

Anordning for omstrukturering av adresseomraade i databehandlingsenhet

Info

Publication number
NO843896L
NO843896L NO843896A NO843896A NO843896L NO 843896 L NO843896 L NO 843896L NO 843896 A NO843896 A NO 843896A NO 843896 A NO843896 A NO 843896A NO 843896 L NO843896 L NO 843896L
Authority
NO
Norway
Prior art keywords
memory
address
card
structuring
memory card
Prior art date
Application number
NO843896A
Other languages
English (en)
Inventor
Robert Whiting Horst
Richard Matthew Collings
Gilbert Eugene Lauer
Original Assignee
Tandem Computers Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tandem Computers Inc filed Critical Tandem Computers Inc
Publication of NO843896L publication Critical patent/NO843896L/no

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646Configuration or reconfiguration
    • G06F12/0653Configuration or reconfiguration with centralised address assignment
    • G06F12/0661Configuration or reconfiguration with centralised address assignment and decentralised selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Memory System (AREA)
  • Stored Programmes (AREA)
  • Communication Control (AREA)

Description

Foreliggende oppfinnelse angår automatisk strukturering av datamaskinhukommelse ved igangsetning. Nærmere bestemt angår oppfinnelsen anvendelse av lagrede struk-tureringsdata fra hvert hukommelsefelt for automatisk å tildele hukommelsefelt til fortløpende hukommelsesektorer, uten menneskelig operatørmedvirkning.
En datamaskinhukommelse er vanligvis strukturert som en lineær ordrekke, hvor hvert ord er tildelt en enkelt adresse og inneholder en fast datamengde (f.eks. 32 bit). Hukommelsebrikker lagrer data og reagerer på hver adresse med vedkommende ords data. Flere hukommelsebrikker er samlet på ett og samme kretskort, og flere kretskort ut-gjør tilsammen datamaskinens adresseområde.
Hvert kretskort er tilordnet en hukommelsesektor og utgjør bare en del av datamaskinens hele hukommelse-adresseområde. Kretskortet må utformes for å reagere på adresser innenfor vedkommende hukommelsesektor og ikke for noen annen adresse. Kretskortet er utført for å gi tilgang til vedkommende gruppe av sine hukommelsebrikker når det reagerer på en hukommelseforespørsel.
Kretskort og de hukommelsebrikker som de inneholder er feilfølsomme elektroniske komponenter, og de må derfor feilprøves. Vanligvis utføres dette når hukommelsen først struktureres. Kort med feil må da ikke inngå i hukommelsens adresseområde, da dette kan føre til at feilaktige data leses ut eller skrives inn.
Hvert hukommelsekretskort er vanligvis forbundet med datamaskinens hukommelseadressebuss. Denne hukommelseadressebuss anvendes for å overføre prosessorens tilgangsfordringer til hukommelsen. Hvert kretskort under-søker den angitte hukommelseadresse og fastslår om den har tilgang til denne, og reagerer hvis dette er tilfelle. Dette utføres normalt ved å sammenligne bit av høy orden i den angitte adresse med vedkommende hukommel-sef elts tildelte posisjon i hukommelseadresseområdet.
En fremgangsmåte som ofte er anvendt i kjent teknikk for å strukturere hukommelseadresseområdet er å innstille manuelle omkoblere eller å koble hoppkomponenter til kretskortet for å angi dets posisjon i hukommelseadresseområdet. Nevnte bit av høy orden i den forlangte adresse sammenlignes direkte med disse omkoblerverdier, og hukommelsen reagerer når de finnes å være like.
En annen fremgangsmåte som også har vært tidligere anvendt er å anvende addisjonsenheter for å holde en løpende opptelling av den oppsamlede hukommelsemengde i systemet. Hvert hukommelsefelt eller kretskort kan ut-nytte det samlede område på sin underside for å definere sitt adressefelt. Se " A High Peformance Memory System with Growth Capability", 33:3 HP Journal 15 (mars 1982). Dette arrangment krever imidlertid at kretskort tilordnes fortløpende slisser i bakplanet i samsvar med avtagende størrelse. I tillegg er det ingen mulighet for strukturering omkring feilaktige kort.
Skjønt disse kjente fremgangsmåter oppfyller sitt formål, nemlig å muliggjøre bruk av et flertall hukommelsekretskort i et datamaskinsystem har det imidlertid visse ulemp-er. Normalt må hukommelsekortene anbringes i datamaskinens bakplate i rekkefølge etter deres hukommelsekapasi-tet, idet tettere hukommelsekort tilordnes lavere adresseslisser. Hukommelsestruktureringen må utføres i det minste delvis for hånd, og den kan ikke utføres automatisk eller som en del av en dynamisk gjenvinning fra en maskinfeil. Det foreligger således behov for å løse disse problemerog komme frem til utnyttelse av en forbed-ret prosess for hukommelsestrukturering.
Det er derfor et formål for foreliggende oppfinnelse å forbedre funksjonssmidigheten ved hukommelsestrukturering i datamaskinsystemer, nemlig ved å nedsette det arbeide som er påkrevet for å forandre systemets hukommelse, ved å fjerne kravet om sortert anbringelse av hukommelsekortene, samt ved å fjerne behovet for menneskelig operatør-medvirkning.
Det er et annet formål for foreliggende oppfinnelse å nedsette antallet og hyppigheten av feil ved hukommelsestrukturering, ved å sørge for nedsatt arbeidsbehov ved forandring av hukommelsen i systemet, samt ved å fjerne behovet for menneskelig operatørmedvirkning.
Det er også et tredje formål for foreliggende oppfinnelse å oppnå lettere og raskere hukommelsestrukturering, idet dette oppnås ved nedsettelse av det arbeide som er påkrevet for å forandre vedkommende datasystems hukommelse, ved å fjerne fordringen til sortert anbringelse av hukommelsekortene, samt ved å fjerne behovet for menneskelig operatørmedvirkning.
Disse og andre formål for foreliggende oppfinnelse vil bli bedre forstått ut i fra en gjennomgåelse av foreliggende beskrivelse, tegninger og de etterfølgende patentkrav.
Hvert hukommelsekort for anvendelse i henhold til foreliggende oppfinnelse inneholder en ikke flyktig hukommelse og et struktureringsregister. Disse anvendes for å registrere kortets størrelse, feiJsøkte adresseområde og dets faktiske tilordnede adresseområde. En mikroprosessor leser størrelsen og det feilsøkte adresseområde fra hvert kretskort og utprøver denne informasjon for feil. Den benytter så en alminnelig prosess for å tilordne hukommelsekortene til adresseområder som sikrer at en kontinuerlig ubrutt og ikke overlappende rekke av hukommelseadresser er tilgjengelig for prosessoren. Derpå lagrer den hvert korts adresseområdetildeling i kortets struktureringsregister. Denne informasjon benyttes senere av hukommelsekortet under drift av systemet for å reagere på ønskede tilganger til hukommelsen fra prosessorens side.
Oppfinnelsen vil nå bli nærmere beskrevet under henvisning til de vedføyde tegninger, hvorpå: Fig. 1 er et blokkskjema av maskinvare for utførelse av oppf innelsen. Fig. 2a er et flytskjema for hukommelsens struktureringsprosess. Fig. 2b er et flytskjema for den mulige prosess for strukturdannelse. Fig. 3 er et blokkskjema over den sekundære tilgjengelig-hetsbane til struktureringsregisteret og den ikke flyktige hukommelse på et hukommelsekort i en foretrukket ut-førelse av oppfinnelsen. Fig. 4 er et blokkskjema over maskinvare for hukommelse-kortets adressevalg i en foretrukket utførelse av foreliggende oppfinnelse.
Det skal nå henvises til fig. 1, hvor programvaren for anordningen i henhold til oppfinnelsen er vist.
Ett eller flere hukommelsekort 10 er koblet til datamaskinens hukommelseadressebuss 12. Dette tillater tilgang til disse hukommelsekort for CPU 14. Kortene er fysisk anbragt i en koblingsbakplate (ikke vist). I kontrast til behovet for fortløpende, sortert kortplasse-ring, slik det er nødvendig i henhold til tidligere kjent teknikk, er fysisk rekkefølge uten betydning i foreligg ende tilfelle, og kortene kan således plasseres vilkår-lig .
Hvert kort omfatter en ikke flyktig hukommelse 16, som registrerer hukommelsens størrelse og dens utfalte adressefelt. Ved en foretrukket utførelse av foreliggende oppfinnelse, er den ikke flyktige hukommelse en ikke flyktig RAM (NOVRAM). På denne bakgrunn vil imidlertid fagfolk på området forstå at andre former av ikke flyktige hukommelser, slik som et elektrisk slettbart lese-lager, også kan anvendes, eller at CMOS RAM eller registere med batterireserve kan benyttes.
I en foretrukket utførelse leses innholdet av den ikke flyktige hukommelse 16 ut av en diagnostisk mikroprosessor 18, således at denne kan tildele kortene sine faktiske adresseområder i samsvar med hukommelsens struktureringsprosess, skjønt hovedprosessoren eller hvilken som helst prosessor i systemet kunne vært benyttet for å utføre denne oppgave. En mikroprosessor av type Z-80 fra Zilog, Inc. er egnet for dette formål.
En kode som angir det faktiske adresseområdet som er tildelt hvert hukommelsekort 10, skrives inn i et struktureringsregister 20 på kortet, etter at den er fastlagt. Struktureringsregisteret 20 kan være et av flere data-behandlingsregistre av kjent type, skjønt det i den foretrukte utførelse er et register med sekvensiell og parallell tilgang. Struktureringskoden bevares i et lagersted i den ikke flyktige hukommelse 16, og vil også bli skrevet inn i denne hukommelse 16 hvis en oppdatering er påkrevet.
I en foretrukket utførelse er struktureringsregisteret 20 fem bitenheter bredt. Disse fem bit for struktureringsregisteret 20 omfatter 3 bit adressefelt (de tre bit av høy orden i basisadressen for foreliggende hukommelse korts adressesliss) samt to bit som angir hukommelsékort-ets størrelse. I den foreliggende utførelse kan hvert hukommelsekort fysisk utgjøres av en eller to millioner hukommelse-bitgrupper. Hver bit av størrelseverdien angir etter innstillingen at en av de to halvdeler av hukommelsekortet foreligger.
I den foretrukkede utførelse anvender mikroprosessoren 18 ikke hukommelsebussen 12 til å lese og skrive i struktu-rer ingsregisteret 20 og den flyktige hukommelse 16. I stedet benytter den en sekundær tilgangsvei 22, som utnytter "kantutløst avsøkning" . Avsøkningsutf ørelse er velkjent innenfor foreliggende fagområde, og omfatter sammenkobling av registere i en stor skiftregister-sløyfe, idet gjentatte bitforskyvninger anvendes til utlesning eller innskrivning av innholdet i et hvilket som helst register. Denne tilgangsvei vil bli nærmere forklart nedenfor under henvisning til fig. 3. Fagfolk på området vil erkjenne at tilgang til struktureringsregisteret 20 og den ikke flyktige hukommelse 16 lett kunne vært oppnådd over den normale parallelle hukommelsebuss 12 eller ved andre former av sekundær tilgang, slik som en parallell vedlikeholdsbuss. Et signal eller en kode som opptrer på en eller flere adresse- eller styrelinjer kunne bringe disse elementer (struktureringsregisteret 20 og den ikke flyktige hukommelse 16) til å lese ut eller skrive inn data.
Når hukommelseadresseområdet er strukturert, vil hvert hukommelsekort 10 ha kjennskap til sitt tildelte adressefelt ut i fra innholdet i sitt struktureringsregister 20. Hver hukommelsetilgang utføres ved at CPU 14 angir en hukommelseadresse til hukommelseadressebussen 12. Hvert hukommelsekort 10 undersøker denne adresse og sammenlig-ner den med sitt tildelte adressefelt, slik det vil bli nærmere forklart nedenfor under henvisning til fig. 4. Hvis den angitte adresse ligger innenfor vedkommende hukommelsekorts adressefelt, vil tilgang bli gitt til den hukommelserekke som er vist skjematisk ved 24.
Denne struktureringsprosess fremkalles under en påslags-sekvens når systemet settes i gang, men fagfolk på området vil uten videre innse at den kan fremkalles ved nesten hvilket som helst tidspunkt under programvarestyring, hvilket vil si at nystrukturering kan fremkalles etter en feilaktig hukommelsetilgang. Den diagnostiske mikroprosessor 18 utfører struktureringsprosessen under styr-ing fra sitt lokale styrelager 26 og under utnyttelse av det lokale bufferlager 28 i den foretrukte utførelse, skjønt den også kan anvende styrelager og bufferområdet som benyttes av en annen prosessor.
Det skal nå henvises til fig. 2a, hvor struktureringsprosessen er angitt.
I prosesstrinn 52, undersøker mikroprosessoren 18 hver hukommelsesliss med hensyn på eventuelt nærvær av et hukommelsekort 10. Dette utføres ved utprøving av den sekundære tilgangsvei til hver hukommelsesliss. Hukomm-elseslisser som ikke slipper igjennom denne prøve antas ikke å inneholde funksjonerende hukommelsekort. Bare kort som er nærværende og fungerer anvendes i strukturer-ingen av hukommelseadresseområdet.
Denne prøve utføres på følgende måte: Et datamønster eller alle enere fulgt av en av samtlige nullverdier lastes inn og leses tilbake fra skiftestrengen for hver sliss. De slisser som ikke returnerer inngangsdata erklæres umiddelbart som sviktende. For de gjenværende slisser, frembringes et prøvemønster som består av en rekke enerverdier med den minst signifikante bitverdi innstilt til null, samt lastes inn i skiftestrengen for den første sliss. Nullverdien venstreforskyves og strengen for den neste sliss lastes inn. Denne prosess gjentas inntil alle slissenes skiftestrenger er lastet inn. Størrelsen av prøvemønsteret regnet i bit tilsvarer det antall skiftestrenger som det skal gis tilgang til. Så snart de er lastet inn, leses mønstrene tilbake og verifiseres. Ethvert mønster som ikke stemmer tilskrives en sviktende sliss under tillempning av følgende to enkle regler. Hvis det mønster som returneres av skiftestrengen for vedkommende sliss inneholder en énérverdi i den bitposisjon hvor en nullverdi ble lagret, reagerer den sliss som det er gitt tilgang til også på valget av en annen sliss. Hvis det mønster som returneres av skiftestrengen for vedkommende sliss inneholder en nullverdi i en bitposisjon hvor en ener ble lagret, betyr dette at en annen sliss også reagerer på valget av den som det er gitt tilgang til. Enhver ekstra nullverdi som påvises kan tilskrives en sviktende sliss ved direkte samsvar mellom bitposisjonen for den ekstra nullverdi og den sliss som har velgerproblemer.
Hvis f.eks. fire slisser skal utprøves, må den minste størrelse av prøvemønsteret være fire bit. De særegne prøvemønstre lastes inn i datastrengen for hver sliss, således at de fire strenger inneholder følgende mønstre: 1110, 1101, 1011, 0111. Disse mønstre leses så tilbake og verifiseres med hensyn på om de inneholder ovenfor angitte mønstre. Det følgende gjelder to feiltilfeller og hvorledes de håndteres i samsvar med de tidligere angitte regler: Det antas at sliss 1 reagerer på valg av sliss 3. Det mønster som returneres når det gis tilgang til sliss 1, vil da være 1011.. Da det understrekede bit skulle være en null, men er en ener, angir dette at valget av sliss 1 er sviktende.
Det antas videre at begge slisser 3 og 4 reagerer på valg av streng 3. Det mønster som returneres når det gis til gang til sliss 3 skulle være 0011. Da det bit som tilsvarer den tilgjengelige sliss er null som den skulle være, vil den ytterligere null i den første posisjon angi at sliss 4 har en sviktende velgerkrets.
I det tilfellet to slisser reagerer på hverandres valg, vil prøven angi den første feilaktige streng som finnes. Så snart den første feil er korrigert, vil den annen feilaktige sliss bli anvist.
I det neste prosesstrinn, nemlig trinn 54, vil mikroprosessoren 18 lese innholdet i hvert korts ikke flyktige hukommelse 16. Den vil registrere resultatene i sin lokale bufferhukommelse 28. Den ikke flyktige hukommelse 16 på et gitt hukommelsekort 10 kan som en del av sin informasjon, inneholde et særegent løpenummer for kortet. For å bruke denne informasjon til prøvevalg, kan løpe-nummeret og dets komplement sammen med en kopi av de to verdier lagres i den ikke flyktige hukommelse. Med kon-troll for valg leses løpenummeret og dets komplement ut og de to verdier verifiseres mot hverandre. Hvis en mislykket sammenligning foreligger, leses kopien av løpe-nummeret og det kompliment ut og verifiseres. Hvis samme mislykkede sammenligning opptrer i kopien angir dette at det er to slisser som reagerer på valget. En hver annen mislykket sammenligning eller ikke mislykket sammenligning i kopien angir at det er en datafeil i den ikke flyktige hukommelse 16. Det er således bare mulig å anvende kort som er feilfrie med hensyn til strukturering i hukommelseadresseområdet.
I prosesstrinn 56 utfører mikroprosessoren 14 prøver for å finne ut om den samling av manglende adresseområder som den har lest ut fra hukommelsekortene 10 danner en "mulig" strukturering. En mulig strukturering innebærer at de adresseområder som er tilordnet hukommelsekortene omfatter adressen null,ikke overlapper hverandre og til sammen danner et fortløpende adressefelt. Hvis struktu-reringen er mulig4fortsetter mikroprosessoren til trinn 58 for å skrive ut vedkommende strukturering til struk-turer ingsr egi st erne .
I prosesstrinn 60 frembringer mikroprosessoren 18 en ny mulig strukturering. I en foretrukket utførelse utfører den dette ved å overføre de større hukommelsekort til lavere posisjoner i hukommelseadresseområdet, idet dette sikrer at det ikke foreligger noen avbrudd eller over-lappinger i rekken av adresserbare hukommelseord, samt reduserer sannsynligheten for senere omstrukturering.
Det skal nå henvises til fig. 2b, hvor frembringelsen av mulig strukturering er nærmere beskrevet.
I trinn 60a, velger den diagnostiske mikroprosessor 18 det største hukommelsekort 10 som ennå ikke er tilordnet et hukommelseområde. Hvis det foreligger flere kort av samme størrelse, velges fortrinnsvis det kort som har lavest hukommelseslissnummer. Dette valg er noe vilkår-lig og enhver velgerprosess vil falle innenfor oppfinnel-sens ramme. I trinn 60b tildeler den et adressefelt av passende størrelse og som begynner med den laveste util-delte hukommelseadresse, til vedkommende hukommelsekort. I prosesstrinn 60c registreres denne tildeling i mikro-prosessorens lokale bufferhukommelse 28. Hvis det ikke foreligger noen hukommelsekort for tildeling, er den nye mulige strukturering fullt ferdig. I annet tilfelle returneres mikroprosessoren til trinn 60a og fortsetter inntil en ny mulig strukturering faktisk er fullført.
I prosesstrinn 62 omskriver mikroprosessoren 18 den ikke flyktige hukommelse for hvert hukommelsekort for å gjøre dets rettede adressefelt lik dets faktiske adressefelt. Prosessoren anvender den sekundære tilgangsvei 22 for å utføre innskrivningen i den foretrukkede utførelse. Skjønt den i en foretrukket utførelse tilskriver alle hukommelsekort fra sin bufferhukommelse etter å ha full-ført struktureringsanvisningene, kan mikroprosessoren 18 også eventuelt omskrive hvert hukommelsekort etterhvert som dens tildeling finner sted. Den ikke flyktige hukommelse omskrives sjelden, da visse sådanne hukommelser bare kan omskrives et lite antall ganger (omkring 1000) før de svikter.
I trinn 58 skriver mikroprosessoren 18 inn i struktureringsregisteret for hvert hukommelsekort dets faktiske adressefelt, idet den sekundære tilgangsvei 16 utnyttes for å utføre innskrivningen. Dette avslutter hukommelsens struktureringsprosesser.
Det skal nå henvises til fig. 3 hvor den foretrukkede sekundære tilgangsvei (avsøkningsutførelse) er beskrevet.
Struktureringsregisteret 20 sammen med de øvrige registre på hvert hukommelsekort 10 er sammenkoblet til en stor
sekvenskoblet skiftregisterenhet som tillater sekvensiell tilgang til registerne. En sekvensiell forskyvningsbane 30 er vist stiplet. Den diagnostiske mikroprosessor 18 avgir et styresignal over linje 32 til alle disse registre, hvilket bringer registrene i sekvensiell skiftmodus.
Når det er ønskelig å lese ut et spesielt register, for-skyver mikroprosessoren 18 de foreliggende data i skift-registeroppstillingen det påkrevede antall bit inntil vedkommende registers innhold foreligger i dets lokale bitgruppe-skiftregister 34. Den leser så datainnholdet i lokalregisteret direkte. For innskrivning av verdier lades dets lokale bitgruppe-skiftregisteret 34 og for-skyves data i skiftregister-sammenstillingen det påkrevede antall bit inntil vedkommende data-bitgruppe har nådd det ønskede register.
Det løpende program i mikroprosessoren 18 har kjennskap til den totale lengde av alle registre på hukommelsekortet, således at den sørger for forskyvning av det korrekte antall bit hver gang.
Som utstyr for å betjene den ikke flyktige hukommelse 16 er tre registre anordnet på hvert hukommelsekort 10. Den ikke flyktige hukommelses styreregister 36 avgir komman-dodata som hukommelsen reagerer på. Den ikke flyktige hukommelses adresseregister 38 avgir adresser til hukommelsen og hukommelsens dataregister 40 anvendes for å føre data inn i og ut av den ikke flyktige hukommelse 16.
Skjønt struktureringsregisteret 20 skrives inn og leses ut nettopp ved denne prosess, må imidlertid den ikke flyktige hukommelse leses ut og skrives inn på en mer omstendelig måte. En NOVRAM, som anvendes i den foretrukkede utførelse, oppdeles i praksis i to deler, nemlig en flyktig del 16a og en ikke flyktig del 16b. For å påvirke den ikke flyktige hukommelse, avsøker mikroprosessoren verdier i denne hukommelses styreregister 36, hukommelsens adresseregister 38 samt dens hukommelsedata-register 40. Den avgir så et styresignal til den ikke flyktige hukommelse over leder 42 som gir hukommelsen instruksjon om å foreta en dataoverføring.
NOVRAM er i stand til å gjenkjenne fire styresignaler, nemlig om lesning, skrivning, lagring- og gjenoppkalling. Signalene om lesning og skrivning vil forandre den flyktige del 16a direkte. Lagringskommando vil forandre den ikke flyktige del 16b til å bli en kopi av den flyktige superstrata, mens gjenoppkallings-ordre vil kopiere den ikke flyktige del i den flyktige del. I praksis vil ordre om skrivning og lagring bli utsendt sammen for å sikre at data som skrives inn i den ikke flyktige hukommelse ikke går tapt. Disse angitte egenskaper for den ikke flyktige hukommelse er felles for NOVRAM fremstilt i dataindustrien og vil være velkjent innenfor foreliggende fagområde.t. De vil også være fullstendig innlysende for brukere av foreliggende oppfinnelsegjenstand, slik det vil være åpenbart for fagfolk på området. Det vil for-stås at hvis andre hukommelsetyper benyttes for bruk som ikke flyktig hukommelse 16, vil ovenfor angitte styresek-vens bli forandret tilsvarende.
Det skal nå henvises til fig. 4, hvor hukommelsekort-komparatoren er beskrevet.
Hvert hukommelsekort 10 inneholder en PROM 44 som anvendes for å fastlegge hvilke hukommelseadresser av de som er avgitt til adressebuss 12 fra CPU, er bestemt for vedkommende kort. De fem bit av høy orden i den avgitte hukommelseadresse anbringes på PROM-adresselinjer 46. Fem bit fra struktureringsregisteret 20 anbringes på adresselinjene 48. PROM 44 reagerer på en fire-bits vektor 50 som meddeler hukommelsekortet hvilken, hvis noen, hukommelse-"barik" eller kortkvadrant som skal gjøres tilgjengelig. PROM 44 er programmert til å gjenkjenne kombinasjoner av kode og adresse som det bør reageres på. Hvis den fire-vektor består av bare nuller, vil hukommelsekortet ikke reagere i det hele tatt. Ellers vil en av de fire linjer som utgjør vektoren 50 omfatte en logisk enerverdi som vil aktivere en bank eller kvadrant av hukommelsegruppen 24. En komparator kan naturligvis anvendes for å sammenligne de to sett på fem bit og aktivere hele hukommelsekortet.
Fagfolk på området vil erkjenne at skjønt en foretrukket utførelse av foreliggende oppfinnelsegjenstand er blitt omtalt, vil utførelsevarianter være mulig uten at opp-finnelsens fastlagte ramme overskrides.

Claims (1)

1. Anordning for automatisk omstrukturering av hukommelseadresseområdet i et databehandlingsanlegg med flere hukommelsekort som hver omfatter flere hukommelseenheter,
karakterisert ved at anordningen omfatter :
ikke flyktig hukommelse på hvert hukommelsekort for lagring av informasjon angående adresseomfang for vedkommende hukommelsekort,
prosessorutstyr for å lese innholdet i nevnte ikke flyktige hukommelse, oppsamling av nevnte innhold i et
midlertidlig lagringsorgan, frembringelse av en adresseområdetildeling for hvert hukommelsekort, samt innskrivning av nevnte adresseområdetildeling i hvert hukommelsekort,
registerutstyr på hvert hukommelsekort for lagring av nevnte adresseområdetildeling,
en sammenligningsorgan på hvert hukommelsekort for å sammenligne adresser tilført en hukommelsebuss i nevnte databehandlingsanlegg med nevnte adresseområdetildeling,
samt aktiveringsutstyr på hvert hukommelsekort og innret-tet for å reagere på nevnte sammenligningsorgan med å tillate tilgang til utvalgte hukommelseenheter på vedkommende kort.
NO843896A 1983-09-29 1984-09-28 Anordning for omstrukturering av adresseomraade i databehandlingsenhet NO843896L (no)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US53704083A 1983-09-29 1983-09-29

Publications (1)

Publication Number Publication Date
NO843896L true NO843896L (no) 1985-04-01

Family

ID=24140926

Family Applications (1)

Application Number Title Priority Date Filing Date
NO843896A NO843896L (no) 1983-09-29 1984-09-28 Anordning for omstrukturering av adresseomraade i databehandlingsenhet

Country Status (13)

Country Link
EP (1) EP0136178A3 (no)
JP (1) JPS60168247A (no)
KR (1) KR850002909A (no)
AU (1) AU3359184A (no)
BR (1) BR8404920A (no)
CA (1) CA1217282A (no)
DK (1) DK462384A (no)
FI (1) FI843783L (no)
IL (1) IL73107A0 (no)
IN (1) IN162543B (no)
NO (1) NO843896L (no)
NZ (1) NZ209664A (no)
ZA (1) ZA847526B (no)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1234224A (en) * 1985-05-28 1988-03-15 Boleslav Sykora Computer memory management system
DE3705864A1 (de) * 1986-02-24 1987-08-27 Ricoh Kk Integrierte schaltungskarte fuer eine datenverarbeitungseinrichtung
JPS63143689A (ja) * 1986-12-06 1988-06-15 Tokyo Electric Co Ltd メモリカ−ドの容量検出装置
GB8725111D0 (en) * 1987-03-13 1987-12-02 Ibm Data processing system
US5038320A (en) * 1987-03-13 1991-08-06 International Business Machines Corp. Computer system with automatic initialization of pluggable option cards
US4926314A (en) * 1987-03-17 1990-05-15 Apple Computer, Inc. Method and apparatus for determining available memory size
GB2204163B (en) * 1987-04-11 1991-10-16 Apple Computer Self-identifying scheme for memory
US5237674A (en) * 1987-04-11 1993-08-17 Apple Computer, Inc. Self identifying scheme for memory module including circuitry for identfying accessing speed
US4888687A (en) * 1987-05-04 1989-12-19 Prime Computer, Inc. Memory control system
GB2204721B (en) * 1987-05-11 1991-10-23 Apple Computer Method and apparatus for determining available memory size
US5067105A (en) * 1987-11-16 1991-11-19 International Business Machines Corporation System and method for automatically configuring translation of logical addresses to a physical memory address in a computer memory system
US4943966A (en) * 1988-04-08 1990-07-24 Wang Laboratories, Inc. Memory diagnostic apparatus and method
US4979148A (en) * 1988-12-09 1990-12-18 International Business Machines Corporation Increasing options in mapping ROM in computer memory space
GB2226666B (en) * 1988-12-30 1993-07-07 Intel Corp Request/response protocol
GB2226667B (en) * 1988-12-30 1993-03-24 Intel Corp Self-identification of memory
GB2226665A (en) * 1988-12-30 1990-07-04 Copam Electronics Corp Computer memory structure
US7190617B1 (en) 1989-04-13 2007-03-13 Sandisk Corporation Flash EEprom system
KR910008413B1 (ko) * 1989-07-21 1991-10-15 삼성전자 주식회사 메모리 용량 확장장치
US5202994A (en) * 1990-01-31 1993-04-13 Hewlett-Packard Company System and method for shadowing and re-mapping reserved memory in a microcomputer
US5222109A (en) * 1990-12-28 1993-06-22 Ibm Corporation Endurance management for solid state files
JPH04336347A (ja) * 1991-05-13 1992-11-24 Ricoh Co Ltd メモリ装置
JPH09146849A (ja) * 1995-11-21 1997-06-06 Nec Corp 情報処理システム及びそのメモリ再構成方法
US8214059B1 (en) * 1996-02-29 2012-07-03 Petrocy Richard J Self-addressing control units and modular sign including plurality of self-addressing control units
KR100348808B1 (ko) * 1996-04-24 2003-01-29 엘지전자주식회사 메모리간의 데이타 전송장치
US7606602B2 (en) 2005-08-11 2009-10-20 Toshiba America Research, Inc. Reducing power consumption of Wi-Fi enabled mobile devices

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4025903A (en) * 1973-09-10 1977-05-24 Computer Automation, Inc. Automatic modular memory address allocation system
US4281392A (en) * 1979-05-01 1981-07-28 Allen-Bradley Company Memory circuit for programmable machines
US4815034A (en) * 1981-03-18 1989-03-21 Mackey Timothy I Dynamic memory address system for I/O devices
IT1142074B (it) * 1981-11-24 1986-10-08 Honeywell Inf Systems Sistema di elaborazione dati con allocazione automatica dell'indirizzo in una memoria modulare

Also Published As

Publication number Publication date
AU3359184A (en) 1985-04-04
DK462384D0 (da) 1984-09-27
CA1217282A (en) 1987-01-27
FI843783A7 (fi) 1985-03-30
IL73107A0 (en) 1984-12-31
FI843783L (fi) 1985-03-30
EP0136178A3 (en) 1986-12-10
EP0136178A2 (en) 1985-04-03
KR850002909A (ko) 1985-05-20
JPS60168247A (ja) 1985-08-31
DK462384A (da) 1985-03-30
FI843783A0 (fi) 1984-09-26
NZ209664A (en) 1987-05-29
ZA847526B (en) 1986-09-24
IN162543B (no) 1988-06-11
BR8404920A (pt) 1985-08-20

Similar Documents

Publication Publication Date Title
NO843896L (no) Anordning for omstrukturering av adresseomraade i databehandlingsenhet
US7240178B2 (en) Non-volatile memory and non-volatile memory data rewriting method
US4945512A (en) High-speed partitioned set associative cache memory
US4479214A (en) System for updating error map of fault tolerant memory
AU693056B2 (en) A faulty tolerant queue system
US8259498B2 (en) Continuous address space in non-volatile-memories (NVM) using efficient management methods for array deficiencies
EP0108346B1 (en) Memory reconfiguration method in a data processing system
US9785382B2 (en) Method and apparatus for read retry sequence for boot ROM
EP0140752A2 (en) Memory subsystem
KR920001104B1 (ko) 어드레스 라인 오류 테스트 방법
KR20050065431A (ko) 정보 처리 장치 및 이를 위한 rom 이미지 생성 장치
US5067105A (en) System and method for automatically configuring translation of logical addresses to a physical memory address in a computer memory system
CN102239477A (zh) 针对阵列缺陷使用高效管理方法的非易失性存储器(nvm)中的连续地址空间
US4485471A (en) Method of memory reconfiguration for fault tolerant memory
CN114203253A (zh) 芯片的存储器故障修复装置和芯片
US5822513A (en) Method and apparatus for detecting stale write data
JPH0136134B2 (no)
CN113568575B (zh) 一种惯性导航系统及其多份dsp程序存储方法与模块
EP1814037B1 (en) Semiconductor storage device
JP3675375B2 (ja) 不揮発性メモリ並びに不揮発性メモリのデータ書き換え方法
EP0040219A4 (en) DATA PROCESSOR HAVING COMMON MEANS OF CONTROLLING AND LOADING AND VERIFYING MEMORY.
JPS63132355A (ja) メモリ制御装置
US20130124925A1 (en) Method and apparatus for checking a main memory of a processor
CN113742198B (zh) 测试方法、装置、电子设备及存储介质
US5146458A (en) Data transfer checking system