NO853536L - Dpcm-koder med redusert intern regnehastighet. - Google Patents
Dpcm-koder med redusert intern regnehastighet.Info
- Publication number
- NO853536L NO853536L NO853536A NO853536A NO853536L NO 853536 L NO853536 L NO 853536L NO 853536 A NO853536 A NO 853536A NO 853536 A NO853536 A NO 853536A NO 853536 L NO853536 L NO 853536L
- Authority
- NO
- Norway
- Prior art keywords
- subtraction
- dpcm
- input
- output
- stage
- Prior art date
Links
- 238000004364 calculation method Methods 0.000 claims abstract description 16
- 238000013139 quantization Methods 0.000 claims description 19
- 238000005070 sampling Methods 0.000 claims description 14
- 230000000295 complement effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3044—Conversion to or from differential modulation with several bits only, i.e. the difference between successive samples being coded by more than one bit, e.g. differential pulse code modulation [DPCM]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Radar Systems Or Details Thereof (AREA)
- Analogue/Digital Conversion (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Description
Oppfinnelsen angår en DPCM-koder som angitt i innledningen til patentkrav 1.
Ved digital overføring og lagring av signaler anvendes ofte differanse-puls-kodemodulasjonsmetoden (DPCM). Her blir der for hver aktuell samplingsverdi s^ ut fra forutgående samplingsverdier beregnet en anslagsverdi s^. Differansen As. = s. - s. blir kvantisert og så overført. Med denne metode
111
blir det oppnådd at der til å representere As^kan anvendes kortere ord enn hva som skal til for å representere de PCM-kodede samplingsverdier s^. Den overføringsrate resp. den lagerplasskapasitet som behøves, blir derved vesentlig minsket. Ved en vanlig DPCM-koder som den der f.eks. er vist på fig. 1 i DE-OS 32 32 516, behøves til behandling av samplingsverdiene s. innen et samplingsintervall t fire regneoperasjoner. Disse regneoperasjoner består av en subtraksjon, en kvantisering,
en addisjon og en multiplikasjon. I dette skrift DE-OS 32 32 516 ble den interne regnehastighet minsket ved hjelp av et mer omfangsrikt kvantiseringsledd og flere regnesløyfer.
Oppfinnelsens oppgave er å gi anvisning på en DPCM-koder som har redusert intern regnehastighet og samtidig kan realiseres med liten påkostning.
Med utgangspunkt i en koder med de trekk som er angitt
i innledningen til patentkrav 1, blir oppgaven løst ved hjelp av de karakteriske trekk ifølge dette patentkrav.
Gunstige utformninger av oppfinnelsesgjenstanden er angitt i underkravene.
Ved DPCM-koderen ifølge oppfinnelsen er det en forutset-ning at der som prediksjonsfaktor benyttes a = 1 : 2n, n = 1,2,3.... Da bortfaller regnetiden for multiplikasjonsleddet, da dette kan realiseres ved en passende ledningsføring.
Et utførelseseksempel på oppfinnelsen vil bli belyst nærmere under henvisning til tegningen.
Fig. 1 er et prinsippkoblingsskjerna for. DPCM-koderen.
Fig. 2 er en variant av det samme.
Fig. 3 viser en realisering av multiplikasjonsleddet
ved ledningsføring, og
fig. 4 er et tidsdiagram til fig. 1.
Ved inngangen til en DPCM-koder som vist på fig. 1 opptrer de digitaliserte samplingsverdier s^. Inngangen E er forbundet med et første subtraksjonsledd SU1 hvis utgang via et første register R1 er forbundet med en inngang til et annet subtraksjonsledd SU2. Dettes utgang er forbundet med inngangen til en kvantiseringsinnretning QE hvis utgang samtidig danner DPCM-koderens signalutgang A, hvor DPCM-verdiene As^blir avgitt. Kvantiseringsinnretningen QE inneholder et kvantiseringsledd Q med et etterkoblet annet register R2. Som kvantiseringsledd Q kan det benyttes et portnettverk eller et lese-lager.
Signalutgangen A er via et første multiplikasjonsledd
M1 tilbakekoblet til subtraksjonsinngangen til annet subtraksjonsledd SU2. Alle multiplikasjonsledd som benyttes her, multipliserer inngangsverdiene med en konstant prediksjonsfaktor a.
Signalutgangen A er dessuten via et addisjonsledd AD,
et tredje register R3, et annet multiplikasjonsledd M2 og et tredje multiplikasjonsledd M3 tilbakekoblet til subtraksjonsinngangen til første subtraksjonsledd SU1. Utgangen fra annet multiplikasjonsledd M2 er dessuten ført til annen inngang til addisjonsleddet AD. Utgangen fra addisjonsleddet AD danner samtidig den såkalte lokale utgang AL. Her opptrer de rekonstruerte verdier sr som f.eks. behøves til styring av kvanti-ser ingsleddet eller ved en flerdimensjonal DPCM-sløyfe. Som lokal utgang er det selvsagt også mulig å benytte utgangen fra tredje register R3.
Først vil DPCM-koderens funksjon bli belyst teoretisk. DPCM-koderen skal ved sin utgang levere DPCM-verdier As. tilveiebragt ved kvantisering av de utregnede DPCM-signaler As^. Som ligning for beregningen av DPCM-signalet As^ gjelder (F1 ) As.^= s^- s\ ,
hvor følgende ligning gjelder for beregning av anslagsverdien
s .
i
(F2) = a (s.^+ As._lfq), (F3) = a (s._2+ As._2fq),
noe som med (F3) innsatt i (F2) gir
(F4) s. = a[a(s. „ + As. , ) + As. ]
i 1-2 1-2,q 1-1,q
(F5) s. = a2(s.. + As. _ ) + As.
i 1-2 1-2,q i-l,q
(F6) s. = a s. , + a s..
i i-1 i-1 ,q
For fullstendighets skyld angis for den rekonstruerte verdi som avgis ved den lokale utgang:
(F7) s . = s. + As. = a (s. As. , ) + As,
r,i i i,q i-l i-1,q i,q
I DPCM-koderen blir anslagsverdien s\ beregnet i henhold til F5 resp. F6. For DPCM-signalet fås dermed
(F8) As. = s. -as.. - aAs. , . •
i i i-1 i-1,q
Denne formel betyr at det aktuelle DPCM-signal blir bestemt ved subtraksjon av de angitte termer fra den aktuelle samplingsverdi s..
i
Innen der gjøres nærmere rede for DPCM-koderens funksjon under henvisning til tidsdiagrammet på fig. 4, skal det først foretas noen ytterligere forutsetninger. Som lagre R1-R3 anvendes registre styrt ved hjelp av taktpulser Tq og . Ved slutten av hver taktpuls forandrer informasjonen ved registrenes utgang seg. Det sier seg selv at der istedenfor registrene vil kunne anvendes gangtidsledd eller andre former for lagre. Multiplikasjonsleddene M1-M3 har ingen gangtid, da de er realisert ved en passende ledningsføring. De benyttede signalbe-tegnelser gjelder for et tidspunkt like før tidspunktet t^
like før en taktpuls TQ. I tidsdiagrammet ses for det første de opptredende taktpulser TQog T^. Viktige steder i koblingen er betegnet med siffere som likeledes forekommer i tidsdiagrammet. Det synes hensiktsmessig å følge beregningen av det i DPCM-koderen representerte DPCM-signal As^ fra det tidspunkt av da den tilhørende samplingsverdi s^ opptrådte ved inngangen E. Dette tidspunkt er i tidsdiagrammet betegnet med t^ og
tilsvarer en taktpuls 1^ • Me<^ samme taktpuls blir regneverdien
(9) s. n + As. _
i-2 i-2,q
overtatt i tredje register R3 og multiplisert med kvadratet av prediksjonsfaktoren a, så der ved subtraksjonsinngangen
- 8 - til første subtraksjonsledd opptrer en term
(10) a s._1
ved inngangen E samtidig med signalverdien s^.
Di fferansen
(11) s^ = a s^_1
ved utgangen fra første subtraksjonsledd SU1 blir med neste taktpuls Tq på tidspunkt t^overtatt i første register R1.
Med denne taktpuls Tq endrer seg samtidig DPCM-signalet ved utgangen fra annet register R2, hvor den representerte DPCM-verdi
(12) As..
i-1 ,q
opptrer. Ved utgangen fra addisjonsleddet AD - betegnet 5
- opptrer etter kort gangtid den rekonstruerte signalverdi
(13) s . , = s.. + As..
r,i-1 i-1 i-1,q
Denne blir med neste taktpuls T2på tidspunktet t2overtatt
i tredje register R3 og fremkommer med prediksjonsfaktoren a som aktuell anslagsverdi s^ ved utgangen 7 fra annet multi-plikas jonsledd M2.
Med taktpulsen Tq på tidspunktet t^endres som allerede nevnt DPCM-signalet ved utgangen A og dermed samtidig - da første multiplikasjonsledd M1 ikke behøver noen regnetid -
også inngangsverdien ved subtraksjonsinngangen til annet subtraksjonsledd SU2, i tidsdiagrammet betegnet med 9. Etter en kort gangtid av annet subtraksjonsledd SU2 fås det utregnede DPCM-signal As^ ved inngangen til kvantiseringsleddet Q, fra
hvis utgang den kvantiserte DPCM-verdi As. med neste taktpulsTq på tidspunktet t^kommer til DPCM-koderens utgang A. Innen et samplingsintervall tci.blir der i den ytre sløyfe gjennomført en addisjon i addisjonsleddet AD og en subtraksjon i første subtraksjonsledd SU1. Disse regneoperasjoner er ikke kritiske med hensyn til tid. Det er derimot regneoperasjonene i den indre regnesløyfe med annet subtraksjonsledd SU2, kvantiseringsleddet Q og første multiplikasjonsledd M1. Mest tidskrevende er her kvantiseringen. Da første multiplikasjonsledd M1 ikke behøver noen som helst regnetid, behøves således under et samplingsintervall nå bare to regneoperasjoner, nemlig en subtraksjon i annet subtraksjonsledd SU2 pluss kvantiseringen.
Selvsagt kan rekkefølgen av multiplikasjonsledd og registre byttes om, f.eks. ved tredje register R3 og annet multiplikasjonsledd M2. Likeledes er det tenkelig å koble inn tredje register R3 like foran inngangen til addisjonsleddet AD i tilbakeføringen fra utgangen fra annet multiplikasjonsledd M2 (fig. 2). I såfall bør samplingsverdiene s^ ved inngangen
E forandre seg med taktpulsen Tq.
Likeledes er det mulig å bytte om rekkefølgen av kvantiseringsleddet og annet register R2. Man får da en kvantiserings-enhet QE med tilsvarende funksjon som slike leselagre (ROM, PROM) som i dag er vanlige. (De viste registre behøves ikke, dersom de allerede er anordnet i regnekoblingene).
Ved den lokale utgang AL opptrer ved DPCM-koderen på
fig. 1 de rekonstruerte samplingsverdier s romtrent bare mellom de to taktpulser Tq og • De kan imidlertid tas ut ved utgangen fra tredje register R3. Blir tredje register R3 derimot innkoblet i tilbakeføringen fra utgangen fra annet multiplikasjonsledd M2 foran addisjonsleddet AD, så opptrer de rekonstruerte samplingsverdier s - bortsett fra regnetiden for addisjonsleddet AD - til stadighet ved den lokale utgang. I såfall arbeider også tredje register R3 med taktpulsen Tq, og samplingsverdiene ved inngangen E forandrer seg likeledes med denne taktpuls. Det tilsvarende utførelseseksempel er vist på fig.
2. I dette eksempel er også subtraksjonsleddene SU1 og SU2 erstattet med henholdsvis et annet addisjonsledd AD2 og et tredje addisjonsledd AD3. Disse addisjonsledd får til enhver
tid tilført toerkomplementet av de opprinnelige tallverdier
- symbolisert ved en negativ prediksjonsfaktor "-a" - for første og tredje multiplikasjonsledd M1, M3.
Fig. 3 anskueliggjør hvorledes multiplikasjonsleddene
kan realiseres ved en spesiell ledningsføring. I dette eksempel skal der multipliseres med faktoren5. Annet multiplikasjonsledd M2 blir realisert ved at alle bits på fortegnsbiten VZB nær blir forskjøvet et binærsiffer og der som høyestverdig bit etter fortegnsbiten VZB innsettes et binært "0". Denne prosess gjentar seg påny ved annet multiplikasjonsledd M3.
På samme måte kan man gå frem ved anvendelse av toerkomple-menter, dog slik at den høyestverdige bit etter fortegnsbiten blir supplert med et binært "1". Betegnelsene på ledningene henviser til de tilsluttede byggeelementer.
Claims (10)
1. DPCM-koder med redusert intern regnehastighet, omfattende subtraksjonsledd, addisjonsledd, lagre og en kvantiseringsinnretning, karakterisert ved
at der foran kvantiseringsinnretningen (QE) er innkoblet et annet subtraksjonsledd (SU2) og der foran dette igjen er innkoblet et første subtraksjonsledd (SU1) som de digitaliserte samplingsverdier (s^ ) tilføres,
at kvantiseringsinnretningens (QE) utgang (A), hvor de kvantiserte DPCM-verdier (As. ) avgis,' via et første multiplikasjonsledd (M1) er forbundet med subtraksjonsinngangen til annet subtraksjonsledd (SU2),
at utgangen (A) dessuten er forbundet med første inngang til et addisjonsledd (AD) hvis utgang via et annet multiplikasjonsledd (M2) og et lager (R3) er ført tilbake til annen inngang til addisjonsleddet (AD),
at annet multiplikasjonsledds (M2) utgang via et tredje multiplikasjonsledd (M3) er tilsluttet subtraksjonsinngangen til første subtraksjonsledd (SU1),
og at der på alle multiplikasjonsleddene (M1-M3) opptrer
en konstant prediksjonsfaktor a = -— (n = 0,1,2,3,...) som
2n
multiplikator.
2. DPCM-koder som angitt i krav 1, karakterisert ved at et første lager (R1) er anordnet mellom første subtraksjonsledd (SU1) og annet subtraksjonsledd (SU2).
3. DPCM-koder som angitt i krav 1, karakterisert ved at et tredje lager (R3) er anordnet mellom addisjons-leddets (AD) utgang og inngangen til tredje multiplikasjonsledd (M3) .
4. DPCM-koder som angitt i krav 1, karakterisert ved at kvantiseringsinnretningen (QE) inneholder et kvanti-seringsledds (Q) og et lagers (R2) regnekobling eller omvendt.
5. DPCM-koder som angitt i krav 1, karakterisert ved at tredje lager (R3) er innkoblet foran annen inngang til addisjonsleddet (AD).
6. DPCM-koder som angitt i krav 1, karakterisert ved at der som lagre (R1-R3) er anordnet taktstyrte registre.
7. DPCM-koder som angitt i krav 1, karakterisert ved at der er anordnet taktstyrte addisjonsledd (AD) og subtraksjonsledd (SU).
8. DPCM-koder som angitt i krav 1, karakterisert ved at der som subtraksjonsledd (SUI, SU2) er anordnet ytterligere addisjonsledd (AD2, AD3) som får de regneverdier som skal subtraheres, tilført som toerkomplement.
9. DPCM-koder som angitt i krav 1, karakterisert ved at multiplikasjonsleddene (M1-M3) er realisert ved en passende ledningsføring.
10. DPCM-koder som angitt i krav 2, 3 og 6, karakterisert ved at der på første lager (R1) og på annet lager (R2) opptrer samme taktpuls (TQ ) og på tredje lager (R3) en i forhold til denne ca. 180° faseforskjøvet taktpuls (T2) .
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3433840 | 1984-09-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| NO853536L true NO853536L (no) | 1986-03-17 |
Family
ID=6245441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| NO853536A NO853536L (no) | 1984-09-14 | 1985-09-10 | Dpcm-koder med redusert intern regnehastighet. |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4658239A (no) |
| EP (1) | EP0176821B1 (no) |
| JP (1) | JPS61251329A (no) |
| AT (1) | ATE49834T1 (no) |
| AU (1) | AU558449B2 (no) |
| BR (1) | BR8504424A (no) |
| DE (1) | DE3575645D1 (no) |
| NO (1) | NO853536L (no) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE48354T1 (de) * | 1985-09-23 | 1989-12-15 | Siemens Ag | Codierer fuer mehrdimensionale differenz-pulscode- modulation mit hoher arbeitsgeschwindigkeit. |
| US4866510A (en) * | 1988-09-30 | 1989-09-12 | American Telephone And Telegraph Company | Digital video encoder |
| JPH07109991B2 (ja) * | 1989-06-05 | 1995-11-22 | 日本ビクター株式会社 | ノイズシェーピング型再量子化回路 |
| JP3224926B2 (ja) * | 1993-12-28 | 2001-11-05 | 沖電気工業株式会社 | 量子化・逆量子化回路 |
| US20070191571A1 (en) * | 2006-02-14 | 2007-08-16 | Sink Chester W | Resol beads, methods of making them, and methods of using them |
| CN108233243B (zh) | 2016-12-14 | 2020-06-30 | 施耐德电器工业公司 | 气体绝缘开关柜 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2260264C3 (de) * | 1972-12-08 | 1975-06-05 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren und Anordnung zur Schätzwertbildung in einem Codierer für Differenz-Pulscodemodulation |
| US4470146A (en) * | 1982-04-30 | 1984-09-04 | Communications Satellite Corporation | Adaptive quantizer with instantaneous error robustness |
| DE3232516A1 (de) * | 1982-09-01 | 1984-03-01 | Siemens AG, 1000 Berlin und 8000 München | Schneller dpcm-kodierer |
| DE3239841A1 (de) * | 1982-10-27 | 1984-05-03 | Siemens AG, 1000 Berlin und 8000 München | Schneller dpcm-codierer |
-
1985
- 1985-08-19 US US06/766,503 patent/US4658239A/en not_active Expired - Fee Related
- 1985-09-10 EP EP85111425A patent/EP0176821B1/de not_active Expired - Lifetime
- 1985-09-10 NO NO853536A patent/NO853536L/no unknown
- 1985-09-10 AT AT85111425T patent/ATE49834T1/de not_active IP Right Cessation
- 1985-09-10 DE DE8585111425T patent/DE3575645D1/de not_active Expired - Lifetime
- 1985-09-11 JP JP60199661A patent/JPS61251329A/ja active Pending
- 1985-09-13 AU AU47435/85A patent/AU558449B2/en not_active Ceased
- 1985-09-13 BR BR8504424A patent/BR8504424A/pt unknown
Also Published As
| Publication number | Publication date |
|---|---|
| AU558449B2 (en) | 1987-01-29 |
| JPS61251329A (ja) | 1986-11-08 |
| BR8504424A (pt) | 1986-07-15 |
| AU4743585A (en) | 1986-03-20 |
| US4658239A (en) | 1987-04-14 |
| EP0176821A1 (de) | 1986-04-09 |
| EP0176821B1 (de) | 1990-01-24 |
| DE3575645D1 (de) | 1990-03-01 |
| ATE49834T1 (de) | 1990-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4706299A (en) | Frequency encoded logic devices | |
| NO853536L (no) | Dpcm-koder med redusert intern regnehastighet. | |
| NO833096L (no) | Rask dpcm-koder. | |
| US4638449A (en) | Multiplier architecture | |
| US4791599A (en) | Auto-correlation arrangement | |
| US5826098A (en) | Data processing system which converts received data packet into extended packet with prescribed field for accumulation process | |
| US5031137A (en) | Two input bit-serial multiplier | |
| SU1511865A2 (ru) | Устройство дл передачи двоичного кода | |
| KR940007722A (ko) | 고속 마이크로프로세서 브랜치 결정 회로 | |
| SU1575175A1 (ru) | Конвейерный умножитель | |
| SU1718215A1 (ru) | Устройство дл выполнени векторно-скал рных операций над действительными числами | |
| SU1605935A3 (ru) | Способ перекодировани @ -разр дных кодовых слов и устройство дл его осуществлени | |
| SU1432512A1 (ru) | Конвейерное вычислительное устройство | |
| US5400272A (en) | Diagonal propagation digital multiplier | |
| SU1211757A2 (ru) | Устройство дл суммировани @ -разр дных последовательно поступающих чисел | |
| JP2000091951A (ja) | デジタルマッチドフィルタ、受信機、及び通信システム | |
| SU1464170A1 (ru) | Конвейерный цифровой умножитель | |
| SU913367A1 (ru) | Устройство для сравнения двоичных чисел 1 | |
| KR100266182B1 (ko) | 풀 써치 벡터 양자화 방법 및 이를 수행하는데 적합한 회로 | |
| SU813446A1 (ru) | Устройство дл решени систем ли-НЕйНыХ уРАВНЕНий | |
| SU1107134A2 (ru) | Устройство дл ортогонального преобразовани цифровых сигналов по Уолшу-Адамару | |
| SU1161954A1 (ru) | УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ЛИНЕЙНОЙ СВЕРТКИ ДВУХ ДИСКРЕТНЫХ ПОСЛЕДОВАТЕГЙэНОСТЕЙ ДЛИНОЙ | |
| SU1649679A1 (ru) | Устройство дл кодировани по векторному методу | |
| SU1038938A1 (ru) | Устройство дл логарифмировани двоичных чисел | |
| SU1130874A1 (ru) | Коррел тор |