NO854054L - Fremgangsm¨te til ¨ omforme kodeord av forskjellig lengde til dataord av samme bredde. - Google Patents

Description

Oppfinnelsen angår en anordning som angitt i innledningen til patentkrav 1.

Ved overføring av DPCM-kodede fargebildekomponenter anvendes ofte en koding som har variabel ordlengde og gir en uregelmessig datastrøm. For gjennomførelse av en feilsikring og enkel videre behandling og for overføring er det nødvendig å frembringe en kontinuerlig strøm av dataord av konstant bredde.

Oppfinnelsens oppgave er å gi anvisning på en anordning til å omforme kodeord av forskjellig lengde til like lange dataord.

Med utgangspunkt i det innledningsvis antydede stadium

av teknikken blir denne oppgave løst med de karakteristiske trekk ifølge patentkrav 1.

Ved denne kobling er det gunstig at den maksimale behan-dlingshastighet, altså arbeidstaktfrekvensen, tilsvarer kode-ordfrekvensen. Har lagringsregisteret et antall lagerplasser svarende til minste felles multiplum av de forskjellige ord-lengder av kodeordene og dataordet, blir den koblingsmessige utrustning for multiplekserne og for styringen av inn-skrivnings- og utlesningsoperasjonene betraktelig forenklet. Ved omformningen av kodeordene til dataord som har flere ganger det nødvendige definitive ordbredde, blir behandlingshastigheten igjen nedsatt. Dette er særlig av betydning ved koding av fjernsynssignaler.

Et utførelseseksempel på oppfinnelsen vil bli belyst nærmere under henvisning til tegningen. Fig. 1 viser et prinsippkoblingsskjerna over anordningen ifølge oppfinnelsen. Fig. 2 viser et tilhørende utførelseseksempel, og fig. 3 viser et prinsippkoblingsskjerna for styringen.

Koblingen slik den er vist i prinsippet på fig. 1, inneholder en seriekobling av et første register RI, en demultiplekser DMUX, et lagringsregister R2, en dataord-multipleksinnretning MUX og et FIRST IN/FIRST OUT-lager (FIFO) ME. Ved de to innganger El og E2 til første register ligger kodeordenes preambel P og deres informasjonsdel I. De tilsvarende utganger er betegnet med Al, A2. I dette utførelseseksempel er det an- tatt at der finnes kodeord CW av to forskjellige lengder. De kortere kodeord har bare informasjonsdelen I med en lengde av tre bits, mens de lengre kodeord i tillegg har preambelen P, likeledes med tre bits. Preambelens bitkombinasjon finnes ikke i informasjonsdelen. Demultiplekseren DMUX har to innganger med tre bits hver og likeledes to tilsvarende utganger som på vilkårlig måte kan tilkobles parallellinngangene EP

- her fire innganger EP1 til EP4 hver av tre bits bredde -

til lagringsregisteret R2. Dessuten har lagringsregisteret R2 parallellutganger AP - her tre utganger API til AP3 hver med en bredde av fire bits, hvorav til enhver tid en utgang via en multiplekser MUX er tilkoblet datainngangen E7 til FIFO-lageret ME. Ved FIFO-lagerets utgang A avgis dataord DW av fire bits bredde. Til å styre demultiplekseren DMUX, dataord-multipleksinnretningen MUX og FIFO-lageret ME er der anordnet to styreenheter STI og ST2. Første styreenhet STI får via en inngang E3 tilført en lengdemodus LM som angir lengden av de opptredende kodeord CW. Tre styreutganger A4, A5, A6 griper inn i demultiplekseren DMUX, multipleksinnretningen MUX og FIFO-lageret ME via dennes skrivetakt-inngang E8.

Begge styreenhetene blir startet med en linjepuls ZI

som opptrer ved en inngang E4. Første styreenhet STI styrer i avhengighet av lengdemodusen LM via sin utgang A4 demultiplekseren DMUX, via sin utgang A4 dataord-multipleksinnretningen MUX og via utgang A6 innskrivningstakten T^Nfor FIFO-lageret. Linjepulsen ZI kommer via en forsinkelseskobling V til inngangen E5 til den annen ST2, som via sin utgang A7 leverer en konstant utlesningstakt TQUTtil FIFO-lagerets lesetaktinn-gang E9 og ved sin utgang A8 avgir ytterligere takter og pulser MS for multipleksdannelse med andre signalkomponenter ved over-føringen av fargesignaler samt de nødvendige billedpulser.

Et kodeord som har seks bits lengde og opptrer ved utgangene Al og A2 fra første register RI, blir som vist på fig. 1, f.eks. via annen og tredje innganger EP2, EP3 skrevet inn i lagringsregisteret R2. Neste kodeord som opptrer ved utgangen A2 fra første register RI, skal bare oppvise tre bits; dette blir via fjerde inngang EP4 innskrevet i leselageret R2. Derpå blir neste ord innskrevet via første inngang EP1 til lagrings registeret, osv. Tallet ved forbindelsene mellom komponenter angir bredden av de respektive forbindelsesbusser.

Første styreenhet STI inneholder en telleinnretning som angir om minst fire bits ble innskrevet i lagringsregisteret R2. Er det tilfellet, blir et dataord av fire bits bredde via dataordmultipleks-innretningen MUX utlest fra lagringsregisteret R2 og innskrevet i FIFO-lageret ME. Så blir de neste fire bits utlest fra lagringsregisteret R2 som nytt dataord. Lagringsregisteret R2 må som minimumslengde ha minste felles multiplum av de forskjellige kodeordlengder og ordbredden av de utleste dataord, i dette tilfelle altså 12 bits.

Etter hver linjepuls blir først et bestemt antall dataord DW innskrevet i FIFO-lageret ME før første dataord av denne linje blir utlest. Dermed er der til stadighet sørget for en kontinuerlig datastrøm ved utgangen A fra FIFO-lageret ME, selv ved hyppig opptredende kodeord av liten lengde. Via første styreenhet blir det dessuten sikret at der innen hver fjern-synslinje blir innskrevet et konstant antall dataord ved inn-lesning av tomkombinasjoner i FIFO-lageret. Ved hjelp av den kodeinnretning som sitter foran den beskrevne anordning, er det allerede sikret at kodeord av stor lengde ikke kan fore- , komme for ofte og forårsake overfylling av FIFO-lageret ME.

Fig 2 viser en realisert koblingsanordning for demultiplekseren DMUX, lagringsregisteret R2 og dataord-multipleksinnretningen MUX. Demultiplekseren DMUX blir realisert med åtte multipleksere Ml til M8 som hver svarende til ordlengden a = 3 i preambelen P og av informasjonsdelen I har to ganger tre innganger og tre utganger. Multiplekserne Ml til M8 (74

LS 399 fra firma Texas Instruments) inneholder lagertrinn som danner lagringsregisteret R2. Slike innganger til komponentene som ikke behøves, blir forbundet med gods, mens de utganger som ikke behøves, forblir frie. Ved denne realisering oppviser lagringsregisteret 24 lagerplasser. Det har den fordel at dataord av åtte bits bredde blir utlest og skrevet inn i FIFO-lageret ME. Dataord-multipleksinnretningen MUX inneholder fire multiplekserkomponenter Mil tilM14 (74 LS 153 fra firma Texas Instruments) hver med to dataord-multipleksere Mill,M112...M142 med fire innganger (hvorav tre behøves) og en utgang. Alle utganger fra multiplekserkomponentene Mil til M14 danner en åtte bits bred databuss som via et sjette register er forbundet med datainngangen E7 til FIFO-lageret ME (TDC 1030 fra firma TRW, LSI Products Division, La Jolla, Ca. 92038) hvis utgang

er tilkoblet inngangene til en annen multiplekser M10 med to ganger fire innganger og fire utgangsledninger.

I hver av multiplekserne Ml til M8 blir der til enhver tid innlest tre bits av et kodeord (preambel P eller informasjonsdel I). Styringen av innskrivningsoperasjonen skjer via de tilhørende selektinnganger Sl til S8 og taktinnganger CLl til CL8. De åtte første utganger fra de tre første multipleksere Ml til M3, som danner lagringsregistre, er forbundet med første inngang EMI til hver sin av de åtte dataordmultiplek-sere (Mill til M142) hos de fire multiplekserkomponenter Mil til M14. Det første åtte bits brede dataord blir utlest fra registrene hos multiplekserne Ml til M3, idet der via de sammenkoblede selektinnganger SE til dataordmultiplekserne Mil til M142 bevirkes gjennomkobling av dataordmultipleksernes respektive første inngang Ml til utgangen. På samme måte utleses de følgende to ytterligere dataord som er lagret i registrene hos multiplekserne M3 til M8, idet der blir gjennomkoblet alle de respektive andre, resp. alle de respektive andre resp. tredje, innganger EM2 resp. EM3 ved dataordmultiplekserne hos multiplekskomponentene Mil til M14 til utgangene. Etter en mellomlagring i sjette register R6 skjer innskrivning av data-ordene i FIFO-lageret ME. Fra dette blir der igjen utlest åtte bits brede dataord som ved hjelp av den ytterligere multiplekser M10 - styrt via dennes selektinngang S - blir omformet til fire bits brede dataord.

Anvendelsen av dataord av åtte bits bredde har den fordel at behandlingshastigheten blir tilsvarende nedsatt. I samsvar med dette har de arbeidstakter T^^2, TIN og TQUTsom til-føres sjette register og FIFO-lageret, en frekvens lik den halve frekvens av arbeidstakten T hvormed der utsendes dataord av fire bits bredde.

Utførelsen av første og annen styreenhet STI, ST2 byr ikke på vanskeligheter for fagfolk. Dog må der til stadighet tas hensyn til den arbeidshastighet som behøves ved kodingen av fjernsynssignaler eller andre billedsignaler. Første styreenhet STI kan i henhold til fig. 3 utføres som leselager-styreenhet. Der finnes tre leselagre (EPROM, PROM, ROM) ROMI til R0M3 (komponent 74 S 288 firma Texas Instr.) hvis adresseinnganger er forbundet med utgangen fra et adresseregister AR

og med inngangen E3 for lengdemodusen LM. Kodeordene blir mel-lomlagret i et register RI, så de blir forsinket i forhold til lengdemodusen LM. Utgangene fra første leselager ROMI er via et tredje register R3 og et etterkoblet register R13 ført til taktinngangene CL1 til CL8 til multiplekserne Ml til M8. Tredje register R3 får tilført en ved inngangen E10 opptredende arbeidstakt T^og det etterfølgende register R13 den inverterte arbeidstakt T^. Utgangene fra annet leselager R0M2 er via et fjerde register R4 ført til selektinngangene Sl til S8 til multiplekserne Ml til M8. En utgang fra tredje leselager R0M3 er via et femte register R5 forbundet med de sammenkoblede selektinnganger SE til multiplekserkoblingene Mil til M14. Dessuten inneholder tredje leselager R0M3 et addisjonsledd

AD. De tilhørende datautganger A10 er forbundet med inngangen til adresseregisteret AR, som også arbeidstakten T tilføres. Den inverterte arbeidstakt TA blir frembragt med et inversjons-ledd IN. Utgangen A9 fra en binærteller Cl er forbundet med inngangen til en OG-port UN. En ytterligere inngang til OG-porten UN er tilkoblet femte register R5. Dessuten får OG-porten arbeidstakten T^tilført. Utgangen fra OG-porten UN leverer innskrivningstakten TIN for FIFO-lageret ME og er dessuten forbundet med taktinngangen til binærtelleren Cl. Tilbakestil-lingsinngangene RE til binærtelleren Cl og adresseregisteret AR er forbundet med inngangen E4.

Ved begynnelsen av en ny fjernsynlinje blir adresseregisteret AR og binærtelleren Bl satt i en definert utgangs-stilling. I et annet leselager R0M2 og fjerde register R4 skjer der først i avhengighet av lengdemodusen LM påstyring av selektinngangene til første multiplekser Ml og annen multiplekser M2. Et kodeord omfattende tre bits blir innført for lagring

i første multiplekser Ml. Et kodeord omfattende seks bits blir

innført for lagring i første multiplekser Ml og annen multiplekser M2 under styring fra taktpulsene CL1 og CL2 som frem-bringes via tredje register R3 og det etterkoblede register R13.

Ved hjelp av den adresse som opptrer på tredje leselager R0M3, blir der ved dettes datautgang A10 gitt ut en ny adresse som avhenger av det innleste kodeords bredde, altså lengdemodusen LM, for innskrivning i adresseregisteret AR. Ved hjelp av denne adresse utvelges via leselagrene ROMI, R0M2 den neste multiplekser, f.eks. M3, som et kodeord av tre bits bredde blir innskrevet i. Da der nå kan innleses ni bits i registrene hos multiplekserne Ml tilM3, kan der derpå fra tredje leselager R0M3 via femte register R5 ved utgangen A5 til dataordmultiplekserne avgis et seleksjonssignal som gjennomkobler den respektive første inngang til multiplekserne hos multiplekserkomponentene Mil til M14 og overtar de første åtte bits fra lagringsregisteret i sjette register R6. De følgende kodeord blir innskrevet i de neste multipleksere M4 til M8 og hvert - snarest mulig - utlest fra multiplekserkomponentene Mil til M14 ved påstyring av selektinngangene SE og innskrevet i FIFO-lageret ME. Derpå begynner innskrivningen med den første multiplekser Ml fra nytt av.

Mens det ved riktig dimensjonering av FIFO-lageret ME forhindres overfylling ved at antallet av seks bits kodeord blir begrenset ved hjelp av den forankoblede koder, blir det ved hjelp av binærtelleren Cl sørget for at der i hver fjernsynlinje ved supplering med tomkombinasjoner blir innskrevet samme antall fire bits dataord i FIFO-lageret. Er dette for-håndsbestemte antall nådd, blir innskrivningspulsene T^Nsper-ret via utgangen A9 fra binærtelleren Cl og via OG-porten UN. Da der på mottagningssiden skjer rekonstruksjon av de opprinne-lige kodeord, som har et konstant antall for hver fjernsynlinje, kan der anvendes vilkårlige tomkombinasjoner til å fylle opp FIFO-lageret ME.

Som allerede nevnt begynner utlesningen av fjernsynlinjen forsinket. I samsvar med dette må også billedpulsene sendes ut forsinket og utlesningsprosessen fra FIFO-lageret likeledes skje forsinket etter begynnelsen av første innlesningsprosess, f.eks. etter hvert billedskift. Dette oppnås med forsinkelses-leddet V, som sitter foran annen styreenhet ST2. Etter start av utlesningsoperasjonen fra FIFO-lageret blir utlesningstakten TOUTtil sta^ighet avgitt av styreenheten ST2 . Oppfyllingen

av fjernsynlinjen med tomkombinasjoner er nødvendig fordi inn-og utlesningsoperasjoner ved på hinannen følgende fjernsyn-linjer overlapper hverandre.

Da annen styrenhet ST2 i det vesentlige inneholder inn-retninger som er uvesentlige for den foreliggende oppfinnelse og tjener til å danne multiplekssignalene MS og til å forsinke billedpulsene, er det ikke nødvendig å gå nærmere inn på dem i den foreliggende sammenheng.

Claims (10)

1. Anordning til omformning av kodeord (CW) av forskjellige lengder til dataord (DW) av samme bredde, karakterisert ved at der er anordnet en demultiplekser (DMUX) som får kodeordene (CW) tilført i parallell form, at demultiplekserens (DMUX) utganger er forbundet med parallellinnganger (EP) til et lagringsregister (R2), at parallellutgangene (AP) fra lagringsregisteret (R2) via en dataord-multipleksinnretning (MUX) er tilsluttet datainnganger (E7) til et lager (ME), og at der er anordnet styreenheter (STI, ST2) for demultiplekseren (DMUX) og dataord-multipleksinnretningen (MUX) og for lageret (ME).

2. Anordning som angitt i krav 1, karakterisert ved at der som lager (ME) er anordnet et FIRST IN/FIRST OUT-lager.

3. Anordning som angitt i krav 1, karakterisert ved at kodeordene (CW) oppviser et heltallig multiplum (1,2,3....) av antall "a" (3) bits av korteste kodeord, og at antall lagertrinn hos lagringsregisteret (R2) til svarer antallet "a" av bits i korteste kodeord (CW) multipli-sert med antall bits i et dataord (DW) eller et heltallig multiplum herav.

4. Anordning som angitt i krav 3, karakterisert ved at kodeordene (CW) har to forskjellige lengder, at det korte kodeord bare oppviser en informasjonsdel (I) med lengden av "a" (3) bits, og at det lengre kodeord (CW) likeledes oppviser en informasjonsdel (I) og i tillegg en preambel (P) med en lengde av "a" bits.

5. Anordning som angitt i krav 4, karakterisert ved at der som demultiplekser (DMUX) er anordnet flere multipleksere (Ml til M8) hvor en og en datainngang til en multiplekser (Ml) er parallelkoblet med de tilsvarende datainnganger til de øvrige multipleksere (M2 til M8), at hver multipleksers (Ml til M8) datainnganger får til-ført dens eventuelt forhåndenværende preambel (P) og dens alter-nativt gjennomkoblbare datainnganger får tilført kodeordets (CW) informasjonsdel (I), og at multipleksernes (Ml til M8) selektinnganger (Sl til S8) kan påstyres separat.

6. Anordning som angitt i krav 5, karakterisert ved at multiplekserne (Ml til M8) inneholder taktstyrte lagertrinn som danner lagringsregisteret (R2).

7. Anordning som angitt i krav 5, karakterisert ved at dataord-multipleksinnretningen (MUX) inneholder dataord-multipleksere (Mill til M142), hver med "a" (3) innganger hvorav til enhver tid likt prioriterte innganger (EMI) er forbundet med på hinannen føl-gende utganger fra lagringsregisteret (R2), og at alle likt prioriterte selektinnganger (SE) til dataordmultiplekserne er parallellkoblet.

8. Anordning som angitt i krav 4, karakterisert ved at der benyttes kodeord (CW) med tre eller seks bits bredde, at et dataord (DW) omfatter 4 bits og lagringsregisteret (R2) 24 lagringstrinn, og at der er anordnet 8 dataord-multipleksere (Mill til M142) til samtidig utlesning av to og to dataord (DW) .

9. Anordning som angitt i krav 3, karakterisert ved at første styreenhet (STI) inneholder et adresseregister (AR) , at adresseregisterets (AR) utganger er forbundet med adresseinnganger til leselagre (ROMI til R0M3), at leselagrenes (ROMI til R0M3) utganger via registre (R4,R5,R3,R13) er forbundet med selektinngangene (S,SE) til multiplekserne (Ml til M8) hos dataord-multiplekserne (Mill til M142) og med taktinnganger (CL) til lagringsregisteret (R2) , at en ytterligere utgang fra et av leselagrene (R0M3) er ført til inngangen til en OG-port (UN) for styring av lagerets (ME) skrivepuls, og at adresseregisterets (AR) utganger via et addisjonsledd (AR) som også får lengdemodusen (LM) tilført, er tilbake-koblet til adresseregisterets (AR) adresseinnganger.

10. Anordning som angitt i krav 9, karakterisert ved at addisjonsleddet (AD) inneholdes i et leselager (ROM3) som avgir som nytt dataord en adresse som er dannet svarende til den tilførte adresse og den tilførte lengdemodus (LM).