PL104655B1

PL104655B1 - MAIN THYRISTOR CONTROL SYSTEM ESPECIALLY IN INDEPENDENT INVERTERS WITH CENTRAL COMMUTATION

Info

Publication number: PL104655B1
Application number: PL19252876A
Authority: PL
Inventors: Jerzy Charzewski
Original assignee: Os Bad Rozwojowy Maszyn I Urza
Priority date: 1976-09-20
Filing date: 1976-09-20
Publication date: 1979-08-31
Also published as: PL192528A1

Description

Przedmiotem wynalazku jest uklad sterowania tyrystorami glównymi, zwlaszcza w trójfazowych falowni¬ kach niezaleznych z komutacja centralna.The subject of the invention is a control system for main thyristors, especially in three-phase inverter independent hands with central commutation.

Znane sa uklady sterowania tyrystorami glównymi w falownikach niezaleznych, w których taktowany przez przetwornik napiecie-czestotliwosc trójfazowy rozdzielacz impulsów zaplonowych, skladajacy sie z szesciu przerzutników typu D oraz szesciu generatorów pojedynczych impuslów zalacza przez bramkowe multi- wibratory astabilne zawory glówne.There are known control systems for main thyristors in independent inverters, in which they are clocked by a voltage-frequency converter, a three-phase ignition pulse splitter, consisting of with six D-type flip-flops and six single impulse generators are switched on by the gate multi- vibrators astable main valves.

Sygnaly wyjsciowe z generatorów pojedynczych impulsów zalaczaja odpowiednio tyrystory komutacyjne. Aby wykluczyc mozliwosc koincydencji impulsów zaplonowych tyrystorów glównych i komutacyjnych, zmiana sta¬ nu odpowiedniego przerzutnika moze nastapic tylko, gdy wzbudzony generator pojedynczego impulsu po wysla¬ niu sygnalu do ukladu gaszacego przejdzie do stanu „O".The output signals from the single pulse generators switch respectively the commutation thyristors. To exclude the possibility of coincidence of ignition pulses of the main and commutation thyristors, change of the constant The corresponding trigger can only be triggered when the single pulse generator is excited after sending the signal to the extinguishing system will go to the state "O".

Znane sa równiez uklady sterowania tyrystorami glównymi falowników, w których matryca rozdzielajaca impulsy jest^zbudowana w ukladzie licznika pierscieniowego i sklada sie z trzech przerzutników statycznych.There are also known control systems for the main thyristors of inverters in which a separating matrix pulses is built in a ring counter circuit and consists of three static flip-flops.

Wyjscia Q i Q kazdego przerzutnika sa polaczone przez uklad bramek logicznych ze sterownikami, w których pojedyncze impulsy zostaja przetworzone na paczki impulsów zaplonowych. Uklady te skladajace sie z ele¬ mentów dyskretnych, hybrydowych lub scalonych sa zbyt rozbudowane, maja duze gabaryty, wymagaja duzych pradów zasilajacych co uniemozliwia ich stosowanie w zminiaturyzowanych ukladach falowników malej mocy.The Q and Q outputs of each flip-flop are connected by a system of logic gates to controllers in which individual pulses are converted into ignition pulse packets. These systems, consisting of elves discrete, hybrid or integrated ments are too complex, have large dimensions, require large supply currents, which prevents their use in miniaturized systems of low-power inverters.

Ponadto w przypadku stosowanych przerzutników typu D sa one wrazliwe na zaklócenia.Moreover, in the case of the D flip-flops used, they are sensitive to interference.

Uklad wedlug wynalazku jest pozbawiony powyzszych wad. Cel ten zostal osiagniety przez opracowanie ukladu sterowania tyrystorami glównymi zwlaszcza w falownikach z komutacja centralna, który stanowi uklad przetwornika napiecie - czestotliwosc wraz z rozdzielaczem impulsów oraz ukladem samoczynnego zerowania, który przez bramki logiczne steruje rozdzielaczem impulsów oraz bramkami logicznymi, który to uklad sterowa¬ nia charakteryzuje sie tym, ze wyjscie ukladu samoczynnego zerowania przez wzmacniacz inwersyjny i wyjscie z rozdzielacza impulsów sa polaczone do wejscia bramki logicznej realizujacej funkcje ab, z której sygnal jest2 104655 podany do wejscia taktujacego rozdzielacza impulsów oraz jednoczesnie sa polaczone do wejscia bramki logicznej realizujacej funkcje ab, z której sygnal jest podany do wejsc bramek logicznych.The system according to the invention is free from the above drawbacks. This goal was achieved by the study main thyristor control system, especially in centrally commutated inverters, which is a transducer voltage - frequency with a pulse splitter and an automatic reset system, which, through the logic gates, controls the pulse splitter and the logic gates, which control system is characterized by the fact that the output of the automatic reset circuit through the inversion amplifier and the output from the impulse splitter are connected to the input of the logic gate performing the function ab, from which the signal is 2 104655 fed to the input of the clocking pulse splitter and simultaneously connected to the input of the logic gate performing the ab function, from which the signal is applied to the inputs of logic gates.

W ukladzie wedlug wynalazku, w którym uzyte zostaly cyfrowe elementy scalone, uzyskano uklad stero¬ wania posiadajacy male wymiary, mala ilosc uzytych elementów scalonych. Uklad jest nie czuly na zaklócenia, pobiera male prady zasilajace, a równoczesnie umozliwia wyzwalanie odpowiednich tyrystorów glównych cia¬ giem impulsów zapalajacych (system multiplus) blokowanych w momentach komutacji oraz zerowanie prze- rzutnikówi bramkowanie impulsów taktujacych licznik pierscieniowy w chwili zalaczania ukladu.In the system according to the invention, in which digital integrated elements were used, a control system was obtained which has small dimensions, a small number of integrated elements used. The system is insensitive to interference, consumes small supply currents, and at the same time enables the release of appropriate thyristors of the main body ignition pulses (multiplus system) blocked in the moments of commutation and reset by projectors and gating of pulses that clock the ring counter at the moment of switching the system on.

Przedmiot wynalazku jest przedstawiony w przykladzie wykonania na rysunku obrazujacym uklad stero¬ wania tyrystorami glównymi zwlaszcza w falownikach z komutacja centralna w schemacie blokowym.The subject of the invention is presented in an exemplary embodiment in the drawing showing the control system with main thyristors especially in centrally commutated inverters in the block diagram.

Jak uwidoczniono na rysunku impulsy a z rozdzielacza impulsów RH sterowanego przez przetwornik na- piecie-czestotliwosc UF sa podawane do bramki logicznej BL8 i bramki BL7. Do wejsc bramek logicznych BL8 i BL7 sa podawane równiez impulsy b przez wzmacniacz inwersyjny Wl z ukladu samoczynnego zerowania UZ w momencie zalaczania zasilania urzadzenia. Sygnaly wyjsciowe z bramki iloczynu BL7 spelniajace funkcje logiczna a.b sa przesylane do rozdzielacza impulsów RI2 umozliwiajac jego sterowanie dopiero po wyzerowaniu przerzutników w chwili zalaczania zasilania ukladu. Impulsy wychodzace z bramki BL8 spelniajace funkcje logiczna a.b sa podawane do bramek logicznych BL1, BL2, BL3, BL4, BL5, BL6 uniemozliwiajac sterowanie tyrystorów glównych falownika w momencie zalaczania zasilania ukladu i w momentach komutacji tych zawo¬ rów.As shown in the figure, the pulses a from the RH pulse splitter controlled by the the five-frequency UF is fed to the logic gate BL8 and gate BL7. To the inputs of the logic gates BL8 and BL7 are also given pulses b by the inversion amplifier Wl from the automatic reset UZ when the device is powered on. Output signals from the product gate BL7 fulfilling functions logic a.b are sent to the pulse splitter RI2, making it possible to control it only after zeroing flip-flops at the moment of switching on the power to the system. Pulses coming from the gate BL8 fulfilling functions logic a.b are fed to the logic gates BL1, BL2, BL3, BL4, BL5, BL6 preventing the control the main thyristors of the inverter at the time of switching on the power supply to the system and at the moments of commutation of these valves trench.

Claims

1. Claim 4 The main thyristor control system, especially in independent centrally commutated inverters, which is a voltage-frequency converter system with a pulse splitter and an automatic reset system, which controls the pulse splitter and six logic gates connected to six logic gates through two logic gates. main thyristors, characterized by the fact that the output (b) of the automatic reset circuit (UZ) through the inversion amplifier (W 1) and the output (a) from the impulse distributor (RIl) are connected to the input of the logic gate (BL7) performing the function ab, from which the signal is applied to the input of the clocking pulse splitter (RI2) and at the same time are connected to the input of the second logic gate (BL8) performing the ab function, from which the signal is applied to the inputs of the logic gates (BL1, BL2, BL3, BL4 , BL5, BL6) connected to the main thyristors. Wash. Poligre. UP PRL. Mintage 120 + 18 'Price PLN 45