PL106184B1 - Klasyfikator napiec - Google Patents

Description

Przedmiotem wynalazku jest klasyfikator napiec, klasyfikujacy przebieg napiecia pod wzgledem wielkosci amplitudy i czasu trwania przebiegu czestotliwosci.

Dotychczas nie sa znane elektryczne urzadzenia umozliwiajace równoczesna klasyfikacje przebiegu napiec pod wzgledem wielkosci amplitudy i czestotliwosci. W celu sklasyfikowania przebiegu napiecia pod wzgledem wielkosci amplitudy oraz czestotliwosci obrazujacego na przyklad drgania mechaniczne przewodów elektroenergetycznych stosowano urzadzenia skladajace sie z czujników pomiarowych indukcyjnych, które przetwarzaly mierzona wielkosc na sygnal elektryczny. Sygnal ten odpowiednio zmodulowany oraz wzmocniony, kierowany byl do szybkopiszacego rejestratora, gdzie zostal zapisany na tasmie papierowej.

Porównanie zapisanego sygnalu z odpowiednio przygotowanym wzorcem umozliwilo odczytanie wielkosci amplitudy jak równiez czestotliwosci drgan.

Badania prowadzone przy uzyciu tych urzadzen byly pracochlonne i nie umozliwialy prowadzenia ciaglej klasyfikacji przebiegów mierzonej wielkosci. Wyniki w postaci tasm papierowych stanowily materialy których opracowanie statystyczne bylo bardzo pracochlonne i uciazliwe.

Znane sa klasyfikatory cyfrowe opublikowane w „Cyfrowej technice pomiarowej" autora A. Sowinskiego, które wymagaja podania na wejscie cyfrowego sygnalu pomiarowego X w kodzie dwójkowodziesietnym 8-4-2-1, który porównywanyjest z szeregiem wartosci granicznych Yl do Yn. Wymaga fo zastosowania n ukladów porównujacych czyli komparatorów.

Celem wynalazku jest rozwiazanie klasyfikatora napiec klasyfikujacego jednoczesnie przebieg napiec pod wzgledem wielkosci amplitudy i czestotliwosci.

Klasyfikator napiec wedlug wynalazku posiada blok przetwarzania umozliwiajacy pomiar mierzonej wielkosci przy uzyciu odpowiedniego czujnika pomiarowego przetwarzajacego mierzona wielkosc na sygnal elektryczny oraz posiada szereg bloków polaczonych odpowiednio ze soba i sterowanych w sposób umozliwiajacy równoczesna klasyfikacje mierzonej wielkosci pod wzgledem wielkosci amplitudy i czestotliwosci.2 106 184 Itak blok dyskryminacji amplitudy, który tworza polaczone kolejno uklad porównujacy, przetwornik cyfrowo-analogowy oraz licznik pomocniczy amplitudy i uklad sterujacy, polaczony jest z jednej strony z blokiem przetwarzania sygnalu, a z drugiej strony z blokiem zliczania amplitudy. Blok zliczania amplitudy tworza uklady zliczania amplitudy, na które skladaja sie selektor bramkujacy, liczniki wstepne, wzmacniacze formujace oraz liczniki mechaniczne.

Blok dyskryminacji czestotliwosci, na którego budowe wchodza uklady porównania czestotliwosci, a wiec licznik zegarowy i licznik pomocniczy czestotliwosci, polaczony jest z jednej strony z blokiem dyskryminacji amplitudy, a, drugiej strony z blokiem zliczania czestotliwosci, na który skladaja sie uklady zliczania czestotliwosci to jest selektor bramkujacy czestotliwosci, liczniki wstepne, wzmacniacze formujace i liczniki mechaniczne.

Polaczenie bloku dyskryminacji czestotliwosci i bloku zliczania czestotliwosci oraz bloku zliczania amplitudy z ukladem sterowania usytuowanym w bloku dyskryminacji amplitudy, umozliwia równoczesna prace bloków do klasyfikacji amplitudy i klasyfikacji czestotliwosci.

W klasyfikatorze wedlug wynalazku przebieg napiecia zostaje równoczesnie sklasyfikowany pod wzgledem wielkosci amplitudy przez odpowiedni licznik mechaniczny klasyfikacji amplitudy umieszczony w bloku zliczania amplitudy oraz pod wzgledem czestotliwosci przez odpowiedni licznik mechaniczny umieszczony w bloku zliczania czestotliwosci. Niezbedne napiecie do zasilania ukladów elektronicznych klasyfikatora i liczników mechanicznych, wytwarzane sa w bloku zasilania klasyfikatora.

Zastosowanie klasyfikatora wedlug wynalazku eUminuje koniecznosc stosowania kosztownej aparatury rejestrujacej, a takze obslugi Lnakladu pracy zwiazanej z analiza i obróbka statystyczna zjawiska.

Przedmiot wynalazku uwidoczniony jest w przykladzie wykonania na rysunku, który przedstawia schemat blokowy klasyfikatora.

Klasyfikator napiecia sklada sie z pieciu bloków funkcjonalnych oraz z dodatkowego bloku przetwarzania sygnalu BPS umozliwiajacego pomiar mierzonej wielkosci przy uzyciu odpowiedniego przetwornika pomiarowego CP przetwarzajacego wielkosc mierzona na sygnal elektryczny U2. Sygnal ten zdemodulowany w demodulatorze sygnalu DS oraz wzmocniony we wzmacniaczu sygnalu WS stanowi sygnal wejsciowy do klasyfikatora w postaci napiecia zmiennego k.Ux.

W bloku dyskryminacji amplitudy BDA napiecie klasyfikowane k.Ux. w ukladzie porównania UP porównuje sie z napieciem porównania Uk w wyniku którego otrzymuje sie sygnal przekroczenia SD sterujacy ukladem sterowania US.

Gdy klasyfikowane napiecie k.Ux. > O w ukladzie sterowania US powstaje sygnal przekroczenia amplitudy SI zmieniajacy stan licznika pomocniczego LPA. Zmieniony stan licznika pomocniczego LPA jako sygnal S2 zmienia w przetworniku cyfrowo-analogowym PCA napiecie porównania Uk.

W przypadku, gdy napiecie k.UX zmienia znak, uklad sterujacy US wytwarza oprócz sygnalu przekroczenia amplitudy SI, sygnal wpisu SW, który w zaleznosci od stanu licznika pomocniczego LPA powoduje zapisanie wielkosci amplitudy napiecia k.Ux w bloku zliczania amplitudy BZA.

Wytworzony sygnal SW1A do SW5A w selektorze bramkujacym amplitudy SBA zapisuje w jednym z liczników wstepnych LWIA do LW5A wielkosc amplitudy, po czym nastepuje wytworzenie w ukladzie sterowania US sygnalu zerujacego SZ i przygotowanie ukladu do analizy nastepnego dodatniego przebiegu napiecia.

W przypadku, gdy którys z liczników wstepnych LWI do LW5 osiagnie wartosc liczbowa równa 32, powstaje odpowiedni sygnal formujacy SF1A do SF5A, który po wzmocnieniu w jednym z pieciu wzmacniaczy formujacych WF, sygnalem SM1A do SM5A zmienia stan licznika mechanicznego LM1 do LM5 o jeden.

Sygnal sterujacy SG, sygnal wpisu SW i sygnal zerujacy SZ wytworzone w bloku dyskryminacji amplitudy, stanowia sygnaly wejsciowe do bloku dyskryminacji czestotliwosci BDF. W chwili pojawienia sie sygnalu zerujacego SZ, rozpoczyna prace licznik zegarowy LZ generujacy w scisle okreslonych odstepach czasu ciag impulsów S3 zliczanych przez pomocniczy licznik czestotliwosci LPF.Licznik zegarowy LZ generuje i zapisuje w liczniku pomocniczym LFP sygnal S3 do chwili pojawienia sie kolejnego sygnalu zerujacego SZ lub jezeli stan licznika pomocniczego osiagnie stan bitów równy piec. Bezposrednio przed kazdym sygnalem zerujacym SZ, stan licznika pomocniczego czestotliwosci w postaci sygnalu S4 zostaje wpisany w bloku zliczania czestotliwosci BZF.

Wytworzony w selektorze bramkujacym czestotliwosci SBF jeden z sygnalów deszyfracji wartosci SW1F do SW5F zapisuje w odpowiednim liczniku wstepnym LW — wielkosc czestotliwosci a gdy którys z liczników wstepnych LWI do LW5 osi^nie wartosc bitowa równa liczbie 32 powstaje odpowiedni sygnal formujacy SF1F do SF5F, który po wzmocnieniu we wzmacniaczu formujacym WF1 do WF5 zmienia stan licznika mechanicznego LM1 do LM5 o jeden sygnalem zmiany czestotliwosci SM1F do SM5F.106 184 3 Poszczególne uklady elektroniczne oraz liczniki mechaniczne klasyfikatora napiec zasilane sa z oddzielnego bloku zasilania klasyfikatora BZK. " r 1 i -1 —%- S3f S#/fm SkSf ivt UJs L_ $ftf un SHtf 1 trt i£^77Tf^i|^

Claims (1)

1. Zastrzezenie patentowe Klasyfikator napiec majacy blok przetwarzania sygnalu umozliwiajacy pomiar mierzonej wielkosci przy uzyciu czujnika pomiarowego zamieniajacego mierzona wielkosc na sygnal elektryczny, a takze posiadajacy blok zasilania, znamienny tym, ze posiada blok dyskryminacji amplitudy (BDA), który tworza kolejno nastepujace po sobie uklady porównania amplitudy oraz uklad sterowania polaczony blokiem zliczania amplitudy (BZA), który tworza kolejno nastepujace po sobie uklady zliczania amplitudy oraz posiada blok dyskryminacji czestotliwosci (BDF), który tworza uklady porównania czestotliwosci, polaczony z blokiem zliczania czestotliwosci (BZF), który tworza uklady zliczania czestotliwosci przy czym przez polaczenie bloku dyskryminacji czestotliwosci (BDF), bloku zliczania czestotliwosci (BZF) i bloku zliczania amplitudy (BZA) z ukladem sterowania bloku dyskryminacji amplitudy (BDA) nastepuje równoczesne sklasyfikowanie mierzonej wielkosci zamienionej na sygnal elektryczny pod wzgledem wielkosci amplitudy i czestototliwosci. BZA SBA L 1 *