Przedmiotem wynalazku jest uklad do pomiaru predkosci obrotowej elementu wirujacego urza¬ dzen, zwlaszcza do pomiaru predkosci obrotowej maszyn elektrycznych.Znany jest uklad zawierajacy czujnik pomiaro¬ wy, sprzezony z elementem wirujacym, który ge¬ neruje przy obrocie tego elementu o kat a je¬ den impuls, co przy predkosci obrotowej „ca" ele¬ mentu wyznacza odstep miedzy impulsami, w cia¬ gu którego specjalny licznik zlicza liczbe „n" im¬ pulsów wzorcowych generowanych przez genera¬ tor impulsów wzorcowych. Liczba „n" zliczonych impulsów wprowadzona zostaje do pamieci bufo¬ rowej a licznik po wyzerowaniu powtarza opera¬ cje zliczania. W ukladzie pomiarowym znajduje sie ponadto drugi licznik, przeznaczony do cyklicz¬ nego zliczania impulsów wzorcowych o czesto¬ tliwosci mniejszej niz czestotliwosc impulsów zli¬ czanych na poczatku pomiaru, pobieranych z do¬ datkowego zródla, zaprogramowany na zliczanie tej samej liczby „n" impulsów. Czestotliwosc zli¬ czania w drugim liczniku jest wprost proporcjo¬ nalna do mierzonej predkosci obrotowej wirujace¬ go elementu (patent francuski nr 7.337.020).Istota ukladu do pomiaru predkosci obrotowej wedlug wynalazku polega na polaczeniu w jeden funkcjonalny zespól: czujnika pomiarowego, lo¬ gicznego ukladu sterujacego, zespolu bramek kie¬ runkowych, generatora impulsów wzorcowych, licznika impulsów wzorcowych, sumatora akumu- 15 20 30 lajacego, dyskryminatora sumatora akumulujace- go, dodatkowego licznika impulsów, pamieci bufo*- rowej i wyswietlacza cyfrowego. W ukladzie wyjs¬ cie czujnika pomiarowego polaczone jest z logicz¬ nym ukladem sterujacym, którego dwa wyjscia po¬ laczone sa z pierwszymi wejsciami kazdego z dwóch funktorów logicznych zespolu bramek kierunkowych. Drugie wejscie obydwóch bramek sa zwarte i dolaczone do wyjscia generatora im¬ pulsów wzorcowych, natomiast ich wyjscia pola¬ czone sa odpowiednio z wejsciem operacyjnym licznika impulsów wzorcowych i z polaczonymi równolegle wejsciami operacyjnymi sumatora aku- mulujacego i dodatkowego licznika impulsów. Su¬ mator akumulujacy swym wyjsciem pomocniczym polaczony jest z dyskryminatorem sumatora aku- mulujacego, którego wyjscie laczy sie z logicznym ukladem sterujacym.Dodatkowy licznik impulsów przylaczony jest swymi wejsciami do logicznego ukladu sterujace¬ go, a jego wyjscie polaczone jest poprzez pamiec buforowa z wyswietlaczem cyfrowym. Dodatkowo wyjscie zerujace logicznego ukladu sterujacego po¬ laczone jest z wejsciami zerujacymi: licznika im¬ pulsów wzorcowych, sumatora akumulujacego i dodatkowego licznika impulsów.Zaleta ukladu do pomiaru predkosci obrotowej wedlug wynalazku jest to, ze pomiar moze byc przeprowadzany co jeden obrót kontrolowanego elementu, niezaleznie od wartosci bezwzglednej 1082233 108223 4 mierzonej predkosci. Dodatkowo uklad umozliwia pomiar predkosci obrotowej zmiennej skokowo w czasie, o ile tylko odstep pomiedzy skokami nie jest krótszy od czasu pomiaru.Przedmiot wynalazku zostal przedstawiony w przykladowym wykonaniu na rysunku, który przedstawia schemat blokowy ukladu pomiaru predkosci obrotowej elementu wirujacego.Uklad pomiarowy zlozony jest z czujnika po- miaro^te^p - CZP, logicznego ukladu sterujacego LUS, zespolu bramek kierunkowych ZBK, gene¬ ratora impulsów wzorcowych GIW, licznika im¬ pulsów wzorcowych LIW, sumatora akumulujace- go SA, dyskryminatora sumatora akumulujacego DSA, dlawicowego licznika impulsów DLI, pa¬ mieci buforowej PB i wyswietlacza cyfrowego WC. W ukladzie tym wyjscie czujnika pomiarowe¬ go,X!aBtpolaczone jest z logicznym ukladem ste¬ rujacym LUS, polaczonym z kolei z wyjsciami 1 i 2 z wejsciami 3, 4 dwóch funktorów logicznych w zespole bramek kierunkowych ZBK. Drugie wejscia 5 i 6 obydwu bramek sa zwarte i przy¬ laczone do wyjscia generatora impulsów wzorco¬ wych GIW. Wyjscia obydwóch bramek sa pola¬ czone odpowiednio — wyjscie 7 z wejsciem ope¬ racyjnym 9 licznika impulsów wzorcowych LIW, natomiast wyjscie 8 polaczone jest z wejsciami operacyjnymi 10, 11 sumatora ^kumulujacego SA i dodatkowego licznika impulsów DLI, przy czym sumator akumulujacy SA jest polaczony z licz¬ nikiem impulsów wzorcowych LIW oraz poprzez dyiskryminator sumatora akumulujacego DSA jest polaczony zwrotnie z logicznym ukladem steruja¬ cym LUS, do którego przylaczony jest dodatko¬ wy licznik impulsów DLI, który polaczony jest poprzez pamiec buforowa PB z wyswietlaczem cy¬ frowym WC. Prócz tego logiczny uklad sterujacy LUS polaczony jest swoim wyjsciem zerujacym 12 odpowiednio z wejsciami zerujacymi 13, 14, 15 licznika impulsów wzorcowych LIW, sumatora akumulujacego SA i dodatkowego licznika im¬ pulsów DLI.Dzialanie ukladu polega na tym, ze proces po¬ miarowy rozpoczyna sie w momencie, kiedy z czuj¬ nika pomiarowego CZP wygenerowany zostanie im¬ puls, oznaczajacy poczatek kolejnego obrotu kon¬ trolowanego elementu wirujacego. Impuls ten, po¬ dany z wyjscia czujnika do logicznego ukladu sterujacego LUS, tak oddzialuje na ten uklad, ze — o ile proces poprzedniego pomiaru zostal defini¬ tywnie zakonczony — tak zmienia poziom logicz¬ ny jego wyjscia 1 i polaczonego z nim wejscia 3 funktora logicznego w zespole bramek kierunko¬ wych ZBK, ze poziom logiczny wyjscia 7 tej bramki, dotychczas staly, zmieniac sie bedzie w takt zmian poziomu logicznego drugiego wejscia 5 tej bramki, polaczonego z wyjsciem generatora impulsów wzorcowych GIW, a tym samym zaczy¬ na proces zliczania impulsów z generatora w ope¬ racyjnymi liczniku impulsów wzorcowych LIW.Licznik ten tak dlugo zlicza przychodzace do nie¬ go impulsy, dopóki z czujnika pomiarowego CZP nie zostanie wygenerowany kolejny impuls ozna¬ czajacy koniec jednego obrotu. Pod wplywem tego impulsu logiczny uklad sterujacy LUS ponownie < zmienia poziom logiczny swojego wyjscia 1 i po¬ laczonego z nim wejscia 3 bramki w zespole bra¬ mek kierunkowych ZBK, tym razem jednak tak, ze na wyjsciu 7 tej bramki pojawi sie ponownie * staly poziom logiczny, a tyim samym przerwany zostaje proces zliczania w liczniku impulsów wzor¬ cowych LIW.Jednoczesnie ze zmiana poziomu logicznego wyjscia 1 logicznego ukladu sterujacego LUS, tak 10 zmienia sie poziom logiczny jego wyjscia 2 i po¬ laczonego z tym wyjsciem wejscia 4 drugiej bram¬ ki, ze staly dotychczas poziom logiczny jej wyjs¬ cia 8 zaczyna z kolei nadazac za zmianami po¬ ziomu logicznego drugiego wejscia 6, polaczonego 15 z generatorem impulsów wzorcowych GIW. Tym samym impulsy z generatora przechodza do su¬ matora akumulujacego SA i dodatkowego liczni¬ ka impulsów DLI. Impulsy te sa obecnie impul¬ sami taktujacymi przy wykonywaniu matematycz- 20 nej operacji dzielenia w sumatorze akumulacyj¬ nym SA.Dzielna jest czestotliwosc impulsów wzorcowych, wyrazona liczba impulsów generowanych w ciagu 1 sek, zwielokrotniona np. 6G razy w celu uzy¬ skania wyniku w obr/min, dzielnikiem jest licz¬ ba impulsów zliczonych w liczniku impulsów wzorcowych LIW.Proces dzielenia, przykladowo polegajacy na 30 sumowaniu, przebiega tak dlugo, dopóki zawar¬ tosc sumatora akumulujacego SA nie przekroczy zadanej wartosci dzielnej, wpisanej na stale z mozliwoscia zmiany do dyskryminatora sumato¬ ra akumulujacego DSA. Po przekroczeniu, dys- 35 kryminator sumatora akumulujacego DSA oddzia¬ luje na logiczny uklad sterujacy LUS w taki sposób, ze poziom logiczny wyjscia 2, polaczone¬ go z wejsciem 4 bramki zespolu bramek kierun¬ kowych ZBK tak sie zmienia, ze poziom logiczny 40 wyjscia 8 tej bramki przestaje nadazac za zmiana¬ mi poziomu logicznego wejscia 6, co jest jedno¬ znaczne z przerwaniem doplywu impulsów z ge¬ neratora impulsów wzorcowych GIW do wejscia operacyjnego 10 sumatora akumulujacego SA 45 i wejscia operacyjnego 11 dodatkowego licznika impulsów DLI. Jest to jednoczesnie sygnal zakon¬ czenia dzielenia.Logiczny uklad sterujacy LUS pobudzony syg¬ nalem z dyskryminatora sumatora akumulujacego 50 DSA zmienia nie tylko poziom logiczny swojego wyjscia 2, ale oddzialuje ponadto na dodatkowy licznik impulsów DLI. Pod wplywem tego oddzia¬ lywania zawartosc licznika DLI zostaje przepisana do pamieci buforowej PB i wyswietlona na wy- 55 swietlaczu cyfrowym WC, przy czym wyswietlona liczba stanowi wynik pomiaru.Po dokonaniu operacji przepisania, logiczny u- klad sterujacy LUS wytwarza na swoim wyjsciu 12 impuls zerujacy, który podany na wejscia ze- 60 rujace 13, 14, 15 licznika impulsów wzorcowych LIW, sumatora akumulujacego SA i dodatkowego licznika impulsów DLI. Po zaniku impulsu zeru¬ jacego uklad jest przygotowany do rozpoczecia ko¬ lejnego pomiaTu, przy czym wynik ostatniego po- w miaru pozostaje w pamieci buforowej PB.f 108223 6 Zastrzezenie patentowe Uklad do pomiaru predkosci obrotowej zlozo¬ ny z czujnika pomiarowego, logicznego ukladu ste¬ rujacego, zespolu bramek kierunkowych, genera¬ tora impulsów wzorcowych, licznika impulsów wzorcowych, sumatora akumulujacego, dyskrymi- natora sumatora akumulujacego, dodatkowego licznika impulsów, pamieci buforowej i wyswiet¬ lacza cyfrowego, znamienny tym, ze wyjscie czuj¬ nika pomiarowego (CZP) polaczone jest z logicz¬ nym ukladem sterujacym (LUS), którego wyjscia (1, 2) polaczone sa z pierwszymi wejsciami (3, 4) kazdego z dwóch funktorów logicznych zespolu bramek kierunkowych (ZBK), których drugie wejs¬ cia (5, 6) sa zwarte i dolaczone do wyjscia genera¬ tora impulsów wzorcowych (GIW), natomiast wyjscie (7) pierwszego funktora laczy sie z wejs- 10 15 ciem operacyjnym (9) licznika impulsów wzorco¬ wych (LIW), a wyjscie (8) drugiego funktora po¬ laczone jest odpowiednio z wejsciami operacyjny¬ mi (10 i 11) sumatora akumulujacego (SA) i do¬ datkowego licznika impulsów (DLI), przy czym sumator akumulujacy (SA) jest polaczony wyjs¬ ciem pomocniczym z dyskryminatorem sumatora akumulujacego (DSA), który wyjsciem polaczony jest z wejsciem logicznego ukladu sterujacegio (LUS), do którego przylaczony jest dodatkowy licznik impulsów (DLI) polaczony poprzez pamiec buforowa (PB) z wyswietlaczem cyfrowym (WC), ponadto wyjscie zerujace (12) logicznego ukladu sterujacego z wejsciami zerujacymi (13, 14, 15) licznika im¬ pulsów wzorcowych (LIW), sumatora afcuimuluja- cego (SA) i dodatkowego licznika impulsów (DLI). 1 ***1 1 1 10*1 1 • ¦ f 1 ] ' 1 1 L I *—. L «w| ZBK 1 +T* -to- |J1 * *- p-L 1 Tm ' 1 w m i f i r I I 11\ DLI i m i 1 SA i 1— M m i i *n h— 1 m i n i i i m i PL